KR101309434B1 - Liquid crystal display device and method for fabricating the same - Google Patents

Liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR101309434B1
KR101309434B1 KR1020060121848A KR20060121848A KR101309434B1 KR 101309434 B1 KR101309434 B1 KR 101309434B1 KR 1020060121848 A KR1020060121848 A KR 1020060121848A KR 20060121848 A KR20060121848 A KR 20060121848A KR 101309434 B1 KR101309434 B1 KR 101309434B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
data line
pattern
pixel
Prior art date
Application number
KR1020060121848A
Other languages
Korean (ko)
Other versions
KR20080051196A (en
Inventor
최기석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060121848A priority Critical patent/KR101309434B1/en
Publication of KR20080051196A publication Critical patent/KR20080051196A/en
Application granted granted Critical
Publication of KR101309434B1 publication Critical patent/KR101309434B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part

Abstract

본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 리페어가 용이하고, 화소 영역에서의 기생용량을 감소시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 액정표시장치는, 기판; 상기 기판 상에 교차배열되 화소영역을 정의하는 게이트배선과 데이터배선; 상기 게이트배선과 데이터배선이 교차하는 영역에 배치된 박막 트랜지스터; 상기 화소영역에 교대로 배치되어 있는 공통전극과 화소전극; 상기 데이터 배선과 오버랩되도록 배치된 리페어 패턴; 및 상기 데이터 배선과 리페어 패턴 양측에 형성된 제 1, 2 격벽패턴을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device which is easy to repair and has reduced parasitic capacitance in a pixel region, and a method of manufacturing the same. The disclosed liquid crystal display device includes a substrate; Gate and data wirings arranged on the substrate to define pixel areas; A thin film transistor disposed in an area where the gate line and the data line cross each other; A common electrode and a pixel electrode alternately arranged in the pixel region; A repair pattern disposed to overlap the data line; And first and second barrier rib patterns formed on both sides of the data line and the repair pattern.

본 발명은 데이터 배선과 오버랩되도록 리페어 패턴을 형성함으로써, 데이터 배선에 단선 불량을 용이하게 리페어할 수 있는 효과가 있다.According to the present invention, since the repair pattern is formed to overlap the data wiring, the disconnection defect can be easily repaired in the data wiring.

액정표시장치, 화소전극, 리페어 패턴, 격벽패턴 LCD, pixel electrode, repair pattern, partition pattern

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

도 1은 종래 기술에 따른 액정표시장치의 화소구조를 도시한 도면이다.1 is a diagram illustrating a pixel structure of a liquid crystal display according to the related art.

도 2는 상기 도 1의 Ⅰ-Ⅰ'선과 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 1.

도 3은 본 발명에 따른 액정표시장치의 화소구조를 도시한 도면이다.3 is a diagram illustrating a pixel structure of a liquid crystal display according to the present invention.

도 4a 내지 도 4f는 상기 도 1의 Ⅲ-Ⅲ'선과 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.4A to 4F are cross-sectional views taken along lines III-III 'and IV-IV' of FIG. 1.

도 5는 본 발명에 따른 액정표시패널의 개략적으로 도시한 단면도이다.5 is a schematic cross-sectional view of a liquid crystal display panel according to the present invention.

*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]

101: 게이트 배선 113: 데이터 배선101: gate wiring 113: data wiring

103: 공통배선 133a: 제 1 공통전극103: common wiring 133a: first common electrode

133b: 제 2 공통전극 136: 제 1 스토리지 전극133b: second common electrode 136: first storage electrode

139: 제 2 스토리지 전극 139a: 화소전극139: second storage electrode 139a: pixel electrode

131a: 게이트 전극 137a,137b: 소스/드레인 전극131a: gate electrodes 137a and 137b: source / drain electrodes

134: 채널층 P1: 제 1 화소영역134: channel layer P1: first pixel region

P2: 제 2 화소영역P2: second pixel region

본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 리페어가 용이하고, 화소 영역에서의 기생용량을 감소시킨 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device which is easy to repair and reduces parasitic capacitance in a pixel region, and a manufacturing method thereof.

일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(Cathode Ray Tube)는 성능이나 가격적인 측면에서 많은 장점을 갖지만, 소형화 또는 휴대성 측면에서 많은 단점이 있다.In general, as the modern society changes to the information socialization, the importance of the liquid crystal display module, which is one of the information display devices, is gradually increasing. The most widely used CRT (Cathode Ray Tube) has many advantages in terms of performance and price, but has many disadvantages in terms of miniaturization or portability.

이와 같이 CRT의 단점을 보완하기 위해서 경박단소, 고휘도, 대화면, 저소비전력 및 저가격화를 실현할 수 있는 액정표시장치가 개발되었다.In order to compensate for the shortcomings of the CRT, a liquid crystal display device capable of realizing light and small, high brightness, large screen, low power consumption, and low cost has been developed.

상기 액정표시장치(LCD: Liquid Crystal Display)는 표시 해상도가 다른 평판 표시장치보다 뛰어날 뿐만 아니라, 동화상을 구현할 때에도 그 품질이 브라운관에 비할 만큼 빠른 응답 특성이 있다.The liquid crystal display (LCD) not only has superior display resolution than other flat panel displays, but also has a response characteristic that is faster than a CRT when implementing a moving image.

상기와 같은 액정표시장치는 상부기판에 형성된 공통전극과, 하부기판에 형성된 화소전극 사이에 전계를 형성하여, 기판 사이에 개재되어 있는 액정을 트위스트 시킴으로써, 화상을 디스플레이하는 트위스트 네마틱(TN : twisted nematic) 방식이 주로 사용되었다.The liquid crystal display device includes a twisted nematic (TN) that displays an image by forming an electric field between the common electrode formed on the upper substrate and the pixel electrode formed on the lower substrate and twisting the liquid crystal interposed between the substrates. nematic) was used.

하지만, 상기 트위스트 네마틱 방식에 의한 액정표시장치는 시야각이 매우 좁은 단점이 있었다.However, the liquid crystal display device using the twisted nematic method has a disadvantage that the viewing angle is very narrow.

그래서, 최근에 액정표시장치의 협소한 시야각 문제를 해결하기 위해 여러가지 새로운 방식을 채용한 액정표시장치 개발이 활발하게 진행되었는데, 새로운 방식으로 횡전계 방식(IPS:In-Plane Switching Mode) 또는 OCB방식(Optically Compensated Birefrigence mode) 등이 있다.Recently, in order to solve the narrow viewing angle problem of the liquid crystal display device, the development of a liquid crystal display device employing various new methods has been actively progressed. As a new method, an in-plane switching mode (IPS) or an OCB method is used. (Optically Compensated Birefrigence mode).

이 가운데 상기 횡전계 방식 액정표시장치는 액정 분자를 기판에 대해서 수평을 유지한 상태로 구동시키기 위하여 2개의 전극을 동일한 기판(하부기판) 상에 형성하고, 2개의 전극 사이에 전압을 인가하여 기판에 대해서 수평방향으로 전계를 발생시키는 방식이다.Among these, the transverse electric field type liquid crystal display device forms two electrodes on the same substrate (lower substrate) in order to drive the liquid crystal molecules in a horizontal state with respect to the substrate, and applies a voltage between the two electrodes. This is a method of generating an electric field in the horizontal direction with respect to.

도 1은 종래 기술에 따른 액정표시장치의 화소구조를 도시한 도면이다.1 is a diagram illustrating a pixel structure of a liquid crystal display according to the related art.

도 1을 참조하면, 게이트 배선(1)과 데이터배선(13)이 교차배열되고, 데이터배선(13)을 중심으로 양측에 제 1 화소영역(P1)과 제 2 화소영역(P2)이 정의된다.Referring to FIG. 1, the gate line 1 and the data line 13 are cross-aligned, and the first pixel area P1 and the second pixel area P2 are defined on both sides of the data line 13. .

게이트 배선(1)과 데이터 배선(13)이 교차하는 영역에는 스위칭 소자인 박막 트랜지스터(TFT: Thin Film Transistor)가 각각 배치되어 있다. 즉, 제 1 화소영역(P1)과 제 2 화소영역(P2)에 TFT가 각각 배치된다.Thin film transistors (TFTs), which are switching elements, are disposed in regions where the gate wiring 1 and the data wiring 13 cross each other. That is, TFTs are disposed in the first pixel region P1 and the second pixel region P2, respectively.

제 1 화소영역(P1)을 중심으로 설명하면, 게이트 배선(1)과 데이터 배선(13)이 교차배열되어 제 1 화소영역(P1)을 정의하고, 제 1 화소영역(P1)에는 공통배선(3)으로부터 돌출된 제 1 공통전극(33a)과 상기 공통배선(3)과 전기적으로 콘택되면서 제 1 화소영역(P1)으로 돌출된 제 2 공통전극(33b)이 형성되어 있다. 또한, 돌출된 제 1 공통전극(33a) 가장자리에는 스토리지 커패시터 형성을 위한 제 1 스토리지 전극(36)과 일체로 형성되어 있다.Referring to the first pixel area P1, the gate line 1 and the data line 13 are cross-arranged to define the first pixel area P1, and the first pixel area P1 has a common wiring ( A first common electrode 33a protruding from 3) and a second common electrode 33b protruding into the first pixel region P1 while being in electrical contact with the common wiring 3 are formed. In addition, the edge of the protruding first common electrode 33a is integrally formed with the first storage electrode 36 for forming a storage capacitor.

상기 제 2 공통전극(33b)은 제 1 화소영역(P1)에서 화소전극(39a)과 소정의 간격을 두고 교대로 배치되고, 화소전극(39a)의 일측은 제 1 스토리지 전극(36)과 스토리지 커패시터 형성을 위한 제 2 스토리지 전극(39)이 형성되어 있다.The second common electrode 33b is alternately disposed at a predetermined distance from the pixel electrode 39a in the first pixel region P1, and one side of the pixel electrode 39a is connected to the first storage electrode 36 and the storage. A second storage electrode 39 for capacitor formation is formed.

또한, 상기 제 2 스토리 전극(39)과 인접하고, 게이트 배선(1)과 일체로 형성된 게이트 전극(31a)이 형성되어 있고, 게이트 전극(31a) 상에는 소스/드레인 전극(37a, 37b)과 채널층(34)으로 구성된 TFT가 형성되어 있다.In addition, a gate electrode 31a is formed adjacent to the second story electrode 39 and integrally formed with the gate wiring 1, and source / drain electrodes 37a and 37b and a channel are formed on the gate electrode 31a. A TFT composed of the layer 34 is formed.

제 2 화소영역(P2) 역시 제 1 화소영역(P1)과 동일한 구조로 형성되어 있다. 따라서, 제 2 화소영역(P2)에 도시된 제 1 공통전극(3a), 제 2 공통전극(3b), 화소전극(7a), 제 1 스토리지 전극(6), 제 2 스토리지 전극(7), 게이트 전극(1a) 들의 구조 설명은 생략한다.The second pixel region P2 is also formed in the same structure as the first pixel region P1. Accordingly, the first common electrode 3a, the second common electrode 3b, the pixel electrode 7a, the first storage electrode 6, the second storage electrode 7, and the second common electrode 3a illustrated in the second pixel region P2 may be formed. The description of the structure of the gate electrodes 1a is omitted.

도 2는 상기 도 1의 Ⅰ-Ⅰ'선과 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along lines II ′ and II-II ′ of FIG. 1.

도 2에 도시된 바와 같이, Ⅰ-Ⅰ'선은 TFT를 도시한 단면도이고, Ⅱ-Ⅱ'선은 데이터 배선 영역의 단면도이다.As shown in Fig. 2, the line I-I 'is a cross-sectional view showing a TFT, and the line II-II' is a cross-sectional view of a data wiring region.

Ⅰ-Ⅰ' 영역은 게이트 전극(31a)과 제 1 스토리지 전극(36)이 형성된 절연기판(10) 상에 게이트 절연막(12)이 형성되어 있고, 게이트 전극(31a) 상부에는 채널층(34)과 오믹접촉층(35) 및 소스/드레인 전극(37a, 37b)으로 구성된 TFT가 형성되어 있다. 또한, 소스/드레인 전극(37a, 37b) 상에는 보호막(38)이 형성되어 있고, 보호막(38) 상에는 드레인 전극(37b)과 콘택되면서 제 1 스토리지 전극(36)과 오버랩되는 제 2 스토리지 전극(39a)이 형성되어 있다.In the I-I 'region, the gate insulating layer 12 is formed on the insulating substrate 10 on which the gate electrode 31a and the first storage electrode 36 are formed, and the channel layer 34 is disposed on the gate electrode 31a. And a TFT composed of an ohmic contact layer 35 and source / drain electrodes 37a and 37b. In addition, a passivation layer 38 is formed on the source / drain electrodes 37a and 37b, and the second storage electrode 39a overlaps the first storage electrode 36 while being in contact with the drain electrode 37b on the passivation layer 38. ) Is formed.

Ⅱ-Ⅱ' 영역은 데이터 배선(13)을 중심으로 제 2 화소영역(P2)에 형성된 제 1 공통전극(3a)과 제 1 화소영역(P1)에 형성된 제 1 공통전극(33a)이 절연기판(10) 상에 형성되어 있다. 제 2 화소영역(P2)의 제 1 공통전극(3a) 상부에는 게이트 절연막(12)과 보호막(38)을 사이에 두고 제 2 공통전극(3b)이 오버랩되어 있고, 제 1 화소영역(P1)의 제 1 공통전극(33a) 상부에는 게이트 절연막(12)과 보호막(38)을 사이에 두고 제 2 공통전극(33b)이 형성되어 있다.In the II-II 'region, an insulating substrate includes a first common electrode 3a formed in the second pixel region P2 and a first common electrode 33a formed in the first pixel region P1 around the data line 13. It is formed on (10). The second common electrode 3b overlaps with the gate insulating layer 12 and the passivation layer 38 therebetween on the first common electrode 3a of the second pixel region P2, and the first pixel region P1 is overlapped. The second common electrode 33b is formed on the first common electrode 33a with the gate insulating layer 12 and the passivation layer 38 therebetween.

하지만, 종래 횡전계 방식 액정표시장치의 화소 구조는 다음과 같은 문제점이 있었다.However, the pixel structure of the conventional transverse electric field type liquid crystal display device has the following problems.

첫째, 종래 횡전계 방식 액정표시장치에서는 데이터배선이 공정중 단선되는 경우에는 리페어할 수 없어, 액정표시장치의 생산성이 떨어지는 문제가 있다.First, in the conventional transverse electric field type liquid crystal display device, when data wiring is disconnected during the process, repair cannot be performed, and thus the productivity of the liquid crystal display device is inferior.

둘째, 데이터 배선 양측으로 공통전극(공통배선 포함) 또는 화소전극이 배치되어 있는데, 게이트 배선과 공통전극 또는 화소전극 사이에는 액정층 또는 절연막이 있어 기생용량이 큰 단점이 있다.Second, a common electrode (including common wiring) or a pixel electrode is disposed on both sides of the data wiring, but there is a disadvantage in that parasitic capacitance is large because there is a liquid crystal layer or an insulating film between the gate wiring and the common electrode or the pixel electrode.

세째, 이와 같이 데이터 배선과 공통전극(공통배선 포함) 또는 화소전극 사이에 형성되는 기생용량이 증가되면, 데이터 신호를 공급하는 데이터 드라이브 IC에 많은 부하가 걸려 열을 발생하는 문제가 있다. 이와 같이 데이터 드라이브 IC의 발열 현상은 액정표시장치의 화면 품위를 저하시키는 원인이 된다.Third, when the parasitic capacitance formed between the data wiring and the common electrode (including the common wiring) or the pixel electrode is increased, there is a problem in that heat is applied to the data drive IC supplying the data signal. Thus, the heat generation phenomenon of the data drive IC causes the screen quality of the liquid crystal display device to deteriorate.

본 발명은, 데이터 배선과 오버랩되도록 리페어 패턴을 형성함으로써, 데이터 배선에 단선 불량을 용이하게 리페어할 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, in which a repair pattern can be easily repaired on a data line by forming a repair pattern to overlap the data line.

또한, 본 발명은 데이터배선의 양측에 액정층 또는 절연막보다 작은 유전율 값을 갖는 격벽을 형성함으로써, 데이터배선과 공통전극(공통배선 포함) 또는 화소전극과의 기생용량을 최소화한 액정표시장치 및 그 제조방법을 제공함에 다른 목적이 있다.In addition, the present invention provides a liquid crystal display device which minimizes the parasitic capacitance between the data line and the common electrode (including the common line) or the pixel electrode by forming barrier ribs having a dielectric constant smaller than that of the liquid crystal layer or the insulating layer on both sides of the data line. It is another object to provide a manufacturing method.

또한, 본 발명은 데이터 배선의 양측에 형성되는 격벽이 액정표시패널의 셀갭을 유지하는 스페이서 역할을 하도록 하여 공정을 단순화한 액정표시장치 및 그 제조방법을 제공함에 또 다른 목적이 있다.Another object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which simplify the process by allowing the partition walls formed on both sides of the data line to serve as spacers for maintaining the cell gap of the liquid crystal display panel.

상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,In order to achieve the above object, the liquid crystal display device according to the present invention,

기판;Board;

상기 기판 상에 교차배열되 화소영역을 정의하는 게이트배선과 데이터배선;Gate and data wirings arranged on the substrate to define pixel areas;

상기 게이트배선과 데이터배선이 교차하는 영역에 배치된 박막 트랜지스터;A thin film transistor disposed in an area where the gate line and the data line cross each other;

상기 화소영역에 교대로 배치되어 있는 공통전극과 화소전극;A common electrode and a pixel electrode alternately arranged in the pixel region;

상기 데이터 배선과 오버랩되도록 배치된 리페어 패턴; 및A repair pattern disposed to overlap the data line; And

상기 데이터 배선과 리페어 패턴 양측에 형성된 제 1, 2 격벽패턴을 포함한다.First and second barrier rib patterns formed on both sides of the data line and the repair pattern are included.

본 발명의 다른 실시예에 의한 액정표시장치 제조방법은,According to another embodiment of the present invention, a method of manufacturing a liquid crystal display device is provided.

절연기판 상에 게이트배선, 게이트 전극을 형성하는 단계;Forming a gate wiring and a gate electrode on the insulating substrate;

상기 게이트 전극이 형성된 절연기판 상에 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 채널층, 오믹접촉층, 소스/드레인 전극 및 데이터 배선을 형성하는 단계;Forming a channel layer, an ohmic contact layer, a source / drain electrode, and a data line by a photolithography method including a diffraction mask or a halftone mask on the insulating substrate on which the gate electrode is formed;

상기 소스/드레인 전극이 형성된 절연기판 상에 보호막을 형성하고, 드레인 전극 일부와, 데이터배선의 일부를 노출시키는 콘택홀을 형성하는 단계;Forming a protective layer on the insulating substrate on which the source / drain electrodes are formed, and forming a drain electrode and a contact hole exposing a portion of the data wiring;

상기 보호막이 형성된 절연기판 상에 투명성 도전물질을 형성한 다음, 패터닝하여 화소영역에 화소전극과, 상기 데이터배선과 오버랩되도록 리페어 패턴을 형성하는 단계; 및Forming a transparent conductive material on the insulating substrate on which the passivation layer is formed, and then patterning a pattern to form a repair pattern in the pixel region so as to overlap the pixel electrode and the data wiring; And

상기 화소전극이 형성된 절연기판 상의 데이터 배선 양측에 격벽 패턴을 형성하는 단계를 포함한다.Forming a partition pattern on both sides of the data line on the insulating substrate on which the pixel electrode is formed.

본 발명의 또 다른 실시예에 의한 액정표시장치는,According to another embodiment of the present invention,

제 1 기판;A first substrate;

화소영역을 정의하는 게이트배선과 데이터배선과, 상기 게이트배선과 데이터배선이 교차하는 영역에 배치된 박막 트랜지스터와, 상기 화소영역에 교대로 배치되어 있는 공통전극과 화소전극과, 상기 데이터 배선과 오버랩되도록 배치된 리페어 패턴; 및 상기 데이터 배선과 리페어 패턴 양측에 형성된 제 1, 2 격벽패턴을 포함하는 제 2 기판; 및A gate wiring and a data wiring defining a pixel region, a thin film transistor disposed in an area where the gate wiring and a data wiring intersect, a common electrode and a pixel electrode alternately arranged in the pixel region, and the data wiring overlap A repair pattern disposed to be; And a second substrate including first and second barrier rib patterns formed on both sides of the data line and the repair pattern. And

상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함한다.It includes a liquid crystal layer interposed between the first substrate and the second substrate.

본 발명에 의하면, 데이터 배선과 오버랩되도록 리페어 패턴을 형성함으로써, 데이터 배선에 단선 불량을 용이하게 리페어할 수 있다.According to the present invention, by forming a repair pattern so as to overlap the data wiring, it is possible to easily repair a disconnection defect in the data wiring.

또한, 본 발명은 데이터 배선의 양측에 액정층 또는 절연막보다 작은 유전율 값을 갖는 격벽을 형성함으로써, 데이터 배선과 공통전극(공통배선 포함) 또는 화 소전극과의 기생용량을 최소화하였다.In addition, the present invention minimizes the parasitic capacitance between the data line and the common electrode (including the common line) or the pixel electrode by forming barrier ribs having a dielectric constant smaller than that of the liquid crystal layer or the insulating layer on both sides of the data line.

또한, 본 발명은 데이터 배선의 양측에 형성되는 격벽이 액정표시패널의 셀갭을 유지하는 스페이서 역할을 하도록 하여 공정을 단순화하였다.In addition, the present invention simplifies the process by allowing the partition walls formed on both sides of the data line to serve as spacers for maintaining the cell gap of the liquid crystal display panel.

이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 액정표시장치의 화소구조를 도시한 도면이다.3 is a diagram illustrating a pixel structure of a liquid crystal display according to the present invention.

도 3에 도시된 바와 같이, 게이트 배선(101)과 데이터배선(113)이 교차배열되고, 데이터배선(113)을 중심으로 양측에 제 1 화소영역(P1)과 제 2 화소영역(P2)이 정의된다.As shown in FIG. 3, the gate wiring 101 and the data wiring 113 are cross-aligned, and the first pixel region P1 and the second pixel region P2 are disposed on both sides of the data wiring 113. Is defined.

게이트 배선(101)과 데이터 배선(113)이 교차하는 영역에는 스위치 소자인 TFT가 각각 배치되어 있다. 즉, 제 1 화소영역(P1)과 제 2 화소영역(P2)에 TFT가 각각 배치된다.TFTs, which are switch elements, are disposed in regions where the gate wiring 101 and the data wiring 113 cross each other. That is, TFTs are disposed in the first pixel region P1 and the second pixel region P2, respectively.

제 1 화소영역(P1)을 중심으로 설명하면, 게이트 배선(101)과 데이터 배선(113)이 교차배열되어 제 1 화소영역(P1)을 정의하고, 제 1 화소영역(P1)에는 공통배선(103)으로부터 돌출된 제 1 공통전극(133a)과 상기 공통배선(103)과 전기적으로 콘택되면서 제 1 화소영역으로 돌출된 제 2 공통전극(133b)이 형성되어 있다. 또한, 돌출된 제 1 공통전극(133a) 가장자리에는 스토리지 커패시터 형성을 위한 제 1 스토리지 전극(136)과 일체로 형성되어 있다.Referring to the first pixel region P1, the gate wiring 101 and the data wiring 113 are cross-aligned to define the first pixel region P1, and the common wiring (P1) is defined in the first pixel region P1. The first common electrode 133a protruding from the 103 and the second common electrode 133b protruding into the first pixel area while being in electrical contact with the common wiring 103 are formed. In addition, the edge of the protruding first common electrode 133a is integrally formed with the first storage electrode 136 for forming a storage capacitor.

상기 제 2 공통전극(133b)은 제 1 화소영역(P1)에서 화소전극(139a)과 소정의 간격을 두고 교대로 배치되고, 화소전극(139a)의 일측은 제 1 스토리지 전 극(136)과 스토리지 커패시터 형성을 위한 제 2 스토리지 전극(139)이 형성되어 있다.The second common electrode 133b is alternately disposed at a predetermined distance from the pixel electrode 139a in the first pixel region P1, and one side of the pixel electrode 139a is connected to the first storage electrode 136. The second storage electrode 139 is formed to form a storage capacitor.

또한, 상기 제 2 스토리 전극(139)과 인접하고, 게이트 배선(101)과 일체로 형성된 게이트 전극(131a)이 형성되어 있고, 게이트 전극(131a) 상에는 소스/드레인 전극(137a, 137b)과 채널층(134)으로 구성된 TFT가 형성되어 있다.In addition, a gate electrode 131a adjacent to the second story electrode 139 and integrally formed with the gate wiring 101 is formed, and source / drain electrodes 137a and 137b and a channel are formed on the gate electrode 131a. A TFT composed of the layer 134 is formed.

본 발명에서는 데이터 배선(113)이 공정중 단선된 경우 이를 리페어하기 위해 데이터 배선(113)과 화소영역에서 오버랩되도록 리페어 패턴(120)이 형성되어 있다. 리페어 패턴(120)은 화소전극(139a)과 동일한 인듐-옥사이드(Indium-Tin-Oxide ; 이하" ITO" 라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하" IZO" 라 함), 인듐-틴-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하" ITZO" 라함) 등의 투명한 도전성 물질로 형성된다. 하지만, 상기 리페어 패턴(120)은 데이터 배선(113) 전영역에서 오버랩되도록 형성될 수 있다.In the present invention, the repair pattern 120 is formed so that the data line 113 overlaps the data line 113 and the pixel region in order to repair the disconnection during the process. The repair pattern 120 is formed of the same indium-oxide (hereinafter referred to as "ITO") and indium zinc oxide (hereinafter referred to as "IZO") as the pixel electrode 139a. , Indium-tin-zinc-oxide (hereinafter referred to as "ITZO"). However, the repair pattern 120 may be formed to overlap the entire area of the data line 113.

또한, 데이터 배선(113)의 양측 인접영역에는 제 1 화소영역(P1)과 제 2 화소영역(P2)에 평행한 방향으로 각각 제 1 격벽패턴(150a)과 제 2 격벽패턴(150b)이 형성되어 있다. 제 1 격벽패턴(150a)과 제 2 격벽패턴(150b)은 데이터 배선(113)과 평행한 방향으로 서로 인접하도록 형성되고, 그 물질은 액정의 유전율보다 작은 유전율을 갖는 무기물질 또는 유기물질로 형성된다.In addition, first and second barrier rib patterns 150a and 150b are formed in directions adjacent to the first pixel region P1 and the second pixel region P2, respectively, in both adjacent regions of the data line 113. It is. The first barrier rib pattern 150a and the second barrier rib pattern 150b are formed to be adjacent to each other in a direction parallel to the data line 113, and the material is formed of an inorganic material or an organic material having a dielectric constant smaller than that of the liquid crystal. do.

제 2 화소영역(P2) 역시 제 1 화소영역(P1)과 동일한 구조로 형성되어 있다. 따라서, 제 2 화소영역(P2)에 도시된 제 1 공통전극(103a), 제 2 공통전극(103b), 화소전극(107a), 제 1 스토리지 전극(106), 제 2 스토리지 전극(107), 게이트 전 극(101a) 들의 구조 설명은 생략한다.The second pixel region P2 is also formed in the same structure as the first pixel region P1. Therefore, the first common electrode 103a, the second common electrode 103b, the pixel electrode 107a, the first storage electrode 106, the second storage electrode 107, and the second storage region 107 shown in the second pixel region P2 are formed. The description of the structure of the gate electrodes 101a is omitted.

따라서, 본 발명에서는 데이터 배선(113)의 리페어를 위해 리페어 패턴(120)을 형성하여, 공정중 발생되는 데이터 배선 단선불량을 용이하게 리페어할 수 있도록 하였다.Therefore, in the present invention, the repair pattern 120 is formed for the repair of the data line 113, thereby making it possible to easily repair the disconnection of the data line generated during the process.

또한, 데이터 배선(113)의 양측에 유전율이 낮은 격벽패턴들을 형성함으로써, 화소전극 또는 공통전극(공통배선 포함)과의 사이에서 발생되는 기생용량을 최소화한 효과가 있다.In addition, by forming partition patterns having low dielectric constants on both sides of the data line 113, parasitic capacitance generated between the pixel electrode and the common electrode (including the common line) may be minimized.

도 4a 내지 도 4f는 상기 도 1의 Ⅲ-Ⅲ'선과 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.4A to 4F are cross-sectional views taken along lines III-III 'and IV-IV' of FIG. 1.

도 4a에 도시한 바와 같이, Ⅲ-Ⅲ' 영역은 박막 트랜지스터 형성 영역이고, Ⅳ-Ⅳ' 영역은 데이터 배선 형성 영역이다. 절연기판(100) 상에 금속박막을 증착한 다음, 마스크를 포함하는 포토리쏘그래피 방법으로 게이트 배선(101), 게이트 전극(131a), 제 1 공통전극(103a, 133a) 및 제 1 스토리지 전극(136)을 형성한다.As shown in Fig. 4A, the III-III 'region is a thin film transistor formation region, and the IV-IV' region is a data wiring formation region. After the metal thin film is deposited on the insulating substrate 100, the gate wiring 101, the gate electrode 131a, the first common electrodes 103a and 133a, and the first storage electrode may be formed by a photolithography method including a mask. 136).

도면에는 도시되지 않았지만, 제 1 공통전극(103a, 133a)은 공통배선으로부터 제 1, 2 화소영역으로 돌출되고, 제 1 스토리지 전극(136)과 일체로 형성한다.Although not shown in the drawing, the first common electrodes 103a and 133a protrude from the common wiring to the first and second pixel areas and are integrally formed with the first storage electrode 136.

상기와 같이, 게이트 배선(101), 게이트 전극(131a) 등이 형성되면, 도 4b에 도시한 바와 같이, 절연기판(100) 상에 게이트 절연막(102), 비정질 실리콘막, 도핑된 비정질 실리콘막 및 금속박막을 순차적으로 형성한 다음 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 식각하여 게이트 전극(131a) 상에 채널층(134), 오믹접촉층(135) 및 소스/드레인 전극(137a, 137b)를 형성한다.As described above, when the gate wiring 101, the gate electrode 131a, and the like are formed, as shown in FIG. 4B, the gate insulating film 102, the amorphous silicon film, and the doped amorphous silicon film are formed on the insulating substrate 100. And sequentially forming a metal thin film and then etching the photolithography method including a diffraction mask or a halftone mask to form a channel layer 134, an ohmic contact layer 135, and a source / drain electrode on the gate electrode 131a. 137a, 137b).

이때, 소스 전극(137a)과 일체로 형성되는 데이터 배선(113)을 게이트 배선(101)과 교차 배열되도록 형성한다.At this time, the data line 113 formed integrally with the source electrode 137a is formed so as to intersect with the gate line 101.

Ⅳ-Ⅳ' 영역에 도시된 바와 같이, 화소영역을 사이에 두고 데이터 배선(113)이 형성되어 있고, 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법의 특성상 데이터 배선(113) 하부에는 도핑된 비정질실리콘패턴(135a)와 비정질실리콘패턴(134a)이 형성되어 있다.As shown in the region IV-IV ', the data line 113 is formed with the pixel region interposed therebetween, and the lower portion of the data line 113 is doped under the characteristic of the photolithography method including a diffraction mask or a halftone mask. The amorphous silicon pattern 135a and the amorphous silicon pattern 134a are formed.

상기와 같이 절연기판(100) 상에 소스/드레인 전극(137a, 137b)이 형성되면, 도 4c에 도시한 바와 같이, 절연기판(100)의 전영역 상에 보호막(138)을 형성한 다음, 포토리쏘그래피 방법으로 드레인 전극(137b)의 일부를 노출시키는 콘택홀(140)을 형성한다. 이때, 화소영역에 대응되는 데이터 배선(113)의 제 1 스토리지 전극 영역과 공통배선 영역에도 각각 콘택홀(141)을 형성한다. When the source / drain electrodes 137a and 137b are formed on the insulating substrate 100 as described above, as shown in FIG. 4C, the protective film 138 is formed on the entire region of the insulating substrate 100. The contact hole 140 exposing a part of the drain electrode 137b is formed by a photolithography method. In this case, contact holes 141 are also formed in the first storage electrode region and the common wiring region of the data line 113 corresponding to the pixel region.

그런 다음, 도 4d에 도시한 바와 같이, 절연기판(100) 상에 투명성 도전물질인 ITO, IZO, ITZO중 어느 하나로된 금속박막을 형성한 다음, 포토리쏘그래피 방법으로 식각하여 화소전극, 제 2 스토리지 전극, 제 2 공통전극 및 리페어 패턴(120)을 형성한다.4D, a metal thin film made of any one of ITO, IZO, and ITZO, which are transparent conductive materials, is formed on the insulating substrate 100 and then etched by a photolithography method to form a pixel electrode and a second electrode. The storage electrode, the second common electrode, and the repair pattern 120 are formed.

상기 제 2 스토리지 전극(139)은 화소 영역에 슬릿 형태로 형성된 화소전극과 일체로 형성되면서, 드레인 전극(137b)에 형성된 콘택홀을 통해 드레인 전극(137b)과 전기적으로 콘택되어 있다.The second storage electrode 139 is integrally formed with the pixel electrode formed in the slit shape in the pixel area, and is electrically contacted with the drain electrode 137b through a contact hole formed in the drain electrode 137b.

또한, 리페어 패턴(120)은 데이터 배선(113)과 오버랩되도록 형성되면서 데이터 배선(113) 상에 형성된 콘택홀(141)을 통하여 전기적으로 콘택되어 있다. 이 것은 데이터 배선(113) 형성 공정중 또는 정전기로 인하여 단선되는 경우에는 리페어 패턴(120)이 브릿지 역할을 하여 리페어될 수 있도록 하기 위해서이다.In addition, the repair pattern 120 is formed to overlap the data line 113 and is electrically contacted through the contact hole 141 formed on the data line 113. This is for the repair pattern 120 to be repaired by acting as a bridge when the data line 113 is formed or disconnected due to static electricity.

상기와 같이 절연기판(100) 상에 리페어 패턴(120)과 화소전극 등이 형성되면, 도 4e에 도시한 바와 같이, 절연기판(100) 상에 액정층보다 유전율이 작은(대략 유전율값이 10-1 ~ 10) 무기물질 또는 유기물질을 형성한다.As described above, when the repair pattern 120 and the pixel electrode are formed on the insulating substrate 100, as shown in FIG. -1 ~ 10) Form inorganic or organic matter.

무기물질인 경우에는 포토리쏘그래피 공정으로 식각 패턴하고, 유기물인 경우에는 노광 및 현상 공정으로 패터닝하여 데이터 배선(113) 양측에 격벽패턴(150a, 150b)을 각각 형성한다. In the case of an inorganic material, an etching pattern is formed by a photolithography process, and in the case of an organic material, the barrier rib patterns 150a and 150b are formed on both sides of the data line 113 by patterning by an exposure and development process.

상기 격벽패턴(150a, 150b)은 리페어패턴(120)과 화소영역 단위로 데이터 배선(113)과 나란히 형성하거나, 데이터배선(113) 전체를 따라 일체로 양측에 형성할 수 있다.The partition patterns 150a and 150b may be formed in parallel with the repair pattern 120 and the data line 113 in pixel unit units, or may be integrally formed on both sides along the entire data line 113.

또한, 상기 격벽패턴(150a, 150b)은 잉크젯 방식을 적용하여 데이터 배선(113) 양측을 따라 분사하여 형성할 수 있다. 이 경우에는 마스크에 의한 노광 및 현상 공정을 진행하지 않는다.In addition, the barrier rib patterns 150a and 150b may be formed by spraying along both sides of the data line 113 by applying an inkjet method. In this case, the exposure and development steps using a mask are not performed.

상기와 같이 데이터 배선(113) 양측에 격벽패턴(150a, 150b)이 형성되면, 도 4f에 도시한 바와 같이, 절연기판(100) 전 영역에 배향막(180)을 형성한다.When the barrier rib patterns 150a and 150b are formed on both sides of the data line 113 as described above, as shown in FIG. 4F, the alignment layer 180 is formed on the entire region of the insulating substrate 100.

이때, 격벽패턴(150a, 150b)은 액정표시패널의 셀갭유지를 위한 스페이서 역할을 하기 때문에 별도 추가 공정으로 스페이서 형성 공정을 생략할 수 있다.In this case, since the barrier rib patterns 150a and 150b serve as spacers for maintaining the cell gap of the liquid crystal display panel, the spacer forming process may be omitted as an additional step.

만약, 상기와 같이 격벽패턴(150a, 150b)을 화소전극과 데이터 배선(113) 사 이의 기생용량을 감소시키면서, 스페이서 역할도 하도록 한다면 격벽패턴(150a, 150b)의 높이를 스페이서 높이만큼 두껍게 형성한다.If the barrier rib patterns 150a and 150b serve as a spacer while reducing the parasitic capacitance between the pixel electrode and the data line 113 as described above, the barrier rib patterns 150a and 150b are formed to have a thickness as high as the spacer height. .

하지만, 격벽패턴(150a, 150b)을 기생용량 감소를 위한 기능으로만 사용한 다면, 추가적으로 스페이서 형성 공정을 추가할 수 있다. 이때, 컬러필터기판 상에는 스페이서를 형성하지 않는다.However, if the barrier rib patterns 150a and 150b are used only as a function for reducing parasitic capacitance, an additional spacer forming process may be added. At this time, no spacer is formed on the color filter substrate.

이와 같이, 본 발명에서는 데이터 배선 리페어를 위한 리페어패턴(120)을 형성하면서, 데이터 배선과 리페어패턴 양측에 각각 격벽패턴을 형성하여 화소영역에서 발생되는 기생용량을 최소화 하였다.As described above, in the present invention, while forming the repair pattern 120 for repairing the data line, barrier rib patterns are formed on both sides of the data line and the repair pattern to minimize parasitic capacitance generated in the pixel region.

5는 본 발명에 따른 액정표시패널의 개략적으로 도시한 단면도이다. 5 is a schematic cross-sectional view of a liquid crystal display panel according to the present invention.

도 5에 도시된 바와 같이, 절연기판(100) 상에 형성된 격벽패턴(150a, 150b)이 액정표시패널의 셀갭 유지를 위한 스페이서 역할을 하는 경우를 도시하였다.As shown in FIG. 5, the barrier rib patterns 150a and 150b formed on the insulating substrate 100 serve as spacers for maintaining the cell gap of the liquid crystal display panel.

도 3과 도 4f의 Ⅳ-Ⅳ' 영역에 대한 액정표시패널의 단면도이므로, 설명하지 않은 부호는 이를 참조한다.3 and 4F are cross-sectional views of the liquid crystal display panel for the region IV-IV ′, and reference numerals not described herein refer to this.

화소전극과 데이터 배선 등이 형성된 어레이기판에 액정층(250)을 사이에 두고 컬러필터기판(200)이 합착되어 있다. 절연기판(100) 상에 형성된 격벽패턴(150a, 150b)이 컬러필터기판과 접촉되어 셀갭을 유지하고 있다. 상기 격벽패턴(150a, 150b)은 데이터 배선(113) 및 리페어패턴(120)이 형성 영역과, 제 1 공통전극(103a, 133a) 및 제 2 공통전극(103b, 133b) 형성된 영역 사이에 형성되어 화소영역에서의 기생용량을 최소화하였다.The color filter substrate 200 is bonded to the array substrate on which the pixel electrode and the data wiring are formed, with the liquid crystal layer 250 interposed therebetween. The partition patterns 150a and 150b formed on the insulating substrate 100 are in contact with the color filter substrate to maintain a cell gap. The barrier rib patterns 150a and 150b are formed between a region where the data line 113 and the repair pattern 120 are formed, and a region where the first common electrodes 103a and 133a and the second common electrodes 103b and 133b are formed. The parasitic capacitance in the pixel region is minimized.

왜냐하면, 제 1 공통전극(103a, 133a) 및 제 2 공통전극(103b, 133b)과 데이 터 배선(113) 및 리페어패턴(120) 사이에는 유전율이 낮은 격벽패턴(150a, 150b)이 형성되어 있기 때문이다.This is because barrier rib patterns 150a and 150b having low dielectric constants are formed between the first common electrodes 103a and 133a and the second common electrodes 103b and 133b, the data wiring 113 and the repair pattern 120. Because.

이와 같이, 본 발명에서는 화소영역을 구분하는 데이터배선 영역 양측에 격벽패턴(150a, 150b)을 형성하여 화소영역에서의 기생용량이 최소화하면서, 셀갭을 유지할 수 있도록 한 이점이 있다.As described above, in the present invention, barrier ribs 150a and 150b are formed on both sides of the data wiring area for dividing the pixel area, thereby minimizing parasitic capacitance in the pixel area and maintaining the cell gap.

이상에서 자세히 설명된 바와 같이, 본 발명은 데이터 배선과 오버랩되도록 리페어 패턴을 형성함으로써, 데이터 배선에 단선 불량을 용이하게 리페어할 수 있는 효과가 있다.As described in detail above, the present invention has an effect of easily repairing disconnection defects in the data line by forming a repair pattern to overlap the data line.

또한, 본 발명은 데이터 배선의 양측에 액정층 또는 절연막보다 작은 유전율 값을 갖는 격벽을 형성함으로써, 데이터 배선과 공통전극(공통배선 포함) 또는 화소전극과의 기생용량을 최소화한 효과가 있다.In addition, the present invention has an effect of minimizing parasitic capacitance between the data line and the common electrode (including the common line) or the pixel electrode by forming barrier ribs having a dielectric constant smaller than that of the liquid crystal layer or the insulating layer on both sides of the data line.

또한, 본 발명은 데이터 배선의 양측에 형성되는 격벽이 액정표시패널의 셀갭을 유지하는 스페이서 역할을 하도록 하여 공정을 단순화한 효과가 있다.In addition, the present invention has the effect of simplifying the process by allowing the partition walls formed on both sides of the data line to serve as a spacer for maintaining the cell gap of the liquid crystal display panel.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

Claims (25)

기판;Board; 상기 기판 상에 교차배열되 화소영역을 정의하는 게이트배선과 데이터배선;Gate and data wirings arranged on the substrate to define pixel areas; 상기 게이트배선과 데이터배선이 교차하는 영역에 배치된 박막 트랜지스터;A thin film transistor disposed in an area where the gate line and the data line cross each other; 상기 화소영역에 교대로 배치되어 있는 공통전극과 화소전극;A common electrode and a pixel electrode alternately arranged in the pixel region; 상기 데이터 배선과 오버랩되도록 배치된 리페어 패턴; 및A repair pattern disposed to overlap the data line; And 상기 데이터 배선과 리페어 패턴 양측에 형성된 제 1, 2 격벽패턴을 포함하는 액정표시장치.And a first and second barrier rib pattern formed on both sides of the data line and the repair pattern. 제 1 항에 있어서, 상기 화소전극은 ITO, IZO 또는 ITZO중 어느 하나의 물질로 형성된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the pixel electrode is formed of any one material of ITO, IZO, or ITZO. 제 1 항에 있어서, 상기 리페어 패턴은 화소전극과 동일한 물질로 형성된 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 1, wherein the repair pattern is formed of the same material as the pixel electrode. 제 1 항에 있어서, 상기 리페어 패턴은 화소영역 단위로 형성된 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 1, wherein the repair pattern is formed in pixel area units. 제 4 항에 있어서, 상기 리페어 패턴의 양측 가장자리 영역은 상기 데이터 배선과 전기적으로 콘택된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 4, wherein both edges of the repair pattern are in electrical contact with the data line. 제 1 항에 있어서, 상기 제 1, 2 격벽패턴은 무기물질 또는 유기물질로 형성된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the first and second barrier rib patterns are formed of an inorganic material or an organic material. 제 1 항에 있어서, 상기 제 1 , 2 격벽패턴은 유전율값이 10-1 ~ 10인 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the first and second barrier rib patterns have a dielectric constant of 10 -1 to 10. 절연기판 상에 게이트배선, 게이트 전극을 형성하는 단계;Forming a gate wiring and a gate electrode on the insulating substrate; 상기 게이트 전극이 형성된 절연기판 상에 회절 마스크 또는 하프톤 마스크를 포함하는 포토리쏘그래피 방법으로 채널층, 오믹접촉층, 소스/드레인 전극 및 데이터 배선을 형성하는 단계;Forming a channel layer, an ohmic contact layer, a source / drain electrode, and a data line by a photolithography method including a diffraction mask or a halftone mask on the insulating substrate on which the gate electrode is formed; 상기 소스/드레인 전극이 형성된 절연기판 상에 보호막을 형성하고, 드레인 전극 일부와, 데이터배선의 일부를 노출시키는 콘택홀을 형성하는 단계;Forming a protective layer on the insulating substrate on which the source / drain electrodes are formed, and forming a drain electrode and a contact hole exposing a portion of the data wiring; 상기 보호막이 형성된 절연기판 상에 투명성 도전물질을 형성한 다음, 패터닝하여 화소영역에 화소전극과, 상기 데이터배선과 오버랩되도록 리페어 패턴을 형성하는 단계; 및Forming a transparent conductive material on the insulating substrate on which the passivation layer is formed, and then patterning a pattern to form a repair pattern in the pixel region so as to overlap the pixel electrode and the data wiring; And 상기 화소전극이 형성된 절연기판 상의 데이터 배선 양측에 격벽 패턴을 형성하는 단계를 포함하는 액정표시장치 제조방법. Forming a barrier rib pattern on both sides of the data line on the insulating substrate on which the pixel electrode is formed. 제 8 항에 있어서, 상기 투명성 도전물질은 ITO, IZO 또는 ITZO중 어느 하나 인 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 8, wherein the transparent conductive material is one of ITO, IZO, and ITZO. 제 8 항에 있어서, 상기 리페어 패턴은 화소영역 단위로 각각 형성되는 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 8, wherein the repair patterns are formed in pixel area units, respectively. 제 10 항에 있어서, 상기 리페어 패턴의 양측 가장자리는 각각 데이터 배선의 일부 노출된 영역과 콘택된 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 10, wherein both edges of the repair pattern are in contact with partially exposed regions of the data line. 제 8 항에 있어서, 상기 격벽패턴은 데이터 배선 양측을 따라 평행하게 형성되거나 화소영역 단위로 분리되어 형성된 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 8, wherein the barrier rib pattern is formed in parallel along the both sides of the data line or separated in pixel area units. 제 8 항에 있어서, 상기 격벽패턴의 유전율은 액정층의 유전율 보다 작은 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 8, wherein the dielectric constant of the barrier rib pattern is smaller than that of the liquid crystal layer. 제 13 항에 있어서, 상기 격벽패턴의 유전율값은 10-1 ~ 10인 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 13, wherein the dielectric constant of the barrier rib pattern is in the range of about 10 −1 to 10. 제 8 항에 있어서, 상기 격벽패턴은 잉크젯 방식으로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 8, wherein the barrier rib pattern is formed by an inkjet method. 제 8 항에 있어서, 상기 격벽패턴 형성후 절연기판 상에 배향막을 도포하는 공정을 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 8, further comprising applying an alignment layer on an insulating substrate after forming the barrier rib pattern. 제 1 기판;A first substrate; 화소영역을 정의하는 게이트배선과 데이터배선과, 상기 게이트배선과 데이터배선이 교차하는 영역에 배치된 박막 트랜지스터와, 상기 화소영역에 교대로 배치되어 있는 공통전극과 화소전극과, 상기 데이터 배선과 오버랩되도록 배치된 리페어 패턴; 및 상기 데이터 배선과 리페어 패턴 양측에 형성된 제 1, 2 격벽패턴을 포함하는 제 2 기판; 및A gate wiring and a data wiring defining a pixel region, a thin film transistor disposed in an area where the gate wiring and a data wiring intersect, a common electrode and a pixel electrode alternately arranged in the pixel region, and the data wiring overlap A repair pattern disposed to be; And a second substrate including first and second barrier rib patterns formed on both sides of the data line and the repair pattern. And 상기 제 1 기판과 제 2 기판 사이에 개재된 액정층을 포함하는 액정표시장치.And a liquid crystal layer interposed between the first substrate and the second substrate. 제 17 항에 있어서, 상기 화소전극은 ITO, IZO 또는 ITZO중 어느 하나의 물질로 형성된 것을 특징으로 하는 액정표시장치.18. The liquid crystal display device according to claim 17, wherein the pixel electrode is formed of any one material of ITO, IZO, or ITZO. 제 17 항에 있어서, 상기 리페어 패턴은 화소전극과 동일한 물질로 형성된 것을 특징으로 하는 액정표시장치.18. The liquid crystal display device according to claim 17, wherein the repair pattern is formed of the same material as the pixel electrode. 제 17 항에 있어서, 상기 리페어 패턴은 화소영역 단위로 형성된 것을 특징으로 하는 액정표시장치.18. The liquid crystal display device according to claim 17, wherein the repair pattern is formed in pixel area units. 제 20 항에 있어서, 상기 리페어 패턴의 양측 가장자리 영역은 상기 데이터 배선과 전기적으로 콘택된 것을 특징으로 하는 액정표시장치.21. The liquid crystal display of claim 20, wherein both edge regions of the repair pattern are in electrical contact with the data line. 제 17 항에 있어서, 상기 제 1, 2 격벽패턴은 무기물질 또는 유기물질로 형성된 것을 특징으로 하는 액정표시장치.18. The liquid crystal display device according to claim 17, wherein the first and second barrier rib patterns are formed of an inorganic material or an organic material. 제 17 항에 있어서, 상기 제 1 , 2 격벽패턴은 유전율값이 10-1 ~ 10인 것을 특징으로 하는 액정표시장치.18. The liquid crystal display device according to claim 17, wherein the first and second barrier rib patterns have a dielectric constant of 10 -1 to 10. 제 17 항에 있어서, 상기 제 1, 2 격벽패턴은 상기 제 1 기판과의 셀갭을 유지하도록 제 1 기판과 접촉되는 것을 특징으로 하는 액정표시장치.18. The liquid crystal display of claim 17, wherein the first and second barrier rib patterns are in contact with the first substrate to maintain a cell gap with the first substrate. 제 17 항에 있어서, 상기 제 1 기판은 R, G, B 컬러필터를 포함하는 컬러필터기판인 것을 특징으로 하는 액정표시장치.18. The liquid crystal display device according to claim 17, wherein the first substrate is a color filter substrate including R, G, and B color filters.
KR1020060121848A 2006-12-05 2006-12-05 Liquid crystal display device and method for fabricating the same KR101309434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060121848A KR101309434B1 (en) 2006-12-05 2006-12-05 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121848A KR101309434B1 (en) 2006-12-05 2006-12-05 Liquid crystal display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20080051196A KR20080051196A (en) 2008-06-11
KR101309434B1 true KR101309434B1 (en) 2013-09-23

Family

ID=39806225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121848A KR101309434B1 (en) 2006-12-05 2006-12-05 Liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101309434B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932128A (en) * 2015-07-14 2015-09-23 合肥鑫晟光电科技有限公司 Array base board, display device, maintenance method and manufacturing method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185216A (en) * 2015-02-12 2022-03-15 株式会社半导体能源研究所 Display device
KR102468369B1 (en) * 2015-12-31 2022-11-18 엘지디스플레이 주식회사 Organic light emitting display and repairing method of the same
CN109254461A (en) * 2018-10-22 2019-01-22 惠科股份有限公司 display panel and display
US10761388B2 (en) 2018-10-22 2020-09-01 HKC Corporation Limited Display panel and display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042338A (en) 1999-07-29 2001-02-16 Canon Inc Liquid crystal element and its manufacture and substrate having spacer
KR20040098545A (en) * 2003-05-14 2004-11-20 오바야시세이꼬우 가부시끼가이샤 High quality and ultra large screen liquid crystal display device and production method thereof
KR20050067859A (en) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042338A (en) 1999-07-29 2001-02-16 Canon Inc Liquid crystal element and its manufacture and substrate having spacer
KR20040098545A (en) * 2003-05-14 2004-11-20 오바야시세이꼬우 가부시끼가이샤 High quality and ultra large screen liquid crystal display device and production method thereof
KR20050067859A (en) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 In-plane switching mode liquid crystal display device and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104932128A (en) * 2015-07-14 2015-09-23 合肥鑫晟光电科技有限公司 Array base board, display device, maintenance method and manufacturing method
US9995979B2 (en) 2015-07-14 2018-06-12 Boe Technology Group Co., Ltd. Array substrate, display device, method for maintaining the same and method for manufacturing the same
CN104932128B (en) * 2015-07-14 2020-11-24 合肥鑫晟光电科技有限公司 Array substrate, display device, maintenance method and manufacturing method

Also Published As

Publication number Publication date
KR20080051196A (en) 2008-06-11

Similar Documents

Publication Publication Date Title
US6998283B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
KR101749146B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
US20070013820A1 (en) Array substrate for in-plane switching liquid crystal display device with polycrystalline silicon pixel electrode and method of manufacturing the same
KR101267065B1 (en) Liquid Crystal Display Device And Method for Fabricating Thereof
KR101634635B1 (en) Display
JP2004012731A (en) Liquid crystal display device
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
KR20130015737A (en) Liquid crystal display device
KR20130015734A (en) Liquid crystal display device
US20030122990A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR101309434B1 (en) Liquid crystal display device and method for fabricating the same
KR20130015735A (en) Liquid crystal display device
KR100760937B1 (en) In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same
KR20130030975A (en) Liquid crystal display device
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
JP3199221B2 (en) Liquid crystal display device and manufacturing method thereof
KR20050031478A (en) Ocb mode liquid crystal display
JP2005182048A (en) Multi-domain thin-film transistor display plate and liquid crystal display including same
KR20030057078A (en) array panel for liquid crystal display devices
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR101374997B1 (en) Liquid crystal display device and method of fabricating the same
KR101785914B1 (en) In-Plane Switching Mode
KR20070025528A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7