KR101303591B1 - Converged type circuit apparatus of support vector machine - Google Patents

Converged type circuit apparatus of support vector machine Download PDF

Info

Publication number
KR101303591B1
KR101303591B1 KR1020110102739A KR20110102739A KR101303591B1 KR 101303591 B1 KR101303591 B1 KR 101303591B1 KR 1020110102739 A KR1020110102739 A KR 1020110102739A KR 20110102739 A KR20110102739 A KR 20110102739A KR 101303591 B1 KR101303591 B1 KR 101303591B1
Authority
KR
South Korea
Prior art keywords
value
unit
support vector
vector machine
linear
Prior art date
Application number
KR1020110102739A
Other languages
Korean (ko)
Other versions
KR20130038085A (en
Inventor
이선영
민경원
손행선
이성호
최종찬
김수진
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110102739A priority Critical patent/KR101303591B1/en
Publication of KR20130038085A publication Critical patent/KR20130038085A/en
Application granted granted Critical
Publication of KR101303591B1 publication Critical patent/KR101303591B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/241—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches
    • G06F18/2411—Classification techniques relating to the classification model, e.g. parametric or non-parametric approaches based on the proximity to a decision surface, e.g. support vector machines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Computing Systems (AREA)
  • Evolutionary Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Image Analysis (AREA)

Abstract

본 발명은 통합형 서포트 벡터 머신 회로 장치에 관한 것으로, 인식하고자 하는 대상에 따라 선택적으로 선형적인 방법 또는 비선형적인 방법으로 대상을 효율적으로 인식하고 분류하기 위한 것이다. 본 발명에 따른 통합형 서포트 벡터 머신 회로 장치는 내적 연산 통합 회로부와 커널 함수 연산 회로부를 포함한다. 내적 연산 통합 회로부는 인식 및 분류 대상에 대한 복수의 특징값, 복수의 서포트 벡터 및 커널 타입값을 입력받고, 입력된 커널 타입값에 따라 특징값 및 서포트 벡터를 이용하여 선형 또는 비선형으로 선택적으로 내적 연산을 수행하여 제1 연산값을 산출한다. 커널 함수 연산 회로부는 커널 타입값으로 비선형을 선택하는 값이 입력된 경우, 내적 연상 통합 회로부로부터 제1 연산값을 입력받아 커널 함수를 이용하여 연산을 수행하여 제2 연산값을 산출하여 대상을 인식 및 분류한다.The present invention relates to an integrated support vector machine circuit arrangement for efficiently identifying and classifying objects in a linear or non-linear manner, depending on the object to be recognized. The integrated support vector machine circuit device according to the present invention includes an inner product integration circuit section and a kernel function calculation circuit section. The dot product arithmetic integrated circuit receives a plurality of feature values, a plurality of support vectors, and a kernel type value for the object to be recognized and classified, and selectively stores the dot product in a linear or nonlinear manner using the feature value and the support vector according to the input kernel type value. The operation is performed to calculate a first operation value. When a value for selecting a nonlinear value is input as the kernel type value, the kernel function calculation circuit unit receives a first operation value from an internal association associative circuit unit and performs a calculation using a kernel function to calculate a second operation value to recognize a target. And classify.

Description

통합형 서포트 벡터 머신 회로 장치{Converged type circuit apparatus of support vector machine}Integrated type circuit apparatus of support vector machine

본 발명은 서포트 벡터 머신을 이용한 대상을 인식하고 분류하는 기술에 관한 것으로, 더욱 상세하게는 인식하고자 하는 대상에 따라 선택적으로 선형적인 방법 또는 비선형적인 방법으로 대상을 효율적으로 인식하고 분류하는 통합형 서포트 벡터 머신 회로 장치에 관한 것이다.The present invention relates to a technique for recognizing and classifying objects using a support vector machine, and more particularly, to an integrated support vector for efficiently recognizing and classifying objects by a linear method or a non-linear method according to the object to be recognized. It relates to a machine circuit arrangement.

일반적으로 분류 알고리즘이란 데이터를 각각의 종류에 맞게 자동으로 분류해 주는 알고리즘을 말한다. 예를 들면, 카메라를 통해 얻은 영상으로 사물이 무엇인지 판단하거나 얼굴이나 제스처 및 감정을 인식하고 사람의 의도를 파악하는 등 다양한 역할을 수행할 수 있다. 데이터를 분류하는 과정을 간단히 설명하면, 원 데이터로부터 모양이나 색깔과 같은 특징을 추출하여 데이터를 클래스에 따라 분류하는 과정이다.In general, a classification algorithm is an algorithm that automatically classifies data according to each type. For example, the image obtained through the camera may be used to determine what an object is, recognize faces, gestures and emotions, and grasp a person's intention. Briefly, the process of classifying data is a process of classifying data by class by extracting features such as shape and color from the original data.

이러한 분류 알고리즘 중 일반적인 패턴 인식 및 분류 방법은 도 1과 같이 두 그룹의 무게중심을 이용하여 분류의 기준이 되는 최적의 초평면(optimal hyper-plain)을 결정한다. 두 그룹의 무게중심을 이용하여 결정된 초평면은 한 쪽 그룹에 더 가깝게 결정될 가능성이 크다. 도 1은 초평면이 왼쪽 그룹에 더 가깝게 결정된 예를 나타내며, 왼쪽 그룹에 속한 새로운 데이터가 오른쪽 그룹으로 잘못 분류되는 것을 보여준다.Among the classification algorithms, a general pattern recognition and classification method uses the center of gravity of two groups to determine an optimal hyper-plain that is the basis of classification as shown in FIG. 1. The hyperplane determined using the centers of gravity of the two groups is likely to be determined closer to one group. 1 shows an example in which the hyperplane is determined closer to the left group, and shows that new data belonging to the left group is misclassified into the right group.

이러한 도 1에 따른 패턴 인식 및 분류 방법의 단점을 해결하기 위해 서포트 벡터 머신(Support Vector Machine; SVM)이라는 새로운 분류 알고리즘이 제안되었다. 서포트 벡터 머신은 일반적인 패턴 인식 및 분류 방법의 단점을 개선하고 정확도를 향상시키기 위해 개발되었으며 이진 분류 문제를 최적으로 해결할 수 있다. 서포트 벡터 머신은 두 그룹의 무게중심이 아닌 두 그룹의 경계에 있는 데이터(서포트 벡터)를 이용한다.In order to solve the shortcomings of the pattern recognition and classification method according to FIG. 1, a new classification algorithm called Support Vector Machine (SVM) has been proposed. Support vector machines have been developed to improve the accuracy and improve the shortcomings of common pattern recognition and classification methods and can optimally solve binary classification problems. Support vector machines use data (support vectors) at the boundaries of two groups, not at the center of gravity of the two groups.

서포트 벡터 머신은 인식 및 분류 대상에 따라 선형 서포트 벡터 머신과 비선형 서포트 벡터 머신으로 구분된다. 두 그룹을 선형적으로 분류할 수 있는 경우 도 2와 같은 선형 서포트 벡터 머신이 사용되고 그렇지 않은 경우에는 도 3과 같은 비선형 서포트 벡터 머신이 사용된다. Support vector machines are classified into linear support vector machines and nonlinear support vector machines according to recognition and classification objects. If the two groups can be linearly classified, a linear support vector machine as shown in FIG. 2 is used, and a nonlinear support vector machine as shown in FIG. 3 is used otherwise.

도 2는 선형 서포트 벡터 머신을 이용한 패턴 인식 및 분류의 예를 나타낸다. 서포트 벡터 머신은 두 그룹의 경계에 있는 서포트 벡터 데이터들을 이용하여 최적의 초평면을 결정하기 때문에 새로운 데이터를 정확하게 분류할 수 있다.2 shows an example of pattern recognition and classification using a linear support vector machine. The support vector machine uses the support vector data at the boundary of the two groups to determine the optimal hyperplane so that the new data can be classified correctly.

도 3은 비선형 서포트 벡터 머신을 이용한 패턴 인식 및 분류의 예를 나타낸다. 비선형 서포트 벡터 머신에서 사용되는 커널 함수(kernel function)는 현재의 차원을 고차원으로 높여 데이터를 선형적으로 분류하는 효과를 얻게 한다. 3 shows an example of pattern recognition and classification using a nonlinear support vector machine. Kernel functions used in nonlinear support vector machines raise the current dimension to higher dimensions, resulting in a linear classification of the data.

이와 같이 인식 및 분류 대상에 따라 선형 서포트 벡터 머신과 비선형 서포트 벡터 머신이 선택적으로 사용된다. 대부분의 분류 대상은 선형적으로 분류하기 어렵고 복잡하기 때문에 비선형 서포트 벡터 머신이 많이 사용된다. 하지만 비선형 서포트 벡터 머신은 연산량이 많고 그에 따른 처리 속도가 느린 단점이 있다.In this way, a linear support vector machine and a nonlinear support vector machine are selectively used depending on the object of recognition and classification. Since most classification objects are difficult and complex to classify linearly, nonlinear support vector machines are frequently used. However, nonlinear support vector machines have a lot of computation and slow processing.

따라서 선형적으로 분류할 수 있는 대상들은 선형 서포트 벡터 머신을 이용하는 것이 바람직하며, 인식 및 분류 대상에 따라 두 가지 서포트 벡터 머신을 사용자가 선택적으로 사용할 수 있도록 해야 한다. 하지만 종래 기술에 따른 인식 및 분류 장치는 두 가지 서포트 벡터 머신을 선택적으로 사용할 수 있는 기능을 지원하지 않는다.Therefore, it is preferable to use a linear support vector machine for objects that can be linearly classified, and two support vector machines should be made available to a user selectively according to recognition and classification objects. However, the recognition and classification apparatus according to the prior art does not support the function of selectively using two support vector machines.

또한 인식과 분류의 정확도를 높이기 위해서 고차원의 서포트 벡터를 이용한다. 하지만 분류하고자 하는 대상의 차원이 높을수록 서포트 벡터 머신의 연산량은 증가한다. 일반적으로 연산량이 많아지면 분류하는 속도가 느려지므로 회로의 구조적인 측면에서 개선이 필요하다. 종래기술에 따른 인식 및 분류 장치는 서포트 벡터 머신의 처리 속도를 높이기 위해 회로의 구조적인 측면에서 개선 및 보완이 이루어지지 않고 있는 상태이다.In addition, high-dimensional support vectors are used to increase the accuracy of recognition and classification. However, the higher the dimension of the object to be classified, the greater the amount of computation in the support vector machine. In general, as the amount of calculation increases, the sorting speed becomes slow, and therefore, the structural aspects of the circuit need to be improved. The recognition and classification apparatus according to the prior art has not been improved and supplemented in terms of the structure of the circuit to increase the processing speed of the support vector machine.

이로 인해 종래 기술에 따른 인식 및 분류 장치는 인식과 분류를 위해 이미지를 분할하여 서포트 벡터 머신을 이용한다. 하지만 단순히 이미지를 분할하여 서포트 벡터 머신에 적용하면 분할된 이미지 경계에 있는 대상은 인식 및 분류를 하지 못하게 되는 문제점이 있다.As a result, the recognition and classification apparatus according to the related art uses a support vector machine by dividing an image for recognition and classification. However, if the image is simply divided and applied to the support vector machine, the object on the divided image boundary cannot be recognized and classified.

따라서 본 발명의 목적은 인식하고자 하는 대상에 따라 선택적으로 선형적인 방법 또는 비선형적인 방법으로 대상을 효율적으로 인식하고 분류하는 통합형 서포트 벡터 머신 회로 장치를 제공하는 데 있다.Accordingly, it is an object of the present invention to provide an integrated support vector machine circuit arrangement for efficiently identifying and classifying objects in a linear or non-linear manner depending on the object to be recognized.

본 발명의 다른 목적은 서포트 벡터 머신의 처리 속도를 높이기 위해 회로의 구조적인 측면에서 개선 및 보완한 통합형 서포트 벡터 머신 회로 장치를 제공하는 데 있다.Another object of the present invention is to provide an integrated support vector machine circuit device that is improved and complemented in structural aspects of the circuit to increase the processing speed of the support vector machine.

본 발명의 또 다른 목적은 이미지를 분할하여 서포트 벡터 머신에 적용할 때 분할된 이미지 경계에 있는 대상에 대한 인식 및 분류를 하지 못하는 문제를 해소할 수 있는 통합형 서포트 벡터 머신 회로 장치를 제공하는 데 있다.It is still another object of the present invention to provide an integrated support vector machine circuit device that can solve the problem of not recognizing and classifying an object in a segmented image boundary when the image is divided and applied to the support vector machine. .

상기 목적을 달성하기 위하여, 본 발명은 내적 연산 통합 회로부와 커널 함수 연산 회로부를 포함하는 통합형 서포트 벡터 머신 회로 장치를 제공한다. 상기 내적 연산 통합 회로부는 인식 및 분류 대상에 대한 복수의 특징값, 복수의 서포트 벡터 및 커널 타입값을 입력받고, 입력된 커널 타입값에 따라 특징값 및 서포트 벡터를 이용하여 선형 또는 비선형으로 선택적으로 내적 연산을 수행하여 제1 연산값을 산출한다. 그리고 상기 커널 함수 연산 회로부는 상기 커널 타입값으로 비선형을 선택하는 값이 입력된 경우, 상기 내적 연상 통합 회로부로부터 제1 연산값을 입력받아 커널 함수를 이용하여 연산을 수행하여 제2 연산값을 산출하여 상기 대상을 인식 및 분류한다.In order to achieve the above object, the present invention provides an integrated support vector machine circuit device including an internal computation integrated circuit portion and a kernel function computation circuit portion. The internal computation integrated circuit unit receives a plurality of feature values, a plurality of support vectors, and a kernel type value for the object to be recognized and classified, and selectively linearly or nonlinearly using the feature value and the support vector according to the input kernel type value. The inner product operation is performed to calculate a first operation value. When the kernel function calculation circuit unit receives a nonlinear value as the kernel type value, the kernel function calculation circuit unit receives a first operation value from the internal association associative circuit unit and performs a calculation using a kernel function to calculate a second operation value. To recognize and classify the object.

본 발명에 따른 통합형 서포트 벡터 머신 회로 장치에 있어서, 상기 내적 연산 통합 회로부는 복수의 특징값 및 복수의 서포트 벡터에 따라 각각 내적 연산을 수행하여 복수의 단위 연산값을 산출하는 복수의 단위 내적 연산 통합 회로부와, 상기 복수의 단위 연산값을 더하여 제1 연산값을 산출하는 제1 연산값 산출부를 포함할 수 있다.In the integrated support vector machine circuit device according to the present invention, the dot product arithmetic integrated circuit unit performs a plurality of unit dot calculations for performing a dot product calculation according to a plurality of feature values and a plurality of support vectors to calculate a plurality of unit calculation values. The circuit unit may include a first operation value calculator configured to calculate a first operation value by adding the plurality of unit operation values.

본 발명에 따른 통합형 서포트 벡터 머신 회로 장치에 있어서, 상기 단위 내적 연산 통합 회로부는 디먹스, 시프트, 덧셈기 및 곱셈기를 포함할 수 있다. 상기 디먹스는 서포트 벡터값과 커널 타입값을 입력받아 상기 대상을 선형으로 처리할지 비선형으로 처리할지 결정한다. 상기 시프트는 상기 커널 타입값이 비선형을 선택하는 값이 입력된 경우, 상기 디먹스로부터 상기 서포트 벡터값을 입력받아 제곱하여 제1 중간값을 산출한다. 상기 덧셈기는 상기 시프트로부터 입력받은 제1 중간값과 특징값을 더하여 제2 중간값을 산출한다. 그리고 상기 곱셈기는 상기 덧셈기로부터 제2 중간값과 상기 특징값을 곱하여 비선형용 단위 연산값을 산출하거나, 상기 커널 타입값이 선형을 선택하는 값이 입력된 경우 상기 디먹스로부터 상기 서포트 벡터값을 입력받고 상기 특징값을 곱하여 선형용 단위 연산값을 산출한다. 이때 상기 제1 연산값 산출부는 상기 복수의 단위 내적 연산 통합 회로부터 비선형용 단위 연산값을 더하여 비선형용 제1 연산값을 산출하거나, 상기 복수의 단위 내적 연산 통합 회로부터 선형용 단위 연산값을 더하여 선형용 제1 연산값을 산출할 수 있다.In the integrated support vector machine circuit arrangement according to the present invention, the unit product computational integrated circuit portion may include a demux, shift, adder and multiplier. The demux receives a support vector value and a kernel type value and determines whether to process the object linearly or nonlinearly. In the shift, when the kernel type value selects a nonlinear value, the shift is squared by receiving the support vector value from the demux to calculate a first intermediate value. The adder adds a first intermediate value and a feature value input from the shift to calculate a second intermediate value. The multiplier multiplies the second intermediate value and the feature value from the adder to calculate a non-linear unit operation value, or inputs the support vector value from the demux when a value for selecting the linear type of the kernel type value is input. And calculate the linear unit operation value by multiplying the feature values. In this case, the first operation value calculator calculates a first non-linear first operation value by adding a nonlinear unit operation value from the plurality of unit internal calculation operations, or adds a linear unit operation value from the plurality of unit internal calculation operations. The first operation value may be calculated.

본 발명에 따른 통합형 서포트 벡터 머신 회로 장치에 있어서, 상기 복수의 단위 내적 연산 통합 회로부와 상기 제1 연산값 산출부의 연산이 함께 수행될 수 있다.In the integrated support vector machine circuit apparatus according to the present invention, the plurality of unit dot product arithmetic integrated circuit units and the first arithmetic value calculator may be operated together.

본 발명에 따른 통합형 서포트 벡터 머신 회로 장치에 있어서, 상기 내적 연산 통합 회로부는 상기 대상의 이미지의 슬라이딩 윈도우에 대한 상기 복수의 특징값, 복수의 서포트 벡터 및 커널 타입값을 입력받는다.In the integrated support vector machine circuit device according to the present invention, the dot product arithmetic integrated circuit unit receives the plurality of feature values, the plurality of support vectors, and the kernel type value for the sliding window of the target image.

본 발명은 또한, 전처리부, 내적 연산 통합 회로부 및 커널 함수 연산 회로부를 포함하는 통합형 서포트 벡터 머신 회로 장치를 제공한다. 상기 전처리부는 인식 및 분류 대상의 이미지를 슬라이딩 윈도우 단위로 중첩되게 분할하고, 상기 분할한 슬라이딩 윈도우에서 복수의 특징값과 복수의 서포트 벡터를 추출하고, 상기 분할한 슬라이딩 윈도우에 대한 커널 타입값을 입력받는다. 상기 내적 연산 통합 회로부는 상기 전처리부로부터 상기 복수의 특징값, 복수의 서포트 벡터 및 커널 타입값을 입력받고, 입력된 커널 타입값에 따라 특징값 및 서포트 벡터를 이용하여 선형 또는 비선형으로 선택적으로 내적 연산을 수행하여 제1 연산값을 산출한다. 상기 커널 함수 연산 회로부는 상기 커널 타입값으로 비선형을 선택하는 값이 입력된 경우, 상기 내적 연상 통합 회로부로부터 제1 연산값을 입력받아 커널 함수를 이용하여 연산을 수행하여 제2 연산값을 산출하여 상기 대상을 인식 및 분류한다.The present invention also provides an integrated support vector machine circuit device comprising a preprocessor, an inner productive integrated circuit and a kernel function arithmetic circuit. The preprocessor divides the image to be recognized and classified in a sliding window unit, extracts a plurality of feature values and a plurality of support vectors from the divided sliding window, and inputs a kernel type value for the divided sliding window. Receive. The dot product arithmetic integrated circuit unit receives the plurality of feature values, the plurality of support vectors, and the kernel type values from the preprocessor, and selectively stores the dot product in a linear or nonlinear manner using the feature values and the support vectors according to the input kernel type values. The operation is performed to calculate a first operation value. The kernel function calculating circuit unit receives a first operation value from the internal associative integrated circuit unit when a value for selecting a nonlinear value is input as the kernel type value, performs a calculation using a kernel function, and calculates a second operation value. Recognize and classify the object.

본 발명에 따른 통합형 서포트 벡터 머신 회로 장치는 선형 및 비선형 서포트 벡터 머신 회로가 통합되고, 인식 및 분류하고자 하는 대상에 따라 선형 서포트 벡터 머신 회로 또는 비선형 서포트 벡터 머신 회로로 선택적으로 구동하여 해당 대상을 효율적으로 인식하고 분류할 수 있다.The integrated support vector machine circuit device according to the present invention integrates linear and nonlinear support vector machine circuits, and selectively drives the linear support vector machine circuit or the nonlinear support vector machine circuit according to the object to be recognized and classified to efficiently drive the object. Can be recognized and classified.

또한 통합형 서포트 벡터 머신 회로 장치의 내적 연산 통합 회로부는 파이프라인 구조를 포함한 병렬 회로 구조를 갖고, 비선형 서포트 벡터 머신 회로의 리소스들을 공유하여 선형 벡터 머신 회로가 통합된 구조를 갖기 때문에, 선형 및 비선형 서포트 벡터 머신 회로의 통합에 따른 회로의 크기가 커지는 문제를 해소하고, 많은 연산량으로 인한 속도 지연을 억제할 수 있다.In addition, linear and nonlinear support is provided because the internal computational integrated circuit of the integrated support vector machine circuit device has a parallel circuit structure including a pipeline structure, and a linear vector machine circuit is integrated by sharing resources of the nonlinear support vector machine circuit. The problem of increasing the size of the circuit due to the integration of the vector machine circuit can be solved, and the speed delay caused by the large amount of computation can be suppressed.

또한 슬라이딩 윈도우 방식으로 대상이 포함된 이미지를 인식 및 분류하기 때문에, 이미지를 분할하여 서포트 벡터 머신에 적용할 때 분할된 이미지 경계에 있는 대상에 대한 인식 및 분류를 하지 못하는 문제를 해소할 수 있다.In addition, since the image including the object is recognized and classified by the sliding window method, when the image is divided and applied to the support vector machine, it is possible to solve the problem of failing to recognize and classify the object on the divided image boundary.

도 1은 일반적인 패턴 인식 및 분류 방법에 따른 도면이다.
도 2는 선형 서포트 벡터 머신을 이용한 패턴 인식 및 분류 방법에 따른 도면이다.
도 3은 비선형 서포트 벡터 머신을 이용한 패턴 인식 및 분류 방법에 따른 도면이다.
도 4는 본 발명의 실시예에 따른 통합형 서포트 벡터 머신 회로 장치를 보여주는 블록도이다.
도 5는 도 4의 내적 연상 통합 회로부를 보여주는 도면이다.1 is a diagram illustrating a general pattern recognition and classification method.
2 is a diagram illustrating a pattern recognition and classification method using a linear support vector machine.
3 is a diagram illustrating a pattern recognition and classification method using a nonlinear support vector machine.
4 is a block diagram illustrating an integrated support vector machine circuit arrangement in accordance with an embodiment of the present invention.
FIG. 5 is a diagram illustrating an internal association integrated circuit of FIG. 4.

하기의 설명에서는 본 발명의 실시예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.In the following description, only parts necessary for understanding the operation according to the embodiment of the present invention will be described, and the description of other parts will be omitted so as not to disturb the gist of the present invention.

또한 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 하나의 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Also, the terms and words used in the present specification and claims should not be construed to be limited to ordinary or dictionary meanings, and the inventor is not limited to the concept of terms in order to describe his invention in the best way. It should be construed in accordance with the meaning and concept consistent with the technical idea of the present invention based on the principle that it can be properly defined. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely one preferred embodiment of the present invention, and not all of the technical ideas of the present invention are described. Therefore, It is to be understood that equivalents and modifications are possible.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 통합형 서포트 벡터 머신 회로 장치를 보여주는 블록도이다. 도 5는 도 4의 내적 연상 통합 회로부를 보여주는 도면이다.4 is a block diagram illustrating an integrated support vector machine circuit arrangement in accordance with an embodiment of the present invention. FIG. 5 is a diagram illustrating an internal association integrated circuit of FIG. 4.

도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 통합형 서포트 벡터 머신 회로 장치(100)는 선형 및 비선형 서포트 벡터 머신 회로가 통합되고, 인식 및 분류하고자 하는 대상에 따라 선형 서포트 벡터 머신 회로 또는 비선형 서포트 벡터 머신 회로로 선택적으로 구동하여 해당 대상을 인식 및 분류하는 인식 및 분류 장치이다. 이러한 통합형 서포트 벡터 머신 회로 장치(100)는 내적 연산 통합 회로부(20) 및 커널 함수 연산 회로부(50)를 포함하며, 전처리부(10)를 더 포함할 수 있다.4 and 5, the integrated support vector machine circuit device 100 according to the embodiment of the present invention is a linear support vector machine circuit in which linear and nonlinear support vector machine circuits are integrated and are recognized and classified. Or a recognition and classification device that selectively drives a nonlinear support vector machine circuit to recognize and classify a corresponding object. The integrated support vector machine circuit device 100 may include an internal computation integration circuit unit 20 and a kernel function calculation circuit unit 50, and may further include a preprocessor 10.

전처리부(10)는 인식 및 분류 대상에 대한 복수의 특징값(31; HOG(Histogram Of Gradient) features), 복수의 서포트 벡터(33; Support vector; SUPVEC) 및 커널 타입값(35; Kernel_type)을 획득하여 내적 연산 통합 회로부(20)로 전달한다. 즉 전처리부(10)는 인식 및 분류 대상의 이미지를 슬라이딩 윈도우 단위로 중첩되게 분할하고, 분할한 슬라이딩 윈도우에서 복수의 특징값(31)과 복수의 서포트 벡터(33)를 추출한다. 그리고 전처리부(10)는 분할한 슬라이딩 윈도우에 대한 커널 타입값(35)을 입력받는다. 이때 슬라이딩 윈도우는 좁은 간격으로 움직이기 때문에, 대상을 효율적으로 인식하고 분류할 수 있다.The preprocessing unit 10 may include a plurality of feature values 31 (Histogram Of Gradient (HOG) features), a plurality of support vectors 33 (SUPVEC), and a kernel type value 35 (kernel_type) for recognition and classification objects. Acquire and transfer to the internal product integration circuit unit 20. That is, the preprocessing unit 10 divides the image to be recognized and classified in units of sliding windows so as to overlap each other, and extracts a plurality of feature values 31 and a plurality of support vectors 33 from the divided sliding windows. The preprocessor 10 receives a kernel type value 35 for the divided sliding window. At this time, since the sliding window moves at a narrow interval, the object can be efficiently recognized and classified.

내적 연산 통합 회로부(20)는 서포트 벡터(33)에 대한 내적 연산을 하는 회로부로서, 커널 타입값(35)에 따라 선형 서포트 벡터 머신 회로 또는 비선형 서포트 벡터 머신 회로로 서포트 벡터(33)에 대한 내적 연산을 선택적으로 수행한다. 내적 연산 통합 회로부(20)는 비선형 서포트 벡터 머신 회로를 기반으로, 비선형 서포트 벡터 머신 회로의 리소스들을 공유하도록 선형 서포트 벡터 머신 회로가 통합된다. 즉 내적 연산 통합 회로부(20)는 비선형 서포트 벡터 머신 회로에 선형 서포트 벡터 머신 회로가 통합된 구조를 갖는다.The inner product operation integrated circuit unit 20 is a circuit unit for performing an inner product operation on the support vector 33. The inner product of the support vector 33 is a linear support vector machine circuit or a nonlinear support vector machine circuit according to the kernel type value 35. Perform an operation selectively. The dot product integration circuit unit 20 is based on the nonlinear support vector machine circuit, and the linear support vector machine circuit is integrated to share the resources of the nonlinear support vector machine circuit. In other words, the inner product integration circuit unit 20 has a structure in which the linear support vector machine circuit is integrated with the nonlinear support vector machine circuit.

이러한 내적 연산 통합 회로부(20)는 인식 및 분류 대상에 대한 복수의 특징값(31), 복수의 서포트 벡터(33) 및 커널 타입값(35)을 입력받고, 입력된 커널 타입값(35)에 따라 특징값(31) 및 서포트 벡터(33)를 이용하여 선형 또는 비선형으로 선택적으로 내적 연산을 수행하여 제1 연산값을 산출한다. 즉 내적 연산 통합 회로부(20)는 선형 내적 연산부(30)와 비선형 내적 연산부(40)를 포함한다.The internal computation integrated circuit unit 20 receives a plurality of feature values 31, a plurality of support vectors 33, and kernel type values 35 for recognition and classification objects, and inputs the input kernel type values 35. Accordingly, the first calculation value is calculated by selectively performing an inner product linearly or nonlinearly using the feature value 31 and the support vector 33. That is, the internal product integration circuit unit 20 includes a linear internal product calculating unit 30 and a nonlinear internal product calculating unit 40.

그리고 커널 함수 연산 회로부(50)는 커널 타입값(35)으로 비선형을 선택하는 값이 입력된 경우, 내적 연상 통합 회로부(20)로부터 제1 연산값을 입력받아 커널 함수를 이용하여 연산을 수행하여 제2 연산값을 산출하여 대상을 인식 및 분류한다. 커널 함수 연산 회로부(50)는 커널 타입값(35)으로 선형을 선택하는 값이 입력된 경우, 커널 함수 연산을 바이패스한다. 이때 커널 함수로는 폴리노미얼 커널(polyonmial kernel), 알비에프(RBF; radial basis function) 커널, 시그모이드(sigmoid) 커널 등이 사용될 수 있다.When the kernel function calculation circuit unit 50 receives a non-linear selection value as the kernel type value 35, the kernel function calculation circuit unit 50 receives a first operation value from the internal association association circuit unit 20 and performs a calculation using a kernel function. The second operation value is calculated to recognize and classify the object. The kernel function arithmetic circuit 50 bypasses the kernel function arithmetic when a value for selecting linear as the kernel type value 35 is input. The kernel function may be a polyonmial kernel, a radial basis function kernel, a sigmoid kernel, or the like.

특히 내적 연산 통한 회로부(20)는 복수의 단위 내적 연산 통합 회로부(21)와 제1 연산값 산출부(29)를 포함한다. 복수의 단위 내적 연산 통합 회로부(21)는 복수의 특징값(31) 및 복수의 서포트 벡터(33)에 따라 각각 내적 연산을 수행하여 복수의 단위 연산값을 산출한다. 그리고 제1 연산값 산출부(29)는 복수의 단위 연산값을 더하여 제1 연산값을 산출하며, 제1 연산값 산출부(29)로는 덧셈기가 사용될 수 있다.In particular, the circuit unit 20 through the inner product calculation includes a plurality of unit internal product calculation integrated circuit units 21 and a first operation value calculator 29. The plurality of unit dot calculation integrated circuit unit 21 performs the inner dot calculation according to the plurality of feature values 31 and the plurality of support vectors 33 to calculate a plurality of unit calculation values. The first operation value calculator 29 may add a plurality of unit operation values to calculate a first operation value, and an adder may be used as the first operation value calculator 29.

단위 내적 연산 통합 회로부(21)는 디먹스(22), 시프트(24), 덧셈기(26) 및 곱셈기(28)를 포함하며, 커널 타입값(35)에 따라 선형적 또는 비선형적으로 내적 연산을 수행한다.The unit dot product integration circuit unit 21 includes a demux 22, a shift 24, an adder 26, and a multiplier 28, and performs an inner product linearly or nonlinearly according to the kernel type value 35. To perform.

디먹스(22)는 서포트 벡터값(33)과 커널 타입값(35)을 입력받아 대상을 선형으로 처리할지 비선형으로 처리할지 결정한다. 예컨대 커널 타입값(35)으로 "0" 또는 "1"이 입력될 수 있다. "0"은 선형을 선택하는 값이다. "1"은 비선형을 선택하는 값이다.The demux 22 receives the support vector value 33 and the kernel type value 35 to determine whether to process the object linearly or nonlinearly. For example, "0" or "1" may be input as the kernel type value 35. "0" is a value for selecting linear. "1" is a value that selects nonlinearity.

시프트(24)는 커널 타입값(35)으로 비선형을 선택하는 값이 디먹스(22)로 입력된 경우, 디먹스(22)로부터 서포트 벡터값(33)을 입력받아 제곱하여 제1 중간값을 산출한다.The shift 24 receives the support vector value 33 from the demux 22 and squares the first intermediate value when the non-linear selection value of the kernel type value 35 is input to the demux 22. Calculate.

덧셈기(26)는 시프트(24)로부터 입력받은 제1 중간값과 특징값(31)을 더하여 제2 중간값을 산출한다.The adder 26 calculates a second intermediate value by adding the first intermediate value and the feature value 31 input from the shift 24.

그리고 곱셈기(28)는 덧셈기(26)로부터 제2 중간값과 특징값(31)을 곱하여 비선형용 단위 연산값을 산출한다.The multiplier 28 multiplies the second intermediate value and the feature value 31 from the adder 26 to calculate a non-linear unit operation value.

한편 곱셈기(28)는 커널 타입값(35)으로 선형을 선택하는 값이 입력된 경우 디먹스(22)로부터 서포트 벡터값(33)을 입력받고, 그 서포트 벡터값(23)에 특징값(35)을 곱하여 선형용 단위 연산값을 산출한다. 이때 디먹스(22)는 시프트(24)와 덧셈기(26)를 바이패스하여 곱셈기(28)로 서포트 벡터값(35)을 입력한다.On the other hand, the multiplier 28 receives the support vector value 33 from the demux 22 when a value for selecting a linear type is input as the kernel type value 35, and the feature value 35 is input to the support vector value 23. Multiply by) to calculate the linear unit operation value. At this time, the demux 22 bypasses the shift 24 and the adder 26 and inputs the support vector value 35 to the multiplier 28.

이때 제1 연산값 산출부(29)는 복수의 단위 내적 연산 통합 회로부(21)로부터 비선형용 단위 연산값을 합산하여 비선형용 제1 연산값을 산출할 수 있다. 또는 제1 연산값 산출부(29)는 복수의 단위 내적 연산 통합 회로부(21)로부터 선형용 단위 연산값을 합산하여 선형용 제1 연산값을 산출한다.In this case, the first operation value calculator 29 may calculate the non-linear first operation value by summing the non-linear unit operation values from the plurality of unit internal product calculation integrated circuits 21. Alternatively, the first operation value calculator 29 calculates the linear first operation value by summing the linear unit operation values from the plurality of unit dot product arithmetic integration circuits 21.

이와 같이 단위 내적 연산 통합 회로부(21)는 기본적으로 디먹스(22), 시프트(24), 덧셈기(26) 및 곱셈기(28)를 이용하여 비선형적 내적 연산을 수행하고, 디먹스(22) 및 곱셈기(28)로 선형적 내적 연산을 수행한다. 이때 전자는 비선형 내적연산부(40)를 구성하고 비선형 서포트 벡터 머신 회로에 대응되고, 후자는 선형 내적 연산부(30)를 구성하고 선형 서포트 벡터 머신 회로에 대응된다. In this way, the unit dot operation integrated circuit unit 21 basically performs the nonlinear dot product using the demux 22, the shift 24, the adder 26, and the multiplier 28, and the demux 22 and Perform a linear dot product with the multiplier 28. At this time, the former constitutes the nonlinear dot product calculating unit 40 and corresponds to the nonlinear support vector machine circuit, and the latter constitutes the linear dot product calculating unit 30 and corresponds to the linear support vector machine circuit.

또한 선형 및 비선형 내적 연산을 수행하기 위해 리소스, 예컨대 디먹스(22) 및 곱셈기(28)를 공유한다. 이와 같이 본 실시예에 따른 통합형 서포트 벡터 머신 회로 장치(100)는 선형 및 비선형 서포트 벡터 머신 회로의 리소스를 공유함으로써, 선형 및 비선형 서포트 벡터 머신 회로의 통합에 따른 회로의 크기가 커지는 문제를 해소할 수 있다.It also shares resources such as demux 22 and multiplier 28 to perform linear and nonlinear inner products. As such, the integrated support vector machine circuit device 100 according to the present embodiment shares resources of the linear and nonlinear support vector machine circuits, thereby eliminating the problem of increasing the circuit size due to the integration of the linear and nonlinear support vector machine circuits. Can be.

또한 내적 연산 통합 회로부(20)는 파이프라인 구조를 포함한 병렬 회로 구조를 갖기 때문에, 복수의 단위 내적 연산 통합 회로부(21)와 제1 연산값 산출부(29)의 연산이 함께 수행되어 많은 연산량을 실시간으로 처리한다.In addition, since the inner product integration circuit unit 20 has a parallel circuit structure including a pipeline structure, the operations of the plurality of unit internal product integration circuit parts 21 and the first calculation value calculation unit 29 are performed together to generate a large amount of calculation. Process in real time.

또한 본 실시예에 따른 통합형 서포트 벡터 머신 회로 장치(100)는 슬라이딩 윈도우 방식으로 대상이 포함된 이미지를 인식 및 분류하기 때문에, 종래와 같이 이미지를 분할하여 서포트 벡터 머신에 적용할 때 분할된 이미지 경계에 있는 대상에 대한 인식 및 분류를 하지 못하는 문제를 해소할 수 있다.In addition, since the integrated support vector machine circuit device 100 according to the present embodiment recognizes and classifies an image including an object in a sliding window method, the divided image boundary when the image is divided and applied to the support vector machine as in the related art. It can solve the problem of not being able to recognize and classify the objects in.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.It should be noted that the embodiments of the present invention disclosed in the present specification and drawings are only illustrative of specific examples for the purpose of understanding and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.

10 : 전처리부
20 : 내적 연산 통합 회로부
21 : 단위 내적 연산 통합 회로부
22 : 디먹스
24 : 시프트
26 : 덧셈기
28 : 곱셈기
29 : 제1 연산값 산출부
30 : 선형 내적 연산부
40 : 비선형 내적 연산부
50 : 커널 함수 연산 회로부
100 : 통합형 서포트 벡터 머신 회로 장치10: preprocessing unit
20: internal computation integrated circuit
21: unit product calculation integrated circuit
22: Demux
24: shift
26: adder
28: multiplier
29: first calculation value calculation unit
30: linear dot product calculating unit
40: nonlinear dot product calculating unit
50: kernel function calculation circuit
100: integrated support vector machine circuit device

Claims (5)

인식 및 분류 대상에 대한 복수의 특징값, 복수의 서포트 벡터 및 커널 타입값을 입력받고, 입력된 커널 타입값에 따라 특징값 및 서포트 벡터를 이용하여 선형 또는 비선형으로 선택적으로 내적 연산을 수행하여 제1 연산값을 산출하는 내적 연산 통합 회로부;
상기 커널 타입값으로 비선형을 선택하는 값이 입력된 경우, 상기 내적 연산 통합 회로부로부터 제1 연산값을 입력받아 커널 함수를 이용하여 연산을 수행하여 제2 연산값을 산출하여 상기 대상을 인식 및 분류하는 커널 함수 연산 회로부;
를 포함하고,
상기 내적 연산 통합 회로부는
복수의 특징값 및 복수의 서포트 벡터에 따라 각각 내적 연산을 수행하여 복수의 단위 연산값을 산출하는 복수의 단위 내적 연산 통합 회로부;
상기 복수의 단위 연산값을 더하여 제1 연산값을 산출하는 제1 연산값 산출부;
를 포함하는 것을 특징으로 하는 통합형 서포트 벡터 머신 회로 장치.A plurality of feature values, a plurality of support vectors, and a kernel type value for the object to be recognized and classified are input, and an inner product is selectively or linearly performed using the feature value and the support vector according to the input kernel type value. An internal arithmetic integration circuit unit for calculating one arithmetic value;
When a value for selecting a nonlinear value is input as the kernel type value, a first operation value is received from the internal computation integrated circuit unit, and a calculation is performed using a kernel function to calculate a second operation value to recognize and classify the object. A kernel function calculating circuit unit;
Lt; / RTI >
The inner product integration circuit portion
A plurality of unit dot product arithmetic integrated circuits configured to calculate a plurality of unit arithmetic values by performing an inner dot operation according to a plurality of feature values and a plurality of support vectors;
A first operation value calculator configured to calculate a first operation value by adding the plurality of unit operation values;
Integrated support vector machine circuit device comprising a. 삭제delete 제1항에 있어서, 상기 단위 내적 연산 통합 회로부는,
서포트 벡터값과 커널 타입값을 입력받아 상기 대상을 선형으로 처리할지 비선형으로 처리할지 결정하는 디먹스;
상기 커널 타입값이 비선형을 선택하는 값이 입력된 경우, 상기 디먹스로부터 상기 서포트 벡터값을 입력받아 제곱하여 제1 중간값을 산출하는 시프트;
상기 시프트로부터 입력받은 제1 중간값과 특징값을 더하여 제2 중간값을 산출하는 덧셈기;
상기 덧셈기로부터 제2 중간값과 상기 특징값을 곱하여 비선형용 단위 연산값을 산출하거나, 상기 커널 타입값이 선형을 선택하는 값이 입력된 경우 상기 디먹스로부터 상기 서포트 벡터값을 입력받고 상기 특징값을 곱하여 선형용 단위 연산값을 산출하는 곱셈기;를 포함하며,
상기 제1 연산값 산출부는 상기 복수의 단위 내적 연산 통합 회로부터 비선형용 단위 연산값을 더하여 비선형용 제1 연산값을 산출하거나, 상기 복수의 단위 내적 연산 통합 회로부터 선형용 단위 연산값을 더하여 선형용 제1 연산값을 산출하는 것을 특징으로 하는 통합형 서포트 벡터 머신 회로 장치.The unit product calculation integrated circuit unit of claim 1,
A demux that receives a support vector value and a kernel type value and determines whether to process the object linearly or nonlinearly;
A shift for calculating a first intermediate value by receiving the support vector value from the demux and squaring the kernel type value when a value for selecting a nonlinear value is input;
An adder for adding a first intermediate value and a feature value input from the shift to calculate a second intermediate value;
The multiplier calculates a non-linear unit operation value by multiplying the second intermediate value and the feature value, or when the kernel type value selects a linear value, the support vector value is received from the demux and the feature value is input. A multiplier for multiplying and calculating a linear unit operation value;
The first arithmetic value calculating unit calculates a nonlinear first arithmetic value by adding a nonlinear unit arithmetic value from the plurality of unit dot product arithmetic unions, or adds a linear unit arithmetic value from the plurality of unit dot product arithmetic unions. An integrated support vector machine circuit device, characterized by calculating one operation value. 제3항에 있어서,
상기 복수의 단위 내적 연산 통합 회로부와 상기 제1 연산값 산출부의 연산이 함께 수행되는 것을 특징으로 하는 통합형 서포트 벡터 머신 회로 장치.The method of claim 3,
Integrated support vector machine circuit device, characterized in that the calculation of the plurality of unit inner product operation integrated circuit unit and the first operation value calculation unit is performed together. 인식 및 분류 대상의 이미지를 슬라이딩 윈도우 단위로 중첩되게 분할하고, 상기 분할한 슬라이딩 윈도우에서 복수의 특징값과 복수의 서포트 벡터를 추출하고, 상기 분할한 슬라이딩 윈도우에 대한 커널 타입값을 입력받는 전처리부;
상기 전처리부로부터 상기 복수의 특징값, 복수의 서포트 벡터 및 커널 타입값을 입력받고, 입력된 커널 타입값에 따라 특징값 및 서포트 벡터를 이용하여 선형 또는 비선형으로 선택적으로 내적 연산을 수행하여 제1 연산값을 산출하는 내적 연산 통합 회로부;
상기 커널 타입값으로 비선형을 선택하는 값이 입력된 경우, 상기 내적 연상 통합 회로부로부터 제1 연산값을 입력받아 커널 함수를 이용하여 연산을 수행하여 제2 연산값을 산출하여 상기 대상을 인식 및 분류하는 커널 함수 연산 회로부;
를 포함하는 것을 특징으로 하는 통합형 서포트 벡터 머신 회로 장치.Pre-processing unit for dividing the image to be recognized and classified by the sliding window unit, extracting a plurality of feature values and a plurality of support vectors from the divided sliding window, and receives a kernel type value for the divided sliding window ;
Receiving a plurality of feature values, a plurality of support vectors, and a kernel type value from the preprocessor, and selectively performing an inner product linearly or nonlinearly using the feature value and the support vector according to the input kernel type value and An internal computation integrated circuit unit for calculating an operation value;
When a value for selecting a non-linear value as the kernel type value is input, a first operation value is received from the internal association associative integrated circuit unit, and a calculation is performed using a kernel function to calculate a second operation value to recognize and classify the object. A kernel function calculating circuit unit;
Integrated support vector machine circuit device comprising a.
KR1020110102739A 2011-10-07 2011-10-07 Converged type circuit apparatus of support vector machine KR101303591B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110102739A KR101303591B1 (en) 2011-10-07 2011-10-07 Converged type circuit apparatus of support vector machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110102739A KR101303591B1 (en) 2011-10-07 2011-10-07 Converged type circuit apparatus of support vector machine

Publications (2)

Publication Number Publication Date
KR20130038085A KR20130038085A (en) 2013-04-17
KR101303591B1 true KR101303591B1 (en) 2013-09-11

Family

ID=48438876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110102739A KR101303591B1 (en) 2011-10-07 2011-10-07 Converged type circuit apparatus of support vector machine

Country Status (1)

Country Link
KR (1) KR101303591B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103488874B (en) * 2013-09-01 2016-09-14 西北大学 A kind of combination LIBS sorting technique to ferrous materials
US9298988B2 (en) * 2013-11-08 2016-03-29 Analog Devices Global Support vector machine based object detection system and associated method
KR101704736B1 (en) * 2015-04-13 2017-02-08 연세대학교 산학협력단 Apparatus and Method of Support Vector Machine Classifier Using Multistage Sub-Classifier
EP3614259A4 (en) * 2017-04-19 2021-02-24 Shanghai Cambricon Information Technology Co., Ltd Processing apparatus and processing method
CN109998536B (en) * 2019-03-28 2021-01-22 西安交通大学 Epilepsy detection integrated circuit based on support vector machine and training method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080033486A (en) * 2005-07-29 2008-04-16 텔레콤 이탈리아 소시에떼 퍼 아찌오니 Automatic biometric identification based on face recognition and support vector machines

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080033486A (en) * 2005-07-29 2008-04-16 텔레콤 이탈리아 소시에떼 퍼 아찌오니 Automatic biometric identification based on face recognition and support vector machines

Also Published As

Publication number Publication date
KR20130038085A (en) 2013-04-17

Similar Documents

Publication Publication Date Title
CN109740534B (en) Image processing method, device and processing equipment
Wang et al. Deepflux for skeletons in the wild
Zhai et al. OCR-based neural network for ANPR
KR101303591B1 (en) Converged type circuit apparatus of support vector machine
CN107679448A (en) Eyeball action-analysing method, device and storage medium
Sajanraj et al. Indian sign language numeral recognition using region of interest convolutional neural network
Damaneh et al. Static hand gesture recognition in sign language based on convolutional neural network with feature extraction method using ORB descriptor and Gabor filter
Bilal et al. A hybrid method using haar-like and skin-color algorithm for hand posture detection, recognition and tracking
Yewale et al. Hand gesture recognition using different algorithms based on artificial neural network
Zhu et al. Scale-adaptive deconvolutional regression network for pedestrian detection
Sangeetha et al. A low-cost and high-performance architecture for robust human detection using histogram of edge oriented gradients
Huu et al. Hand gesture recognition algorithm using SVM and HOG model for control of robotic system
Wang et al. Yolox-BTFPN: An anchor-free conveyor belt damage detector with a biased feature extraction network
Poularakis et al. Finger detection and hand posture recognition based on depth information
Kaushik et al. Leveraging Multiscale Adaptive Object Detection and Contrastive Feature Learning for Customer Behavior Analysis in Retail Settings
Lahiani et al. Hand pose estimation system based on Viola-Jones algorithm for android devices
Yadav et al. A selective region-based detection and tracking approach towards the recognition of dynamic bare hand gesture using deep neural network
Vafadar et al. A vision based system for communicating in virtual reality environments by recognizing human hand gestures
KR20130067612A (en) Feature vector classifier and recognition device using the same
US9940718B2 (en) Apparatus and method for extracting peak image from continuously photographed images
Gao et al. Discriminant tracking using tensor representation with semi-supervised improvement
Minhas et al. Accurate pixel-wise skin segmentation using shallow fully convolutional neural network
Lin et al. A traffic sign recognition method based on deep visual feature
Liu et al. Scale invariant fully convolutional network: detecting hands efficiently
Huang et al. Receptive field fusion RetinaNet for object detection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6