KR101303178B1 - Method of manufacturing dielectric film in capacitor - Google Patents
Method of manufacturing dielectric film in capacitor Download PDFInfo
- Publication number
- KR101303178B1 KR101303178B1 KR1020070087728A KR20070087728A KR101303178B1 KR 101303178 B1 KR101303178 B1 KR 101303178B1 KR 1020070087728 A KR1020070087728 A KR 1020070087728A KR 20070087728 A KR20070087728 A KR 20070087728A KR 101303178 B1 KR101303178 B1 KR 101303178B1
- Authority
- KR
- South Korea
- Prior art keywords
- delete delete
- source
- film
- time
- reaction source
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
Abstract
쓰루풋을 저하시키지 않으면서도 우수한 전기적 특성 및 누설 전류 특성을 갖는 캐패시터의 유전막 제조방법을 개시한다. 개시된 본 발명은, 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 제 2 반응 소스를 공급하는 단계, 및 퍼지하는 단계로 구성되는 단위 사이클을 다수 번 반복하여 유전막을 제조하는 방법에 있어서, 상기 다수의 사이클들 중 초기 사이클 동안은 상기 제 1 반응 소스 및 제 2 반응 소스 중 적어도 하나를 제 1 시간 동안 공급하고, 상기 초기 사이클 이후부터 최종 사이클까지의 후기 사이클 동안은 제 1 반응 소스 및 제 2 반응 소스를 상기 제 1 시간보다 짧은 제 2 시간동안 공급한다. 이때, 상기 초기 사이클의 회수는 상기 후기 사이클의 회수보다 작다.Disclosed is a method of manufacturing a dielectric film of a capacitor having excellent electrical characteristics and leakage current characteristics without lowering throughput. The disclosed invention is a method of manufacturing a dielectric film by repeating a unit cycle consisting of supplying a first reaction source, purging, supplying a second reaction source, and purging a plurality of times. At least one of the first reaction source and the second reaction source is supplied for a first time during an initial cycle of the plurality of cycles, and a first reaction source and a second during the later cycles from the initial cycle to the final cycle. The reaction source is fed for a second time shorter than the first time. At this time, the number of initial cycles is smaller than the number of late cycles.
사이클, ALD, 반응 소스, 하프늄 산화막, 알루미늄 산화막 Cycle, ALD, Reaction Source, Hafnium Oxide, Aluminum Oxide
Description
본 발명은 캐패시터의 유전막 제조방법에 관한 것으로, 보다 구체적으로는 유전막의 전기적 특성 및 쓰루풋을 동시에 만족시킬 수 있는 금속 산화막/결정화 방지막/금속 산화막 구조의 유전막 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a dielectric film of a capacitor, and more particularly, to a method of manufacturing a dielectric film having a metal oxide film / crystallization film / metal oxide film structure capable of simultaneously satisfying the electrical properties and throughput of a dielectric film.
현재, 낮은 누설 전류를 가지면서도 높은 캐패시턴스를 갖는 캐패시터 구조로서, 티타늄 질화막(TiN)/하프늄 산화막(HfO2)/티타늄 질화막(TiN)이 제안되었다. 티타늄 질화막/하프늄 산화막/티타늄 질화막 구조는 MIM 캐패시터의 대표적인 모델인 루테늄(Ru)/탄탈륨 산화막(TaO2)/루테늄(Ru) 구조의 캐패시터보다 가격 및 누설 전류면에서 모두 안정하기 때문에, 100nm 이하 디자인 룰(design rule)을 갖는 반도체 메모리 소자에 적용할 수 있다는 이점이 있다. 그런데, 이와 같은 티타늄 질화막/하프늄 산화막/티타늄 질화막으로 구성된 캐패시터는 백-엔드(Back-end) 공정시 다량의 누설 전류가 발생된다는 문제점이 발견되었다. 이와 같은 누설 전류는 상기 티타늄 질화막/하프늄 산화막/티타늄 질화막으로 구성된 캐패시터의 백-엔드 공정시 상기 하프늄 산화막이 결정화되므로써 발생되는 것으로 알려졌다. Currently, a titanium nitride film (TiN) / hafnium oxide film (HfO 2 ) / titanium nitride film (TiN) has been proposed as a capacitor structure having a low leakage current and a high capacitance. Titanium nitride / hafnium oxide / titanium nitride structures are less than 100nm because they are more stable in terms of cost and leakage current than ruthenium (Ru) / tantalum oxide (TaO 2 ) / ruthenium (Ru) structures, which are typical models of MIM capacitors. There is an advantage that it can be applied to a semiconductor memory device having a design rule. However, it has been found that a capacitor composed of such a titanium nitride film / hafnium oxide film / titanium nitride film generates a large amount of leakage current during a back-end process. Such leakage current is known to occur due to crystallization of the hafnium oxide film during the back-end process of a capacitor composed of the titanium nitride film / hafnium oxide film / titanium nitride film.
이에 종래에는 캐패시터의 백-엔드 공정시 상기 하프늄 산화막의 결정화를 방지하기 위하여 하프늄 산화막내에 결정화 방지막으로서 알루미늄 산화막을 개재하는 기술이 제안되었다. 알려진 바와 같이 알루미늄 산화막은 하프늄 산화막에 비하여 결정화 온도가 매우 높으므로, 하프늄 산화막내에 개재되면 유전막의 유효 결정화 온도를 상승시킨다. 그러므로, 고온의 백-앤드 공정을 실시하더라도, 유전막의 누설 전류를 방지할 수 있다.Accordingly, in order to prevent crystallization of the hafnium oxide film during the back-end process of a capacitor, a technique of interposing an aluminum oxide film as a anti-crystallization film in the hafnium oxide film has been proposed. As is known, the aluminum oxide film has a much higher crystallization temperature than the hafnium oxide film. Therefore, the aluminum oxide film increases the effective crystallization temperature of the dielectric film when interposed in the hafnium oxide film. Therefore, even if the high temperature back-end process is performed, leakage current of the dielectric film can be prevented.
이와 같은 하프늄 산화막/알루미늄 산화막/하프늄 산화막으로 된 유전막은 하부 전극 표면에 고르게 증착될 수 있도록 ALD(atomic layer deposition) 방식으로 형성되고 있다. 나아가, 유전막의 스텝 커버리지(step coverage)를 개선시키려면, 유전막을 형성하는데 필요한 반응 소스들을 충분히 공급하여야 한다. 이때 ALD 방식에서 충분한 양의 반응 소스를 공급하려면, 반응 소스의 공급 시간을 연장시켜야 한다. 그런데, 사이클마다 반응 소스의 공급 시간을 일괄적으로 증대시키게 되면, 전체 유전막을 형성하는 시간이 길어져 쓰루풋(throughput)이 저하된다. The dielectric film made of such a hafnium oxide film, aluminum oxide film, and hafnium oxide film is formed by atomic layer deposition (ALD) so as to be evenly deposited on the lower electrode surface. Furthermore, to improve the step coverage of the dielectric film, it is necessary to supply sufficient reaction sources for forming the dielectric film. In this case, in order to supply a sufficient amount of reaction source in the ALD method, the supply time of the reaction source must be extended. However, if the supply time of the reaction source is collectively increased for each cycle, the time for forming the entire dielectric film becomes long, thereby reducing the throughput.
쓰루풋을 개선하고자 다수의 웨이퍼를 일시에 처리하는 배치 타입 방식의 ALD 장치에서 상기한 유전막을 증착하여도, 상기와 같이 반응 소스의 공급 시간을 충분하게 연장시키게 되면, 거의 싱글 웨이퍼 타입의 ALD 장치에 버금가는 쓰루풋을 나타내는 결과를 초래한다. Even if the above-described dielectric film is deposited in a batch type ALD device that processes multiple wafers at once to improve throughput, if the supply time of the reaction source is sufficiently extended as described above, the ALD device of almost single wafer type is applied. As a result, this results in an indication of throughput.
반대로, 쓰루풋을 개선시키고자 반응 소스의 공급 시간을 감소시키면, 반응 소스들이 3차원적인 구조를 갖는 하부 전극의 곳곳으로 제대로 전달되지 않아 스텝 커버리지 특성이 열화되는 문제점이 있다. 심한 경우 유전막이 부분적으로 단선될 수 있어, 캐패시터의 전기적인 문제를 초래한다. 또한, 웨이퍼 전체적으로 볼때에도 두께 균일도가 열화되는 문제점 또한 있다. On the contrary, when the supply time of the reaction source is reduced to improve the throughput, the reaction sources are not properly delivered to the lower electrode having the three-dimensional structure, thereby degrading the step coverage characteristics. In severe cases, the dielectric film may be partially broken, resulting in an electrical problem with the capacitor. In addition, there is also a problem that the thickness uniformity is deteriorated even when viewed as a whole.
이로 인해 쓰루풋을 저하시키지 않으면서도 우수한 스텝 커버리지를 갖는 유전막에 대한 요구가 절실하다.As a result, there is an urgent need for a dielectric film having excellent step coverage without lowering throughput.
따라서, 본 발명의 목적은 쓰루풋을 저하시키지 않으면서도 우수한 전기적 특성 및 누설 전류 특성을 갖는 캐패시터의 유전막 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method of manufacturing a dielectric film of a capacitor having excellent electrical characteristics and leakage current characteristics without lowering throughput.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 제 1 반응 소스를 공급하는 단계, 퍼지하는 단계, 제 2 반응 소스를 공급하는 단계, 및 퍼지하는 단계로 구성되는 단위 사이클을 다수 번 반복하여 유전막을 제조하는 방법에 있어서, 상기 다수의 사이클들 중 초기 사이클 동안은 상기 제 1 반응 소스 및 제 2 반응 소스 중 적어도 하나를 제 1 시간 동안 공급하고, 상기 초기 사이클 이후부터 최종 사이클까지의 후기 사이클 동안은 제 1 반응 소스 및 제 2 반응 소스를 상기 제 1 시간보다 짧은 제 2 시간동안 공급한다. 이때, 상기 초기 사이클의 회수는 상기 후기 사이클의 회수보다 작다.In order to achieve the object of the present invention described above, the present invention, the unit cycle consisting of supplying the first reaction source, purging, supplying the second reaction source, and purging a plurality of times is repeated A method of manufacturing a dielectric film, the method comprising: supplying at least one of the first reaction source and the second reaction source for a first time during an initial cycle of the plurality of cycles, and later from the initial cycle to the final cycle During the cycle, the first reaction source and the second reaction source are supplied for a second time shorter than the first time. At this time, the number of initial cycles is smaller than the number of late cycles.
상기 제 1 시간은 상기 유전막의 화학 양론비를 만족하도록 공급되는 일반적인 반응 소스의 양 보다 많은 양의 반응 소스가 공급되는 시간일 수 있다. 상기 제 2 시간은 상기 유전막의 화학 양론비를 만족하도록 공급되는 일반적인 반응 소스의 양과 같거나 작은 양의 반응 소스가 공급되는 시간일 수 있다.The first time may be a time when a reaction source is supplied in an amount greater than the amount of a typical reaction source supplied to satisfy the stoichiometric ratio of the dielectric film. The second time may be a time when a reaction source is supplied in an amount less than or equal to that of a general reaction source supplied to satisfy the stoichiometric ratio of the dielectric film.
또한, 본 발명의 다른 실시예에 따른 캐패시터 유전막의 제조방법은, 금속 소스를 공급하는 단계, 화학적으로 흡착되지 않은 금속 소스를 퍼지하는 단계, 산화제를 공급하는 단계, 및 화학적으로 흡착되지 않은 산화제를 퍼지하는 단계로 구 성되는 단위 사이클을 연속적으로 반복 실시하는 제 1 금속 산화막을 형성하는 단계를 포함한다. 그후에 상기 제 1 금속 산화막 상부에 결정화 방지막을 형성하고, 상기 결정화 방지막 상부에 제 2 금속 산화막을 형성한다. 이때, 상기 제 1 금속 산화막을 형성하는 단계에서, 처음부터 소정 회까지의 초기 사이클 동안은 상기 금속 소스 및 산화제 중 적어도 하나를 제 1 시간 동안 공급하고, 상기 소정 회 이후의 최종 사이클까지의 후기 사이클 동안은 금속 소스 및 산화제 중 적어도 하나를 제 1 시간보다 짧은 제 2 시간 동안 공급한다.In addition, the method of manufacturing a capacitor dielectric film according to another embodiment of the present invention, supplying a metal source, purging a metal source that is not chemically adsorbed, supplying an oxidant, and an oxidant that is not chemically adsorbed And forming a first metal oxide film successively repeating the unit cycle consisting of the purging step. Thereafter, an anti-crystallization film is formed on the first metal oxide film, and a second metal oxide film is formed on the anti-crystallization film. At this time, in the forming of the first metal oxide film, during the initial cycle from the beginning to the predetermined time, at least one of the metal source and the oxidant is supplied for the first time, and the late cycle until the final cycle after the predetermined time. While at least one of the metal source and the oxidant is supplied for a second time shorter than the first time.
상기 결정화 방지막을 형성하는 단계는, 제 2 금속 소스를 공급하는 단계, 퍼지하는 단계, 산화제를 공급하는 단계, 및 퍼지하는 단계로 구성되는 단위 사이클을 다수 번 반복하는 단계로 구성되고, 상기 다수의 사이클들 중 초기 사이클 동안은 상기 제 2 금속 소스 및 산화제 중 적어도 하나를 제 3 시간 동안 공급하고, 상기 초기 사이클 이후부터 최종 사이클까지의 후기 사이클 동안은 제 2 금속 소스 및 산화제를 상기 제 3 시간보다 짧은 제 4 시간동안 공급하며, 상기 초기 사이클의 회수는 상기 후기 사이클의 회수보다 작다. The forming of the anti-crystallization film may include repeating a unit cycle consisting of supplying a second metal source, purging, supplying an oxidant, and purging a plurality of times. At least one of the second metal source and the oxidant is supplied for a third time during the initial one of the cycles, and the second metal source and the oxidant is supplied for the third time after the initial cycle to the final cycle. Feeding for a short fourth time, the number of times the initial cycle is less than the number of the later cycles.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 유전막 예컨대, 금속 산화막 사이에 결정화 방지막을 개재하는 캐패시터 유전막을 제조하는 데 있어서, 초기 ALD 사이클의 반응 소스의 공급 시간을 후기 ALD 사이클의 반응 소스의 공급 시간 보다 길게 설정한다. 이에 따라, 초기 ALD 사이클 진행시 다량의 반응 소스들이 공급되어, 결과물 전 영역에 반응 소스들이 고르게 피복되도록 하여 유전막의 전기적 특성 및/또는 누설 전류 특성을 확보한다. 후기 ALD 사이클에서는 초기 ALD 사이클보다는 단시간동안 반응 소스를 공급하므로써 쓰루풋을 개선한다.As described in detail above, according to the present invention, in the production of a dielectric film, for example, a capacitor dielectric film via an anti-crystallization film between metal oxide films, the supply time of the reaction source of the initial ALD cycle is supplied to supply the reaction source of the late ALD cycle. Set longer than time. Accordingly, a large amount of reaction sources are supplied during the initial ALD cycle, so that the reaction sources are uniformly coated over the entire area of the resultant to secure electrical characteristics and / or leakage current characteristics of the dielectric film. In later ALD cycles, throughput is improved by supplying the reaction source for a shorter time than the initial ALD cycle.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention. Therefore, the shapes and the like of the elements in the drawings are exaggerated in order to emphasize a clearer description, and elements denoted by the same symbols in the drawings denote the same elements.
도 1에 도시된 바와 같이, 반도체 기판(100) 상부에 캐패시터 하부 전극(110)을 형성한다. 상기 반도체 기판(100)은 예컨대, 300mm 직경을 갖는 실리콘 웨이퍼일 수 있으며, 그 표면에는 집적 회로(도시되지 않음)가 형성되어 있을 수 있다. 상기 하부 전극(110)으로는 티타늄 질화막(TiN), 텅스텐 질화막(WN) 및 탄탈륨 질화막(TaN)과 같은 금속 질화막; 및 루테늄(Ru), 플래니튬(Pt) 및 이리듐(Ir)과 같은 귀금속 중 선택되는 하나가 이용될 수 있다. 본 실시예에서는 예를 들어 티타늄 질화막을 하부 전극(110)으로 이용하였다. 상기 하부 전극(110)은 높은 캐패시턴스를 확보할 수 있도록 3차원적인 형태, 예컨대, 실린더 형태 또는 콘케이브 형태로 형성된다. 이때, 본 도면에서 하부 전극(110)이 스택(stack) 상태로 표시되었으나, 이는 3차원적인 형태를 갖는 하부 전극(110)의 일 부분을 나타내는 것일 수 있다.As shown in FIG. 1, a capacitor
다음, 하부 전극(110) 상부에 캐패시터 유전막(120)으로서, 고유전율을 갖는 제 1 막(121), 결정화 방지막(125) 및 고유전율을 갖는 제 2 막(128)을 형성한다. 상기 제 1 및 제 2 막(121,128)은 동일한 물질이거나 혹은 다른 물질일 수 있으며, 예컨대, 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 탄탈륨 산화막(Ta2O5), 티타늄 산화막(TiO2) 및 STO(StxBiyTiOx)과 같은 금속 산화막 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질이 이용될 수 있으며, 여기에 국한되지 않고 고유전율 갖는 다양한 형태의 유전막이 모두 사용될 수 있다. 한편, 결정화 방지막(125)은 상기 제 1 및 제 2 막(121,128)에 비해 결정화 온도가 높은 유전막으로서, 예컨대, 알루미늄 산화막(Al2O3), 란타늄 산화막(La2O3) 및 프라세오디뮴산화막(Pr2O3) 중에서 어느 하나, 혹은 이들의 두 개 이상의 혼합 물질로 형성할 수 있다. Next, as the capacitor
이와 같은 캐패시터 유전막(120)은 3차원적으로 형성되는 하부 전극(110)의 표면에 고르게 증착될 수 있도록 ALD 방식으로 형성되며, 쓰루풋을 개선시킬 수 있도록 다수의 웨이퍼가 일괄적으로 처리되는 배치 타입 ALD 장비에서 형성됨이 바람직하다. The capacitor
본 실시예에서는 증착 균일도 및 쓰루풋을 동시에 만족하는 캐패시터 유전막을 제조하기 위하여, 캐패시터 유전막중 최초로 형성되는 제 1 막(121)의 증착 사이클 별 소스 공급시간을 조절한다. 즉, 제 1 막(121)의 초기 증착 사이클에서는 증착 균일도 및 스텝 커버리지를 고려하여 충분량의 반응 소스를 공급하고, 후기 사이클에서는 쓰루풋을 고려하여 초기 증착 사이클보다는 작은 량의 반응 소스를 공급한다. 그러면, 초기 사이클에서 다량의 반응 소스가 제공되었으므로, 3차원적인 하부 전극 표면에 모두에 반응 소스가 전달되어 단선과 같은 전기적인 문제점이 발생되지 않는다. 한편, 후기 사이클에서는 상대적으로 단시간 동안 반응 소스를 공급하므로써, 쓰루풋을 개선할 수 있다. 이때, 후기 사이클에서 반응 소스의 공급시간을 감축시키더라도, 초기 사이클에서 미리 다량의 반응 소스들이 공급되었으므로, 유전막의 단선 등의 문제점이 발생되지 않는다.In this embodiment, in order to manufacture a capacitor dielectric film that satisfies deposition uniformity and throughput at the same time, the source supply time for each deposition cycle of the
여기서, 후기 사이클의 회수는 쓰루풋을 고려하여 초기 사이클의 회수보다 많음이 바람직하다. 보다 바람직하게는 초기 사이클은 전체 사이클의 5분의 1 내지 10분의 일에 해당하는 사이클 혹은 1회 사이클 또는 5회 이내의 사이클까지일 수 있고, 후기 사이클은 초기 사이클 이후부터 최종 사이클까지일 수 있다. 또한, 상기 반응 소스라 함은 상기 제 1 막이 금속 산화막인 경우, 제 1 막을 구성하는 금속 소스 및 산화제 모두를 의미할 수 있다. 아울러, 상기 금속 소스는 상기 금속 소스는 Zr, Hf 및 Ti과 같은 4가 금속; Ln 계열 소스; Sc, Y, Al, Ga 및 In과 같은 3가 금속; Ba, Sr 및 Ca과 같은 2가 금속; 및 Nb 및 Ta같은 5가 금속 중 선택되는 하나가 이용될 수 있다. 또한, 상기 금속 소스로 Hf 소스(즉, 제 1 막이 하프늄 산화막)가 이용되는 경우, Hf(OtBu)4, TEMAH(Tereakis Ethyl Metyl Amino Hafnium), TDMAH(Tetrakis Di-Methyl Amino Hafnium) 및 TDEAH(Tetrakis Di-Ethyl Amino Hafnium) 중 선택되는 하나의 소스가 선택될 수 있다. 또한, 금속 소스로 Zr 소스가 이용되는 경우(제 1 막이 지르코늄 산화막인 경우), Zr(OtBu)4, TEMAZ(tetrakis Ethyl Methyl Amino Zirconium), TDMAZ(Tetrakis Di-Ethyl Amino Zirconium) 및 TDEAZ(Tetrakis Di-ethyl Amino Zirconium) 중 선택되는 하나가 이용될 수 있다.Here, the number of late cycles is preferably more than the number of initial cycles in consideration of throughput. More preferably, the initial cycle may be a cycle that corresponds to one fifth to tenth of the total cycle or one cycle or less than five cycles, and the later cycle may be after the initial cycle to the final cycle. have. In addition, when the first film is a metal oxide film, the reaction source may mean both a metal source and an oxidizing agent constituting the first film. In addition, the metal source may be a tetravalent metal such as Zr, Hf and Ti; Ln series source; Trivalent metals such as Sc, Y, Al, Ga and In; Divalent metals such as Ba, Sr and Ca; And a pentavalent metal such as Nb and Ta may be used. In addition, when the Hf source (ie, the first film is a hafnium oxide film) is used as the metal source, Hf (OtBu) 4, TEMAH (Tereakis Ethyl Metyl Amino Hafnium), TDMAH (Tetrakis Di-Methyl Amino Hafnium) and TDEAH (Tetrakis) One source selected from Di-Ethyl Amino Hafnium) may be selected. In addition, when a Zr source is used as a metal source (when the first film is a zirconium oxide film), Zr (OtBu) 4 , TEMAZ (tetrakis Ethyl Methyl Amino Zirconium), TDMAZ (Tetrakis Di-Ethyl Amino Zirconium) and TDEAZ (Tetrakis Di) -ethyl Amino Zirconium) may be used.
아울러, 상기 반응 소스를 충분량 공급한다는 것은 제 1 막(유전막)의 화학 양론비를 만족하는 양보다 큰 양일 수 있으며, 후기 사이클에서의 반응 소스의 공급 시간은 제 1 막의 화학 양론비를 만족하는 양이거나 그보다 작은 양일 수 있다. 이때, 반응소스의 양은 곧, 반응 소스의 공급 시간을 의미한다. 여기서 미설명 부호 130은 상부 전극을 나타내며, 상기 상부 전극(130)은 하부 전극(110)과 동일한 물질 일 수 있다.. In addition, supplying a sufficient amount of the reaction source may be an amount larger than an amount that satisfies the stoichiometric ratio of the first membrane (dielectric film), the supply time of the reaction source in the late cycle is an amount that satisfies the stoichiometry of the first membrane Or may be smaller. At this time, the amount of the reaction source means the supply time of the reaction source. Here,
이하, 캐패시터 유전막(120)을 구성하는 제 1 막(121)을 제조하는 방법에 대하여 보다 구체적으로 설명하기로 한다. 본 예에서 제 1 막(121)을 하프늄 산화막을 사용하였다.Hereinafter, a method of manufacturing the
하프늄 산화막을 증착하기 위한 초기 사이클은 도 2a 내지 도 2c에 도시된 바와 같이 하프늄 소스를 액체에서 기체로 변환시키는 기화기를 전처리하기 위하여 하프늄 소스를 공급하는 단계, 반응 소스로서의 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 오조나이저를 전처리하기 위하여 오존 소스를 공급하는 단계, 반응 소스로서의 오존 소스를 공급하는 단계, 퍼지 하는 단계, 및 펌핑하는 단계로 구성될 수 있다.An initial cycle for depositing a hafnium oxide film may include supplying a hafnium source for pretreatment of a vaporizer that converts the hafnium source from liquid to gas, as shown in FIGS. 2A-2C, supplying a hafnium source as a reaction source, Purging, pumping, supplying an ozone source for pretreatment of the ozonizer, supplying an ozone source as a reaction source, purging, and pumping.
이때, 도 2a에 도시된 바와 같이, 하프늄 소스의 공급 시간만을 상대적으로 연장시킬 수 있다. 즉, 하프늄 소스는 종래의 300mm 웨이퍼 상에 하프늄 산화막을 증착할 때 일반적으로 공급되는 하프늄의 양(하프늄의 공급 시간)보다 많은 양 예컨대 100 내지 200초 동안 공급할 수 있다. 이렇게 하프늄 소스의 양을 상대적으로 증대시키게 되면, 하프늄 원자가 하부 전극의 각 부분에 고르게 전달되므로, 유전막의 전기적 특성이 개선된다. In this case, as shown in FIG. 2A, only a supply time of the hafnium source may be relatively extended. That is, the hafnium source may be supplied for an amount greater than the amount of hafnium (the supply time of hafnium), for example, 100 to 200 seconds, which is generally supplied when the hafnium oxide film is deposited on a conventional 300 mm wafer. When the amount of the hafnium source is relatively increased, the hafnium atoms are evenly transferred to each part of the lower electrode, thereby improving the electrical properties of the dielectric film.
한편, 도 2b에서와 같이, 오존 가스 공급 시간만을 상대적으로 연장시킬 수 있다. 즉, 반응 소스 중 하나인 오존 소스의 공급 시간을 종래의 300mm 웨이퍼 상에 하프늄 산화막을 증착할 때 일반적으로 공급되는 오존의 양(오존의 공급 시간)보다 많은 양, 예컨대 100 내지 200초 동안 공급할 수 있다. 이렇게 오존 소스의 양을 상대적으로 증대시키면, 하프늄 소스와의 반응성이 증대되어, 누설 전류 특성이 개선되는 효과가 있다. On the other hand, as shown in Figure 2b, only the ozone gas supply time can be extended relatively. That is, the supply time of one of the reaction sources, the ozone source, can be supplied for an amount greater than the amount of ozone (the supply time of ozone) that is generally supplied when depositing a hafnium oxide film on a conventional 300 mm wafer, such as 100 to 200 seconds. have. In this way, when the amount of the ozone source is relatively increased, the reactivity with the hafnium source is increased, and the leakage current characteristic is improved.
또한, 도 2c에 도시된 바와 같이, 하프늄 소스 및 오존 소스의 공급 시간을 모두 연장시킬 수 있다. 이러한 경우, 전기적 특성 및 누설 전류 특성을 동시에 만족시킬 수 있다. Also, as shown in FIG. 2C, the supply time of both the hafnium source and the ozone source can be extended. In this case, the electrical characteristics and the leakage current characteristics can be satisfied at the same time.
여기서, 상기 하프늄 기화기를 전처리하기 위한 하프늄 소스를 공급하는 단계 및 오조나이저를 전처리 하기 위한 오존 소스를 공급하는 단계는 각각 2 내지 10초 동안 진행하는 것이 바람직하다. 상기 퍼지 공정 및 펌핑 공정은 상기 해당 반응 소스의 공급 시간에 비례하도록 시간이 설정되며, 예컨대 하프늄 소스 및 오존 소스를 각각 상대적으로 길게 공급하는 경우(약 100 내지 200초), 퍼지 및 펌핑 공정은 약 50 내지 100초간 진행하며, 하프늄 소스 및 오존 소스를 각각 상대적으로 짧게 공급하는 경우(50 내지 100초), 퍼지 및 펌핑 공정은 10 내지 50초간 진행할 수 있다. 상기 퍼지 후에 실행되는 펌핑 공정은 선택적으로 실시할 수 있고, 퍼지 공정을 제고시켜, 순수 단일의 원자들을 화학적 흡착시키기 위하여 제공된다. 이에따라, 이러한 펌핑 공정에 의해 ALD 증착 효율이 크게 개선되는 효과를 가진다. Here, the step of supplying a hafnium source for pretreatment of the hafnium vaporizer and the step of supplying an ozone source for pretreatment of ozoneizer are preferably performed for 2 to 10 seconds. The purge process and the pumping process are timed to be proportional to the supply time of the corresponding reaction source. For example, when the hafnium source and the ozone source are supplied relatively long (about 100 to 200 seconds), the purge and pumping process is about If the hafnium source and the ozone source are supplied relatively short (50 to 100 seconds), the purge and pumping processes may be performed for 10 to 50 seconds. The pumping process carried out after the purge can optionally be carried out and provided to enhance the purge process to chemisorb pure single atoms. Accordingly, this pumping process has an effect of greatly improving the ALD deposition efficiency.
후기 사이클은 도 3에 도시된 바와 같이, 초기 사이클과 마찬가지로 하프늄 소스를 액체에서 기체로 변환시키는 기화기를 전처리하기 위하여 하프늄 소스를 공급하는 단계, 반응 소스로서의 하프늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 오조나이저를 전처리하기 위하여 오존 소스를 공급하는 단계, 반응 소스로서의 오존 소스를 공급하는 단계, 퍼지하는 단계, 및 펌핑하는 단계로 구성된다. 후기 사이클에서 하프늄 소스 및 오존 소스를 공급하는 단계는 상기 초기 사이클의 해당 단계보다는 짧게, 예컨대 50 내지 80초간 공급하는 것이 바람직하며, 퍼지 및 펌핑 단계 역시 초기 사이클의 해당 단계보다는 짧게 10 내지 50초간 공급하는 것이 바람직하다. 이와 같은 후기 사이클은 초기 사이클 이후로부터 원하는 하프늄 산화막의 두께 약 10 내지 80Å이 될 때까지 반복한다. 이때, 이러한 하프늄 산화막은 150 내지 350℃의 온도에서 진행함이 바람직하다. The later cycle, as shown in FIG. 3, is similar to the initial cycle, supplying a hafnium source for pretreatment of a vaporizer that converts the hafnium source from liquid to gas, supplying a hafnium source as a reaction source, purging, Pumping, supplying an ozone source for pretreatment of the ozonizer, supplying an ozone source as a reaction source, purging, and pumping. The supplying of the hafnium source and the ozone source in a later cycle is preferably shorter than the corresponding stage of the initial cycle, for example 50 to 80 seconds, and the purge and pumping stage is also supplied for 10 to 50 seconds shorter than the corresponding stage of the initial cycle. It is desirable to. This later cycle is repeated from the initial cycle until the desired thickness of the hafnium oxide film is about 10 to 80 kPa. At this time, the hafnium oxide film is preferably progressed at a temperature of 150 to 350 ℃.
이와 같이 초기 사이클에서는 반응 가스를 충분하게 공급하고, 후기 사이클에서는 초기 사이클의 반응 가스량보다 적게 공급함에 따라, 초기 사이클에 의해 전기적인 특성 및/또는 누설 전류 특성을 확보하면서도 후기 사이클에 의해 쓰루풋 을 확보할 수 있다.As such, the initial cycle is supplied with sufficient reactant gas, and the later cycle supplies less than the amount of reactive gas. Thus, the initial cycle ensures electrical characteristics and / or leakage current characteristics, while the late cycle ensures throughput. can do.
도 4a 내지 도 4c 및 도 5는 본 발명에 따른 결정화 방지막을 제조하는 방법을 설명하기 위한 ALD 타이밍도이다. 제 1 막(121) 상부에 형성되는 결정화 방지막(125) 역시 제 1 막(121)과 마찬가지로 초기 사이클시 반응 소스의 양을 증대시키고, 후기 사이클시 반응 소스의 양을 감소시킬 수 있다. 4A to 4C and 5 are ALD timing diagrams for explaining a method of manufacturing a crystallization prevention film according to the present invention. Like the
예를 들어, 결정화 방지막으로 알루미늄 산화막이 이용되는 경우, 알루미늄 산화막을 제조하기 위한 ALD 사이클은 알루미늄 기화기를 전처리하기 위하여 알루미늄 소스를 공급하는 단계, 반응 소스로서의 알루미늄 소스를 공급하는 단계, 퍼지하는 단계, 펌핑하는 단계, 오조나이저를 전처리하기 위하여 오존 소스를 공급하는 단계, 반응 소스로서의 오존 소스를 공급하는 단계, 퍼지 하는 단계, 및 펌핑하는 단계로 구성될 수 있다. For example, if an aluminum oxide film is used as the anti-crystallization film, the ALD cycle for manufacturing the aluminum oxide film may include supplying an aluminum source to pretreat the aluminum vaporizer, supplying an aluminum source as a reaction source, purging, Pumping, supplying an ozone source for pretreatment of the ozonizer, supplying an ozone source as a reaction source, purging, and pumping.
이때, 초기 사이클(1회, 혹은 1회 내지 5회)에서 알루미늄 소스의 공급 시간만을 상대적으로 연장하여 결정화 방지막(125)의 전기적 특성을 개선하거나(도 4a 참조), 오존 소스를 공급하는 단계를 상대적으로 연장시켜 결정화 방지막(125)의 누설 전류 특성을 개선시킬 수 있다(도 4b). 또한, 도 4c에 도시된 바와 같이, 알루미늄 소스 및 오존 소스를 공급하는 단계 모두를 상대적으로 연장시켜서, 전기적 특성 및 누설 전류 특성을 동시에 만족시킬 수 있다.In this case, in the initial cycle (once or once to five times), only the supply time of the aluminum source is relatively extended to improve the electrical characteristics of the anti-crystallization film 125 (see FIG. 4A), or to supply an ozone source. It can be extended relatively to improve the leakage current characteristic of the anti-crystallization film 125 (FIG. 4B). In addition, as shown in FIG. 4C, both the steps of supplying the aluminum source and the ozone source can be relatively extended to satisfy both the electrical characteristics and the leakage current characteristics at the same time.
반면, 후기 사이클(초기 사이클 이후∼최종 사이클)에서는 도 5에 도시된 바와 같이 알루미늄 소스를 공급하는 단계 및 오존 소스를 공급하는 단계를 상기 초기 사이클과 대응하여 상대적으로 적게 공급한다. 이에 의해 알루미늄 산화막 역시 전기적 특성 및/또는 누설 전류 특성을 확보할 수 있다. On the other hand, in the late cycle (after the initial cycle to the final cycle), as shown in FIG. 5, the step of supplying the aluminum source and the step of supplying the ozone source are supplied relatively in correspondence with the initial cycle. As a result, the aluminum oxide film may also secure electrical characteristics and / or leakage current characteristics.
상기 결정화 방지막(125) 상부에 형성되는 제 2 막(128)은 상기 제 1 막(121)과 동일한 방식으로 형성될 수 있다. 또한, 제 2 막(128)은 제 1 막(121) 및 결정화 방지막(125)이 형성된 결과물 상부에 형성되므로써, 스텝 커버리지에 크게 구애를 받지 않는다. 그러므로, 제 1 막(121)의 후기 사이클(도 3 참조)과 동일한 방식으로 형성하여 전체적인 캐패시터 유전막의 쓰루풋을 개선할 수 있다.The
여기서, 제 1 막(121), 결정화 방지막(125) 및 제 2 막(128)은 막 특성을 고려하여 익스 시튜(exsitu) 방식으로 형성됨이 바람직하다. Here, the
상기한 실시예에서는 초기 사이클(1회 또는 1회 내지 5회) 동안의 반응 소스 공급량을 증대시켰지만, 도 7에 도시된 바와 같이, 제 1 막, 결정화 방지막 혹은 제 2 막을 형성하는 단계를 초기, 중기 및 후기로 분할할 수 있으며, 초기 및 후기 사이클 동안의 반응 소스 공급량은 중기의 반응 소스 공급량보다 많게 설정할 수 있다. 이때, 초기 및 후기 사이클 회수는 상기 중기 사이클 회수 보다 적음이 바람직하며, 상기 초기 및 후기 사이클 회수는 예를 들어 각 1회이거나, 혹은 5회 이내일 수 있다. 본 실시예에서는 전체 사이클을 27회로 설정하였고, 최초 1회 및 최종 1회 사이클에서 공급되는 반응 소스량을 2회 내지 25회 사이클 동안 공급되는 반응 소스량보다 크게 설정하였다. 이때, 초기 및 후기 사이클시 공급되는 반응 소스 예컨대 금속 소스 및 산화제는 앞서 설명한 실시예의 초기 사이클에서 공급되는 반응 소스의 양과 동일할 수 있다. 이와 같이 최초 및 최후 사이클의 반응 소스량을 동시에 상대적으로 증대시키게 되면, 최초 사이클시 다량의 반응 소스들이 하부 전극 의 각 표면에 도달되어, 스텝 커버리지가 개선되어, 유전막의 전기적 특성이 개선된다. 한편, 후기 사이클시 공급되는 다량의 반응 소스들은 유전막(제 1 막, 결정화 방지막, 제 2 막)의 불순물, 예컨대 탄소들이 제거되고, 유전막의 화학 양론비가 개선되어, 누설 전류 특성이 개선된다.In the above embodiment, the amount of reaction source supplied during the initial cycle (once or once to five times) was increased, but as shown in FIG. 7, the step of forming the first film, the anti-crystallization film, or the second film was initially performed. It can be divided into middle and late stages, and the reaction source feed amount during the initial and late cycles can be set higher than that of the middle stage. In this case, the number of initial and late cycles is preferably less than the number of intermediate cycles, and the initial and late cycles may be, for example, one time or less than five times. In this example, the entire cycle was set to 27 times, and the amount of reaction source supplied in the first and last one cycle was set to be larger than the amount of the reaction source supplied in two to 25 cycles. At this time, the reaction source such as the metal source and the oxidant supplied during the initial and later cycles may be equal to the amount of the reaction source supplied in the initial cycle of the embodiment described above. In this way, when the amount of the reaction source of the first and last cycles is increased relatively at the same time, a large amount of the reaction sources reach each surface of the lower electrode during the first cycle, thereby improving the step coverage, thereby improving the electrical characteristics of the dielectric film. On the other hand, a large amount of reaction sources supplied during the late cycles remove impurities such as carbons from the dielectric film (first film, anti-crystallization film, second film), and the stoichiometric ratio of the dielectric film is improved, thereby improving leakage current characteristics.
<실험예><Experimental Example>
표 1은 종래의 방식과 본 발명의 방식으로 하프늄 산화막을 증착하였을 때 쓰루풋을 비교한 표이다.Table 1 is a table comparing throughput when the hafnium oxide film is deposited by the conventional method and the present invention.
<표 1>TABLE 1
전처리hafnium
Pretreatment
소스hafnium
sauce
전처리ozone
Pretreatment
소스ozone
sauce
(40Å)13.1
(40 Å)
(40Å)20.7
(40 Å)
Invention
20.2
(40Å)
20.2
(40 Å)
여기서, 종래 1, 종래 2 및 본 발명은 각각 배치 타입 ALD 장비에서 형성된 하프늄 산화막의 쓰루풋을 나타내는 것이고, 상기 표에서와 같이, 종래 1은 반응 소스인 하프늄 소스 및 오존 소스를 상대적으로 장시간 공급한 예이고, 종래 2는 반응 소스인 하프늄 소스 및 오존 소스를 상대적으로 단시간 공급한 예이며, 본 발명은 초기 사이클에서는 하프늄 소스 및 오존 소스를 장시간 공급하고, 후기 사이클에서는 하프늄 소스 및 오존 소스를 상대적으로 단시간 공급한 예이다.Here,
상기 표에 의하면, 종래 1의 경우, 전 사이클에 걸쳐 반응 소스의 공급 시간 이 증대되었으므로 유전막의 전기적 특성(스텝 커버리지) 및 누설 전류 특성은 우수함을 예측할 수 있으나, 배치 타입을 사용하더라도 쓰루풋이 거의 싱글 웨이퍼 방식의 수준인 시간당 13장으로 나타났다.According to the above table, in the case of the
한편, 종래 2의 경우, 전 사이클에 걸쳐 반응 소스의 공급 시간을 감소시키게 되면, 시간당 20장의 웨이퍼를 처리하는 높은 쓰루풋을 나타내었다. 하지만, 이렇게 반응 소스의 양을 대폭 감소시키게 되면, 도 6에 도시된 바와 같이 유전막의 전기적 특성 및 누설 전류를 확보하기 어렵다. 이에 대해 보다 자세히 설명하면, 도 6은 본 발명에 따라 형성된 캐패시터 유전막의 누설 전류 정도를 보여주는 그래프로서, 도 6에서 x축은 -0.9V에서의 캐패시턴스(fF/cell)를 나타내고, y축은 1fA/cell을 만족하는 전압(V)을 나타내며, 상기 1fA/cell을 만족하는 전압은 곧 누설 전류를 대변한다. 상기 도 6에 의하면 종래 2의 경우가 종래 1에 비해 누설 전류가 더 많이 발생되는 것으로 측정되었다.On the other hand, in the conventional case 2, when the supply time of the reaction source was reduced over the entire cycle, the high throughput of processing 20 wafers per hour was shown. However, when the amount of the reaction source is greatly reduced, it is difficult to secure the electrical characteristics and the leakage current of the dielectric film as shown in FIG. 6. In more detail, FIG. 6 is a graph showing the degree of leakage current of a capacitor dielectric film formed in accordance with the present invention. In FIG. 6, the x axis represents capacitance (fF / cell) at −0.9 V, and the y axis represents 1 fA / cell. Represents a voltage (V) that satisfies, and a voltage satisfying the 1fA / cell represents a leakage current. According to FIG. 6, the conventional case 2 was measured to generate more leakage current than the
한편, 본 발명과 같이, 초기 사이클에서는 충분량의 반응 소스를 공급하고, 후기 사이클에서는 초기 사이클보다는 적은 양의 반응 소스를 공급하게 되면, 증착 초기에 다량의 반응 소스들이 결과물 표면에 화학적 흡착되므로써, 스텝 커버리지 특성을 개선시켜 전기적인 문제점을 할 수 있다. 더불어, 충분량의 오존 소스를 공급하게 되면 상기 금속 반응 소스와의 반응 효율이 개선되어 누설 전류를 개선할 수 있고, 유전막의 화학 양론비를 개선할 수 있다(도 6 참조). On the other hand, as in the present invention, if a sufficient amount of the reaction source is supplied in the initial cycle and a smaller amount of the reaction source is used in the later cycle, a large amount of the reaction sources are chemisorbed on the resultant surface at the beginning of the deposition, thereby providing a step. Electrical problems can be improved by improving coverage characteristics. In addition, supplying a sufficient amount of ozone source may improve the reaction efficiency with the metal reaction source, thereby improving leakage current and improving the stoichiometric ratio of the dielectric film (see FIG. 6).
본 실시예에서는 제 1 및 제 2 금속 산화막으로 하프늄 산화막을 예를 들어 설명하였고, 결정화 방지막으로 알루미늄 산화막을 예를 들어 설명하였지만, 이에 국한하지 않고, 상기 실시예에 제시된 모든 금속 산화막이 모두 적용될 수 있음은 물론이다.In the present embodiment, a hafnium oxide film is described as an example of the first and second metal oxide films, and an aluminum oxide film is described as an example of the anti-crystallization film. However, the present invention is not limited thereto, and all metal oxide films shown in the above embodiments may be applied. Of course.
또한, 본 실시예에서는 금속 소스와 반응되는 소스로 오존 소스를 사용하였지만, 오존 소스 외에 산소 소스가 이용될 수 있다.In addition, although the ozone source is used as a source that reacts with the metal source in this embodiment, an oxygen source may be used in addition to the ozone source.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but variations and modifications may be made without departing from the scope of the present invention. Do.
도 1은 본 발명에 따른 캐패시터를 나타낸 단면도이다.1 is a cross-sectional view showing a capacitor according to the present invention.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 유전막의 제 1 막의 초기 증착 사이클을 보여주는 타이밍도이다.2A-2C are timing diagrams showing an initial deposition cycle of a first film of a dielectric film in accordance with embodiments of the present invention.
도 3은 본 발명의 실시예에 따른 유전막의 제 1 막의 후기 증착 사이클을 보여주는 타이밍도이다.3 is a timing diagram illustrating a late deposition cycle of a first film of a dielectric film according to an embodiment of the present invention.
도 4a 내지 도 4c는 본 발명의 실시예들에 따른 유전막의 결정화 방지막의 초기 증착 사이클을 보여주는 타이밍도이다.4A through 4C are timing diagrams illustrating initial deposition cycles of the anti-crystallization film of the dielectric film according to embodiments of the present invention.
도 5는 본 발명의 실시예들에 따른 유전막의 결정화 방지막의 후기 증착 사이클을 보여주는 타이밍도이다.5 is a timing diagram illustrating a late deposition cycle of the anti-crystallization film of the dielectric film according to the embodiments of the present invention.
도 6은 본 발명 및 종래 기술에 따라 형성된 유전막의 누설 전류를 나타낸 그래프이다.6 is a graph showing the leakage current of the dielectric film formed according to the present invention and the prior art.
도 7은 본 발명의 다른 실시예를 설명하기 위한 증착 사이클을 보여주는 도면이다.7 is a view showing a deposition cycle for explaining another embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 반도체 기판 110 : 하부 전극 120 : 유전막DESCRIPTION OF
121 : 제 1 막 125 : 결정화 방지막 128 : 제 2 막121: first film 125: anti-crystallization film 128: second film
130 : 상부 전극130: upper electrode
Claims (40)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/544,760 US7425761B2 (en) | 2005-10-28 | 2006-10-10 | Method of manufacturing a dielectric film in a capacitor |
| US11/544,760 | 2006-10-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080032599A KR20080032599A (en) | 2008-04-15 |
| KR101303178B1 true KR101303178B1 (en) | 2013-09-09 |
Family
ID=39533337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070087728A KR101303178B1 (en) | 2006-10-10 | 2007-08-30 | Method of manufacturing dielectric film in capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101303178B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101704723B1 (en) * | 2015-04-06 | 2017-02-09 | 연세대학교 산학협력단 | Carbon thin-film device and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020102810A1 (en) | 2001-01-29 | 2002-08-01 | Nec Corporation | Method for fabricating a semiconductor device |
| KR20040093255A (en) * | 2003-04-22 | 2004-11-05 | 삼성전자주식회사 | Methods of forming metal thin film and lanthanum oxide layer by ALD and method of forming high dielectric constant layer for semiconductor device |
| KR20060008030A (en) * | 2004-07-23 | 2006-01-26 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
| KR20060019011A (en) * | 2004-08-26 | 2006-03-03 | 삼성전자주식회사 | Metal-insulator-metal capacitor having dielectric film with layer for preventing crystallization and method for manufacturing the same |
-
2007
- 2007-08-30 KR KR1020070087728A patent/KR101303178B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020102810A1 (en) | 2001-01-29 | 2002-08-01 | Nec Corporation | Method for fabricating a semiconductor device |
| KR20040093255A (en) * | 2003-04-22 | 2004-11-05 | 삼성전자주식회사 | Methods of forming metal thin film and lanthanum oxide layer by ALD and method of forming high dielectric constant layer for semiconductor device |
| KR20060008030A (en) * | 2004-07-23 | 2006-01-26 | 주식회사 하이닉스반도체 | Method for forming capacitor of semiconductor device |
| KR20060019011A (en) * | 2004-08-26 | 2006-03-03 | 삼성전자주식회사 | Metal-insulator-metal capacitor having dielectric film with layer for preventing crystallization and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080032599A (en) | 2008-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8256077B2 (en) | Method for forming a capacitor dielectric having tetragonal phase | |
| US7442604B2 (en) | Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films | |
| KR100555543B1 (en) | Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer | |
| US6420230B1 (en) | Capacitor fabrication methods and capacitor constructions | |
| KR100717813B1 (en) | Capacitor with nano-mixed dielectric and method for manufacturing the same | |
| CN100481461C (en) | Capacitor with nona-composite dielectric medium structure and method for manufacturing the same | |
| US7888726B2 (en) | Capacitor for semiconductor device | |
| KR100546324B1 (en) | Methods of forming metal oxide thin film and lanthanum oxide layer by ALD and method of forming high dielectric constant layer for semiconductor device | |
| US8384192B2 (en) | Methods for forming small-scale capacitor structures | |
| US8092862B2 (en) | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same | |
| US7425761B2 (en) | Method of manufacturing a dielectric film in a capacitor | |
| US20040087081A1 (en) | Capacitor fabrication methods and capacitor structures including niobium oxide | |
| KR20110006450A (en) | Method of forming dielectric thin film for semiconductor device | |
| KR100716642B1 (en) | Capacitor in dielectric and method for fabricating of the same | |
| KR101303178B1 (en) | Method of manufacturing dielectric film in capacitor | |
| KR20110103534A (en) | Methods of forming an dielectric layer structure, methods of manufacturing a capacitor using the same and capacitors | |
| KR100780650B1 (en) | Capacitor in semiconductor device and method for using the same | |
| KR20030063643A (en) | Method of forming semiconductor capacitor with tantalum-nitride dielectric layer | |
| KR20080019334A (en) | Method of forming a thin layer and method of manufacturing a capacitor using the same | |
| KR20050067577A (en) | Fabrication method of alloyed dielectric layer | |
| KR20070004193A (en) | Method of forming a layer and method of manufacturing a capacitor using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 7 |