KR101302550B1 - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101302550B1
KR101302550B1 KR1020050051331A KR20050051331A KR101302550B1 KR 101302550 B1 KR101302550 B1 KR 101302550B1 KR 1020050051331 A KR1020050051331 A KR 1020050051331A KR 20050051331 A KR20050051331 A KR 20050051331A KR 101302550 B1 KR101302550 B1 KR 101302550B1
Authority
KR
South Korea
Prior art keywords
layer
circular protrusion
substrate
forming
region
Prior art date
Application number
KR1020050051331A
Other languages
English (en)
Other versions
KR20060131123A (ko
Inventor
박성진
송무형
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050051331A priority Critical patent/KR101302550B1/ko
Publication of KR20060131123A publication Critical patent/KR20060131123A/ko
Application granted granted Critical
Publication of KR101302550B1 publication Critical patent/KR101302550B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 있어서는 패턴드 스페이서가 형성된 컬러필터 기판에 대향하는 어레이 기판에 충분한 노출간격을 갖는 이중층 구조의 제 1 및 제 2 원형돌기를 상기 패턴드 스페이서에 대응하여 구비함으로써 유기절연물질로 이루어진 패턴드 스페이서의 터치 불량 및 중력불량을 방지할 수 있는 구조의 액정표시장치 및 그 제조 방법을 제공한다.
이때, 상기 이중층 구조의 원형돌기를 구비한 액정표시장치용 어레이 기판을 4마스크 공정에 의해 제조하는 방법을 제안함으로써 추가적인 마스크 공정을 필요로 하지 않는다는 특징을 갖는다.
패턴드 스페이서, 원형돌기, 터치불량, 중력불량

Description

액정표시장치 및 그 제조 방법{Liquid crystal display device and method of fabricating the same}
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면.
도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도.
도 4는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 도면.
도 5는 도 4를 절단선 V-V를 따라 절단한 단면도.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 공정에 따른 단계별 공정 단면도.
도 7a 내지 도 7f는 본 발명의 실시예에 따른 원형돌기를 구비한 액정표시장치용 어레이 기판의 제조 공정에 따른 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 어레이 기판 113 : 게이트 배선
115 : 게이트 전극 117 : 게이트 절연막
120 : 반도체층 123 : 제 1 원형돌기
125 : 3중층 구조 데이터 배선 128 : 소스 전극
130 : 드레인 전극 133 : 제 2 원형돌기
140 : 보호층 143 : 드레인 콘택홀
147 : 화소전극 150 : 컬러필터 기판
153 : 블랙매트릭스
156a, 156b, 156c : 적, 녹 ,청색 컬러필터 패턴
163 : 패턴드 스페이서 170 : 액정층
P : 화소영역 PrA : 원형돌기 형성부
TrA : 스위칭 영역 Tr : 박막트랜지스터
본 발명은 액정표시장치에 관한 것이며, 특히 패턴드 스페이서(patterned spacer)를 구비한 액정표시장치 및 그 제조 방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프 (off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다.
도시한 바와 같이, 일반적인 액정표시장치(1)는 서로 일정간격 이격되어 상부의 컬러필터 기판(20) 및 하부의 어레이 기판(10)이 대향하고 있고, 이 컬러필터 기판 및 어레이 기판(20, 10) 사이에는 액정층(30)이 개재되어 있다.
상기 하부기판(10) 상부에는 다수 개의 게이트 및 데이터 배선(13, 15)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(13, 15)이 교차되는 지점에 박막트랜지스터(Tr)가 형성되어 있으며, 게이트 및 데이터 배선(13, 15)이 교차되는 영역으로 정의되는 화소영역(P)에는 상기 박막트랜지스터(Tr)와 연결된 화소전극(17)이 형성되어 있다.
그리고, 상부기판(20)내에는 컬러필터층(23), 공통전극(27)이 차례대로 형성되어 있다. 도면에 도시하지 않았지만, 컬러필터층(23)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스(미도시)로 구성된다.
전술한 액정표시장치의 구성에 있어서, 도면에 나타나지 않았지만, 상기 두 기판(10, 20)간의 일정한 셀갭을 유지하기 위하여 상기 두 기판(10, 20)의 테두리에는 씰패턴(미도시)이 형성되어 있으며, 두 기판(10, 20)의 내부에는 일정한 직경을 갖는 볼 스페이서(ball spacer)가 구비되어 있다. 상기 볼 스페이서(ball spacer)는 일정한 크기를 갖는 구형의 물질을 산포 공정을 통해 어레이 기판(10) 또는 컬러필터 기판(20) 전면에 형성시키는 것이 일반적이나, 산포공정 진행시 기판 전면에 고루 산포되지 않아 발생하는 스페이서 뭉침에 의한 불량 및 화소영역(P) 내에 도포되어 빛샘 불량 등을 발생시키는 등의 문제가 발생하고 있다.
따라서, 최근에는 이러한 볼 스페이서(ball spacer)에 의한 불량 문제를 해결하기 위해 어레이 기판(10) 또는 컬러필터 기판(20) 상에 패터닝되어 일정한 형태의 고른 분포를 가지며 형성할 수 있는 패턴드 스페이서(patterned spacer)가 제안되었다.
도 2는 종래의 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도이다.
우선 도 2를 참조하면, 도시한 바와 같이, 어레이 기판(40) 상에 가로방향으로 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43)과 교차하며 세로방향으로 데이터 배선(55)이 형성되어 있다. 상기 두 배선(43, 55)이 교차하여 화소영역(P)을 정의하며, 상부의 컬러필터 기판(70) 상에 구비된 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)과 대응하여, 순차적으로 적, 녹, 청색 화소를 형성하고 있다. 상기 각 화소영역(P)내에 상기 게이트 배선(43)과 연결된 게이트 전극(45)과 상기 데이터 배선(55)에서 분기한 소스 전극(58)과 상기 소스 전극(58)과 일정간격 이격하여 형성되는 드레인 전극(60)이 형성되어 있다. 또한, 상기 드레인 전극(60)은 상부의 화소전극(67)과 드레인 콘택홀(65)을 통해 연결되어 있다. 상기 게이트 전극(45)과 소스 및 드레인 전극(58, 60)은 하부의 반도체층(50)과 더불어 스위칭 소자인 박막트랜지스터(Tr)를 형성하고 있다.
또한, 상기 적, 녹, 청색을 갖는 다수의 화소영역으로 구성되는 액티브 영역(AA)에는 상기 두 기판(40, 70)을 합착하여 액정패널 형성 시, 상부의 컬러필터 기판(70)과의 일정한 갭(gap) 형성을 위한 패턴드 스페이서(patterned spacer)(83)가 일정 간격으로 이격하며 반복적으로 형성되어 있다. 이때, 상기 패턴드 스페이서(83)는 빛샘불량 등의 발생을 방지하기 위해 화상을 표시하는 화소영역(P)이 아닌 게이트 배선(43) 상에 일정간격을 가지며 이격되어 형성되어 있음을 알 수 있다.
다음, 도 3을 참조하여 종래의 패턴드 스페이서를 구비한 액정표시장치의 단면 구조에 대해 간단히 설명한다.
우선, 어레이 기판(40) 상에 게이트 전극(45)과 게이트 배선(43)이 형성되어 있으며, 상기 게이트 배선(43) 위로 전면에 게이트 절연막(47)이 형성되어 있다. 또한, 상기 게이트 절연막(47) 위로 액티브층(50a)과 오믹콘택층(50b)으로 구성된 반도체층(50)이 상기 게이트 전극(45)에 대응하여 형성되어 있으며, 상기 반도체층(50) 위로 상기 오믹콘택층(50b)과 각각 접촉하며 상기 게이트 전극(45)을 사이에 두고 일정간격 이격하여 소스 및 드레인 전극(58, 60)이 형성되어 있다. 또한, 상기 소스 및 드레인 전극(58, 60)과 노출된 게이트 절연막(47) 위로 보호층(63)이 형성되어 있으며, 상기 보호층(63) 위로 투명 도전성물질이 증착되어 화소전극(67)이 드레인 콘택홀(65)을 통해 상기 드레인 전극(60)과 접촉하며 형성되어 있다.
다음, 전술한 어레이 기판(40)에 대향하여 위치한 컬러필터 기판(70)에 있어서는, 그 하면으로 다수의 개구부를 갖는 격자 형태의 블랙매트릭스(73)가 형성되어 있으며, 상기 개구부에는 적, 녹, 청색의 컬러필터 패턴(76a, 76b, 76c)이 순차적으로 배열하며 컬러필터층(76)이 형성되어 있으며, 상기 컬러필터층(76) 하부에 투명 도전성 물질로 이루어진 공통전극(79)이 형성되어 있으며, 상기 공통전극(79)과 하부 어레이 기판(40)상의 보호층(63)과 동시에 접촉하며, 일정간격을 가지며 배열된 다수의 패턴드 스페이서(83)가 형성되어 있다.
이때, 도면에 나타내지 않았지만, 상기 어레이 기판(40)의 보호층(63) 상부 및 컬러필터 기판(70)의 공통전극(79) 하부에는 액정의 초기배향을 위한 배향막이 각각 형성되어 있으며, 상기 두 기판(40, 70)의 배향막 사이의 영역에는 액정이 개재되어 액정층(90)이 형성되어 있다.
전술한 바와 같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)에 있어서, 상기 패턴드 스페이서(83)는 어레이 기판(40) 또는 컬러필터 기판(70) 중 어느 하나의 기판에 형성되어도 무방하나, 공정의 편의상 통상적으로 컬러필터 기판(70)에 형성되고 있다. 그 이유는 액정표시장치(35)의 제조 공정에서 상기 어레이 기판(40)과 컬러필터 기판(70)은 각각 따로 공정을 진행하여 완성한 후, 이들 두 기판(40, 70)을 서로 합착을 하게 되는데 상대적으로 공정이 단순한 컬러필터 기판(70)에 상기 패턴드 스페이서(83)를 형성함으로써 어레이 기판(40)과의 생산 보조를 맞 출 수 있기 때문이다.
그러나, 전술한 바와같은 패턴드 스페이서(83)를 구비한 액정표시장치(35)는 고온 환경에서 액정이 하부 중력방향으로 쏠리는 중력 불량이 발생하게 된다. 그 이유는 온도에 따른 패턴드 스페이서(83)의 팽창률이 액정의 팽창률보다 작고, 어레이 기판 또는 컬러필터 기판의 베이스를 이루는 유리재질의 기판의 팽창률보다도 작기 때문에 고온 환경에서 액정표시장치(35)를 구동시킬 때 상기 유리 재질의 베이스 기판과 패턴드 스페이서(83) 사이에 이격이 발생하여 액정표시장치(35)의 셀갭을 일정하게 유지시키지 못하기 때문이다.
또한, 상기 패턴드 스페이서(83)는 작은 압력에 의해서도 눌리게 되어 셀갭을 균일하게 유지시키지 못하는 문제점이 있다. 이는 패턴드 스페이서(83)의 탄력은 실리카 재질의 볼 스페이서보다 상대적으로 낮기 때문이며, 이에 따라, 액정표시장치의 화상표시면인 액티브 영역을 터치 시, 액정 밀림 자국과 같은 터치불량이 발생되는 문제가 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 컬러필터 기판에는 패턴드 스페이서를 구비하고, 어레이 기판에는 상기 패턴드 스페이서에 대응하여 원형 돌기를 구성함으로써 패턴드 스페이서에 기인한 중력불량 및 터치 불량을 방지할 수 있는 액정표시장치를 제공하는 것에 그 목적이 있다.
또한, 상기 원형 돌기를 갖는 어레이 기판을 4마스크 공정을 진행하여 완성 함으로써 추가적인 마스크 공정 없이 돌기구조의 액정표시장치용 어레이 기판의 제조방법을 제공하는 것에 또 다른 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 일실시예에 의한 액정표시장치는
제 1 기판과; 상기 제 1 기판 상에 연장 형성된 다수의 게이트 배선과; 상기 다수의 게이트 배선과 게이트 절연막을 사이에 두고 교차하여 화소를 정의하는 다수의 데이터 배선과; 상기 게이트 배선과 데이트 배선의 교차지점에 구비된 박막 트랜지스터와; 상기 게이트 절연막 상부로 상기 게이트 배선에 대응하여 상기 데이터 배선을 형성한 물질과 동일한 물질로 서로 다른 제 1 및 제 2 직경을 갖는 이중층 구조로 형성된 제 1 및 제 2 원형 돌기와; 상기 박막 트랜지스터와 제 1 및 제 2 원형돌기를 덮으며, 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과; 상기 제 1 기판과 대향하는 제 2 기판과; 개구부를 가지며, 상기 제 2 기판 하부에 상기 게이트 배선과 데이터 배선에 대응하여 영역에 대응하여 격자형태로 구성된 블랙매트릭스와; 상기 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과; 상기 컬러필터층 하부에 형성된 공통전극과; 상기 공통전극 하부로 상기 제 1 기판 상의 제 1 및 제 2 원형돌기에 대응하여 구성된 패턴드 스페이서와; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함한다.
이때, 상기 제 1 원형돌기는 상기 박막트랜지스터의 반도체층 증 액티브층을 형성하는 동일한 물질인 순수 비정질 실리콘으로 이루어진 것이 특징이며, 이때, 상기 제 1 직경은 8㎛ 내지 12㎛인 것이 바람직하다.
또한, 상기 제 2 원형돌기는 상기 박막트랜지스터의 반도체층 중 오믹콘택층을 형성하는 동일한 물질인 불순물 비정질 실리콘과 금속물질의 이중층 구조인 것이 특징이다.
또한, 상기 제 2 직경은 4㎛ 내지 6㎛인 것이 바람직하다.
또한, 상기 제 1 원형돌기의 제 2 원형돌기에 의해 노출된 부분의 폭은 2㎛ 내지 3㎛인 것이 바람직하다.
또한, 상기 컬러필터층과 공통전극 사이에는 오버코트층이 더욱 구비된 것이 바람직하다.
본 발명에 따른 액정표시장치의 제조 방법은 게이트 배선과 데이터 배선이 교차하여 화소영역을 정의하고, 상기 화소영역 내에 박막트랜지스터가 형성되는 스위칭 영역이 정의되며, 상기 게이트 배선 상에서로 이격한 다수의 원형돌기 영역이 정의된 제 1 기판 상에, 다수의 게이트 배선과, 각 스위칭 영역에 상기 각각의 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 순차 형성하고, 이를 패터닝하여, 상기 게이트 배선과 교차하는 3중층 구조의 다수의 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 소정간격 이격하는 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘으로 이루어진 액티브층을 형성하고, 상기 다수의 원형돌기 영역에 제 1 직경을 갖는 순수 비정질 실리콘의 제 1 원형돌기와, 상기 제 1 원형돌기 상부로 상기 제 1 직경보다 작은 제 2 직경을 갖는 불순물 비정질 실리콘과 금속물질의 이중층 구조의 제 2 원형돌기를 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 및 제 1, 2 원형돌기 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 각 화소영역별로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와; 상기 제 1 기판에 대응하는 제 2 기판 하부에 다수의 개구부를 가지며 상기 게이트 및 데이터 배선에 대응하는 블랙매트릭스를 형성하는 단계와; 상기 다수의 개구부에 순차 반복되는 적, 녹, 청색 패턴을 갖는 컬러필터층을 형성하는 단계와; 상기 컬러필터층 하부에 공통전극을 형성하는 단계와; 상기 공통전극 하부에 상기 제 1 및 제 2 원형돌기에 대응하는 영역에 다수의 패턴드 스페이서를 형성하는 단계와; 상기 제 1, 2 기판 사이에 액정을 개재한 후, 상기 패턴드 스페이서가 상기 제 2 원형돌기와 대응되도록 합착하는 단계를 포함한다.
이때, 상기 데이터 배선과 소스 및 드레인 전극과 제 1, 2 원형돌기를 형성하는 단계는 상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 연속하여 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기를 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역과 상기 제 2 원형돌기가 형성될 영역을 제외한 제 1 원형돌기 를 형성할 영역에는 반투과영역이, 그 외의 영역에는 차단영역이 대응하도록 마스크를 위치시키고, 상기 마스크를 통한 노광을 실시하는 단계와; 상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기가 형성될 영역에 대응해서는 두꺼운 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 마스크의 반투과영역에 대응한 소스 및 드레인 전극 사이의 이격영역과 제 2 원형돌기 영역 외부의 제 1 원형돌기 형성영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속층을 노출시키는 단계와; 상기 노출된 금속층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 게이트 절연막을 노출시킴으로써 3중층 구조의 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과, 동일한 제 1 직경을 갖는 3중층 구조의 제 1 원형돌기를 형성하는 단계와; 상기 데이터 배선과 소스 드레인 패턴과 동일한 직경을 갖는 원형돌기가 형성된 기판상에 드라이 에칭을 실시함으로써 상기 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 순차 식각함으로써 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘의 액티브층과, 원형돌기 형성 영역에 있어 상기 제 2 원형돌기 외부로 노출되도록 상기 제 1 직경보다 작은 제 2 직경을 갖는 이중층 구조의 제 2 원형돌기를 형성하는 단계와; 상기 소스 및 드레인 전극과 제 1, 2 원형돌기가 형성된 기판상의 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
또한, 상기 제 1 직경은 8㎛ 내지 12㎛이며, 상기 제 2 직경은 4㎛ 내지 6㎛인 것이 바람직하며, 상기 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭은 2㎛ 내지 3㎛인 것이 바람직하다.
또한, 상기 컬러필터층과 공통전극 사이에 오버코트층을 형성하는 단계를 더욱 포함한다.
또한, 상기 제 1 기판 또는 제 2 기판의 테두리를 따라 씰패턴을 형성하는 단계를 더욱 포함한다.
또한, 상기 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭은 상기 마스크의 반투과영역의 폭을 조절함으로써 결정되는 것이 특징이다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 액정표시장치의 평면도 일부를 도시한 것이며, 도 5는 도 4를 절단선 V-V를 따라 절단한 단면도이다.
우선, 도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치(101)에 있어, 상부기판인 컬러필터 기판(150)에는 하부의 어레이 기판(110)의 게이트 배선(113)과 데이터 배선(125)에 대응하여 각 화소영역(P)을 둘러싸며 블랙매트릭스(153)가 형성되어 있으며, 각 화소영역(P)에 대응하여 순차적으로 적, 녹, 청색의 컬러필터 패턴(156a, 156b, 156c)이 형성된 컬러필터층(156)이 형성되어 있다.
또한, 상기 어레이 기판(110)의 게이트 배선(113)에 대응하는 블랙매트릭스(153) 하부에는 적정 면적을 갖는 패턴드 스페이서(163)가 형성되어 있다.
다음, 상기 컬러필터 기판(150)과 대응하는 하부의 어레이 기판(110)에는 가로방향으로 다수의 게이트 배선(113)이 연장 형성되어 있으며, 상기 다수의 게이트 배선(113)과 교차하여 화소영역(P) 정의하며 세로방향으로 다수의 데이터 배선(125)이 형성되어 있으며, 상기 두 배선(113, 125)의 교차지점에는 스위칭 소자로서, 게이트 전극(115)과 게이트 절연막(117)과, 반도체층(120)과 소스 및 드레인 전극(128, 130)으로 이루어진 박막 트랜지스터(Tr)가 형성되어 있다.
또한, 상기 컬러필터 기판(150)에 형성된 패턴드 스페이서(183)에 대응되는 상기 어레이 기판(110) 상의 게이트 배선(113) 더욱 정확히는 상기 게이트 배선(113)을 덮으며 형성된 게이트 절연막(117) 위로는 화소영역(P)내의 박막트랜지스터(Tr)의 반도체층(120)과 소스 및 드레인 전극(158, 160)을 이루는 동일한 물질로 아일랜드 형태로써 서로 직경을 달리하는 제 1 및 제 2 원형돌기(123, 133)가 형성되어 있는 것이 특징이다.
이때, 상기 제 1 및 제 2 원형돌기(123, 133)는 하부의 반도체 물질로 이루어진 제 1 원형돌기(123)의 제 1 직경(d1)이, 상부의 소스 및 드레인 전극(123, 143)을 이루는 금속물질로 이루어진 제 2 원형돌기(133)의 제 2 직경(d2)보다 크게 형성된 것이 특징이다.
본 발명에 따를 액정표시장치의 단면구조에 대해 조금 더 설명한다.
우선, 상부기판인 컬러필터 기판(150)의 단면구조를 살펴보면, 투명한 기판(150) 하부에 개구부를 갖는 격자형태의 블랙매트릭스(153)가 형성되어 있으며, 상기 블랙매트릭스(153) 및 노출된 기판(150) 하부에 상기 개구부를 채우며, 블랙매 트릭스(153) 일부와 중첩되며 적, 녹, 청색 컬러필터 패턴(156a, 156b, 156c)이 순차적으로 배열된 컬러필터층(156)이 형성되어 있다. 또한, 상기 컬러필터층(156) 하부로 전면에 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(159)이 형성되어 있으며, 상기 공통전극 하부(159)로 패턴드 스페이서(163)가 형성되어 있다. 이때, 상기 패턴드 스페이서(163)는 하부의 어레이 기판(110)의 게이트 배선(113)에 대응하는 부분에 형성된 것이 특징이다.
다음, 하부기판인 어레이 기판(110)은 투명한 기판(110) 상에 게이트 배선(113)과 상기 게이트 배선(113)에서 분기한 게이트 전극(115)이 형성되어 있으며, 상기 게이트 배선(113)과 게이트 전극(115) 위로 게이트 절연막(117)이 전면에 형성되어 있다.
또한, 게이트 절연막(117) 위로 스위칭 소자 형성부(TrA)에 있어서는 순수 비정질 실리콘층(120a)과 불순물 비정질 실리콘층(120b)으로 이루어진 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 위로 상기 반도체층(120) 중 불순물 비정질 실리콘층(120b)과 중첩하며 소스 및 드레인 전극(128, 130) 서로 이격하며 형성되어 있다. 이때, 상기 소스 전극(128)은 게이트 배선(113)과 교차하여 화소영역(P)을 정의하며 형성되는 데이터 배선(125)과 접촉하고 있다. 상기 소스 및 드레인 전극(128, 130) 사이의 이격된 영역에는 불순물 비정질 실리콘층(120b)이 제거되어 순수 비정질 실리콘층(120a)이 노출되고 있다. 이때, 상기 데이터 배선(125)은 4마스크 공정을 진행하는 본 발명의 특징상 반도체층(120)을 구성하기 위해 형 성하는 순수 비정질 실리콘층과 불순물 비정질 실리콘층과, 금속물질층을 동시에 패터닝함으로써 3중층 구조를 갖고 있는 것이 특징이다.
또한, 상기 게이트 배선(113)에 대응되는 게이트 절연막(117) 상부에는 비정질 실리콘의 반도체 물질로써 제 1 직경(d1)을 갖는 제 1 원형 돌기(123)가 형성되어 있으며, 상기 제 1 원형 돌기(123) 상부로 상기 제 1 원형돌기(123)와 그 중점을 같이하며, 상기 제 1 직경(d1)보다 작은 제 2 직경(d2)을 갖는 제 2 원형돌기(133)가 불순물 비정질 실리콘과 상기 소스 및 드레인 전극(128, 130)을 형성한 동일한 금속 물질로써 이중층 구조로 형성되어 있다.
이때, 상기 서로 중첩 구성된 제 1 및 제 2 원형돌기(123, 133)에 있어, 상기 제 1 직경(d1)은 8㎛ 내지 12㎛ 정도의 값을 가지며, 상기 제 2 직경(d2)은 4㎛ 내지 6㎛ 정도의 값을 가짐으로써 상기 제 2 원형돌기(133) 외부로 노출된 제 1 원형돌기(124) 영역의 폭(d3)이 2㎛ 내지 3㎛정도의 값을 갖도록 형성된 것이 특징이다.
이렇게 패턴드 스페이서(163)에 대응하는 어레이 기판(110)상의 제 1 및 제 2 원형돌기(124, 133)를 서로 다른 크기를 갖도록 즉, 서로 크기가 다른 제 1 직경(d1) 및 제 2 직경(d2)을 갖도록 형성하고, 하부의 제 1 직경(d1)을 갖는 제 1 원형돌기(123)의 상기 제 2 직경(d2)을 갖는 제 2 원형돌기(133) 외부로 노출되는 부분이 2㎛ 내지 3㎛정도의 값을 갖는 폭(d3)이 되도록 형성하는 것은, 상기 컬러필터 기판(150)과 어레이 기판(110)을 합착할 때, 합착 오차에 의해 상기 패턴드 스페이서(163)와 상기 제 2 직경(d2)을 갖는 제 2 원형돌기(133)가 정확히 대응하지 않을 수 있는데, 이 경우 상기 제 1 원형돌기(123)의 상기 제 2 원형돌기(133) 외부로 노출된 부분이 충분히 넓게 형성됨으로써, 상기 패턴드 스페이서(163)가 상기 제 1 및 제 2 원형돌기(124, 133) 이외의 영역과 접촉하지 않도록 함으로써, 상기 패턴드 스페이서(163)가 상기 제 1 및 제 2 원형돌기(124, 133) 이외의 다른 기판상의 부분과 접촉하여 접촉 밀도를 상승시켜 중력 또는 터치 마진을 줄어들게 하는 것을 방지하기 위함이다.
또한, 도면에는 나타내지 않았지만, 패턴드 스페이서는 전술한 바와같이 상기 원형돌기(124, 133)에 접촉하는 패턴드 스페이서 이외에 도장얼룩을 방지하기 위해 상기 패턴드 스페이서 보다는 낮은 높이, 더욱 정확히는 상기 제 1 및 제 2 원형돌기 단차 정도만큼이 상기 패턴드 스페이서(163)의 높이보다 더 낮은 높이를 갖는 눌림 방지용 패턴드 스페이서(미도시)가 상기 제 2 원형돌기(133) 외측으로 노출된 제 1 원형돌기(124) 영역에 대응하여 더욱 형성되고 있는데, 이는 기판의 눌림이 발생하지 않는 한, 상기 노출된 제 1 원형돌기(124) 부분과는 접촉하지 않도록 구성되고 있다. 따라서 기판에 눌림이 발생하였을 경우, 상기 눌림 방지용 패턴드 스페이서(미도시)가 상기 제 2 원형돌기(133) 외측으로 노출된 제 1 원형돌기(124)와 접촉함으로써 눌림을 완화시키고 빨리 원상태로 복원하는 역할을 하게 되는 것이다.
따라서, 전술한 바와같이 서로 다른 직경(d1, d2)을 갖는 이중층 구조의 제 1 및 제 2 원형돌기(124, 133)를 형성하는 것이며, 이 경우 상기 제 2 원형돌기 외측으로 노출된 제 1 원형돌기의 간격이 작게되면 상기 눌림 방지용 패턴드 스페이 서(미도시)가 접촉하여 눌림을 완화시킬 수 없는 구조가 되므로 이를 방지하기 위해 4마스크 공정을 진행하면서도 상기 제 2 원형돌기(133) 외측으로 노출된 제 1 원형돌기(124)의 간격을 충분히 확보하도록 한 것이 본 발명의 가장 특징적인 면이 되는 것이다.
다음, 상기 3중층 구조의 데이터 배선(125)과 소스 및 드레인 전극(128, 130)과 상기 제 1 및 제 2 원형돌기(123, 133) 및 상기 소스 및 드레인 전극(128, 130) 사이로 노출된 비정질 실리콘층(120a) 위로 전면에 보호층(140)이 전면에 형성되어 있다. 이때, 상기 보호층(140)은 각 화소영역(P) 내의 스위칭 영역(TrA)에 대응해서는 하부의 드레인 전극(130)을 노출시키는 드레인 콘택홀(143)을 구비하고 있으며, 상기 각 화소영역(P) 내의 상기 보호층(140) 상부로는 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(130)과 접촉하며 화소전극(147)이 형성되어 있다.
다음, 전술한 본 발명에 따른 액정표시장치의 제조 방법에 대해 설명한다.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 패턴드 스페이서를 구비한 액정표시장치용 컬러필터 기판의 제조 공정에 따른 단계별 공정 단면도이다.
도 6a에 도시한 바와 같이, 투명한 기판(150)상에 크롬(Cr) 등을 포함하는 금속물질을 전면에 증착하거나, 또는 카본(Carbon)물질을 포함하는 수지 또는 블랙레진을 전면에 도포 한 후, 이를 마스크(미도시)를 이용하여 패터닝함으로써 다수의 개구부를 가는 격자형태의 블랙매트릭스(153)를 형성한다.
다음, 도 6b에 도시한 바와 같이, 상기 블랙매트릭스(153)가 형성된 기판 (150)에 적, 녹, 청색 중의 한 가지, 예를들면 적색 레지스트(resist)를 스핀코팅(spin coating), 바 코팅(bar coatinhg)등의 방법을 통하여 전면에 도포하여 적색 컬러필터층(미도시)을 형성한 후, 이를 빛의 투과영역 및 차단영역을 갖는 마스크(미도시)를 통해 노광하고, 현상함으로써 상기 개구부를 채우며 서로 이격하는 적색 컬러필터 패턴(156a)을 형성한다.
다음, 도 6c에 도시한 바와 같이, 상기 적색 컬러필터 패턴(156a) 형성한 방법과 동일하게 진행하여, 녹색 및 청색 컬러필터 패턴(156b, 156c)을 기판(150) 상의 블랙매트릭스(153) 사이의 개구부내에 순차적으로 주기적으로 형성함으로써 최종적으로 적, 녹, 청색의 컬러필터 패턴(156a, 156b, 156c)이 순차적 주기적으로 반복되는 컬러필터층(156)을 형성한다.
다음, 도 6d에 도시한 바와 같이, 상기 컬러필터층(156) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전면에 공통전극(159)을 형성한다. 이때, 상기 컬러필터층(156)과 공통전극(159) 사이에는 상기 적, 녹, 청색의 컬러필터 패턴(156a, 156b, 156c)의 보호와 단차 보상을 위해 오버코트층(미도시)을 더욱 형성할 수도 있다. 이 경우, 상기 오버코트층(미도시)은 하부의 블랙매트릭스(153)가 수지 또는 블랙레진으로 이루어진 경우 형성하는 것이 바람직하다.
다음, 도 6e에 도시한 바와 같이, 상기 공통전극(159) 위로 무색 투명한 감광성의 유기물질 예를들면 포토아크릴(photacryl) 또는 벤조사이클로부텐(BCB)을 전면에 두껍게 도포하여 유기물질층(미도시)을 형성하고, 이를 마스크(미도시)를 이용하여 패터닝함으로써 상기 블랙매트릭스(153)와 중첩되는 영역에 다수의 패턴드 스페이서(163)를 형성함으로써, 패턴드 스페이서(163)를 구비한 액정표시장치용 컬러필터 기판(160)을 완성한다. 이때, 도면에는 나타내지 않았으나, 상기 패턴드 스페이서(163)는 서로 그 높이가 다른 즉, 제 1 높이 또는 상기 제 1 높이보다 낮은 제 2 높이를 갖도록 형성될 수 있다. 이는 높이가 낮은 제 2 높이를 갖는 눌림 방지용 패턴드 스페이서(미도시)를 형성함으로써 일반적으로는 하부의 어레이 기판과 접촉하지 않고 있다가 기판에 외부로부터의 압력이 가해서 기판 눌림이 발생하는 경우, 상기 높이가 낮은 눌림 방지용 패턴드 스페이서가 상기 어레이 기판의 원형돌기와 접촉하며 눌림을 완화하고 빠른 시간내에 복원되도록 하기 위함이다. 이 경우 상기 눌림 방지용 패턴드 스페이서는 일반적인 패턴드 스페이서보다 소정간격 더욱 정확히는 하부의 어레이 기판에 구비된 제 2 원형돌기의 직경만큼 치우쳐 형성되는 것이 바람직하다.
다음, 도 7a 내지 7f를 참조하여 전술한 컬러필터 기판에 대응하는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 이때, 설명의 편의를 위해 각 화소영역(P) 내에는 스위칭 소자인 박막트랜지스터가 형성되는 영역을 스위칭 영역(TrA)이라 정의하며, 게이트 배선에 대응되는 영역 중, 액정표시장치 구성 시 컬러필터 기판상의 패턴드 스페이서에 대응하여 제 1 및 제 2 원형돌기가 형성되어야 하는 영역을 돌기영역(PrA)이라 정의한다.
우선, 도 7a에 도시한 바와 같이, 투명한 기판(110) 상에 금속물질을 증착하 여 금속층(미도시)을 형성한 후, 그 위로 감광 특성을 갖는 포토레지스트를 전면에 도포하고, 상기 포토레지스트를 마스크를 이용하여 노광을 실시하고, 이를 현상한 후, 상기 현상된 포토레지스트 외부로 노출된 금속층(미도시)을 식각하고, 상기 포토레지스트를 스트립(strip)하는 일련의 마스크 공정을 진행하여 상기 금속층(미도시)을 패터닝함으로써 일방향으로 연장하는 게이트 배선(113)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에는 상기 게이트 배선(113)에서 분기한 게이트 전극(115)을 형성한다(제 1 마스크 공정).
다음, 도 7b에 도시한 바와 같이, 상기 게이트 배선(113)과 게이트 전극(115) 및 노출된 기판(110) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(117)을 형성하고, 연속하여 상기 게이트 절연막(117) 위로 순수 비정질실리콘과 불순물이 섞인 비정질 실리콘 및 금속물질을 연속 증착하여 순수 비정질 실리콘층(118)과, 불순물 비정질 실리콘층(119)과 금속물질층(122)을 형성한다.
다음, 도 7c에 도시한 바와 같이, 상기 금속물질층 위로 포토레지스트를 도포하여 포토레지스트층(181)을 형성하고, 노광한 빛을 100% 투과시키는 투과영역(TA)과, 빛을 100% 차단하는 차단영역(BA) 및 빛의 투과량을 0% 내지 100% 사이에서 조절할 수 있는 반투과영역(HTA)을 포함하는 마스크(191)를 상기 포토레지스트층(181) 위로 위치시킨 후, 상기 마스크(191)를 통한 노광을 실시한다.
이때, 상기 포토레지스트층(181)을 형성한 포토레지스트가 빛을 받으면, 현 상 시 남게되는 네가티브 타입(negative type)인 경우, 상기 어레이 기판(110) 상의 데이터 배선(미도시)과 상기 스위칭 영역(TrA) 중 소스 및 드레인 전극(미도시)이 형성되어야 할 부분에 대응해서는 마스크(191)의 투과영역(TA)이, 상기 스위칭 영역(TrA)의 상기 게이트 전극(115)과 중첩하며, 상기 소스 및 드레인 전극(미도시) 사이로 노출되는 영역(이를 채널영역(ch)이라 함) 및, 상기 게이트 배선(113)과 중첩하는 원형돌기 영역(PrA) 중, 금속물질로 이루어지는 제 2 원형돌기(미도시)와 중첩되는 영역을 제외한 제 1 원형돌기(미도시)가 형성되어야 할 부분에 대해서는 마스크(191)의 반투과영역(HTA)이, 그 외의 영역에 대해서는 마스크(191)의 차단영역(BA)이 대응되도록 상기 마스크(191)를 위치시킨 후, 노광을 실시한다. 이때, 상기 포토레지스트가 포지티브 타입(positive tape)인 경우, 투과영역과 차단영역의 상기 어레이 기판에 대응되는 위치를 바꾸어 대응되도록 한 후, 노광을 실시하면 상기 네가티브 타입(negative type)의 포토레지스트를 이용한 것과 동일한 결과를 얻을 수 있다.
다음, 전술한 바와 같이 어레이 기판(110) 상에 마스크(191)를 위치시키고, 노광을 실시한 후, 상기 포토레지스트층(181)을 현상하면, 도 7d에 도시한 바와 같이, 상기 마스크(도 7c의 191)의 투과영역(도 7c의 TA)에 대응된 영역에는 두꺼운 제 1 두께(t1)를 갖는 제 1 포토레지스트 패턴(181a)이 남게되고, 상기 마스크(도 7b의 191)의 반투과영역(도 7b의 HTA)에 대응된 부분은 상기 제 1 두께(t1)보다 얇은 제 2 두께(t2)를 갖는 제 2 포토레지스트 패턴(181b)이 남게되고, 상기 마스크(도 7c의 191)의 차단영역(도 7c의 BA)에 대응된 포토레지스트층(도 7c의 181)은 현 상 시 모두 제거되어 금속층(도 7c의 122)을 노출시키게 된다.
다음, 상기 제 1 및 제 2 포토레지스트 패턴(181a, 181b) 외부로 노출된 금속층(도 7c의 122)과 그 하부의 불순물 비정질 실리콘층(도 7c의 119) 및 순수 비정질 실리콘층(도 7c의 118)을 순차적으로 식각함으로써 상기 게이트 절연막(117) 위로 상기 게이트 배선(113)과 교차하여 각 화소영역(P)을 정의하며, 동일한 모양으로 패터닝되어 순수 비정질 실리콘 패턴(125a)과 불순물 비정질 실리콘 패턴(125b)과 금속 패턴(125c)의 3중층 구조를 갖는 데이터 배선(125)을 형성하고, 동시에 스위칭 영역(TrA)에 있어서는 상기 데이터 배선(125)과 연결된 상태의 3중층 구조의 소스 드레인 패턴(127)을 형성하고, 원형돌기 영역(PrA)에 있어서는 제 2 포토레지스트 패턴(181b) 하부로 제 1 직경(d1)을 갖는 3중층 구조의 원형패턴(123)을 형성한다.
다음, 도 7e에 도시한 바와 같이, 상기 데이터 배선(125)과 소스 드레인 패턴(127) 및 원형패턴(123)을 형성한 기판(110)에 이방성 특성의 드라이 에칭 공정을 진행함으로써 상기 제 2 두께의 포토레지스트 패턴(도 7d의 181b)을 제거하여 그 하부의 금속층을 노출시킨다. 이때, 드라이 에칭에 의해 상기 제 1 두께의 포토레지스트 패턴(181a) 또한 그 두께가 얇아지지만 상기 드라이 에칭 진행 완료후에도 소정의 두께를 가지며 여전히 기판(110) 상에 남아있게 된다.
다음, 상기 드라이 에칭에 의해 제 2 포토레지스트 패턴(도 7d의 181b)이 제거됨으로써 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 순차적으로 식각하여 제거함으로써 스위칭 영역(TrA)에 있어서는 서로 이격된 소스 및 드레인 전극 (128, 130)을 형성하고, 상기 소스 및 드레인 전극(128, 130) 사이로 이격된 채널 영역(ch)에는 순수 비정질 실리콘층(120a)을 노출시키며, 원형돌기 영역(PrA)에는 상기 제 1 직경(d1)을 가지며, 그 일부가 노출되는 순수 비정질 실리콘으로 이루어진 제 1 원형돌기(123)를 형성하며, 그 상부로 제 2 직경(d2)을 가지며 불순불 비정질 실리콘과 금속물질로 이루어진 이중층 구조의 제 2 원형돌기(133)를 형성한다.
이때, 상기 제 2 직경(d2)을 갖는 이중층 구조의 제 2 원형돌기(133) 외측으로 노출된 제 1 직경(d1)을 갖는 제 1 원형돌기(123)는 상기 노출된 부분의 폭(d3)이 2㎛ 내지 3㎛인 것이 특징이다. 이는, 상기 원형돌기 영역(PrA)에서 노광 전, 마스크(도 7c의 191) 내의 반투과영역(도 7c의 HTA)의 폭을 적절히 조절함으로써 상기 제 2 원형돌기(133) 외부로 노출된 제 1 원형돌기(123)의 폭(d3)을 조절할 수 있는 것이다.(제 2 마스크 공정)
다음, 도 7f에 도시한 바와 같이, 상기 데이터 배선(125)과 소스 및 드레인 전극(128, 130)위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 보호층(140)을 형성하고, 이후, 상기 보호층(140)을 패터닝하여 하부의 드레인 전극(130)을 일부 노출시키는 드레인 콘택홀(143)을 형성한다.(제 3 마스크 공정)
다음, 도 7g에 도시한 바와 같이, 상기 드레인 전극(130)을 노출시키는 드레인 콘택홀(143)을 갖는 보호층(140) 위로 투명 도전성물질인 인듐-틴-옥사이드 (ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 패터닝하여 각 화소영역(P)마다 상기 드레인 콘택홀(143)을 통해 상기 드레인 전극(130)과 접촉하는 화소전극(147)을 형성(제 4 마스크 공정)함으로써 어레이 기판(110)을 완성한다.
전술한 바와 같이 제작된 컬러필터 기판과 어레이 기판을 셀공정을 진행함으로써 즉, 상기 두 기판을 접착제인 실란트를 이용하여 합착하고, 상기 합착된 두 기판 사이에 액정을 개재함으로써 도 5에 도시한 바와 같은 패턴드 스페이서 및 상기 패턴드 스페이서에 대응하여 그 직경을 달리하는 이중층 구조의 제 1 및 2 원형 돌기를 구비한 액정표시장치를 완성한다.
본 발명의 실시예에 따른 액정표시장치는 컬러필터 기판에 대응하여 하부기판인 어레이 기판에 유기절연물질 대비 단단한 재질로 이중층 구조의 원형돌기를 구비함으로써 중력불량 및 터치 불량을 개선시키는 효과가 있습니다.
또한, 상기 이중층 구조의 원형돌기를 구비한 어레이 기판을 4마스크 공정에 의해 제조하는 방법을 제공함으로써 제조 비용의 절감의 효과를 갖습니다.
또한, 4마스크 공정에 의해 어레이 기판을 제조하면서도 상부에 위치한 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭을 2㎛ 내지 3㎛정도가 되도록 함으로써 패턴드 스페이서의 접촉밀도를 낮추는 효과가 있습니다.

Claims (15)

  1. 제 1 기판과;
    상기 제 1 기판 상에 연장 형성된 다수의 게이트 배선과;
    상기 게이트 배선 위로 상기 제 1 기판 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 다수의 게이트 배선과 교차하여 화소를 정의하는 다수의 데이터 배선과;
    상기 게이트 배선과 데이트 배선의 교차지점에 구비되며 액티브층과 오믹콘택층으로 이루어진 반도체층을 포함하는 박막 트랜지스터와;
    상기 게이트 절연막 상부로 상기 게이트 배선에 대응하여 순차 적층되며, 상기 반도체층 및 데이터 배선을 형성한 물질과 동일한 물질로 서로 다른 제 1 및 제 2 직경을 갖는 이중층 구조로 이루어져 측단이 계단 형태를 이루며 형성된 제 1 및 제 2 원형 돌기와;
    상기 박막 트랜지스터와 제 1 및 제 2 원형돌기를 덮으며, 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과;
    상기 제 1 기판과 대향하는 제 2 기판과;
    개구부를 가지며, 상기 제 2 기판 하부에 상기 게이트 배선과 데이터 배선에 대응하여 영역에 대응하여 격자형태로 구성된 블랙매트릭스와;
    상기 개구부에 주기적인 적, 녹, 청색 패턴을 가지며 형성된 컬러필터층과;
    상기 컬러필터층 하부에 형성된 공통전극과;
    상기 공통전극 하부로 상기 제 1 기판 상의 제 1 및 제 2 원형돌기에 대응하여 구성된 패턴드 스페이서와;
    상기 제 1, 2 기판 사이에 개재된 액정층
    을 포함하며, 상기 제 2 원형돌기 외측으로 노출된 상기 제 1 원형돌기의 폭은 2㎛ 내지 3㎛인 것이 특징인 액정표시장치.
  2. 제 1 항에 있어서,
    제 1 직경을 갖는 상기 제 1 원형돌기는 상기 액티브층을 형성하는 동일한 물질인 순수 비정질 실리콘으로 이루어진 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 1 직경은 8㎛ 내지 12㎛인 액정표시장치.
  4. 제 1 항에 있어서,
    제 2 직경을 갖는 상기 제 2 원형돌기는 상기 오믹콘택층을 형성하는 동일한 물질인 불순물 비정질 실리콘과 상기 데이터 배선을 이루는 동일한 금속물질의 이중층 구조인 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제 2 직경은 4㎛ 내지 6㎛인 액정표시장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 컬러필터층과 공통전극 사이에는 오버코트층이 더욱 구비된 액정표시장치.
  8. 게이트 배선과 데이터 배선이 교차하여 화소영역을 정의하고, 상기 화소영역 내에 박막트랜지스터가 형성되는 스위칭 영역이 정의되며, 상기 게이트 배선 상에서 서로 이격한 다수의 원형돌기 영역이 정의된 제 1 기판 상에, 다수의 게이트 배선과, 각 스위칭 영역에 상기 각각의 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 상기 제 1 기판 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 순차 형성하고, 이를 패터닝하여, 상기 게이트 배선과 교차하는 3중층 구조의 다수의 데이터 배선과, 상기 데이터 배선에서 분기한 소스 전극과, 상기 소스 전극에서 소정간격 이격하는 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘으로 이루어진 액티브층을 형성하고, 상기 다수의 원형돌기 영역에 원 형태로 제 1 직경을 갖는 순수 비정질 실리콘의 제 1 원형돌기와, 상기 제 1 원형돌기 상부로 상기 제 1 직경보다 작은 제 2 직경을 갖는 불순물 비정질 실리콘과 금속물질의 이중층 구조의 제 2 원형돌기를 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극 및 제 1, 2 원형돌기 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 각 화소영역별로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계와;
    상기 제 1 기판에 대응하는 제 2 기판 하부에 다수의 개구부를 가지며 상기 게이트 및 데이터 배선에 대응하는 블랙매트릭스를 형성하는 단계와;
    상기 다수의 개구부에 순차 반복되는 적, 녹, 청색 패턴을 갖는 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 하부에 공통전극을 형성하는 단계와;
    상기 공통전극 하부에 상기 제 1 및 제 2 원형돌기에 대응하는 영역에 다수의 패턴드 스페이서를 형성하는 단계와;
    상기 제 1, 2 기판 사이에 액정을 개재한 후, 상기 패턴드 스페이서가 상기 제 2 원형돌기와 대응되도록 합착하는 단계
    를 포함하며, 상기 제 1 및 제 2 원형 돌기는 그 측단이 계단 형태를 이루며, 상기 제 2 원형돌기 외부로 노출된 상기 제 1 원형돌기의 폭은 2㎛ 내지 3㎛인 것이 특징인 액정표시장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 데이터 배선과 소스 및 드레인 전극과 제 1, 2 원형돌기를 형성하는 단계는
    상기 게이트 절연막 위로 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 연속하여 순차 증착하여 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 금속물질층을 형성하는 단계와;
    상기 금속물질층 위로 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층 위로 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기를 형성할 영역에는 각각 투과영역이, 상기 소스 및 드레인 전극 사이의 이격영역과 상기 제 2 원형돌기가 형성될 영역을 제외한 제 1 원형돌기를 형성할 영역에는 반투과영역이, 그 외의 영역에는 차단영역이 대응하도록 마스크를 위치시키고, 상기 마스크를 통한 노광을 실시하는 단계와;
    상기 노광된 포토레지스트층을 현상함으로써 상기 데이터 배선과 소스 및 드레인 전극과 제 2 원형돌기가 형성될 영역에 대응해서는 두꺼운 제 1 두께를 갖는 제 1 포토레지스트 패턴을 형성하고, 상기 마스크의 반투과영역에 대응한 소스 및 드레인 전극 사이의 이격영역과 제 2 원형돌기 영역 외부의 제 1 원형돌기 형성영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하고, 그 외의 영역에 있어서는 상기 금속물질층을 노출시키는 단계와;
    상기 노출된 금속물질층과 그 하부의 불순물 비정질 실리콘층 및 순수 비정질 실리콘층을 순차적으로 식각하여 게이트 절연막을 노출시킴으로써 3중층 구조의 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴과, 동일한 제 1 직경을 갖는 3중층 구조의 제 1 원형돌기를 형성하는 단계와;
    상기 데이터 배선과 소스 드레인 패턴과 동일한 직경을 갖는 원형돌기가 형성된 기판상에 드라이 에칭을 실시함으로써 상기 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 금속층과 그 하부의 불순물 비정질 실리콘층을 순차 식각함으로써 서로 이격하는 소스 및 드레인 전극과, 상기 이격한 소스 및 드레인 전극 사이에 순수 비정질 실리콘의 액티브층과, 원형돌기 형성 영역에 있어 상기 제 2 원형돌기 외부로 노출되도록 상기 제 1 직경보다 작은 제 2 직경을 갖는 이중층 구조의 제 2 원형돌기를 형성하는 단계와;
    상기 소스 및 드레인 전극과 제 1, 2 원형돌기가 형성된 기판상의 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 액정표시장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 제 1 직경은 8㎛ 내지 12㎛인 액정표시장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 2 직경은 4㎛ 내지 6㎛인 액정표시장치의 제조 방법.
  12. 삭제
  13. 제 8 항에 있어서,
    상기 컬러필터층과 공통전극 사이에 오버코트층을 형성하는 단계를 더욱 포함하는 액정표시장치의 제조 방법.
  14. 제 8 항에 있어서,
    상기 제 1 기판 또는 제 2 기판의 테두리를 따라 씰패턴을 형성하는 단계를 더욱 포함하는 액정표시장치의 제조 방법.
  15. 제 9 항에 있어서,
    상기 제 2 원형돌기 외부로 노출된 제 1 원형돌기의 폭은 상기 마스크의 반투과영역의 폭을 조절함으로써 결정되는 것이 특징인 액정표시장치의 제조 방법.
KR1020050051331A 2005-06-15 2005-06-15 액정표시장치 및 그 제조 방법 KR101302550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051331A KR101302550B1 (ko) 2005-06-15 2005-06-15 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051331A KR101302550B1 (ko) 2005-06-15 2005-06-15 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060131123A KR20060131123A (ko) 2006-12-20
KR101302550B1 true KR101302550B1 (ko) 2013-09-02

Family

ID=37811239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051331A KR101302550B1 (ko) 2005-06-15 2005-06-15 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101302550B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924139B1 (ko) * 2008-02-21 2009-10-28 삼성모바일디스플레이주식회사 마스크 패턴 및 이를 이용한 유기전계발광표시장치
KR101475313B1 (ko) * 2008-11-17 2014-12-23 엘지디스플레이 주식회사 어레이 기판의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026762A (ja) * 1996-07-11 1998-01-27 Hitachi Ltd 液晶表示装置
KR20010112815A (ko) * 2000-06-15 2001-12-22 구본준, 론 위라하디락사 액정표시소자의 제조방법
KR20020006748A (ko) * 2000-07-13 2002-01-26 구본준, 론 위라하디락사 액정표장치용 어레이기판과 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026762A (ja) * 1996-07-11 1998-01-27 Hitachi Ltd 液晶表示装置
KR20010112815A (ko) * 2000-06-15 2001-12-22 구본준, 론 위라하디락사 액정표시소자의 제조방법
KR20020006748A (ko) * 2000-07-13 2002-01-26 구본준, 론 위라하디락사 액정표장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
KR20060131123A (ko) 2006-12-20

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101190045B1 (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR20120033688A (ko) 액정표시장치 및 이의 제조 방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR20070036867A (ko) 액정표시장치 및 그 제조 방법
KR101368234B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070030375A (ko) 액정표시패널 및 그 제조방법
KR101888378B1 (ko) 액정표시장치 및 이의 제조 방법
KR101250316B1 (ko) 액정표시장치 및 그 제조 방법
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101302550B1 (ko) 액정표시장치 및 그 제조 방법
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
KR101071135B1 (ko) 액정표시장치 및 그 제조 방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101297357B1 (ko) 수직정렬모드 액정표시장치
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20060038148A (ko) 액정표시장치 및 그 제조방법
KR20060132167A (ko) 씨오티 구조 액정표시장치용 어레이 기판 및 그 제조 방법
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법
KR101557805B1 (ko) 액정표시장치
KR100493866B1 (ko) 액정표시장치용 스페이서 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120213

Effective date: 20130730

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5