KR101300971B1 - Fabrication method of thin film transistor, etching solution composition used the method - Google Patents
Fabrication method of thin film transistor, etching solution composition used the method Download PDFInfo
- Publication number
- KR101300971B1 KR101300971B1 KR1020080007470A KR20080007470A KR101300971B1 KR 101300971 B1 KR101300971 B1 KR 101300971B1 KR 1020080007470 A KR1020080007470 A KR 1020080007470A KR 20080007470 A KR20080007470 A KR 20080007470A KR 101300971 B1 KR101300971 B1 KR 101300971B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- thin film
- film transistor
- acid
- copper alloy
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 53
- 239000000203 mixture Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 34
- 239000010408 film Substances 0.000 claims abstract description 61
- 239000010949 copper Substances 0.000 claims abstract description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 35
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 22
- 239000007800 oxidant agent Substances 0.000 claims abstract description 20
- 150000007522 mineralic acids Chemical class 0.000 claims abstract description 18
- 229910019142 PO4 Inorganic materials 0.000 claims abstract description 17
- 229910017053 inorganic salt Inorganic materials 0.000 claims abstract description 17
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims abstract description 17
- 239000010452 phosphate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000008367 deionised water Substances 0.000 claims abstract description 11
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007788 liquid Substances 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 10
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- 229910000402 monopotassium phosphate Inorganic materials 0.000 claims description 6
- 235000019796 monopotassium phosphate Nutrition 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- PJNZPQUBCPKICU-UHFFFAOYSA-N phosphoric acid;potassium Chemical compound [K].OP(O)(O)=O PJNZPQUBCPKICU-UHFFFAOYSA-N 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910000403 monosodium phosphate Inorganic materials 0.000 claims description 5
- 235000019799 monosodium phosphate Nutrition 0.000 claims description 5
- AJPJDKMHJJGVTQ-UHFFFAOYSA-M sodium dihydrogen phosphate Chemical group [Na+].OP(O)([O-])=O AJPJDKMHJJGVTQ-UHFFFAOYSA-M 0.000 claims description 5
- 229910020366 ClO 4 Inorganic materials 0.000 claims description 4
- 229910021591 Copper(I) chloride Inorganic materials 0.000 claims description 4
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims description 4
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 claims description 4
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052783 alkali metal Inorganic materials 0.000 claims description 3
- 150000001340 alkali metals Chemical class 0.000 claims description 3
- 150000001342 alkaline earth metals Chemical class 0.000 claims description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 150000003839 salts Chemical class 0.000 claims description 2
- YVZLYNHKJASIHA-UHFFFAOYSA-L [Na+].[K+].OP(O)([O-])=O.OP(O)([O-])=O Chemical compound [Na+].[K+].OP(O)([O-])=O.OP(O)([O-])=O YVZLYNHKJASIHA-UHFFFAOYSA-L 0.000 claims 1
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 6
- 239000011737 fluorine Substances 0.000 abstract description 5
- 229910052731 fluorine Inorganic materials 0.000 abstract description 5
- -1 fluorine ions Chemical class 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 abstract description 4
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 16
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 150000003013 phosphoric acid derivatives Chemical class 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/10—Etching compositions
- C23F1/14—Aqueous compositions
- C23F1/16—Acidic compositions
- C23F1/18—Acidic compositions for etching copper or alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체층, 게이트 절연막, 구리 또는 구리합금막을 포함하는 게이트 전극, 층간절연막, 및 구리 또는 구리합금막을 포함하는 소오스/드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 게이트 전극 및 소오스/드레인 전극을 조성물 총 중량에 대하여, 무기염 산화제 1 내지 20 중량%; 무기산 1 내지 10 중량%; 인산염 0.1 내지 5 중량; 및 탈이온수 잔량을 포함하는 구리 또는 구리합금막의 식각액 조성물을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법에 관한 것이다.The present invention provides a thin film transistor comprising a semiconductor electrode, a gate insulating film, a gate electrode including a copper or copper alloy film, an interlayer insulating film, and a source / drain electrode including a copper or copper alloy film. Inorganic salt oxidizing agent 1 to 20% by weight; 1 to 10 weight percent of inorganic acid; 0.1 to 5 weight percent of phosphate; And it relates to a method of manufacturing a thin film transistor, characterized in that formed using the etching liquid composition of copper or copper alloy film containing the residual amount of deionized water.
상기 조성물을 사용하는 경우, 종래에 과산화수소수를 주산화제로 사용하는 조성물과 달리 불안정성 문제가 없다. 플로오린 이온을 사용하지 않음으로써 유리 기판 및 각종 실리콘 층에 대한 식각 문제점이 없다. 식각 잔사가 발생하지 아니하여 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제가 발생하지 않는다. In the case of using the composition, there is no problem of instability unlike the composition in which hydrogen peroxide water is used as the main oxidizing agent. By not using fluorine ions, there are no etching problems for glass substrates and various silicon layers. Since no etching residue occurs, problems such as electrical shorts, poor wiring, and reduction in luminance do not occur.
무기염 산화제, 구리 또는 구리 합금막, 식각액 Inorganic salt oxidizer, copper or copper alloy film, etchant
Description
본 발명은 박막트랜지스터의 제조방법 및 상기 방법에 이용되는 식각액 조성물에 관한 것으로, 특히 구리 또는 구리합금막을 포함하는 게이트 전극, 소오스/드레인 전극을 포함하는 박막트랜지스터의 제조방법 및 상기 방법에 이용되는 식각액 조성물에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor and an etchant composition used in the method, in particular, a gate electrode comprising a copper or copper alloy film, a method of manufacturing a thin film transistor comprising a source / drain electrode and an etchant used in the method It relates to a composition.
반도체 및 평판표시장치의 제조공정에서 판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정, 및 식각공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식식각 또는 식각액을 이용하는 습 식식각이 사용된다. In the process of manufacturing semiconductor and flat panel display devices, the process of forming metal wiring on a plate is typically performed by forming a metal film by sputtering or the like, photoresist forming process in a selective region by photoresist coating, exposure and development, and etching process. It consists of the steps by, and includes a washing process before and after the individual unit process. The etching process refers to a process of leaving a metal film in a selective region using a photoresist as a mask, and typically, dry etching using plasma or wet etching using an etching solution is used.
이러한 반도체 및 평판표시장치에서, 최근 금속배선의 저항이 주요한 관심사로 떠오르고 있다. 저항은 RC 신호지연을 유발하는 주요한 인자이므로, 특히 TFT LCD(thin film transistor liquid crystal display)의 경우 패널크기 증가와 고해상도 실현에 관건이 되고 있기 때문이다. 따라서, TFT LCD의 대형화에 필수적으로 요구되는 RC 신호지연의 감소를 실현하기 위해서는, 저저항의 물질개발이 필수적이며 종래에 주로 사용되었던 크롬(Cr 비저항:12.7 ×10-8Ωm), 몰리브데늄(Mo 비저항:5×10-8Ωm), 알루미늄(Al 비저항:2.65 ×10-8Ωm) 및 이들의 합금은 대형 TFT LCD에 사용되는 게이트 및 데이터 배선 등으로 이용하기 어려운 실정이다.In such semiconductor and flat panel display devices, resistance of metal wiring has recently emerged as a major concern. Since resistance is a major factor in causing RC signal delay, especially for TFT LCD (thin film transistor liquid crystal display), it is important to increase panel size and high resolution. Therefore, in order to realize the reduction of RC signal delay, which is essential for the large-sized TFT LCD, low-resistance material development is essential, and chromium (Cr resistivity: 12.7 × 10-8 Ωm) and molybdenum ( Mo resistivity: 5 x 10 < -8 > m, aluminum (Al resistivity: 2.65 x 10 < -8 > m) and alloys thereof are difficult to use for gate and data wiring used in large-sized TFT LCDs.
이와 같은 배경하에서, 새로운 저저항 금속막 중 하나인 구리막에 대한 관심이 높다. 구리막은 알루미늄막이나 크롬막 보다 저항이 현저하게 낮고 환경적으로도 큰 문제가 없는 장점이 있는 것으로 알려지고 있기 때문이다. 그러나, 구리막은 포토레지스트를 도포하고 패터닝하는 공정에서 어려운 점들이 많이 발견되었고, 실리콘 절연막과의 접착력이 나빠지는 문제점이 발견되었다. Under these circumstances, interest in copper films, one of the new low resistance metal films, is high. Copper films are known to have a lower resistance than aluminum and chrome films and have no environmental problems. However, many difficulties have been found in the process of coating and patterning a photoresist of copper, and a problem of deterioration in adhesion with a silicon insulating film has been found.
한편, 저저항 구리 단일막의 단점을 보완하는 다중 금속막에 대한 연구가 진행되고 있으며, 그 중에서 특히 각광받은 물질이 구리 티타늄막이었다. 이 구리 티타늄 이중막에 대해서는 종래에 알려진 식각액이 존재하고 새롭게 많은 식각액이 발표되고 있으나, 티타늄 막의 특수한 화학적 성질로 인하여 플루오르 이온이 존재하지 않으면 식각이 되지 않는 단점을 가지고 있다. 식각액 내에 플루오르 이온이 포함되어 있으면, 유리 기판 및 각종 실리콘 층 반도체 층과 실리콘 질화막 또는 실리콘 산화막으로 이루어진 패시베이션 층)도 함께 식각되어 공정상에서 불량이 날 수 있는 요소가 많이 존재한다. 이에 티타늄 보다 상대적으로 약한 몰리브데늄 막에 대한 연구가 확산되고 있다. 구리 몰리브데늄막은 구리 및 몰리브데늄막 두께를 잘 조절하면 구리 티타늄막과 비슷하거나 더 좋은 성질을 가지는 막을 만들 수 있으며 식각 시 사용되는 식각액도 플루오르 이온이 포함될 필요가 없기 때문에 이 부분의 공정이 용이하게 진행될 수 있다.On the other hand, the research on the multi-metal film to compensate for the shortcomings of the low-resistance copper single layer is in progress, and among them, the material in the limelight was a copper titanium film. The copper titanium double layer has a known etching solution and a lot of new etching solution has been published, but due to the special chemical properties of the titanium film has a disadvantage that the etching is not possible without the presence of fluorine ions. If fluorine ions are included in the etchant, a glass substrate and a passivation layer made of various silicon layer semiconductor layers and silicon nitride films or silicon oxide films) are also etched together, and there are many elements that may be defective in the process. Thus, research on molybdenum films, which are relatively weaker than titanium, has been spreading. Copper molybdenum films can be made to have similar or better properties than copper titanium films if the thickness of copper and molybdenum films is well controlled, and the etching solution used for etching does not need to contain fluorine ions. It can be done easily.
종래에 알려진 구리관련 식각액에 대한 기술인 대한민국 공개 특허 제2004-0051502호는 과산화수소수, 무기산, 인산염 (phosphate), 질소(N)를 포함하는 첨가제 두 종류, 플루오르 화합물 및 탈이온수를 포함하는 식각액을 개시하고 있으며, 이 식각액 조성물은 구리와 몰리브데늄막을 동시에 식각하면서도 식각 속도 제어가 쉽고, 테이퍼 프로파일이 양호하며, 패턴의 직선성이 좋고, 시디 로스(CD Loss)가 적으며, 많은 수의 기판을 식각하여도 식각 특성이 변하지 않고, 특히 구리막 식각에 초점을 맞추어 pH를 2 내지 4 정도로 유지하면서 몰리브데늄 막의 잔사가 남지 않는 특성을 가지고 있기 때문에 산업현장에서 유용하게 사용되고 있다.Korean Patent Laid-Open Publication No. 2004-0051502, which is a technique for a known copper-related etching solution, discloses an etching solution containing two kinds of additives including hydrogen peroxide water, inorganic acid, phosphate, and nitrogen (N), a fluorine compound, and deionized water. The etching liquid composition can simultaneously etch copper and molybdenum films, while easily controlling the etching rate, having a good taper profile, good pattern linearity, low CD loss, and a large number of substrates. Even after etching, the etching characteristics do not change, and in particular, the pH of the molybdenum membrane is not left while maintaining a pH of about 2 to 4 by focusing on the etching of the copper film.
그러나, 상기의 식각액 조성물은 주산화제로서 과산화수소수를 사용하고 있기 때문에 과산화수소수의 불안정성이라는 단점을 보유하고 있다. However, since the etchant composition uses hydrogen peroxide as a main oxidant, it has a disadvantage of instability of hydrogen peroxide.
본 발명자들이 상술한 바와 같은 문제점을 해결하기 위하여 예의 연구한 결과, 과산화수소수를 무기염 산화제로 대체하는 경우에 과산화수소수로 인한 불안정성이 제거될 뿐만 아니라 플로오린 이온을 사용하지 않음으로써 유리 기판 및 각종 실리콘 층에 대한 식각 문제점이 없으며, 식각 잔사가 발생하지 아니하여 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제점이 발생하지 않으며, 본 발명의 식각액만으로도 게이트 전극 및 게이트 배선, 데이터 전극 및 데이터 배선을 일괄 식각하는 것이 가능하여, 공정이 매우 단순화되고 공정 수율의 극대화가 가능함을 알게 되었다. As a result of earnest research by the present inventors to solve the problems described above, the instability caused by the hydrogen peroxide solution when the hydrogen peroxide water is replaced with the inorganic salt oxidizing agent is eliminated, and the glass substrate and various types are not used. There is no etching problem for the silicon layer, and no etching residues occur, so there are no problems such as electrical shorts, wiring defects, and reduction in luminance, and the etching solution of the present invention alone may provide gate electrodes, gate wirings, data electrodes, and data. It was found that it is possible to etch wires collectively, which greatly simplifies the process and maximizes process yield.
따라서, 본 발명은 상술한 종래의 기술의 문제점을 해결하여 더 효율적인 박막트랜지스터의 제조방법 및 상기 방법에 이용되는 식각액 조성물을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method of manufacturing a more efficient thin film transistor and an etchant composition used in the method by solving the problems of the prior art described above.
상기의 목적을 달성하기 위하여, 본 발명은, 반도체층, 게이트 절연막, 구리 또는 구리합금막을 포함하는 게이트 전극, 층간절연막, 및 구리 또는 구리합금막을 포함하는 소오스/드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 게이트 전극 및 소오스/드레인 전극을 조성물 총 중량에 대하여, 무기염 산화제 1 내 지 20 중량%; 무기산 1 내지 10 중량%; 인산염 0.1 내지 5 중량; 및 탈이온수 잔량을 포함하는 구리 또는 구리합금막의 식각액 조성물을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.In order to achieve the above object, the present invention provides a thin film transistor comprising a semiconductor layer, a gate insulating film, a gate electrode including a copper or copper alloy film, an interlayer insulating film, and a source / drain electrode including a copper or copper alloy film. Inorganic salt oxidizing agent for the total weight of the composition, the gate electrode and the source / drain electrode 1 to 20 weight percent; 1 to 10 weight percent of inorganic acid; 0.1 to 5 weight percent of phosphate; And it provides a method for producing a thin film transistor, characterized in that formed using the etching liquid composition of copper or copper alloy film containing the residual amount of deionized water.
본 발명은 상기 박막트랜지스터의 제조방법을 포함하는 것을 특징으로 하는 평판표시장치의 제조방법을 제공한다.The present invention provides a method of manufacturing a flat panel display device comprising the method of manufacturing the thin film transistor.
본 발명은 조성물 총 중량에 대하여, 무기염 산화제 1 내지 20 중량%; 무기산 1 내지 10 중량%; 인산염 0.1 내지 5 중량; 및 탈이온수 잔량을 포함하는 것을 특징으로 하는 구리 또는 구리합금막의 식각액 조성물을 제공한다.The present invention is an inorganic salt oxidizing agent, based on the total weight of the composition, 1 to 20% by weight; 1 to 10 weight percent of inorganic acid; 0.1 to 5 weight percent of phosphate; And it provides an etching liquid composition of the copper or copper alloy film comprising a residual amount of deionized water.
본 발명의 박막트랜지스터의 제조방법으로 제조된 박막트랜지스터는 유리 기판 및 각종 실리콘 층에 대한 식각이 되지 않고, 식각 잔사가 발생하지 않아 아니하여 전기적인 쇼트나 배선의 불량이 발생하지 않는 이점이 있다. The thin film transistor manufactured by the method of manufacturing the thin film transistor of the present invention has an advantage that the etching of the glass substrate and the various silicon layers does not occur, and the etching residue does not occur, so that electrical shorts or wiring defects do not occur.
또한, 본 발명에 따른 구리 또는 구리합금막의 식각액 조성물을 사용하는 경우, 종래에 과산화수소수를 주산화제로 사용하는 조성물과 달리 불안정성 문제가 없다. 또한, 플로오린 이온을 사용하지 않음으로써 유리 기판 및 각종 실리콘 층에 대한 식각 문제점이 없으며, 식각 잔사가 발생하지 아니하여 전기적인 쇼트나 배선의 불량, 휘도 감소 등의 문제가 발생하지 않아 박막트랜지스터 및 이를 포함하는 평판표시장치의 제조공정에 사용할 수 있다, In addition, in the case of using the etching liquid composition of the copper or copper alloy film according to the present invention, there is no problem of instability unlike the composition using hydrogen peroxide as a main oxidizing agent in the prior art. In addition, since there is no etching problem for the glass substrate and various silicon layers by not using fluorine ions, there is no etching residue, and thus there are no problems such as electrical shorts, wiring defects, and luminance reduction. It can be used in the manufacturing process of the flat panel display device including the same,
이하에서는 본 발명에 대해 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail.
Ⅰ. Ⅰ. 박막트랜지스터의Of thin film transistor 제조방법 Manufacturing method
도 1 내지 도 4는 본 발명의 일실시예를 따른 박막트랜지스터의 제조방법을 설명한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention.
도 1을 참조하면, 유리, 스테인레스 스틸 또는 플라스틱 등으로 구성된 기판(100) 상에 버퍼층(105)을 형성한다.Referring to FIG. 1, a
상기 버퍼층(105)은 실리콘 질화막, 실리콘 산화막, 또는 이들의 다중막으로 형성할 수 있다. 상기 버퍼층(105)은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하는 역할을 한다. 또한 상기 버퍼층(105)은 결정화 시 열의 전달 속도를 조절함으로써 후공정에서 형성될 반도체층(110)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.The
이어서, 상기 버퍼층(105) 상에 비정질 실리콘층을 형성하고 패터닝하거나, 비정질 실리콘층을 결정화하여 결정질 실리콘층을 형성하고 패터닝하여 반도체층(110)을 형성한다. Subsequently, an amorphous silicon layer is formed and patterned on the
상기 비정질 실리콘은 화학 기상 증착법(Chemical Vapor Deposition) 또는 물리 기상 증착법(Physical Vapor Deposition)을 이용하여 형성될 수 있다. 또한, 상기 비정질 실리콘을 형성할 때, 또는 형성한 후에 탈수소 처리하여 수소의 농도 를 낮추는 공정을 진행할 수 있다.The amorphous silicon may be formed using Chemical Vapor Deposition or Physical Vapor Deposition. In addition, when the amorphous silicon is formed or after the formation of the dehydrogenation process may be carried out to lower the concentration of hydrogen.
상기 결정질 실리콘층은, 비정질 실리콘층을 상기 버퍼층(105) 상에 형성한 후, 상기 비정질 실리콘층을 결정화하여 형성한다. 상기 결정질 실리콘층은 다결정 또는 단결정 실리콘층이다. 결정화 방법으로는 RTA(Rapid Thermal Annealing) 공정, SPC법(Solid Phase Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization), SGS법(Super Grain Silicon), ELA법(Excimer Laser Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.The crystalline silicon layer is formed by forming an amorphous silicon layer on the
이어서, 상기 반도체층(110)을 포함하는 기판 전면에 걸쳐 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층인 게이트 절연막(115)을 형성한다. 상기 게이트 절연막(115) 상에 구리 또는 구리합금막으로 게이트 전극물질(120a)을 형성한다. 상기 게이트 전극물질(120a) 상의 게이트 전극 예정영역과, 게이트 배선 예정영역(미도시) 또는 스캔배선 예정영역(미도시)에 포토레지스트 패턴(200)을 형성한다.Subsequently, a gate
도 2를 참조하면, 상기 게이트 전극물질(120a)을 식각액 조성물로 식각하여 게이트 전극(120), 게이트배선(미도시) 또는 스캔배선(미도시)을 형성한다.Referring to FIG. 2, the
여기서, 상기 식각액 조성물은 조성물 총 중량에 대하여, 무기염 산화제 1 내지 20 중량%; 무기산 1 내지 10 중량%; 인산염 0.1 내지 5 중량; 및 탈이온수 잔량을 포함한다.Here, the etchant composition is 1 to 20% by weight of the inorganic salt oxidant based on the total weight of the composition; 1 to 10 weight percent of inorganic acid; 0.1 to 5 weight percent of phosphate; And the amount of deionized water remaining.
상기 무기염 산화제는 FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, FePO4, Fe(NH4)3(C2O4)3, CuCl2, Cu(NO3)2, CuSO4, Al(NO3)3, 및 Al2(SO4)3으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 이용하는 것이 바람직하다.The inorganic salt oxidizing agent FeCl 3 , Fe (NO 3 ) 3 , Fe 2 (SO 4 ) 3 , NH 4 Fe (SO 4 ) 2 , Fe (ClO 4 ) 3 , FePO 4 , Fe (NH 4 ) 3 (C It is preferable to use one or two or more selected from the group consisting of 2 O 4 ) 3 , CuCl 2 , Cu (NO 3 ) 2, CuSO 4 , Al (NO 3 ) 3 , and Al 2 (SO 4 ) 3 . Do.
상기 무기산은 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 및 과염소산(HClO4)으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 이용하는 것이 바람직하다.The inorganic acid using one or two or more selected from the group consisting of hydrochloric acid (HCl), nitric acid (HNO 3 ), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), and perchloric acid (HClO 4 ). It is preferable.
상기 인산염은 인산에서 수소가 알칼리 금속 혹은 알칼리 토금속으로 한 개 내지 세 개가 치환된 염으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 이용하는 것 바람직하다. 상기 인산염의 예로는 인산이수소나트륨(sodium dihydrogenphosphate), 및 인산이수소칼륨(potassium dihydrogen phosphate) 등을 들 수 있다.The phosphate is preferably used one or two or more selected from the group consisting of salts in which one to three hydrogen is substituted with an alkali metal or alkaline earth metal in phosphoric acid. Examples of the phosphate salt include sodium dihydrogenphosphate, potassium dihydrogen phosphate, and the like.
도 3을 참조하면, 상기 게이트 전극(120)을 포함하는 기판 전면에 걸쳐 실리콘 질화막, 실리콘 산화막 또는 이들의 다중층인 층간절연막(125)을 형성한다. 상기 층간절연막(125)을 식각하여 상기 반도체층(110)을 노출시키는 콘택홀(125a)을 형성한다. 상기 콘택홀(125a)을 통하여 상기 반도체층(110)과 연결되도록 구리 또는 구리합금막으로 소오스/드레인 전극물질(130a)을 형성한다. 상기 소오스/드레인 전극물질(130a) 상의 소오스/드레인 전극 예정영역에 포토레지스트 패턴(200)을 형성한다.Referring to FIG. 3, an interlayer
도 4를 참조하면, 상기 소오스/드레인 전극물질(130a)을 상기 식각액 조성물로 식각하여 소오스/드레인 전극(130)을 형성하고, 이로써 박막트랜지스터를 완 성한다.Referring to FIG. 4, the source /
본 명세서에서는 탑게이트 박막트랜지스터의 제조방법을 설명하였지만, 이에 한정되지 않고, 바텀 게이트 박막트랜지스터의 제조방법도 해당된다. 또한, 본 발명의 박막트랜지스터의 제조방법은 액정표시장치, 유기전계발광표시장치 등의 평판표시장치의 제조방법에 사용될 수 있다.In the present specification, a method of manufacturing the top gate thin film transistor has been described, but the present invention is not limited thereto, and a method of manufacturing the bottom gate thin film transistor is also applicable. In addition, the manufacturing method of the thin film transistor of the present invention can be used in the manufacturing method of a flat panel display device such as a liquid crystal display device, an organic light emitting display device.
Ⅱ. Ⅱ. 식각액Etchant 조성물 Composition
본 발명의 식각액 조성물은 무기염 산화제, 무기산, 인산염(phosphate) 및 탈이온수를 포함한다. 상기의 조성물은 무기염 산화제 1 내지 20 중량%, 무기산 1 내지 10 중량%, 인산염 0.1 내지 5 중량 및 탈이온수 잔량을 포함하는 것이 바람직하다. The etchant composition of the present invention comprises an inorganic salt oxidizing agent, an inorganic acid, phosphate and deionized water. The composition preferably comprises 1 to 20% by weight of an inorganic salt oxidizing agent, 1 to 10% by weight of an inorganic acid, 0.1 to 5% by weight of phosphate and a balance of deionized water.
상기 무기염 산화제와 무기산은 구리 또는 구리 합금막을 식각하는 주성분이 되는 것으로서, 상기 무기염 산화제의 종류는 특별히 한정되지 않고 다양한 종류가 가능하며, 바람직하게는 FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, FePO4, Fe(NH4)3(C2O4)3, CuCl2, Cu(NO3)2, CuSO4, Al(NO3)3, 및 Al2(SO4)3로 이루어진 군에서 선택되는 1종 또는 2종 이상이다. The inorganic salt oxidizing agent and the inorganic acid are used as main components for etching copper or copper alloy film, and the type of the inorganic salt oxidizing agent is not particularly limited and may be various kinds, and preferably FeCl 3 , Fe (NO 3 ) 3 , Fe 2 (SO 4 ) 3 , NH 4 Fe (SO 4 ) 2 , Fe (ClO 4 ) 3 , FePO 4 , Fe (NH 4 ) 3 (C 2 O 4 ) 3 , CuCl 2 , Cu (NO 3 ) 2 , CuSO 4 , Al (NO 3 ) 3 , and Al 2 (SO 4 ) 3 are selected from the group consisting of one or two or more.
상기 무기염 산화제는 조성물 총 중량에 대하여, 1 내지 20 중량%로 포함되는 것이 바람직하다. 상술한 범위로 포함되면, 적당한 식각속도를 가져 공정마진을 향상시키며, 공정제어가 용이한 이점이 있다The inorganic salt oxidant is preferably included in 1 to 20% by weight based on the total weight of the composition. When included in the above-described range, the process margin is improved by having an appropriate etching rate, and process control is easy.
상기 무기산은 반도체 공정용의 순도를 가져 금속 불순물이 ppb 수준 이하인 것이 바람직하다. 상기 무기산의 종류는 특별히 한정되지 않고 다양한 종류가 가능하며, 바람직하게는 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 및 과염소산(HClO4)으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 사용할 수 있다. 상기 무기산은 황산 또는 질산을 이용하는 것이 더 바람직하다.The inorganic acid has a purity for the semiconductor process, it is preferable that the metal impurities are below the ppb level. The type of the inorganic acid is not particularly limited and various types are possible, and preferably hydrochloric acid (HCl), nitric acid (HNO 3 ), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), and perchloric acid (HClO 4). ) Can be used one or two or more selected from the group consisting of. More preferably, the inorganic acid uses sulfuric acid or nitric acid.
상기 무기산은 조성물 총 중량에 대하여, 1 내지 10 중량%로 포함되는 것이 바람직하다. 상술한 범위로 포함되면, 구리 또는 구리합금막의 식각에 용이하고, 적절한 식각속도를 구현할 수 있어 공정 적용에 유리한 이점이 있다.The inorganic acid is preferably included in 1 to 10% by weight based on the total weight of the composition. When included in the above range, it is easy to etch the copper or copper alloy film, it is possible to implement an appropriate etching rate there is an advantage in the process application.
상기 인산염은 테이퍼 프로파일을 양호하게 만들어주는 성분이다. 상기 인산염은 특별히 한정되지 않고 다양한 종류가 사용될 수 있으며, 바람직하게는 인산에서 수소가 알칼리 금속 혹은 알칼리 토금속으로 한개 내지 세개 치환된 염으로 이루어진 군에서 선택되는 1종 또는 2종 이상이 사용될 수 있다. 상기 인산염의 예로는 인산이수소나트륨(sodium dihydrogen phosphate), 인산이수소칼륨(potassium dihydrogen phosphate) 등을 들 수 있다.The phosphate is a component that makes the taper profile good. The phosphate is not particularly limited and may be used in various kinds. Preferably, one or two or more selected from the group consisting of one to three hydrogens substituted with an alkali metal or an alkaline earth metal in phosphoric acid may be used. Examples of the phosphate include sodium dihydrogen phosphate, potassium dihydrogen phosphate, and the like.
상기 인산염은 조성물 총 중량에 대하여, 0.1 내지 5 중량%로 포함 되는 것이 바람직하다. 상술한 범위로 포함되면, 식각 패턴의 직선성 및 식각 프로파일이 우수한 이점이 있다.The phosphate salt is preferably contained in 0.1 to 5% by weight based on the total weight of the composition. When included in the above-described range, there is an advantage in that the linearity and etching profile of the etching pattern are excellent.
상기에서 무기염 산화제, 무기산, 인산염은 통상적으로 공지된 방법에 의해서 제조 가능하고, 반도체 공정용의 순도를 가지는 것이 바람직하며, 탈이온수는 반도체 공정용을 사용하고 바람직하게는 18MΩ/cm 이상의 물을 사용한다. 또한, 식각액에는 통상적으로 들어가는 다른 첨가제를 사용할 수 있다.In the above, the inorganic salt oxidizing agent, the inorganic acid, and the phosphate salt may be prepared by a commonly known method, and preferably have a purity for semiconductor processing, and deionized water may be used for semiconductor processing. use. In addition, it is possible to use other additives commonly used in the etching solution.
이하에서는 실시예 및 비교예를 통하여 본 발명을 상세히 설명한다. 그러나, 본 발명의 실시예 및 비교예들은 본 발명을 상세히 설명하기 위한 것으로서, 본 발명의 범위를 한정하는 것은 아니다. Hereinafter, the present invention will be described in detail through Examples and Comparative Examples. However, the examples and comparative examples of the present invention are intended to describe the present invention in detail, and do not limit the scope of the present invention.
실시예Example 1 내지 1 to 실시예Example 5: 5: 식각액Etchant 조성물의 제조 Preparation of the composition
하기 표 1에 기재된 성분 및 조성비에 따라 본 발명의 식각액 조성물 10 kg을 제조하였다. 10 kg of the etchant composition of the present invention was prepared according to the components and composition ratios shown in Table 1 below.
(중량%)FeCl 3
(weight%)
(쭝량%)nitric acid
(Volume%)
(중량%)Potassium Dihydrogen Phosphate
(weight%)
(중량%)Deionized water
(weight%)
상기에서 제조된 실시예 1 내지 실시예 5의 조성물을 식각 실험한 결과, 실시예 1 내지 실시예 5의 경우 구리막 기판에 대하여 양호한 식각프로파일을 얻을 수 있었다. 그리고 상기 실시예 1 내지 실시예 5의 식각액 조성물은 과산화수소계 식각액에서 일어나는 메탈에 의한 과산화수소의 분해반응과는 달리 매우 안정한 상태를 보였다. As a result of etching experiment of the composition of Examples 1 to 5 prepared above, it was possible to obtain a good etching profile for the copper film substrate in Examples 1 to 5. And the etching solution composition of Examples 1 to 5 showed a very stable state unlike the decomposition reaction of hydrogen peroxide by the metal occurring in the hydrogen peroxide-based etching solution.
도 5는 실시예 3 식각액 조성물에 의한 구리막 식각 단면에 대한 SEM 이미지이고, 도 6은 실시예 3 식각액 조성물에 의한 구리막 식각 프로파일에 대한 SEM 이미지이고, 도 7은 실시예 3 식각액 조성물에 의한 구리막 식각에 대한 식각 후 잔사가 없음을 보여주는 SEM 이미지이다.FIG. 5 is an SEM image of a copper film etched cross section by the example 3 etchant composition, FIG. 6 is an SEM image of a copper film etch profile by the example 3 etchant composition, and FIG. 7 is a SEM image showing no residue after etching for copper film etching.
도 5 내지 7을 참조하면, 패턴의 직선성 및 식각 프로파일이 우수한 것을 알 수 있고, 식각 잔사가 발생하지 않음을 알 수 있다. 5 to 7, it can be seen that the linearity and etching profile of the pattern is excellent, and it can be seen that no etching residue occurs.
도 1 내지 도 4는 박막트랜지스터의 제조방법을 나타낸 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a thin film transistor.
도 5는 실시예 3 식각액 조성물에 의한 구리막 식각 단면에 대한 SEM 이미지이다.FIG. 5 is an SEM image of a copper film etched cross section by the etching liquid composition of Example 3. FIG.
도 6은 실시예 3 식각액 조성물에 의한 구리막 식각 프로파일에 대한 SEM 이미지이다.FIG. 6 is an SEM image of a copper film etch profile by the Example 3 etchant composition. FIG.
도 7은 실시예 3 식각액 조성물에 의한 구리막 식각에 대한 식각 후 잔사가 없음을 보여주는 SEM 이미지이다.FIG. 7 is an SEM image showing no residue after etching for copper film etching by the etching solution composition of Example 3. FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 기판 105: 버퍼층100: substrate 105: buffer layer
110: 반도체층 115: 게이트 절연막110: semiconductor layer 115: gate insulating film
120a: 게이트 전극물질 120: 게이트 전극120a: gate electrode material 120: gate electrode
125: 층간절연막 125a: 콘택홀125:
130a: 소오스/드레인 전극 물질 130: 소오스/드레인 전극 130a: source / drain electrode material 130: source / drain electrode
200: 포토레지스트 패턴200: photoresist pattern
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080007470A KR101300971B1 (en) | 2008-01-24 | 2008-01-24 | Fabrication method of thin film transistor, etching solution composition used the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080007470A KR101300971B1 (en) | 2008-01-24 | 2008-01-24 | Fabrication method of thin film transistor, etching solution composition used the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090081544A KR20090081544A (en) | 2009-07-29 |
| KR101300971B1 true KR101300971B1 (en) | 2013-08-27 |
Family
ID=41292806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080007470A KR101300971B1 (en) | 2008-01-24 | 2008-01-24 | Fabrication method of thin film transistor, etching solution composition used the method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101300971B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101362643B1 (en) * | 2008-01-25 | 2014-02-13 | 동우 화인켐 주식회사 | Fabrication method of thin film transistor, etching solution composition used the method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303141B1 (en) * | 1999-02-23 | 2001-09-26 | 구본준, 론 위라하디락사 | Method for fabricating thin film transistor |
| KR100357218B1 (en) * | 1999-03-16 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | Thin Film Trarsistor and LCD |
| KR20050000682A (en) * | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | An etchant to etching a double layer with Cu(or Cu-alloy) |
| KR20060070334A (en) * | 2004-12-20 | 2006-06-23 | 삼성전자주식회사 | Method for manufacturing thin film transistor array panel |
-
2008
- 2008-01-24 KR KR1020080007470A patent/KR101300971B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100303141B1 (en) * | 1999-02-23 | 2001-09-26 | 구본준, 론 위라하디락사 | Method for fabricating thin film transistor |
| KR100357218B1 (en) * | 1999-03-16 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | Thin Film Trarsistor and LCD |
| KR20050000682A (en) * | 2003-06-24 | 2005-01-06 | 엘지.필립스 엘시디 주식회사 | An etchant to etching a double layer with Cu(or Cu-alloy) |
| KR20060070334A (en) * | 2004-12-20 | 2006-06-23 | 삼성전자주식회사 | Method for manufacturing thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090081544A (en) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8354288B2 (en) | Etchant and method of manufacturing an array substrate using the same | |
| KR100505328B1 (en) | ETCHING SOLUTIONS AND METHOD TO REMOVE MOLYBDENUM RESIDUE FOR Cu MOLYBDENUM MULTILAYERS | |
| KR101960342B1 (en) | Echaing composition, method of preparing metal line and method of manufacturing array substrate using the same | |
| US8377325B2 (en) | Etchant for metal wiring and method for manufacturing metal wiring using the same | |
| US7737033B2 (en) | Etchant and method for fabricating electric device including thin film transistor using the same | |
| US20160053382A1 (en) | Etchant composition | |
| KR101299131B1 (en) | Etching composition for tft lcd | |
| KR101346976B1 (en) | Fabrication method of thin film transistor, etching solution composition used the method | |
| KR102269327B1 (en) | Etchant composition and manufacturing method of an array for liquid crystal display | |
| KR101346917B1 (en) | Fabrication method of thin film transistor, etching solution composition used the method | |
| KR102091847B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR101348046B1 (en) | Fabrication method of thin film transistor, etching solution composition used the method | |
| KR100459271B1 (en) | Etching Solutions for Cu Monolayer or Cu Molybdenum Multilayers and Method of Preparing the Same | |
| KR101300971B1 (en) | Fabrication method of thin film transistor, etching solution composition used the method | |
| KR20080024818A (en) | Composition of etching solutions for multilayers of cu and molybdenum | |
| KR101362643B1 (en) | Fabrication method of thin film transistor, etching solution composition used the method | |
| KR20080107502A (en) | Etchant composition for molybdenum-titanium alloy layer and indium oxide layer, etching method using the same, and method for fabricating panel display device using the same | |
| KR20190111420A (en) | Composition for Etching Copper-Containing Metal Layer | |
| KR102260189B1 (en) | Etching solution composition and manufacturing method of an array substrate for Liquid crystal display using the same | |
| KR101271349B1 (en) | Fabrication method of thin film transistor, etching solution composition used the method | |
| KR102353679B1 (en) | Etchant composition and method of manufacturing wiring substrate using the same | |
| KR102639573B1 (en) | A manufacturing method of an array substrate for liquid crystal display | |
| KR102092927B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102169571B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR20220051612A (en) | Etchant composition and manufacturing method of an array substrate for display device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160608 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 5 |