KR101295062B1 - 횡전계방식 액정표시장치의 제조방법 - Google Patents

횡전계방식 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR101295062B1
KR101295062B1 KR1020060061661A KR20060061661A KR101295062B1 KR 101295062 B1 KR101295062 B1 KR 101295062B1 KR 1020060061661 A KR1020060061661 A KR 1020060061661A KR 20060061661 A KR20060061661 A KR 20060061661A KR 101295062 B1 KR101295062 B1 KR 101295062B1
Authority
KR
South Korea
Prior art keywords
electrode
mask pattern
layer
gate
substrate
Prior art date
Application number
KR1020060061661A
Other languages
English (en)
Other versions
KR20080003120A (ko
Inventor
안재준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061661A priority Critical patent/KR101295062B1/ko
Publication of KR20080003120A publication Critical patent/KR20080003120A/ko
Application granted granted Critical
Publication of KR101295062B1 publication Critical patent/KR101295062B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133738—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 횡전계 방식 액정표시장치의 제조방법에 관해 개시한다. 개시된 방법은 게이트 패드부 및 박막 트랜지스터부 및 핑거부가 각각 정의된 절연기판을 제공하고, 상기 기판 상에 투명도전막, 제 1금속막 및 제1 마스크 패턴을 차례로 형성하고, 상기 제1 마스크 패턴을 이용하여 상기 제 1금속막 및 상기 투명도전막을 패터닝하여 게이트전극, 게이트패드, 화소전극 및 공통전극을 각각 형성하고, 상기 기판 상에 게이트 절연막, 실리콘층 및 제2 마스크 패턴을 차례로 형성하고, 상기 제2 마스크 패턴을 이용하여 상기 게이트 절연막 및 상기 실리콘층을 1차 패터닝하여 상기 게이트패드, 상기 화소전극 및 상기 공통전극을 노출하고, 상기 제2 마스크 패턴을 애싱한 후, 애싱된 제2 마스크 패턴을 이용하여 상기 실리콘층을 2차 패터닝하여 상기 게이트전극 상에 액티브층을 형성하고, 상기 기판 상에 제2금속막 및 제3 마스크 패턴을 형성하고, 상기 제3 마스크 패턴을 이용하여 상기 제2금속막을 패터닝하여 상기 액티브층 상에 소오스전극 및 드레인전극을 형성하되, 상기 소오스전극 및 드레인전극은 상기 액티브층의 상면 및 측면을 덮되 채널영역을 노출하도록 형성되되, 상기 드레인전극이 상기 화소전극의 일부위를 덮도록 형성하고, 상기 기판 상에 보호막 및 제4 마스크 패턴을 형성하고, 상기 제4 마스크 패턴을 이용하여 상기 보호막을 패터닝하는 것을 포함한다. 상기한 구성에 따르면 본 발명은 액티브층의 측면 및 상면을 모두 덮는 소오스전극 및 드레인전극을 제공한다. 따라서, 상기 액티브층이 노출됨에 따른 물결 노이즈 문제를 해결할 수 있는 이점이 있다.

Description

횡전계방식 액정표시장치의 제조방법{METHOD FOR FABRICATING IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
도 1a 내지 도 1d는 종래 횡전계방식 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
도 2는 본 발명에 따른 횡전계방식 액정표시장치의 평면도.
도 3a 내지 도 3i는 본 발명에 따른 횡전계방식 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도.
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 보다 구체적으로는 횡전계 방식 액정표시장치 및 그 제조방법에 관한 것이다.
최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용되고 있다. 상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다. 구 체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도메인 모드(Multi-Domain Mode)와, 보상필름을 기판에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment Mode) 등 다양하다. 이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 어레이 기판과 박막 트랜지스터 어레이 기판으로 구성된다. 즉, 상기 컬러필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다.
그리고, 상기 박막트랜지스터 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.
상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열 이변하게 되고 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
도 1a 내지 도 1d는 종래 횡전계방식 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도이다. 이하, 도면을 참조하여 상술한 종래 횡전계 방식 액정표시장치의 제조방법에 대해 설명한다.
도 1a에 도시된 바와 같이, 게이트 패드부(P1), 박막 트랜지스터부(P2), 공통전극부(P3) 및 스토리지부(P4)가 각각 정의된 절연기판(1)을 제공한다. 상기 절연기판(1) 상에 제 1금속막(미도시)을 형성한다. 상기 제 1금속막을 선택적으로 패터닝하여 게이트패드(3P1), 게이트전극(3P2), 공통전극(3P3) 및 스토리지전극(3P4)을 형성한다. (제 1마스크 공정)
도 1b에 도시된 바와 같이, 상기 스토리지전극(3P4)을 가진 기판 상에 게이트절연막(5), 실리콘층(미도시) 및 제 2금속막(미도시)을 차례로 형성한다. 상기 제 2금속막 및 실리콘층을 패터닝하여 차례로 적층된 액티브층(7), 소오스전극(9S) 및 드레인전극(9D)를 형성한다. (제 2마스크 공정) 상기 액티브층(7) 및 소오스전극(9S) 및 드레인전극(9D)은 회절 마스크를 사용하여 형성할 수 있다.
도 1c에 도시된 바와 같이, 이어, 상기 소오스전극(9S) 및 드레인전극(9D)을 가진 기판 상에 보호막(11)을 형성한다. 상기 보호막(11) 및 게이트 절연막(5)을 패터닝하여 상기 게이트 패드(3P1) 및 상기 드레인전극(9D)을 노출시키는 각각의 제 1콘택(12) 및 제 2콘택(13)을 형성한다. (제 3마스크 공정)
도 1d에 도시된 바와 같이, 상기 제 1콘택(12) 및 제 2콘택913)을 가진 기판 상에 투명 도전막(미도시)을 형성한다. 상기 투명 도전막을 선택적으로 패터닝하여 화소전극(15)을 형성한다. 이때, 상기 화소전극(15)을 형성하는 동안, 상기 제 1콘택(12)을 통해 게이트 패드(3P1)와 연결되는 패드전극(16)이 형성된다. (제 4마스크 공정)
그러나, 상술한 종래 액정표시장치의 제조방법에서는 회절 마스크를 이용하여 소오스전극(9S) 및 드레인 전극(9D)을 형성한다. 즉, 회절 마스크를 사용하여 제 2금속막을 패터닝하는 동안, 식각액이 상기 제 2금속막의 측면으로 침투하게 되어 과도식각된다. 결과적으로 상기 액티브층(7)은 소오스전극(9S) 및 드레인전극(9D) 밖으로 노출된 구조를 가지게 된다. 따라서, 상기 액티브층(7)은 빛에 의해 노출됨으로써 백 라이트에 의해 이상 전계를 형성하여 물결 노이즈(wavy noise)가 발생하게 되는 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 과제는 소오스전극 및 드레인전극이 액티브층을 덮도록 형성함으로써, 상기 액티브층이 노출됨에 따른 물결 노이즈 문제를 해결할 수 있는 횡전계 방식 액정표시장치의 제조방법을 제공하려는 것이다.
상기 과제를 달성하고자, 본 발명은 횡전계 방식 액정표시장치의 제조방법을 제공한다. 상기 방법은 게이트 패드부 및 박막 트랜지스터부 및 화소영역이 각각 정의된 절연기판을 제공하고, 상기 기판 상에 투명도전막, 제 1금속막 및 제1 마스크 패턴을 차례로 형성하고, 상기 제1 마스크 패턴을 이용하여 상기 제 1금속막 및 상기 투명도전막을 패터닝하여 게이트전극, 게이트패드, 화소전극 및 공통전극을 각각 형성하고, 상기 기판 상에 게이트 절연막, 실리콘층 및 제2 마스크 패턴을 차례로 형성하고, 상기 제2 마스크 패턴을 이용하여 상기 게이트 절연막 및 상기 실리콘층을 1차 패터닝하여 상기 게이트패드, 상기 화소전극 및 상기 공통전극을 노출하고, 상기 제2 마스크 패턴을 애싱한 후, 애싱된 제2 마스크 패턴을 이용하여 상기 실리콘층을 2차 패터닝하여 상기 게이트전극 상에 액티브층을 형성하고, 상기 기판 상에 제2금속막 및 제3 마스크 패턴을 형성하고, 상기 제3 마스크 패턴을 이용하여 상기 제2금속막을 패터닝하여 상기 액티브층 상에 소오스전극 및 드레인전극을 형성하고, 상기 소오스전극 및 드레인전극이 형성되는 동안 상기 제3 마스크 패턴을 이용하여 상기 화소전극 및 상기 공통전극의 상기 제1금속막을 패터닝하여 상기 투명도전막을 노출시키고, 상기 소오스전극 및 드레인전극은 상기 액티브층의 상면 및 측면을 덮되 채널영역을 노출하도록 형성되고, 상기 드레인전극이 상기 화소전극의 일부위를 덮도록 형성하고, 상기 기판 상에 보호막 및 제4 마스크 패턴을 형성하고, 상기 제4 마스크 패턴을 이용하여 상기 보호막을 패터닝하는 것을 포함한다.
삭제
상기 실리콘층은 비정질실리콘층과 고농도의 불순물이 도핑된 비정질실리콘층을 차례로 적층하여 형성한다.
상기 소오스전극 및 드레인전극이 형성되는 동안, 상기 제3 마스크 패턴을 이용하여 상기 게이트패드의 제 1금속막을 패터닝하여 패드전극을 형성한다.
상기 제 1금속막 및 상기 제 2금속막 패터닝 공정은 습식식각으로 진행하는 것이 바람직하다.
삭제
삭제
삭제
삭제
삭제
(실시예)
이하 첨부된 도면을 참고로 하여 본 발명에 따른 횡전계방식 액정표시장치의 제조방법을 상세하게 설명한다.
도 2는 본 발명에 따른 횡전계방식 액정표시장치의 단면도로서, 하부기판 만을 도시하였다.
도 2에 도시된 바와 같이, 종래 횡전계 방식 액정표시장치는 소정간격 이격되어 평행하게 일방향으로 구성된 다수의 게이트배선(112)과 스토리지배선(116)과, 상기 두 배선과 교차하며,게이트배선(112)과는 화소영역(P)을 정의하는 데이터배선(124)이 구성된다.
상기 게이트배선(112)과 데이터배선(124)의 교차지점에는 게이트전극(114)과 액티브층(121)과 소스전극(126) 및 드레인전극(128)을 포함하는 박막 트랜지스터(T)가 구성되며, 상기 소스전극(126)은 상기 데이터배선(124)과 연결되고, 상기 게이트전극(114)은 상기 게이트배선(112)과 연결된다.
상기 화소영역(P)의 상부에는 상기 드레인전극(128)과 연결되는 화소전극(132)과, 상기 화소전극(132)과 평행하게 구성되고 상기 스토리지배선(116)과 연결되는 공통전극(117)이 구성된다.
상기 화소전극(132)은 하나의 화소영역(P)에 다수의 화소전극(132)을 게이트배선(112)과 교차되는 방향으로 구성된다.
상기 다수의 화소전극(132)의 일끝단은 드레인전극(128)에서 연장된 제 1인출배선(131)과 접촉하고, 다른 일끝단은 제 2인출배선(133)에 의해 하나로 연결되며, 하나의 굽은 부분을 포함하는 형태로 형성된다.
공통전극(117)은 하나의 화소영역(P)에 다수의 화소전극(132)과 엇갈려 화소전극(132)과 같은 방향으로 구성된다. 이때, 다수의 공통전극(117)의 일 끝단은 공통배선(116)과 접촉되고, 다른 일끝단은 공통배선 수평부(118)과 연결되도록 배치된다.
한편, 공통배선(116)과 공통배선 수평부(118)는 데이터배선(124)과 나란히 형성된 공통배선 연장부(119)에 의해 연결되어 있으며, 공통배선 연장부(119)는 데 이터배선(124)과 인접하여 형성되어 있다.
도 3a 내지 도 3i는 본 발명에 따른 횡전계방식 액정표시장치의 제조방법을 설명하기 위한 공정별 단면도로서, 도 2의 Va-Va`선 및 Vb-Vb선의 절단면을 보인 도면이다. 도 3a 내지 도 3i를 참고로 하여 상기 구성을 가진 본 발명에 따른 횡전계 방식 액정표시장치의 제조방법에 대해 설명한다.
도 3a에 도시된 바와 같이, 게이트 패드부(Ⅲa~Ⅲa'), 박막 트랜지스터부(Ⅲb~Ⅲb') 및 핑거부(Ⅲc~Ⅲc')가 각각 정의된 절연기판(100)을 제공한다. 여기서, 핑거부(Ⅲc~Ⅲc')는 도 2에 도시된 바와 같이, 다수의 화소전극(132)과 다수의 공통전극(117)이 동일한 방향으로 서로 엇갈리며 평행하게 형성된 화소영역(P)을 나타낸다. 다수의 화소전극(132)과 다수의 공통전극(117) 각각은 핑거(finger) 형상으로 형성될 수 있는데, 이들 각각은 화소영역(P)에서 서로 엇갈려 나란하게 형성되어 있다. 절연기판(100)은 투명한 글라스 기판일 수 있다. 상기 절연기판(100) 상에 투명 도전막(101), 제 1금속막(103) 및 소정의 제 1마스크 패턴(171)을 차례로 형성한다.
도 3a 및 도 3b에 도시된 바와 같이, 상기 제 1마스크 패턴(171)을 이용하여 상기 제 1금속막(103) 및 투명 도전막(101)을 선택적으로 패터닝하여 게이트패드(113), 게이트전극(114), 화소전극(132) 및 공통전극(117)을 형성한다. 상기 제 1금속막(103)의 패터닝 공정은 습식식각으로 진행될 수 있다.
도 3c에 도시된 바와 같이, 게이트패드(113), 게이트전극(114), 화소전극(132) 및 공통전극(117)이 형성된 기판(100) 상에 게이트 절연막(111), 실리콘층(120) 및 소정의 제 2마스크 패턴(173)을 차례로 형성한다. 상기 실리콘층(120)은 비정질실리콘층과 고농도의 불순물이 도핑된 비정질실리콘층이 차례로 적층되어 형성될 수 있다. 한편, 상기 제 2마스크 패턴(173)은 영역별로 그 두께가 서로 다른 감광막 패턴일 수 있다. 예컨대, 상기 제2 마스크 패턴(173)은 게이트 패드부(Ⅲa~Ⅲa')보다 박막 트랜지스터부(Ⅲb~Ⅲb')에 두껍게 형성될 수 있다. 핑거부(Ⅲc~Ⅲc')에는 제 2마스크 패턴(173)이 형성되지 않는다. 또한, 게이트 패드부(Ⅲa~Ⅲa')와 박막 트랜지스터부(Ⅲb~Ⅲb')에 형성된 상기 제 2마스크 패턴(173)은 게이트 패드부(113)와 박막 트랜지스터부(114)를 덮되, 상기 게이트 패드(113)의 일부위가 노출될 수 있도록 대응 영역이 패터닝될 수 있다.
도 3c 및 도 3d에 도시된 바와 같이, 상기 제 2마스크 패턴(173)을 이용하여 실리콘층(120) 및 게이트절연막(111)을 패터닝하고, 게이트패드(113), 화소전극(132) 및 공통전극(117)을 노출시킨다.
도 3d 및 도 3e에 도시된 바와 같이, 상기 제 2마스크 패턴(173)을 애싱하여 애싱된 제 2마스크 패턴(174)을 형성한다. 상기 애싱된 제 2마스크 패턴(174)은 박막 트랜지스터부(Ⅲb~Ⅲb')에만 잔류되어 있다. 그리고, 상기 애싱된 제 2마스크 패턴(174)을 이용하여 상기 기판(100)상에 노출되어 있는 실리콘층(120) 및 게이트 절연막(111)을 패터닝하여, 박막 트랜지스터부(Ⅲb~Ⅲb')에 액티브층(121)을 형성한다.
도 3f에 도시된 바와 같이, 상기 액티브층(121)이 형성된 기판(100) 상에 제 2금속막(123) 및 소정의 제 3마스크 패턴(175)을 차례로 형성한다. 상기 제 3마스크 패턴(175)은 상기 게이트 패드(113)와 대응된 일부위 및 상기 액티브층(121)에 채널이 형성될 영역이 노출되도록 형성될 수 있다.
도 3g에 도시된 바와 같이, 상기 제 3마스크 패턴(175)을 이용하여 기판(100) 상에 노출된 상기 제 2금속막(123) 및 핑거부(Ⅲc~Ⅲc')의 화소전극(132) 및 공통전극(117)의 제 1금속막을 패터닝하여 제거한다. 그 결과, 박막 트랜지스터부(Ⅲb~Ⅲb')의 액티브층(121) 상에는 소오스전극(126) 및 드레인전극(128)이 형성될 수 있다. 이때, 소오스전극(126) 및 드레인전극(128)은 상기 액티브층(121)의 채널영역을 제외한 나머지 영역, 즉 채널영역을 제외한 액티브층(121)의 상면 및 측면을 덮도록 형성될 수 있다. 한편, 상기 소오스전극(126) 및 드레인전극(128)이 형성되는 동안, 상기 제3 마스크 패턴(175)을 이용하여 상기 게이트패드(113)의 제1금속막을 패터닝하여 상기 게이트패드(113)가 외부회로(미도시)와 연결될 수 있는 패드전극(134)을 형성한다. 패드전극(134)은 컨택홀(139)을 통해 외부회로와 연결될 수 있다. 상기 제1 금속막 및 제 2금속막(120)의 패터닝 공정은 습식식각으로 진행될 수 있다.
도 3h에 도시된 바와 같이, 상기 기판(100) 상에 형성된 결과물 전면에 보호막(181) 및 소정의 제 4마스크 패턴(177)을 차례로 형성한다. 상기 제4 마스크 패턴(177)은 상기 게이트패트(113)의 일부위, 즉 패드전극(134)을 노출시킬 수 있도록 형성될 수 있다.
도 3i에 도시된 바와 같이, 상기 제 4마스크 패턴(177)을 이용하여 상기 보호막(181)을 패터닝하여 상기 게이트패드(113)의 패드전극(134)을 노출시킨다.
본 발명에 따르면, 액티브층의 측면 및 상면을 모두 덮는 소오스전극 및 드레인전극을 제공한다. 따라서, 본 발명은 상기 액티브층이 과도 식각 됨에 따른 물결 노이즈 문제를 해결할 수 있다.

Claims (9)

  1. 게이트 패드부 및 박막 트랜지스터부 및 화소영역이 각각 정의된 절연기판을 제공하고,
    상기 기판 상에 투명도전막, 제 1금속막 및 제1 마스크 패턴을 차례로 형성하고, 상기 제1 마스크 패턴을 이용하여 상기 제 1금속막 및 상기 투명도전막을 패터닝하여 게이트전극, 게이트패드, 화소전극 및 공통전극을 각각 형성하고,
    상기 기판 상에 게이트 절연막, 실리콘층 및 제2 마스크 패턴을 차례로 형성하고, 상기 제2 마스크 패턴을 이용하여 상기 게이트 절연막 및 상기 실리콘층을 1차 패터닝하여 상기 게이트패드, 상기 화소전극 및 상기 공통전극을 노출하고,
    상기 제2 마스크 패턴을 애싱한 후, 애싱된 제2 마스크 패턴을 이용하여 상기 실리콘층을 2차 패터닝하여 상기 게이트전극 상에 액티브층을 형성하고,
    상기 기판 상에 제2금속막 및 제3 마스크 패턴을 형성하고, 상기 제3 마스크 패턴을 이용하여 상기 제2금속막을 패터닝하여 상기 액티브층 상에 소오스전극 및 드레인전극을 형성하고, 상기 소오스전극 및 드레인전극이 형성되는 동안 상기 제3 마스크 패턴을 이용하여 상기 화소전극 및 상기 공통전극의 상기 제1금속막을 패터닝하여 상기 투명도전막을 노출시키고,
    상기 기판 상에 보호막 및 제4 마스크 패턴을 형성하고, 상기 제4 마스크 패턴을 이용하여 상기 보호막을 패터닝하는 것을 포함하며,
    상기 소오스전극 및 드레인전극은 상기 액티브층의 상면 및 측면을 덮되 채널영역을 노출하도록 형성되고, 상기 드레인전극이 상기 화소전극의 일부위를 덮도록 형성하는 횡전계방식 액정표시장치의 제조방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 실리콘층은 비정질실리콘층과 고농도의 불순물이 도핑된 비정질실리콘층을 차례로 적층하여 형성하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  4. 제 1항에 있어서, 상기 소오스전극 및 드레인전극이 형성되는 동안, 상기 제3 마스크 패턴을 이용하여 상기 게이트패드의 제 1금속막을 패터닝하여 패드전극을 형성하고,
    상기 패드 전극은 상기 제4 마스크 패턴에 의해 상기 보호막이 패터닝되어 노출되는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  5. 제 1항에 있어서, 상기 제 1금속막 및 상기 제 2금속막 패터닝 공정은 습식식각으로 진행하는 것을 특징으로 하는 횡전계방식 액정표시장치의 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020060061661A 2006-06-30 2006-06-30 횡전계방식 액정표시장치의 제조방법 KR101295062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061661A KR101295062B1 (ko) 2006-06-30 2006-06-30 횡전계방식 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061661A KR101295062B1 (ko) 2006-06-30 2006-06-30 횡전계방식 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20080003120A KR20080003120A (ko) 2008-01-07
KR101295062B1 true KR101295062B1 (ko) 2013-08-08

Family

ID=39214531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061661A KR101295062B1 (ko) 2006-06-30 2006-06-30 횡전계방식 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101295062B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230426A (ja) * 1993-02-04 1994-08-19 Fuji Xerox Co Ltd 液晶表示装置
KR20030075770A (ko) * 2002-03-20 2003-09-26 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR20060073372A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230426A (ja) * 1993-02-04 1994-08-19 Fuji Xerox Co Ltd 液晶表示装置
KR20030075770A (ko) * 2002-03-20 2003-09-26 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR20060073372A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080003120A (ko) 2008-01-07

Similar Documents

Publication Publication Date Title
JP5138481B2 (ja) 液晶表示装置
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
JP6572388B2 (ja) Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板
US7724325B2 (en) Liquid crystal display device and method for manufacturing the same
US7884912B2 (en) Liquid crystal display device
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
JP2007034218A (ja) 液晶表示装置及びその製造方法
JP2004341526A (ja) 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR20140046239A (ko) 액정 표시 장치 및 그 제조 방법
US20050140889A1 (en) Liquid crystal display device and method for fabricating the same
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
US20040109120A1 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR101007206B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR101551303B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
KR101201706B1 (ko) 액정표시장치 및 그 제조방법
JP2004245952A (ja) 液晶表示装置
KR101295062B1 (ko) 횡전계방식 액정표시장치의 제조방법
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101179057B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101232547B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101374997B1 (ko) 액정표시장치 및 그 제조방법
KR100686231B1 (ko) 액정 표시 장치
JP2006084518A (ja) 液晶表示装置及びその製造方法
KR20050067859A (ko) 횡전계 방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5