KR101283998B1 - 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 - Google Patents

슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 Download PDF

Info

Publication number
KR101283998B1
KR101283998B1 KR1020120029860A KR20120029860A KR101283998B1 KR 101283998 B1 KR101283998 B1 KR 101283998B1 KR 1020120029860 A KR1020120029860 A KR 1020120029860A KR 20120029860 A KR20120029860 A KR 20120029860A KR 101283998 B1 KR101283998 B1 KR 101283998B1
Authority
KR
South Korea
Prior art keywords
slew rate
voltage
output
digital
time difference
Prior art date
Application number
KR1020120029860A
Other languages
English (en)
Inventor
권혜정
박홍준
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020120029860A priority Critical patent/KR101283998B1/ko
Priority to JP2012110883A priority patent/JP5411315B2/ja
Priority to TW101117133A priority patent/TWI489780B/zh
Priority to US13/536,925 priority patent/US8669810B2/en
Application granted granted Critical
Publication of KR101283998B1 publication Critical patent/KR101283998B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 시간차이증폭기에서 시간 차이 증폭을 할 때, 디지털 입력신호의 상태 조합에 따라 내부 출력전압의 슬루레이트를 변경하여 슬루레이트 사이의 비율로 시간이득이 결정되고, 외부에서 슬루레이트를 조절 가능하도록 하여 시간이득을 제어할 수 있도록 한 기술에 관한 것이다. 이와 같은 본 발명은, 초기 상태에서 제1,2충전용커패시터(C11),(C21)에 전원압(VDD)의 레벨로 전압을 충전시킨 후 제1디지털입력신호는 천이될 때 상기 제1충전용커패시터(C11)의 충전전압을 먼저 제1슬루레이트(SR1)로 저하시키고, 이후에 제2디지털입력신호가 천이되어 상기 제1,2디지털입력신호가 모두 초기상태와 달라지면 상기 제1,2충전용커패시터(C11),(C21)의 충전전압 모두를 제2슬루레이트(SR2)로 저하시키면서 기준전압(Vref)과 비교하여 그에 따른 제1,2디지털출력신호(OUT1),(OUT2)를 발생하는 것을 특징으로 한다.

Description

슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법{a time difference amplifier and amplification method using slew rate control}
본 발명은 시간차이증폭기(time difference amplifier)에 관한 것으로, 특히 디지털 입력신호의 상태 조합에 따라 내부 출력전압의 슬루레이트를 변경하여 슬루레이트 사이의 비율로 시간이득(time gain)이 결정되고, 외부에서 슬루레이트를 조절 가능하도록 하여 시간이득을 제어할 수 있도록 한 슬루 레이트 제어를 이용한 시간차이증폭기에 관한 것이다.
최근의 반도체 공정기술의 발달에 힘입어 아날로그 집적회로의 동작속도는 향상되고 더불어 회로의 공급전압은 낮아지고 있다. 이와 같은 환경에서는 전압해상도(voltage resolution)에 비해 시간해상도(time resolution)가 더 우수한 특성을 나타낸다. 이로 인하여, 최근에는 아날로그 신호 사이의 전압차이를 디지털 값으로 변환하는 아날로그 디지털 컨버터(ADC: analog to digital converter) 대신 타임 디지털 컨버터(TDC: time to digital converter)를 사용하는 추세에 있다. 타임 디지털 컨버터를 단독으로 사용하지 않고, 전압제어 지연선로(VCDL: voltage controlled delay line)와 타임 디지털 컨버터를 직렬로 연결하면 전압제어 지연선로가 아날로그 전압차이를 두 디지털신호의 상승 엣지(rising edge)사이의 시간차로 전환하고 이를 다시 타임 디지털 컨버터가 디지털 값으로 변환하여 아날로그 디지털 컨버터와 동일한 효과를 볼 수 있기 때문이다.
타임 디지털 컨버터의 시간 해상도를 향상시키기 위한 방법에는 여러 가지가 있을 수 있다. 그 중에서 한 가지 방법은 시간차이증폭기를 타임 디지털 컨버터의 앞 단에 연결하여 사용하는 방법이다.
시간차이증폭기는 두 디지털 입력신호의 변화 엣지 사이의 시각 차이를 일정한 비율로 증폭하여, 두 디지털 출력신호의 변화 엣지 사이의 시각 차이를 크게 하는 회로이다. 시간차이증폭기의 시간이득은 두 디지털 출력신호 변화 엣지 시각 차이를 두 디지털 입력신호 변화 엣지 시각차이로 나눈 값으로 정의된다.
도 1은 종래의 시간차이증폭기의 기능을 나타낸 그림이다. 도 1을 참조하면, 시간차이증폭기(110)로 입력되는 제1,2디지털 입력신호(IN1,IN2)의 변화 엣지 시각차이를 ΔTIN 이라 하고, 시간차이증폭기(110)의 제1,2디지털 출력신호(OUT1,OUT2)의 변화 엣지 시각차이를 ΔTOUT라할 때, 시간차이증폭기(110)의 시간이득 G는 ΔTOUT/ΔTIN이 된다.
상기 설명에서와 같이 시간차이증폭기는 타임 디지털 컨버터와 직렬로 연결되어 사용되는데, 도 2는 그 중에서 한 예를 나타낸 것이다. 도 2를 참조하면, 시간차이증폭기(210)의 두 출력단이 타임 디지털 컨버터(220)의 두 입력단에 연결되는 방식으로 직렬접속된다. 이와 같은 경우, 타임 디지털 컨버터(220)로 입력되는 두 디지털 신호는 시간차이증폭기(210)로 인해 변화 엣지 시각차이가 증폭되어 있으므로 결과적으로 타임 디지털 컨버터(210)의 시간해상도가 향상되는 효과를 가져온다.
도 3은 상기 시간해상도가 향상되는 원리를 나타낸 것이다. 도 3을 참조하면, 시간 이득이 G인 시간차이증폭기와 시간 해상도가 Td인 타임 디지털 컨버터를 상기 도 2에서와 같이 직렬로 연결하면 최종 시간해상도는 Td/G 가 된다. 이와 같은 경우, 두 지연선로 사이의 시간지연 차이가 타임 디지털 컨버터의 시간해상도가 되는 버니어 지연선로(Vernier delay line)를 이용하는 기존의 타임 디지털 컨버터의 시간해상도 향상 방법에 비하여, 회로의 크기 및 전력소모가 매우 작은 반면 시간해상도가 한층 향상된 효과를 볼 수 있다.
시간차이증폭기가 여러 응용분야에서 효과적으로 사용되기 위해서는 몇 가지 조건을 만족해야 하는데, 그 중에서 대표적인 것으로 큰 시간이득(large gain), 넓은 입력 범위(wide input range) 및 선형성(linearity)을 들 수 있다.
즉, 시간차이증폭기에 입력되는 두 디지털 입력신호의 변화 엣지 시각차이가 넓은 시간구간에서, 두 디지털 출력신호의 변화 엣지 시각차이가 두 디지털 입력신호의 변화 엣지 시각차이에 대해 일정한 비율로 유지되고, 그 비율이 큰 값을 갖는 조건을 만족해야 한다.
왜냐하면, 시간차이증폭기는 상기 설명에서와 같이 주로 타임 디지털 컨버터 등과 결합하여 사용되는데 시간이득이 작을 경우 여러 개의 시간차이증폭기를 직렬로 연결하여야만 원하는 시간이득과 시간해상도를 얻을 수 있기 때문이다. 그리고, 시간차이증폭기가 입력 변화 엣지 시각 차이가 좁은 구간에서만 동작할 경우 타임 디지털 컨버터의 동작 범위가 제한되기 때문이다. 또한, 시간차이증폭기의 시간이득이 입력 변화 엣지 시각차이에 대해 일정하지 않은 경우 시간차이증폭기를 정확한 시간 구간을 측정하는 곳에 사용할 수 없기 때문이다.
도 4는 종래의 시간차이증폭기의 회로도이다. 도 4를 참조하면, 종래의 시간차이증폭기(400)는 포지티브 피드백 루프(positive feedback loop) 구조로 이루어져 있다. 여기서, 시간차이증폭기(400)는 SR 랫치(410,420)의 준안정(metastable) 상태를 이용한 시간차이증폭기이다. 즉, 상기 시간차이증폭기(400)는 두 디지털 입력신호의 변화 엣지 시각차이가 짧아질수록 두 출력신호의 상태변화에 걸리는 시간이 길어지는 현상을 이용한 시간차이증폭기다. 상기 시간차이증폭기(400)의 시간차이증폭 기능은 두 입력신호의 변화 엣지 시각 차이가 준안정상태에 해당하는 구간에 존재할 때에만 수행된다. 그리고, 시간차이증폭기(400)는 포지티브 피드백 클로즈 루프 구조로 인하여 시간이득 값이 입력 변화 엣지 시각차이에 대해 일정하지 않으므로 매우 좁은 시간 구간(±40ps)에서만 사용이 가능하다. 시간이득 역시 최대 20에 그친다.
도 5는 또 다른 종래의 시간차이증폭기의 회로도이다. 도 5에 도시된 시간차이증폭기(500) 역시 포지티브 피드백 루프 구조로 되어 있으며, 낸드 게이트(ND1,ND2) 기반의 SR 랫치(510)를 포함한다. 상기 시간차이증폭기(500)는 대칭된 각각의 두 낸드게이트(ND1,ND2)의 풀다운(pull-down)회로에 의해 방전되는 정도를 반대쪽 낸드게이트의 출력이 결정하도록 하여 입력상태가 먼저 변하는 쪽 낸드게이트 출력은 빠르게 변하고 입력상태가 나중에 변하는 쪽 낸드게이트 출력을 느리게 변하게 하는 원리로 동작하는 시간차이증폭기다.
상기 시간차이증폭기(500)의 시간차이 증폭 기능은 두 낸드게이트(ND1,ND2) 각각의 출력이 서로 반대쪽 낸드게이트 동작에 영향을 제어할 수 있도록 좁은 입력 시간구간에서만 수행된다. 상기 시간차이증폭기(500)는 포지티브 피드백 루프구조로 되어 있으므로, 시간이득 값이 입력 변화 엣지 시각 차이에 대해 일정하지 않아 이를 보정하기 위해 전압제어 지연선로(VCDL: voltage controlled delay line) 기반의 보정부(520)가 필요하다. 상기 시간차이증폭기(500)의 시간이득은 2로 고정되며 최대 입력시간구간은 보정부(520)를 사용할 경우 ±100ps 정도이다. 시간이득을 높이기 위해서는 여러 개의 시간차이증폭기를 연달아 연결하는 캐스캐이드(cascade)구조를 사용하여야만 한다.
이와 같이, 종래 기술에 의한 시간차이증폭기는 포지티브 피드백 클로즈 루프 구조로 인하여 시간이득 값이 입력 변화 엣지 시각차이에 대해 일정하지 않고, 이로 인하여 매우 좁은 시간 구간에서만 제한적으로 사용이 가능한 결함이 있고, 시간이득이 낮은 결함이 있다.
종래 기술에 의한 시간차이증폭기는 또한 시간이득을 높이기 위해서는 여러 개의 시간차이증폭기를 연달아 연결하는 캐스캐이드 구조를 사용하여야 하므로, 설치 공간과 비용이 많이 소요되는 문제가 있다.
본 발명이 해결하고자 하는 과제는 오픈루프(open loop) 슬루율(slew rate) 제어방식을 적용하여 넓은 입력 시간구간에서 일정한 시간 이득을 갖도록 하고, 낮은 값의 시간이득부터 높은 값의 시간이득까지 외부에서 가변 할 수 있도록 한 시간차이증폭기를 제공하는데 있다.
본 발명이 해결하고자 하는 과제들은 앞에서 언급한 과제들로 제한되지 않는다. 본 발명의 다른 과제들 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
상기 기술적 과제를 이루기 위한 본 발명의 제1실시예에 따른 시간차이증폭기는, 제1입력단자로 입력되는 제1디지털입력신호가 천이될 때 제1충전용커패시터에 전원전압의 레벨로 충전된 전압에 대해 제1슬루레이트를 설정하여 상기 제1슬루레이트로 저하되는 제1출력전압을 발생한 후, 제2입력단자로 입력되는 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 제1슬루레이트를 제2슬루레이트로 변경하여 상기 제2슬루레이트로 저하되는 제1출력전압을 발생하는 제1슬루레이트 설정부 및 상기 제1슬루레이트 설정부로부터 출력되는 제1출력전압을 기준전압과 비교하여 그에 따른 제1디지털신호를 출력하는 제1전압비교기를 구비하는 제1디지털신호 출력부; 및 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되지 않는 것을 근거로 제2충전용커패시터에 충전된 전원전압 레벨의 전압을 그대로 제2출력전압으로 출력하고, 이 후 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 전원전압의 레벨로 충전된 전압에 대해 제2슬루레이트를 설정하여 상기 제2슬루레이트로 저하되는 제2출력전압을 발생하는 제2슬루레이트 설정부 및 상기 제2슬루레이트 설정부로부터 출력되는 제2출력전압을 상기 기준전압과 비교하여 그에 따른 제2디지털신호를 출력하는 제2전압비교기를 구비하는 제2디지털신호 출력부;를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 제2실시예에 따른 시간차이증폭기는, 제1입력단자로 입력되는 제1디지털입력신호가 천이될 때 제1충전용커패시터에 기저전압의 레벨로 방전된 전압에 대해 제1슬루레이트를 설정하여 상기 제1슬루레이트로 상승되는 제1출력전압을 발생한 후, 제2입력단자로 입력되는 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 제1슬루레이트를 제2슬루레이트로 변경하여 상기 제2슬루레이트로 상승되는 제1출력전압을 발생하는 제1슬루레이트 설정부 및 상기 제1슬루레이트 설정부로부터 출력되는 제1출력전압을 기준전압과 비교하여 그에 따른 제1디지털신호를 출력하는 제1전압비교기를 구비하는 제1디지털신호 출력부; 및 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되지 않는 것을 근거로 제2충전용커패시터에 방전된 기저전압 레벨의 전압을 그대로 제2출력전압으로 출력하고, 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되어 제1 디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때기저전압의 레벨로 방전된 전압에 대해 제2슬루레이트를 설정하여 상기 제2슬루레이트로 상승되는 제2출력전압을 발생하는 제2슬루레이트 설정부 및 상기 제2슬루레이트 설정부로부터 출력되는 제2출력전압을 상기 기준전압과 비교하여 그에 따른 제2디지털신호를 출력하는 제2전압비교기를 구비하는 제2디지털신호 출력부;를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 제3실시예에 따른 시간차이증폭 방법은, (a) 제1슬루레이트 설정부의 제1입력단자로 입력되는 제1디지털입력신호가 천이될 때 제1충전용커패시터에 전원전압의 레벨로 충전된 전압 또는 기저전압 레벨의 방전된 전압에 대해 제1슬루레이트를 설정하여 그에 따라 변화되는 제1출력전압을 발생한 후, 상기 제1슬루레이트 설정부의 제2입력단자로 입력되는 제2디지털입력신호가 천이되어 제1 디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 제1슬루레이트 설정부에서 상기 제1슬루레이트를 제2슬루레이트로 변경하여 그에 따라 변화되는 제1출력전압을 발생하는 단계; (b) 제1전압비교기에서 상기 제1출력전압을 기준전압과 비교하여 그에 따른 제1디지털신호를 출력하는 단계; (c) 제2슬루레이트 설정부의 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되지 않는 것을 근거로 상기 제2슬루레이트 설정부의 제2충전용커패시터에 전원전압의 레벨로 충전된 전압 또는 기저전압 레벨의 방전된 전압을 그대로 제2출력전압으로 출력하고, 이 후 상기 제2슬루레이트 설정부의 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되어 제1 디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 전원전압의 레벨로 충전된 전압 또는 기저전압의 레벨로 방전된 전압에 대해 제2슬루레이트를 설정하여 그에 따라 변화되는 제2출력전압을 발생하는 단계; 및 (d) 제2전압비교기에서 상기 제2슬루레이트 설정부로부터 출력되는 제2출력전압을 상기 기준전압과 비교하여 그에 따른 제2디지털신호를 출력하는 단계;를 포함하는 것을 특징으로 한다.
본 발명은 시간차이증폭기의 시간이득이은 디지털 입력신호의 상태조합에 따 라 달라지는 출력 전압의 슬루레이트 사이의 비율로 정해지고, 상기 출력전압의 슬루레이트를 외부에서 조절 가능하도록 하여 시간차이증폭기가 제작된 이후에 다양한 목적과 용도에 따라 보다 편리하게 시간이득을 변경할 수 있는 효과가 있다.
또한, 시간차이증폭기를 오픈루프(open loop)구조를 설계함으로써, 기존의 시간차이증폭기에 비하여 넓은 입력 시간구간에서 일정한 값의 시간이득을 얻을 수 있는 이점이 있다.
도 1은 종래의 시간차이증폭기의 기능을 나타낸 도면이다.
도 2는 시간차이증폭기가 타임 디지털 컨버터와 직렬로 연결된 구조를 나타낸 도면이다.
도 3은 종래의 시간차이증폭기에서 시간해상도가 향상되는 원리를 나타낸 도면이다.
도 4는 종래의 시간차이증폭기의 회로도이다.
도 5는 또 다른 종래의 시간차이증폭기의 회로도이다.
도 6은 본 발명에 따른 슬루 레이트 제어를 이용한 시간차이증폭기의 블록도이다.
도 7은 도 6에서 디지털입력신호, 2출력전압 및 디지털출력신호의 타이밍도이다.
도 8은 본 발명에 따른 시간차이증폭기의 상세 회로도이다.
도 9는 종래 시간차이증폭기의 특성그래프와 본 발명에 따른 시간차이증폭기의 특성그래프이다.
도 10a 내지 도 10d는 본 발명에 따른 시간차이증폭기에서 디지털출력신호의 변화 엣지 시각차이를 나타낸 그래프이다.
도 11은 본 발명에서 시간이득 계산결과에 대한 HSPICE 시뮬레이션 결과의 평균오차와 최대오차를 나타낸 그래프이다.
도 12는 본 발명에 따른 시간차이증폭기와 종래의 시간차이증폭기의 성능을 비교한 표이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 6은 본 발명에 의한 슬루 레이트 제어를 이용한 시간차이증폭기의 블록도로서 이에 도시한 바와 같이, 시간차이증폭기(600)는 제1디지털신호 출력부(610) 및 제2디지털신호 출력부(620)를 구비한다. 그리고, 상기 제1디지털신호 출력부(610)는 제1슬루레이트 설정부(611) 및 제1전압비교기(612)를 구비하고, 상기 제2디지털신호 출력부(620)는 제2슬루레이트 설정부(621) 및 제2전압비교기(622)를 구비한다.
제1디지털입력신호(IN1)가 제1슬루레이트 설정부(611)의 제1입력단자(I1)와 제2슬루레이트 설정부(621)의 제4입력단자(I4)에 공통으로 입력된다. 그리고, 제2디지털입력신호(IN2)가 제1슬루레이트 설정부(611)의 제2입력단자(I2)와 제2슬루레이트 설정부(621)의 제3입력단자(I3)에 공통으로 입력된다. 제1전압비교기(612)의 반전입력단자가 상기 제1슬루레이트 설정부(611)의 출력단자에 연결되고, 비반전입력단자가 기준전압(Vref)의 단자에 연결된다. 제2전압비교기(622)의 반전입력단자가 상기 제2슬루레이트 설정부(621)의 출력단자에 연결되고, 비반전입력단자가 상기 기준전압(Vref)의 단자에 연결된다.
제1슬루레이트 설정부(611)는 제1,2입력단자(I1),(I2)로 각기 입력되는 제1,2디지털입력신호(IN1),(IN2)의 상태 조합에 따라 슬루레이트를 설정하여 그에 따른 제1출력전압(O1)을 발생한다. 제1전압비교기(612)는 상기 제1슬루레이트 설정부(611)의 제1출력전압(O1)을 기준전압(Vref)과 비교하여 그에 따른 제1디지털출력신호(OUT1)를 발생한다.
제2슬루레이트 설정부(621)는 제3,4입력단자(I3),(I4)로 각기 입력되는 상기 제2,1디지털입력신호(IN2),(IN1)의 상태 조합에 따라 슬루레이트를 설정하여 그에 따른 제2출력전압(O2)을 발생한다. 제2전압비교기(622)는 상기 제2슬루레이트 설정부(621)의 제2출력전압(O2)을 상기 기준전압(Vref)과 비교하여 그에 따른 제2디지털출력신호(OUT2)를 발생한다.
이와 같이, 시간차이증폭기(600)에서 상기 제1,2디지털출력신호(OUT1), (OUT2)는 상기 제1,2디지털입력신호(IN1),(IN2)에 의해서만 결정되고, 피드백(feedback)을 사용하지 않는 오픈루프(open-loop) 구조로 이루어진 것을 알 수 있다.
도 7은 상기 제1,2디지털입력신호(IN1,IN2), 제1,2출력전압(O1,O2) 및 제1,2디지털출력신호(OUT1),(OUT2)의 타이밍도이다. 상기 시간차이증폭기(600)의 보다 상세한 동작 원리를 도 7을 참조하여 설명하면 다음과 같다.
상기 제1,2디지털입력신호(IN1,IN2)가 '00'인 초기 시간구간(T=0)에서, 제1,2슬루레이트 설정부(611),(621)는 전원전압(예: VDD)을 그대로 제1,2출력전압(O1),(O2)으로 출력한다.
이 후, 상기 제1,2디지털입력신호(IN1,IN2) 중 하나가 천이(예: 10)된 시간구간(예: 0<T<T1)에서, 제1슬루레이트 설정부(611)는 제1입력단자(I1)를 통해 상기 변화된 제1디지털입력신호(IN1)를 입력받으므로 상기 전원전압(VDD)에 대해 제1슬루레이트(SR1)를 설정하여 그에 따른 제1출력전압(O1)을 발생한다. 이때, 상기 제2슬루레이트 설정부(621)는 제3입력단자(I3)를 통해 계속해서 변화되지 않은 제2디지털입력신호(IN2)를 입력받으므로 계속해서 상기 전원전압(VDD)을 그대로 제2출력전압(O2)으로 출력한다.
이 후, 제2디지털입력신호(IN2)가 천이되어 상기 제1,2디지털입력신호(IN1,IN2) 모두가 천이(예: 11)된 시간구간(예: T1<T)에서, 상기 제1슬루레이트 설정부(611)는 상기 전원전압(VDD)에 대해 이전에 적용된 제1슬루레이트(SR1)를 제2슬루레이트(SR2)로 변경하여 그에 따른 제1출력전압(O1)을 발생한다. 이때, 상기 제2슬루레이트 설정부(621)는 상기 전원전압(VDD)에 대해 제2슬루레이트(SR2)를 설정하여 그에 따른 제2출력전압(O2)을 발생한다. 따라서, 제1,2슬루레이트 설정부(611),(621)의 제1,2출력전압(O1),(O2)은 도 7에서와 같이 제1슬루레이트(SR1)에 따른 전압 레벨차를 갖고 동일한 제2슬루레이트(SR2)로 감소된다.
이때, 제1전압비교기(612)는 상기와 같이 감소되는 제1슬루레이트 설정부(611)의 제1출력전압(O1)을 기준전압(Vref)과 비교하여 상기 제1출력전압(O1)이 기준전압(Vref)의 레벨 이하로 떨어질 때(예: T=T2) 제1디지털출력신호(OUT1)를 기저전압(예: VSS)에서 전원전압(예:VDD)의 레벨로 천이시킨다. 제2전압비교기(622)는 상기와 같이 감소되는 제2슬루레이트 설정부(621)의 제2출력전압(O2)을 상기 기준전압(Vref)과 비교하여 상기 제2출력전압(O2)이 기준전압(Vref)의 레벨 이하로 떨어질 때(예: T=T3) 제2디지털출력신호(OUT2)를 상기 기저전압에서 전원전압(VDD)의 레벨로 천이시킨다.
만약, 상기와 같은 시간구간에 각기 적용된 상기 제1슬루레이트(SR1)가 상기 제2슬루레이트(SR2)에 비하여 큰 경우, 제1,2출력전압(O1,O2)이 상기 기준전압(Vref)에 도달되는 시간 간격(△Tout)이 상기 제1,2디지털입력신호(IN1,IN2)의 변화 엣지 시각차이(△Tin)에 비하여 일정한 비율로 크게 나타난다.
왜냐하면, 상기 시간구간(0<T<T1)에서 제1출력전압(O1)이 제1슬루레이트(SR1)로 저하되고 있을 때 제2출력전압(O2)이 전원전압(VDD)을 계속 유지하다가, 시간구간(T1<T)부터 제1,2출력전압(O1,O2) 모두 제2슬루레이트(SR2)로 저하되므로 제1슬루레이트(SR1)와 T1 시간에 상응되게 제1,2출력전압(O1,O2)이 차이가 나기 때문이다.
상기 제1,2디지털입력신호(IN1,IN2) 모두가 '11'로 초기상태('00')으로부터 천이된 시각(T=T1)에서, 상기 제1,2출력전압 V(O1),V(O2)은 다음의 [수학식1]로 표현된다.
Figure 112012023545275-pat00001
상기 제1,2디지털입력신호(IN1,IN2) 모두가 '11'로 천이된 시각 T=T1에서, 상기 제1,2출력전압(O1,O2) 모두를 제2슬루레이트(SR2)로 변화시킬 때 상기 제1출력전압(O1)은 제1슬루레이트(SR1)로 이미 변화되어 제2출력전압(O2)보다 낮아진 상태이다. 따라서, 상기 제1,2출력전압(O1,O2)이 상기 기준전압(Vref)에 도달되는 시간이 다르게 되는데, 그 도달시간은 다음의 [수학식2] 및 [수학식3]으로 쉽게 예측할 수 있다.
Figure 112012023545275-pat00002
Figure 112012023545275-pat00003
상기 [수학식2] 및 [수학식3]을 이용하여 시간차이증폭기(600)의 시간이득(G = △Tout/△Tin)을 다음의 [수학식4]로 표현할 수 있다.
Figure 112012037917183-pat00025
즉, 상기 시간차이증폭기(600)의 시간이득(G)은 상기 제1,2디지털입력신호(IN1,IN2) 중 하나가 천이(예: 10)된 시간구간(예: 0<T<T1)에서 제1슬루레이트 설정부(611)에 적용된 제1슬루레이트(SR1)를 상기 제1,2디지털입력신호(IN1,IN2) 모두가 천이(예: 11)된 시간구간(예: T1<T)에서 제1,2슬루레이트 설정부(611,621)에 적용된 제2슬루레이트(SR2)로 나눈 값으로 결정된다.
본 실시예에서는 상기 제1,2슬루레이트 설정부(611,621)에 적용되는 제1,2슬루레이트(SR1,SR2)를 시간차이증폭기(600)의 외부에서 조절할 수 있도록 함으로써(도면에 미표시) 시간차이증폭기(600)의 시간이득을 외부에서 조절 할 수 있다.
상기 제1,2디지털입력신호(IN1,IN2)가 '10'인 시간구간(0<t<t1)에서 상기 출력전압의 변화량 예를 들어, 제1출력전압(O1)의 변화량(VDD-V(01)|t=t1)이 제1출력전압(O1)의 초기값(예:VDD)과 기준전압(Vref)의 차이 값보다 작아야 한다.
이와 같은 조건하에서 상기 시간차이증폭기(600)의 최대 입력 시간 범위(△Tin.max)는 다음의 [수학식5]와 같이 표현된다.
Figure 112012023545275-pat00005
도 8은 시간차이증폭기의 상세 회로도로서 이에 도시한 바와 같이, 전원단자(VDD)와 접지단자(VSS)의 사이에 직렬접속된 제1충전용스위치(S11) 및 제1충전용커패시터(C11), 직렬접속되어 상기 제1충전용스위치(S11)와 상기 제1충전용커패시터(C11)의 공통접속점인 제1노드(N11)와 접지단자(VSS)의 사이에 각각 직렬접속된 제1방전용스위치(S12) 및 제1전류원(IB11), 제2방전용스위치(S13) 및 제2전류원(IB12)을 구비하고, 상기 제1노드(N11)가 상기 제1전압비교기(612)의 반전입력단자에 접속된 제1슬루레이트 설정부(611); 및 전원단자(VDD)와 접지단자(VSS)의 사이에 직렬접속된 제2충전용스위치(S21) 및 제2충전용커패시터(C21), 상기 제2충전용스위치(S21)와 제2충전용커패시터(C21)의 공통접속점인 제2노드(N21)와 접지단자(VSS)의 사이에 각각 직렬접속된 제3방전용스위치(S22) 및 제3전류원(IB21), 제4방전용스위치(S23, 및 제4전류원(IB22)을 구비하고, 상기 제1노드(N21)가 상기 제2전압비교기(622)의 반접입력단자에 접속된 제2슬루레이트 설정부(621);를 구비한다.
여기서, 제1슬루레이트 설정부(611)와 제2슬루레이트 설정부(621)의 구성은 동일하지만, 상기 제1슬루레이트 설정부(611)의 제1방전용 스위치(S12)와 상기 제2슬루레이트 설정부(621)의 제3방전용 스위치(S22)가 서로 다른 스위칭 제어로직에 의해 스위칭되므로 제1,2출력전압(O1,O2)이 서로 다르게 출력된다.
제1슬루레이트 설정부(611)에서, 제1,2디지털입력신호(IN1,IN2)가 '00'인 초기 시간구간(T=0)에서 제1충전용스위치(S11)는 상기 '00'으로 결정되는 턴온제어신호에 의해 턴온된다. 이에 따라, 전원전압(VDD)이 상기 제1충전용스위치(S11)를 통해 제1충전용커패시터(C11)에 초기값으로 충전된다.
마찬가지로, 제2슬루레이트 설정부(621)에서, 제1,2디지털입력신호(IN1,IN2)가 '00'인 초기 시간구간(T=0)에서 제2충전용스위치(S21)는 상기 '00'으로 결정되는 턴온제어신호에 의해 턴온된다. 이에 따라, 전원전압(VDD)이 상기 제2충전용스위치(S21)를 통해 제2충전용커패시터(C21)에 초기값으로 충전된다.
이 후, 상기 제1,2디지털입력신호(IN1,IN2) 중 하나가 천이(예: 10)된 시간구간(예: 0<T<T1)에서, 상기 '10'으로 결정되는 턴오프제어신호에 의해 제1슬루레이트 설정부(611)의 제1충전용스위치(S11)와 제2슬루레이트 설정부(621)의 제2충전용스위치(S21)가 모두 턴오프된다.
이 때, 상기 제1슬루레이트 설정부(611)의 제1입력단자(I1)에 공급되는 디지털입력신호가 '0'에서 '1'로 천이되는데, 이를 근거로 생성된 턴온제어신호에 의해 상기 제1방전용스위치(S12)가 턴온된다. 이에 따라, 상기 제1충전용스위치(S11)와 제1충전용커패시터(C11)의 공통접속점인 제1노드(N11)가 상기 제1방전용스위치(S12)를 통해 제1전류원(IB11)에 연결된다. 따라서, 상기 제1충전용커패시터(C11)에 충전된 초기의 충전전압(VDD)이 제1슬루레이트(SR1)로 저하되기 시작한다.
하지만, 상기 제2슬루레이트 설정부(621)의 제3입력단자(I3)에는 디지털입력신호가 계속해서 '0'으로 공급된다. 이에 따라, 상기 디지털입력신호가 '0'에서 '1'로 천이되는 것을 근거로 하는 턴온제어신호가 생성되지 않는다. 이로 인하여, 상기 제2슬루레이트 설정부(621)의 제3방전용스위치(S22)는 계속 턴오프 상태를 유지하게 된다. 따라서, 상기 제2충전용커패시터(C21)는 초기의 충전전압(VDD)을 계속 유지하게 된다.
이 후, 상기 제1,2디지털입력신호(IN1,IN2) 모두가 천이(예: 11)된 시간구간(예: T1<T)에서, 이를 근거로 생성된 턴오프제어신호에 의해 상기 제1방전용스위치(S12)가 턴오프된다. 그러나, 이때 상기 제1,2디지털입력신호(IN1,IN2) 모두가 '11'로 천이되는 것을 근거로 생성된 턴온제어신호에 의해 제1슬루레이트 설정부(611)의 제2방전용 스위치(S13)와 제2슬루레이트 설정부(621)의 제4방전용 스위치(S23)가 모두 턴온된다.
이로 인하여, 상기 제1슬루레이트 설정부(611)의 제1충전용커패시터(C11)에서 초기의 충전전압(VDD)보다 낮은 레벨로 방전된 충전전압이 계속해서 제2슬루레이트(SR2)로 기준전압(Vref)을 향하여 저하되기 시작한다.
이에 비하여, 상기 제2슬루레이트 설정부(621)의 제2충전용커패시터(C21)에는 초기의 충전전압(VDD)이 유지되고 있었으므로, 그 충전전압(VDD)이 상기 제2슬루레이트(SR2)로 기준전압(Vref)을 향하여 저하되기 시작한다.
따라서, 기준전압(Vref)을 'VDD/2'라 할 때, 상기 [수학식2] 내지 [수학식5]는 다음의 [수학식6] 내지 [수학식]로 표현할 수 있다. 상기 제1,2충전용커패시터(C11),(C21)는 서로 동일한 커패시턴스를, 제1,3전류원(IB11,IB21)은 같은 전류값을 그릭고 제2,4전류원(IB12,IB22)은 같은 전류값으로 가정한다.
Figure 112012023545275-pat00006
Figure 112012023545275-pat00007
Figure 112012023545275-pat00008
Figure 112012023545275-pat00009
상기 [수학식9]는 제1슬루레이트 설정부(611)에 적용되는 것을 예로 한 것이며, 여기서 'C'는 제1충전용커패시터(C11)를 의미한다. 상기 [수학식9]는 제2슬루레이트 설정부(621)에도 동일하게 적용된다.
상기 [수학식6] 내지 [수학식9]에서와 같이 시간차이증폭기(600)의 시간이득은 상기 전류원(IB11),(IB12) 간의 전류값의 비율과, 상기 전류원(IB21),(IB22) 간의 전류값의 비율로 결정되는 것을 알 수 있다.
상기 시간차이증폭기(600)의 외부에서 상기 전류원(IB11),(IB12),(IB21), (IB22)의 전류값을 제어할 수 있도록 할 경우, 상기 시간차이증폭기(600)의 시간이득을 시간차이증폭기(600)의 외부에서 제어할 수 있다.
기존의 포지티브 피드백루프 구조를 가지는 시간차이증폭기의 경우 시간차이증폭기를 구현할 때 사용되는 트랜지스터의 크기에 따라 시간이득 값이 정해지게 되어 시간차이증폭기가 제작된 후 시간이득을 변경하는데 어려움이 있었다. 이에 비하여, 본 발명에 따른 시간차이증폭기(600)의 경우 상기 설명에서와 같이 외부에서 제1,3전류원(IB11,IB21) 제2,4전류원(IB12,IB22)의 전류값을 제어할 수 있도록 함으로써, 시간차이증폭기(600)가 제작된 이후에 다양한 목적과 용도에 따라 보다 편리하게 시간이득을 변경할 수 있다.
도 9에서, G1은 종래의 SR 랫치 기반의 시간차이증폭기의 특성그래프이고, G2는 종래의 낸드게이트 기반의 시간차이증폭기의 특성그래프이다. 그리고, 도 9에서 G3는 본 발명에 따른 시간차이증폭기의 특성그래프이다. 종래의 SR 랫치 기반의 시간차이증폭기의 경우 최대 입력시간구간은 ±40ps이고 최대 시간이득은 20에 불과하다. 그리고, 종래의 낸드게이트 기반의 시간차이증폭기는 보정회로를 사용할 경우 최대 ±100ps의 입력시간구간에서 사용이 가능하나 시간이득이 2에 고정된다.
이에 비하여, 본 발명에 따른 시간차이증폭기의 경우 상기 위의 [수학식 8]과 [수학식 9]에 따라 제1,2슬루레이트설정부(611),(621)의 제1,2충전용커패시터(C11),(C21)와 제1,3전류원(IB11,IB21) 및 제2,4(IB12,IB22)의 값으로부터 최대 입력시간구간과 시간이득을 얻을 수 있는데, 상기 제1,2충전용커패시터(C11),(C21)의 용량을 2pF로 하고, 제1,3전류원(IB11,IB21)을 0.6mA에서 1.2mA까지 가변하고, 제2,4전류원(IB12),(IB22)을 10μA에서 50μA까지 가변한 경우 최대 입력시간구간은 ㅁ2000ps, 시간이득은 12에서 120까지 가변가능하다.
도 10a 내지 도 10d는 본 발명에 따른 시간차이증폭기(600)의 제1,2충전용커패시터(C11),(C21)의 용량을 2pF로 설정하고, 제1,3전류원(IB11,IB21)을 0.6mA에서 1.2mA까지 가변하고, 제2,4전류원(IB12,IB22)을 10μA에서 50μA까지 가변할 경우 제1,2디지털입력신호(IN1,IN2)의 변화 엣지 시각차이에 대한 제1,2디지털출력신호(OUT1),(OUT2)의 변화 엣지 시각차이를 나타낸 그래프이다. 기호(1-6)는 HSPICE 시뮬레이션 결과를 나타내며, 점선(Simulation result)은 상기 [수학식 8]로부터 구한 계산값을 나타낸다. 모든 그래프에서 [수학식 8]의 결과와 시뮬레이션 결과가 유사함을 알 수 있다.
도 11은 상기 [수학식 8]로부터 구한 시간이득 계산결과에 대한 HSPICE 시뮬레이션 결과의 평균오차와 최대오차를 나타낸 그림이다. 기호(1-4)는 IB1, IB2 전류원에 따른 시간이득 계산결과에 대한 HSPICE 시뮬레이션 결과의 오차율을 나타내며 점선은 평균오차를 나타낸다.
제1,3전류원(IB11,IB21)과 제2,4전류원(IB12,IB22)의 4가지 조합(1:IB1=1207μA, IB2=50.0μA, 2:IB1=1207μA, IB2=10.1μA, 3:IB1=615μA, IB2=50.0μA, 4:IB1=615μA, IB2=10.1μA)에서 평균오차 범위는 -2.03%에서 5.32%까지, 최대오차 범위는 -7.3%에서 8.2%까지 임을 확인할 수 있다.
도 12의 표는 본 발명에 따른 시간차이증폭기와 종래의 시간차이증폭기의 성능을 비교한 것이다. 종래의 SR 랫치 기반의 시간차이증폭기의 최대오차율4.5%, 낸드게이트 기반의 시간차이증폭기의 최대오차율 15%과 비교했을 때에 본 발명에 따른 시간차이증폭기가 우수한 성능을 보임을 알 수 있다.
상기 설명에서는 초기 상태에서 제1,2충전용커패시터(C11),(C21)에 전원압(VDD)의 레벨로 전압을 충전시킨 후 상기 제1충전용커패시터(C11)의 충전전압을 먼저 제1,2슬루레이트(SR1),(SR2)로 저하시키고, 이후에 상기 충전전압 모두를 제1,2슬루레이트(SR1),(SR2)로 저하시키면서 기준전압(Vref)과 비교하여 그에 따른 제1,2디지털출력신호(OUT1),(OUT2)를 발생하는 것을 예로 하여 설명하였으나, 본 발명이 이에 한정되는 것이 아니다. 예를 들어, 상기와 반대로 초기 상태에서 제1,2충전용커패시터(C11),(C21)의 전압을 기저전압(VSS)으로 방전시킨 후 상기 제1,2슬루레이트(SR1),(SR2)로 충전시키면서 기준전압(Vref)과 비교하여 그에 따른 제1,2디지털출력신호(OUT1),(OUT2)를 발생할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
600 : 시간차이증폴기 610 : 제1디지털신호출력부
611 : 제1슬루레이트 설정부 612 : 제1전압비교기
620 : 제2디지털신호출력부 621 : 제2슬루레이트설정부

Claims (11)

  1. 제1입력단자로 입력되는 제1디지털입력신호가 천이될 때 제1충전용커패시터에 전원전압의 레벨로 충전된 전압에 대해 제1슬루레이트를 설정하여 상기 제1슬루레이트로 저하되는 제1출력전압을 발생한 후, 제2입력단자로 입력되는 제2디지털입력신호가 천이되어 제1 디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 제1슬루레이트를 제2슬루레이트로 변경하여 상기 제2슬루레이트로 저하되는 제1출력전압을 발생하는 제1슬루레이트 설정부 및 상기 제1슬루레이트 설정부로부터 출력되는 제1출력전압을 기준전압과 비교하여 그에 따른 제1디지털신호를 출력하는 제1전압비교기를 구비하는 제1디지털신호 출력부; 및
    제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되지 않는 것을 근거로 제2충전용커패시터에 충전된 전원전압 레벨의 전압을 그대로 제2출력전압으로 출력하고, 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 전원전압의 레벨로 충전된 전압에 대해 제2슬루레이트를 설정하여 상기 제2슬루레이트로 저하되는 제2출력전압을 발생하는 제2슬루레이트 설정부 및 상기 제2슬루레이트 설정부로부터 출력되는 제2출력전압을 상기 기준전압과 비교하여 그에 따른 제2디지털신호를 출력하는 제2전압비교기를 구비하는 제2디지털신호 출력부;를 포함하는 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  2. 제1항에 있어서, 상기 제1슬루레이트 설정부는
    전원단자(VDD)와 접지단자(VSS)의 사이에 직렬접속된 제1충전용스위치(S11), 제1충전용커패시터(C11) 및,
    상기 제1충전용스위치(S11)와 상기 제1충전용커패시터(C11)의 공통접속점인 제1노드(N11)와 접지단자(VSS)의 사이에 각각 직렬접속된 제1방전용스위치(S12) 및 제1전류원(IB11), 제2방전용스위치(S13) 및 제2전류원(IB12)을 구비하고, 상기 제1노드(N11)가 상기 제1전압비교기의 반접입력단자에 접속된 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  3. 제2항에 있어서, 상기 제1전류원(IB11) 및 제2전류원(IB12)은 시간차이증폭기의 외부에서 조절이 가능한 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  4. 제1항에 있어서, 상기 제1슬루레이트를 상기 제2슬루레이트로 변경하여 상기 제2슬루레이트로 저하되기 시작하는 초기의 제1출력전압은 상기 기준전압보다 높은 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  5. 제1항에 있어서, 상기 제2슬루레이트 설정부는
    전원단자(VDD)와 접지단자(VSS)의 사이에 직렬접속된 제2충전용스위치(S21) 및 제2충전용커패시터(C21) 및,
    상기 제2충전용스위치(S21)와 상기 제2충전용커패시터(C21)의 공통접속점인 제2노드(N21)와 접지단자(VSS)의 사이에 각각 직렬접속된 제3방전용스위치(S22) 및 제3전류원(IB21), 제4방전용스위치(S23) 및 제4전류원(IB22)을 구비하고,
    상기 제2노드(N21)가 상기 제2전압비교기의 반접입력단자에 접속된 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  6. 제1항에 있어서, 상기 시간차이증폭기의 시간이득은 상기 제1슬루레이트를 상기 제2슬루레이트로 나눈 것으로 결정되는 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  7. 제1항에 있어서, 상기 제1출력전압 및 제2출력전압은 상기 제1디지털입력신호 및 제2디지털입력신호에 의해서만 결정되고, 피드백전압과 무관한 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  8. 제2항에 있어서, 상기 제1슬루레이트는 상기 제1전류원의 값을 상기 제1충전용커패시터의 정전용량값으로 나눈 값으로 결정되는 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  9. 제2항에 있어서, 상기 제2슬루레이트는 상기 제2전류원의 값을 상기 제2충전용커패시터의 정전용량값으로 나눈 값으로 결정되는 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  10. 제1입력단자로 입력되는 제1디지털입력신호가 천이될 때 제1충전용커패시터에 기저전압의 레벨로 방전된 전압에 대해 제1슬루레이트를 설정하여 상기 제1슬루레이트로 상승되는 제1출력전압을 발생한 후, 제2입력단자로 입력되는 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 제1슬루레이트를 제2슬루레이트로 변경하여 상기 제2슬루레이트로 상승되는 제1출력전압을 발생하는 제1슬루레이트 설정부 및, 상기 제1슬루레이트 설정부로부터 출력되는 제1출력전압을 기준전압과 비교하여 그에 따른 제1디지털신호를 출력하는 제1전압비교기를 구비하는 제1디지털신호 출력부; 및
    제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되지 않는 것을 근거로 제2충전용커패시터에 방전된 기저전압 레벨의 전압을 그대로 제2출력전압으로 출력하고, 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 기저전압의 레벨로 방전된 전압에 대해 제2슬루레이트를 설정하여 상기 제2슬루레이트로 상승되는 제2출력전압을 발생하는 제2슬루레이트 설정부 및, 상기 제2슬루레이트 설정부로부터 출력되는 제2출력전압을 상기 기준전압과 비교하여 그에 따른 제2디지털신호를 출력하는 제2전압비교기를 구비하는 제2디지털신호 출력부;를 포함하는 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이증폭기.
  11. (a) 제1슬루레이트 설정부의 제1입력단자로 입력되는 제1디지털입력신호가 천이될 때 제1충전용커패시터에 전원전압의 레벨로 충전된 전압에 대해 제1슬루레이트를 설정하여 그에 따라 변화되는 제1출력전압을 발생한 후, 제2입력단자로 입력되는 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 제1슬루레이트 설정부에서 상기 제1슬루레이트를 제2슬루레이트로 변경하여 그에 따라 변화되는 제1출력전압을 발생하는 단계;
    (b) 제1전압비교기에서 상기 제1출력전압을 기준전압과 비교하여 그에 따른 제1디지털신호를 출력하는 단계;
    (c) 제2슬루레이트 설정부의 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되지 않는 것을 근거로 상기 제2슬루레이트 설정부의 제2충전용커패시터에 전원전압의 레벨로 충전된 전압 또는 기저전압 레벨의 방전된 전압을 그대로 제2출력전압으로 출력하고, 상기 제2슬루레이트 설정부의 제3입력단자로 입력되는 상기 제2디지털입력신호가 천이되어 제1디지털입력신호와 제2디지털입력신호의 상태가 모두 초기 상태와 달라질 때 상기 전원전압의 레벨로 충전된 전압 또는 기저전압의 레벨로 방전된 전압에 대해 제2슬루레이트를 설정하여 그에 따라 변화되는 제2출력전압을 발생하는 단계; 및
    (d) 제2전압비교기에서 상기 제2슬루레이트 설정부로부터 출력되는 제2출력전압을 상기 기준전압과 비교하여 그에 따른 제2디지털신호를 출력하는 단계;를 포함하는 것을 특징으로 하는 슬루 레이트 제어를 이용한 시간차이 증폭 방법.

KR1020120029860A 2012-03-23 2012-03-23 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법 KR101283998B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120029860A KR101283998B1 (ko) 2012-03-23 2012-03-23 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법
JP2012110883A JP5411315B2 (ja) 2012-03-23 2012-05-14 スルーレート制御を利用した時間差増幅器及び時間差増幅方法
TW101117133A TWI489780B (zh) 2012-03-23 2012-05-14 使用迴轉率控制的時間差異放大器及放大方法
US13/536,925 US8669810B2 (en) 2012-03-23 2012-06-28 Time difference amplifier and amplification method using slew rate control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029860A KR101283998B1 (ko) 2012-03-23 2012-03-23 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법

Publications (1)

Publication Number Publication Date
KR101283998B1 true KR101283998B1 (ko) 2013-07-10

Family

ID=48996912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029860A KR101283998B1 (ko) 2012-03-23 2012-03-23 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법

Country Status (4)

Country Link
US (1) US8669810B2 (ko)
JP (1) JP5411315B2 (ko)
KR (1) KR101283998B1 (ko)
TW (1) TWI489780B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404084B1 (ko) 2012-10-11 2014-06-05 연세대학교 산학협력단 시간 증폭기 및 시간 증폭 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383900B2 (ja) * 2010-02-24 2014-01-08 パナソニック株式会社 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器
JPWO2013018274A1 (ja) 2011-08-01 2015-03-05 パナソニック株式会社 時間差調整回路およびそれを備えた時間差デジタル変換器
KR101615435B1 (ko) * 2014-06-09 2016-04-26 한국과학기술원 센서 저항을 이용한 온도 측정 장치 및 그 방법
TWI547074B (zh) * 2014-09-25 2016-08-21 力智電子股份有限公司 電源轉換器、電壓調整單元及電壓調整方法
US9362936B1 (en) * 2015-06-22 2016-06-07 Silicon Laboratories Inc. Digital-to-time converter
US9531394B1 (en) 2015-06-22 2016-12-27 Silicon Laboratories Inc. Calibration of digital-to-time converter
US9698807B1 (en) 2016-06-30 2017-07-04 Silicon Laboratories Inc. Time signal conversion using dual time-based digital-to-analog converters
US9831888B1 (en) * 2017-06-06 2017-11-28 IQ-Analog Corp. Sort-and delay time-to-digital converter
US10693482B2 (en) 2018-06-27 2020-06-23 Silicon Laboratories Inc. Time-to-voltage converter with extended output range
US10601431B2 (en) 2018-06-28 2020-03-24 Silicon Laboratories Inc. Time-to-voltage converter using correlated double sampling
WO2020129947A1 (ja) 2018-12-18 2020-06-25 パナソニックセミコンダクターソリューションズ株式会社 Ｄｌｌ回路、時間差増幅回路及び測距撮像装置
US10802447B1 (en) 2019-05-17 2020-10-13 Bae Systems Information And Electronic Systems Integration Inc. Linearized time amplifier architecture for sub-picosecond resolution
US11553150B2 (en) * 2020-06-23 2023-01-10 Bae Systems Information And Electronic Systems Integration Inc. In pixel time amplifier for LIDAR applications
JP7439930B2 (ja) 2020-07-20 2024-02-28 日本電信電話株式会社 アナログ－デジタル変換器
CN113162566B (zh) * 2021-05-17 2022-12-06 合肥工业大学 一种可编程高精度高动态范围的时间放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078081A (ko) * 1998-03-19 1999-10-25 씨. 필립 채프맨 온도보상이되는 정밀 이장발진기 집적회로
JP2005261091A (ja) 2004-03-12 2005-09-22 New Japan Radio Co Ltd デッドタイム発生回路
KR20060007221A (ko) * 2004-07-19 2006-01-24 매그나칩 반도체 유한회사 출력신호의 슬루율을 제어할 수 있는 연산증폭기
KR100668498B1 (ko) 2005-11-09 2007-01-12 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720812B2 (en) * 1995-06-02 2004-04-13 Nova R&D, Inc. Multi-channel integrated circuit
KR100360403B1 (ko) * 2000-04-10 2002-11-13 삼성전자 주식회사 듀티 싸이클 보정회로 및 방법
US7498844B2 (en) * 2005-09-29 2009-03-03 Hynix Semiconductor Inc. Output driver for dynamic random access memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078081A (ko) * 1998-03-19 1999-10-25 씨. 필립 채프맨 온도보상이되는 정밀 이장발진기 집적회로
JP2005261091A (ja) 2004-03-12 2005-09-22 New Japan Radio Co Ltd デッドタイム発生回路
KR20060007221A (ko) * 2004-07-19 2006-01-24 매그나칩 반도체 유한회사 출력신호의 슬루율을 제어할 수 있는 연산증폭기
KR100668498B1 (ko) 2005-11-09 2007-01-12 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101404084B1 (ko) 2012-10-11 2014-06-05 연세대학교 산학협력단 시간 증폭기 및 시간 증폭 방법

Also Published As

Publication number Publication date
US20130249627A1 (en) 2013-09-26
TWI489780B (zh) 2015-06-21
US8669810B2 (en) 2014-03-11
JP5411315B2 (ja) 2014-02-12
JP2013201740A (ja) 2013-10-03
TW201340613A (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
KR101283998B1 (ko) 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법
CN108011635B (zh) 一种动态比较器及其失调校准的方法
US8164388B2 (en) Amplifying apparatus
JP5171908B2 (ja) 電源回路
US11095300B2 (en) Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter
US9853533B2 (en) Circuit arrangement and method for reproducing a current
JP2008104063A (ja) バッファ回路
JP5375753B2 (ja) 発振回路及びその動作電流制御方法
JP2007281876A (ja) 比較回路及びその増幅回路
US20070290728A1 (en) Circuit and method for slew rate control
KR20020027258A (ko) 전원 펄스 폭 변조 제어 시스템
CN103178813A (zh) 一种低失调全动态比较器
US20070216475A1 (en) Dynamically accelerated operational amplifier and method thereof
CN108270402B (zh) 电压检测及控制电路
US7652534B1 (en) Rail-to-rail operational amplifier capable of reducing current consumption
US10574221B2 (en) Comparator, integrated circuit, and method
US8947287B2 (en) Pipeline A/D converter and A/D converting method
TWI430565B (zh) 可調適放大電路
CN111147056B (zh) 一种动态比较器、模数转换器和控制方法
KR101404084B1 (ko) 시간 증폭기 및 시간 증폭 방법
US9755588B2 (en) Signal output circuit
US9608585B2 (en) Dynamic current source for zero-crossing amplifier units for use in high-speed communication circuits
TWI322565B (en) Automatic-gain control circuit
TW202226753A (zh) 電流導向式比較器與電容控制方法
JP2012114610A (ja) 電子回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee