KR101283009B1 - Electroplating system and electroplating method - Google Patents

Electroplating system and electroplating method Download PDF

Info

Publication number
KR101283009B1
KR101283009B1 KR1020110065375A KR20110065375A KR101283009B1 KR 101283009 B1 KR101283009 B1 KR 101283009B1 KR 1020110065375 A KR1020110065375 A KR 1020110065375A KR 20110065375 A KR20110065375 A KR 20110065375A KR 101283009 B1 KR101283009 B1 KR 101283009B1
Authority
KR
South Korea
Prior art keywords
electrode plate
copper electrode
insulating substrate
copper
electrolyte
Prior art date
Application number
KR1020110065375A
Other languages
Korean (ko)
Other versions
KR20120132266A (en
Inventor
주승기
Original Assignee
주승기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주승기 filed Critical 주승기
Priority to KR1020110065375A priority Critical patent/KR101283009B1/en
Priority to US13/182,632 priority patent/US20120298518A1/en
Publication of KR20120132266A publication Critical patent/KR20120132266A/en
Application granted granted Critical
Publication of KR101283009B1 publication Critical patent/KR101283009B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

본 발명의 전기 도금장치는 시드 전극이 형성된 절연기판의 상면에 일정 갭을 두고 배치되는 구리 전극판과, 상기 구리 전극판을 직선 이동시키는 구동부와, 상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부와, 상기 구리 전극판의 하면에 설치되어 구리 전극판과 절연기판 사이에 표면 장력에 의해 전해액이 머무르게 하고 상기 전해액이 구리 전극판과 같이 이동되도록 구리 전극판과 절연기판 사이의 간결을 유지하는 스페이서로 구성되어, 대형 기판의 표면에 균일한 구리막을 형성할 수 있다.In the electroplating apparatus of the present invention, a copper electrode plate disposed at a predetermined gap on an upper surface of an insulating substrate on which a seed electrode is formed, a driving unit for linearly moving the copper electrode plate, and a current is applied between the copper electrode plate and the seed electrode. And a power supply unit provided on the lower surface of the copper electrode plate so that the electrolyte stays by the surface tension between the copper electrode plate and the insulating substrate, and the short circuit between the copper electrode plate and the insulating substrate so that the electrolyte moves with the copper electrode plate. It is comprised by the spacer which hold | maintains, and it can form a uniform copper film on the surface of a large board | substrate.

Description

전기 도금장치 및 전기 도금방법{ELECTROPLATING SYSTEM AND ELECTROPLATING METHOD} Electroplating Equipment and Electroplating Method {ELECTROPLATING SYSTEM AND ELECTROPLATING METHOD}

본 발명은 기판에 금속 박막을 형성하는 장치에 관한 것으로, 대형 기판에 균일하게 금속 박막을 형성할 수 있는 전기 도금장치 및 전기 도금방법에 관한 것이다. The present invention relates to an apparatus for forming a metal thin film on a substrate, and relates to an electroplating apparatus and an electroplating method capable of uniformly forming a metal thin film on a large substrate.

일반적으로, 박막 트랜지스터(Thin Film Transistor : 이하 TFT라 함)에서 하부 게이트를 구성하기 위한 게이트 전극으로는 알루미늄(Al), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 등 여러 가지 금속이 있다. 상기 알루미늄(Al), 몰리브덴(Mo) 등을 게이트 전극 재료로 사용하는 것은 예를 들어, 알루미늄(Al)의 산화막 (Al2O3)을 게이트 절연막으로 사용가능하여 게이트 절연막의 제조가 용이하기 때문이다. In general, there are various metals such as aluminum (Al), molybdenum (Mo), and molybdenum-tungsten (MoW) as a gate electrode for forming a lower gate in a thin film transistor (hereinafter, referred to as TFT). The use of aluminum (Al), molybdenum (Mo), or the like as the gate electrode material is because, for example, an oxide film (Al 2 O 3 ) of aluminum (Al) can be used as the gate insulating film, thereby making it easy to manufacture the gate insulating film. to be.

그러나, 최근 들어 알루미늄 등을 게이트 전극재료로 사용하여 대형 디스플레이를 구현하는 경우, 게이트 전극과 상호 연결되어 있어 일반적으로 게이트 전극과 동시에 형성되는 게이트 라인(GL)이나 게이트 라인과 직교방향으로 형성되어 소스영역에 연결되는 데이터라인(DL)은 저항값이 디스플레이의 크기에 비례하여 크게 증가하여, 그 결과 게이트 신호 및 데이터 신호의 지연과 왜곡이 발생하고 있다. However, recently, when a large display is implemented using aluminum or the like as a gate electrode material, the source is formed in a direction perpendicular to the gate line GL or the gate line which is interconnected with the gate electrode and is generally formed at the same time as the gate electrode. In the data line DL connected to the region, the resistance value increases in proportion to the size of the display, resulting in delay and distortion of the gate signal and the data signal.

특히, 한 변의 길이가 1 미터가 넘게 되는 초대형 평판디스플레이에서는 배선 길이가 기하급수적으로 늘기 때문에 저항이 낮은 구리가 필수 불가결하다. 배선 중에서도 TFT의 게이트 배선은 데이터 배선보다도 저항을 낮추기 어려운 상황이므로 특히, 게이트를 구리 재료로 형성하는 것이 요구된다. In particular, in ultra-large flat panel displays where the length of one side is more than 1 meter, the low-resistance copper is indispensable because the wiring length increases exponentially. Among the wirings, the gate wirings of the TFTs are more difficult to lower the resistance than the data wirings, and therefore, particularly, the gates are required to be formed of a copper material.

종래의 게이트 전극재료로 사용하고 있던 알루미늄 등보다 저항이 작은 금속재료로는 구리(Cu)가 있으나, 구리막을 식각하여 게이트 전극 및 게이트 라인을 형성할 때 적절한 에칭용액의 개발이 이루어지지 못하였고, 또한 구리막의 식각공정이 많은 환경오염을 야기하는 중금속을 배출하는 문제가 있다. Although copper (Cu) is a metal material having a lower resistance than aluminum and the like used as a conventional gate electrode material, an appropriate etching solution was not developed when etching a copper film to form a gate electrode and a gate line. In addition, there is a problem that the etching process of the copper film discharges heavy metals causing a lot of environmental pollution.

구리는 상기한 다른 금속들과는 달리 불화물이나 염화물을 형성하지 않으므로 식각에 문제가 있으며 또 저항을 낮추기 위해 두꺼운 두께로 쌓는 경우 공정 시간이 3~4시간 이상 걸리는 등의 문제가 있다. Unlike other metals described above, copper does not form fluoride or chloride, which may cause etching problems. In addition, copper may have a process time of 3 to 4 hours or more when stacked in a thick thickness to reduce resistance.

대형 디스플레이용으로 구리를 게이트 전극으로 사용하는 경우 저항을 충분히 작게 하기 위해서는 2 마이크로미터 이상의 두께를 갖는 구리배선이 필요하다. 이러한 후막의 구리막을 형성하는 데 장시간이 걸린다는 문제와 함께 후막두께의 게이트 전극 구조를 채용하는 경우 게이트 전극의 상부에 주지된 공정으로 게이트 절연막을 바로 형성하는 경우 스텝 커버리지(step coverage)문제가 발생한다. When copper is used as a gate electrode for large displays, copper wiring having a thickness of 2 micrometers or more is required to sufficiently reduce the resistance. In addition to the problem that it takes a long time to form a thick copper film, when the gate electrode structure having a thick film thickness is employed, a step coverage problem occurs when the gate insulating film is directly formed by a well-known process on the gate electrode. do.

이 문제를 해결하기 위해서는 2 마이크론 정도의 두꺼운 절연막을 증착하고 이를 패턴하여 트렌치 구조를 형성한다. 이 트렌치 구조를 전착에 의해 구리로 메꿈으로써 배선을 형성하게 되는데 이때 트렌치에 선택적으로 구리를 전착하기 위해서는 특별한 기술이 필요하다. 종래의 전착 기술에 의하면 대면적의 경우 저항 때문에 전면에 균일한 구리막의 형성이 불가할 뿐 아니라 액체 전해액을 담을 대형 장치가 필요하다. To solve this problem, a 2 micron thick insulating film is deposited and patterned to form a trench structure. The trench structure is filled with copper by electrodeposition to form wiring, which requires special techniques to selectively electrodeposit copper in the trench. According to the conventional electrodeposition technique, in the case of a large area, resistance is not only possible to form a uniform copper film on the entire surface, but also a large apparatus for holding a liquid electrolyte is required.

한편, 구리를 게이트 전극으로 사용하여 어레이 기판을 제조하는 종래기술이 대한민국 공개특허 제 10-2006-115522호에 개시되어 있다. Meanwhile, the prior art of manufacturing an array substrate using copper as a gate electrode is disclosed in Korean Patent Laid-Open No. 10-2006-115522.

상기 공개특허는 플랙시블 표시장치를 구현하기 위해 게이트 라인 및 데이터 라인 등의 신호배선과 박막 트랜지스터의 제작 시에 유리기판을 사용하는 경우에 비하여 제작온도 및 스트레스가 큰 제약조건으로 작용하는 점을 고려하여, 증착온도가 낮은 무전해 도금 및 전기 도금 방법을 사용하여 신호배선 및 박막트랜지스터를 제작함에 의해 연성기판의 휨 또는 신호라인층들의 크랙을 방지함과 동시에 표시품질의 향상을 도모하였다. The disclosed patent considers that the wiring temperature and the stress of the thin film transistor and the signal wiring such as the gate line and the data line to implement a flexible display device as compared to the case of using a glass substrate when manufacturing a thin film transistor. By using the electroless plating and electroplating method with low deposition temperature, signal wiring and thin film transistor are fabricated to prevent bending of the flexible substrate or cracking of signal line layers, and at the same time improve display quality.

이를 위해 상기 공개특허는 니켈 또는 몰리브덴으로 이루어진 제1 전극층과 구리로 이루어진 제2 전극층 및 게이트 라인과 데이터 라인용 제1 및 제2 라인층을 무전해 도금 방법으로 형성하여 전기도금용 시드층을 형성한 후, 상기 시드층을 이용하여 소스 및 드레인 영역과, 게이트 라인과 데이터 라인용 제3 전극층과 제3 라인층을 전기도금방법으로 형성하고 있다. To this end, the published patent forms a first electrode layer made of nickel or molybdenum, a second electrode layer made of copper, and first and second line layers for gate lines and data lines by electroless plating to form a seed layer for electroplating. After that, the source layer and the drain region, the third electrode layer for the gate line and the data line, and the third line layer are formed using the seed layer by an electroplating method.

그러나, 상기 공개특허의 구리 게이트 전극 및 배선형성방법은 접착력 강화를 위한 제1 금속층과 구리로 이루어진 제2금속층을 무전해 도금방법으로 기판 전면에 형성한 후, 게이트 전극 및 배선을 전기도금 방법으로 형성할 수 있도록 제1 및 제2 금속층을 패터닝하는 공정을 포함하고 있다. 그 결과, 상기 공개특허는 구리금속층의 식각 시에 종래와 같은 문제를 안고 있다. However, the copper gate electrode and the wiring forming method of the disclosed patent is formed on the entire surface of the substrate by the electroless plating method of the first metal layer and the second metal layer made of copper for strengthening the adhesion, the gate electrode and the wiring by the electroplating method Patterning the first and second metal layers so as to form them. As a result, the published patent has the same problem as in the conventional etching of the copper metal layer.

또한, 상기 공개 특허는 게이트 전극을 1마이크로미터 이상의 후막으로 형성하고 후속공정에서 스텝 커버리지 문제가 발생할 수 있으며 이와 관련된 어떤 해결방안도 제시되어 있지 않다.In addition, the disclosed patent may form a gate electrode with a thick film of 1 micrometer or more and a step coverage problem may occur in a subsequent process, and no solution related thereto is disclosed.

더욱이, 종래에는 소스 및 드레인 영역을 게이트 전극에 정렬하여 형성할 때, 별도의 노광 마스크를 사용하여 게이트 전극의 상부에 이온주입 차단용 마스크를 형성하고 이온 주입공정을 실시하기 때문에 2-4 마이크로미터의 정렬오차가 발생할 수 있으며, 이러한, 오차는 채널 영역의 양 끝으로 동일하게 배분할 수 없어 한쪽으로 치우치게 되므로 TFT의 전기적 성능을 악화시키는 요인이 된다. Furthermore, when forming the source and drain regions in alignment with the gate electrode, since the mask for ion implantation blocking is formed on the upper portion of the gate electrode using a separate exposure mask and the ion implantation process is performed, it is 2-4 micrometers. The misalignment may occur, and such an error cannot be equally distributed to both ends of the channel region and thus is biased to one side, which causes a deterioration of the TFT's electrical performance.

한편, 구리 전기도금은 오래된 기술로 일반적으로 사용될 때는 기존의 방식에 문제가 없다. 하지만 한 변의 길이가 2미터가 넘는 대형 기판의 경우는 전압 강하 등의 문제로 균일한 두께의 금속막을 도금하기 어렵다. Copper electroplating, on the other hand, does not have a problem with conventional methods when it is commonly used with older techniques. However, in the case of a large substrate having a side length of more than 2 meters, it is difficult to plate a metal film having a uniform thickness due to problems such as voltage drop.

또한, 전해액을 담는 그릇 자체도 커야하고 전해액 역시 막대한 양이 필요하게 되어 산업적으로 많은 문제가 내포된다. In addition, the container itself containing the electrolyte solution must be large and the electrolyte solution also requires a huge amount of industrial problems.

더욱이, 반도체 공정에 도금이 활용될 때 전착된 금속막 두께의 균일성보다도 더 큰 문제는 결정립 크기의 조절이다. 한 예로 결정립이 조대화되면 전착된 금속막의 표면이 거칠어지는데 반도체 공정에서는 수 마이크론의 표면 거칠기도 큰 문제가 될 수 있기 때문에 결정립의 크기가 일반 적용 사례와는 달리 마이크론 수준 이하로 되어야 한다. Moreover, a problem that is greater than the uniformity of electrodeposited metal film thickness when plating is utilized in semiconductor processes is the control of grain size. For example, when the grains are coarsened, the surface of the electrodeposited metal film becomes rough. In the semiconductor process, the surface roughness of several microns may be a big problem, so the grain size should be less than the micron level unlike in general applications.

일반적인 종래의 습식 구리도금은 도 1에 도시된 바와 같이, CuSO4 전해액(110)으로 충전된 도금조(100) 내에 판형상의 구리 전극(Cu electrode)(160)과, 구리 도금이 이루어질 부분에 금속 시드층(metal electrode)(150)이 형성된 기판(130)을 침지하고, 시드층(150)을 음극으로 하고 구리 전극(160)을 양극으로 설정하여 전원 공급부(140)에서 전원을 인가함에 의해 전기 도금 공정을 실시하면 금속 시드층(metal electrode)(150) 위에 구리 도금층(170)이 전착된다. In general, conventional wet copper plating, as shown in FIG. 1, a plate-shaped Cu electrode 160 in a plating bath 100 filled with a CuSO 4 electrolyte 110 and a metal on a portion where copper plating is to be made. The substrate 130 on which the seed layer 150 is formed is immersed, the seed layer 150 is used as the cathode, and the copper electrode 160 is set as the anode, thereby applying power from the power supply 140. When the plating process is performed, the copper plating layer 170 is electrodeposited on the metal electrode layer 150.

한편, 구리 도금을 위해 대형 디스플레이용 기판과 같이 한 변의 길이가 2미터가 넘어 전착면적이 넓은 대면적 기판을 전해용액에 담그는 종래의 습식 도금방식을 사용하면, 도 2에 도시된 바와 같이, (-) 전극으로 이용되는 금속 시드층(150)은 저항에 의한 전압강하로 인해 전원(power supply)에서 가까운 부분(a)과 먼 부분(b)의 전류밀도 차이가 크게 발생한다.On the other hand, using a conventional wet plating method of dipping a large area substrate having a large electrodeposition area in an electrolytic solution beyond 2 meters, such as a large display substrate for copper plating, as shown in Figure 2, ( -) In the metal seed layer 150 used as an electrode, a large difference in current density occurs between a portion (a) and a portion (b) close to a power supply due to a voltage drop caused by a resistance.

습식 구리 도금시에 전착속도는 전류밀도에 비례하며, 전류밀도 = (전류 / 전착면적)이 성립한다.In wet copper plating, electrodeposition rate is proportional to current density, and current density = (current / electrodeposition area) is established.

따라서, 전류밀도가 높은 부분은 Cu 핵생성이 빠르게 일어나므로 도 2(a)와 같이 그레인(grain)의 크기가 작으나, 전류밀도가 낮은 부분은 핵생성이 잘 일어나지 않으므로 도 2(b)와 같이 그레인의 크기가 커지는 현상이 발생한다.Therefore, since the portion of the high current density occurs in Cu nucleation rapidly, the grain size is small as shown in FIG. 2 (a), but the portion of the low current density does not occur nucleation well, as shown in FIG. 2 (b). Grain size increases.

결정립의 크기는 전기 도금에서 양극에 걸리는 전압, 전류, 전해액의 농도, 양극간의 거리 등에 의해 좌우되는 데 대형 욕조를 사용해야 하는 경우 이러한 만은 변수의 통제는 극히 어려울 수밖에 없다. Grain size depends on the voltage, current, electrolyte concentration, and distance between anodes in electroplating.

그 결과, 종래의 침지식 습식 도금방법으로 대면적의 기판에 구리도금을 실시하는 경우 생성되는 구리막의 그레인이 균일한 사이즈로 형성되지 못하는 문제가 발생한다.As a result, when copper plating is performed on a large-area substrate by a conventional immersion wet plating method, there is a problem in that grains of the resulting copper film cannot be formed in a uniform size.

KR 10-2006-115522 AKR 10-2006-115522 A

따라서, 본 발명의 목적은 대형 기판에 금속 박막을 균일하게 형성할 수 있는 전기 도금장치 및 전기 도금방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide an electroplating apparatus and an electroplating method capable of uniformly forming a metal thin film on a large substrate.

본 발명의 다른 목적은 전해액을 담을 대형 장치가 필요 없으며 균일한 구리의 전착이 가능한 전기 도금장치 및 전기 도금방법을 제공하는 것이다. Another object of the present invention is to provide an electroplating apparatus and an electroplating method capable of electrodeposition of uniform copper without the need for a large apparatus to hold the electrolyte.

본 발명의 또 목적은 트랜치 구조를 갖는 절연층에 구리게이트를 선택적으로 형성함에 의해 별도의 평탄화 공정을 거치지 않으면서도 게이트 절연막 형성 시에 스텝 커버리지를 해소할 수 있는 전기 도금장치 및 전기 도금방법을 제공하는 것이다. It is still another object of the present invention to provide an electroplating apparatus and an electroplating method capable of eliminating step coverage when forming a gate insulating film without a separate planarization process by selectively forming a copper gate in an insulating layer having a trench structure. It is.

본 발명의 또 다른 목적은 게이트 전극으로 구리를 사용함과 동시에 비정질실리콘막을 결정화하여 투명한 다결정 실리콘층을 형성함에 의해 별도의 노광마스크 없이 배면노광에 의해 채널영역의 엄격한 제어가 가능하고, 소스영역과 드레인영역을 게이트에 자동정렬 할 수 있는 전기 도금장치 및 전기 도금방법을 제공하는 것이다.Another object of the present invention is to use copper as the gate electrode and to crystallize the amorphous silicon film to form a transparent polycrystalline silicon layer, so that strict control of the channel region is possible by the back exposure without a separate exposure mask, and the source region and the drain The present invention provides an electroplating apparatus and an electroplating method capable of automatically aligning an area with a gate.

이와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 본 발명의 전기 도금장치는 시드 전극이 형성된 절연기판의 상면에 일정 갭을 두고 배치되는 구리 전극판과, 상기 구리 전극판을 직선 이동시키는 구동부와, 상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부와, 상기 구리 전극판의 하면에 설치되어 구리 전극판과 절연기판 사이에 표면 장력에 의해 전해액이 머무르게 하고 상기 전해액이 구리 전극판과 같이 이동되도록 구리 전극판과 절연기판 사이의 간결을 유지하는 스페이서를 포함한다.According to an embodiment of the present invention for achieving the above object, the electroplating apparatus of the present invention is a copper electrode plate disposed with a predetermined gap on the upper surface of the insulating substrate on which the seed electrode is formed, and the copper electrode plate linearly moved And a power supply unit for applying a current between the copper electrode plate and the seed electrode, and a lower surface of the copper electrode plate so that the electrolyte stays by the surface tension between the copper electrode plate and the insulating substrate. It includes a spacer for maintaining the shortness between the copper electrode plate and the insulating substrate to move with the electrode plate.

일 실시예에 따른 절연기판은 발수성 재질로 형성되어, 전해액이 표면 장력에 의해 구리 전극판과, 절연기판 사이에 머무르도록 하는 것을 특징으로 한다.Insulating substrate according to an embodiment is formed of a water-repellent material, characterized in that the electrolyte stays between the copper electrode plate and the insulating substrate by the surface tension.

구동부는 제어유닛에서 인가되는 신호에 따라 작동되는 구동모터와, 구동모터의 구동축에 고정되는 피니언 기어와, 상기 피니언 기어와 기어 물림되고 구리 전극판에 고정되는 랙 기어를 포함한다.The drive unit includes a drive motor operated according to a signal applied from a control unit, a pinion gear fixed to the drive shaft of the drive motor, and a rack gear bit-engaged with the pinion gear and fixed to the copper electrode plate.

제2실시예에 따른 전기 도금장치는 시드 전극이 형성된 절연기판의 상면에 일정 갭을 두고 배치되는 구리 전극판과, 상기 구리 전극판의 후방에 배치되어 전해액을 구리 전극판 방향으로 밀어주는 밀판과, 상기 구리 전극판과 밀판을 직선 이동시키는 구동부와, 상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부와, 상기 구리 전극판의 하면에 설치되어 구리 전극판과 절연기판 사이의 간격을 유지시키는 스페이서를 포함한다.An electroplating apparatus according to a second embodiment includes a copper electrode plate disposed with a predetermined gap on an upper surface of an insulating substrate on which a seed electrode is formed, and a wheat plate disposed behind the copper electrode plate to push the electrolyte toward the copper electrode plate. A driving unit for linearly moving the copper electrode plate and the wheat plate, a power supply unit for applying a current between the copper electrode plate and the seed electrode, and a lower surface of the copper electrode plate to provide a gap between the copper electrode plate and the insulating substrate. And a spacer to hold.

제2실시예에 따른 밀판은 러버나 실리콘 재질로 형성되어 절연기판의 표면에 밀착되어 전해액을 구리 전극판 방향으로 밀어주는 것을 특징으로 한다.The wheat plate according to the second embodiment is formed of a rubber or silicon material to be in close contact with the surface of the insulating substrate to push the electrolyte toward the copper electrode plate.

제3실시예에 따른 전기 도금장치는 시드 전극이 형성된 절연기판의 상면에 일정 갭을 두고 배치되는 구리 전극판과, 상기 구리 전극판의 전방에 배치되어 전해액을 절연기판의 표면에 공급하는 전해액 공급부와, 상기 구리 전극판의 후방에 배치되어 전해액을 제거하는 전해액 제거부와, 상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부와, 상기 구리 전극판의 하면에 설치되어 구리 전극판과 절연기판 사이의 간격을 유지시키는 스페이서와, 상기 구리 전극판, 전해액 공급부 및 전해액 제거부를 직선 이동시키는 구동부를 포함한다.The electroplating apparatus according to the third embodiment includes a copper electrode plate disposed at a predetermined gap on an upper surface of the insulating substrate on which the seed electrode is formed, and an electrolyte supply unit disposed in front of the copper electrode plate to supply the electrolyte to the surface of the insulating substrate. An electrolytic solution removal unit disposed behind the copper electrode plate to remove the electrolyte solution, a power supply unit applying current between the copper electrode plate and the seed electrode, a copper electrode plate provided on the lower surface of the copper electrode plate, A spacer for maintaining a gap between the insulating substrates, and a driving unit for linearly moving the copper electrode plate, the electrolyte supply unit, and the electrolyte removal unit.

제3실시예에 따른 전해액 공급부는 구동부와 연결되어 직선 이동되고 전해액이 유입되는 노즐바디와, 노즐 바디의 하부에 복수로 배열되어 전해액을 절연기판에 공급하는 공급노즐을 포함한다.The electrolyte supply unit according to the third embodiment includes a nozzle body connected to the driving unit and linearly moved and the electrolyte flows therein, and a plurality of supply nozzles arranged at a lower portion of the nozzle body to supply the electrolyte solution to the insulating substrate.

제3실시예에 따른 전해액 제거부는 전해액을 흡착할 수 있는 흡착부재로 구성되는 것을 특징으로 한다. Electrolyte removal unit according to the third embodiment is characterized in that consisting of an adsorption member that can adsorb the electrolyte.

본 발명의 일 실시예에 따른 전기 도금방법은 절연기판에 시드 전극을 형성하는 단계와, 절연기판의 상면에 구리 전극판을 일정 갭을 두고 배치하고, 구리 전극판과 절연기판 사이에 전해액을 위치시키는 단계와, 상기 구리 전극판과 시드 전극 사이에 전류를 인가하여 시드 전극의 표면에 구리막을 형성하는 단계와, 상기 구리 전극판을 직선 이동시켜 구리막을 시드 전극의 표면에 순차적으로 형성하는 단계를 포함한다.Electroplating method according to an embodiment of the present invention comprises the steps of forming a seed electrode on the insulating substrate, the copper electrode plate on the upper surface of the insulating substrate is arranged with a predetermined gap, the electrolyte is located between the copper electrode plate and the insulating substrate Forming a copper film on the surface of the seed electrode by applying a current between the copper electrode plate and the seed electrode, and sequentially forming the copper film on the surface of the seed electrode by linearly moving the copper electrode plate. Include.

상기 절연기판이 발수성 기판일 경우 전해액은 표면장력에 의해 구리 전극판과 절연기판 사이에 머무르고 구리 전극판이 이동되면 전해액이 같이 이동되는 것을 특징으로 한다.In the case where the insulating substrate is a water repellent substrate, the electrolyte solution is maintained between the copper electrode plate and the insulating substrate by surface tension, and when the copper electrode plate is moved, the electrolyte is moved together.

상기 절연기판이 친수성일 경우 구리 전극판의 후방에 밀판을 배치하여 전해액을 구리 전극판 방향으로 밀어주는 단계를 더 포함한다.If the insulating substrate is hydrophilic, further comprising the step of placing a close plate behind the copper electrode plate to push the electrolyte toward the copper electrode plate direction.

상기 절연기판이 친수성일 경우 구리 전극판의 전방에서 전해액을 공급하고, 구리 전극판의 후방에서 전해액을 제거하는 단계를 더 포함한다.When the insulating substrate is hydrophilic, supplying an electrolyte solution in front of the copper electrode plate, and removing the electrolyte solution in the rear of the copper electrode plate.

상기한 바와 같이, 본 발명의 전기 도금장치 및 전기 도금방법은 대형 기판에 금속 박막을 균일하게 형성할 수 있다. As described above, the electroplating apparatus and the electroplating method of the present invention can uniformly form a metal thin film on a large substrate.

그리고, 대형 디스플레이에 적합한 낮은 저항값을 갖는 구리를 사용하여 전기도금법에 의해 하부 게이트를 형성할 때, 표면장력에 의해 지탱할 수 있는 정도로 전해액을 기판의 시드층에 도포하면서 양극인 구리판을 시드층을 따라 이동시킴에 의해 구리 배선을 전착할 수 있다.When the lower gate is formed by electroplating using copper having a low resistance value suitable for a large display, the seed layer is formed by applying a copper plate as an anode while applying an electrolyte solution to the seed layer of the substrate to an extent that can be supported by surface tension. By moving along, copper wiring can be electrodeposited.

또한, 본 발명에서는 전해액을 담을 대형 장치가 필요 없으며 균일한 구리의 전착이 가능하다.In addition, the present invention does not require a large device to hold the electrolyte solution, it is possible to electrodeposit uniform copper.

더욱이, 본 발명은 대형 디스플레이에 적합한 낮은 저항값을 갖는 구리를 전기도금법에 의해 하부 게이트로 사용가능한 두께로 빠르고 선택적으로 형성하여 공정시간을 최소화함과 동시에 구리 식각공정을 생략할 수 있다. Moreover, the present invention can quickly and selectively form a copper having a low resistance value suitable for a large display to a thickness usable as a lower gate by electroplating, thereby minimizing processing time and eliminating the copper etching process.

또한, 본 발명은 게이트 전극으로 사용되는 구리를 이용해 트렌치형상의 구리 하부 게이트 구조를 선택적으로 형성함에 의해 평탄화공정을 거치지 않으면서도 게이트 절연막 형성 시에 스텝 커버리지(step coverage)를 해소할 수 있다. In addition, according to the present invention, by selectively forming a trench-type copper lower gate structure using copper used as a gate electrode, step coverage may be eliminated during the formation of the gate insulating layer without a planarization process.

더욱이, 본 발명은 게이트 전극으로 구리를 사용하기 때문에 별도의 마스크 없이 배면노광에 의해 소스 영역과 드레인 영역을 게이트에 자동 정렬할 수 있어 정렬오차를 최소화할 수 있다. Furthermore, since the present invention uses copper as the gate electrode, the source region and the drain region can be automatically aligned with the gate by the back exposure without a separate mask, thereby minimizing the alignment error.

도 1은 종래 기술에 따른 습식 도금장치의 구성도이다.
도 2는 종래 기술에 따른 대형기판에 구리 전착할 때 지역에 따라 생성되는 그레인의 크기가 달라지는 것을 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 전기 도금장치의 구성도이다.
도 4는 본 발명의 제2실시예에 따른 전기 도금장치의 구성도이다.
도 5는 본 발명의 제3실시예에 따른 전기 도금장치의 구성도이다.
도 6은 본 발명에 따른 액정표시장치의 어레이기판을 나타낸 평면도이다.
도 7 내지 도 22는 본 발명의 일실시예에 따른 트렌치형상의 구리 하부 게이트 박막 트랜지스터를 제조하는 공정을 보여주는 단면도이다.1 is a block diagram of a wet plating apparatus according to the prior art.
Figure 2 is a view showing that the size of the grain produced according to the area when copper electrodeposited on a large substrate according to the prior art.
3 is a block diagram of an electroplating apparatus according to an embodiment of the present invention.
4 is a configuration diagram of an electroplating apparatus according to a second embodiment of the present invention.
5 is a configuration diagram of an electroplating apparatus according to a third embodiment of the present invention.
6 is a plan view illustrating an array substrate of a liquid crystal display according to the present invention.
7 to 22 are cross-sectional views illustrating a process of manufacturing a trench-shaped copper lower gate thin film transistor according to an embodiment of the present invention.

이하, 첨부된 도면들을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The sizes and shapes of the components shown in the drawings may be exaggerated for clarity and convenience. In addition, terms defined in consideration of the configuration and operation of the present invention may be changed according to the intention or custom of the user, the operator. Definitions of these terms should be based on the content of this specification.

도 3은 본 발명의 일 실시예에 따른 전기 도금장치의 구성도이다. 3 is a block diagram of an electroplating apparatus according to an embodiment of the present invention.

도 3을 참조하면, 일 실시예에 따른 전기 도금장치는 시드 전극(12)이 형성된 절연기판(11)의 상면에 직선 이동 가능하게 배치되는 구리 전극판(50)과, 구리 전극판(50)을 직선 왕복 이동시키는 구동부(60)와, 구리 전극판(50)과 시드전극(12) 사이에 일정한 전류를 공급하는 전원 공급부(54)를 포함한다. Referring to FIG. 3, the electroplating apparatus according to the exemplary embodiment includes a copper electrode plate 50 and a copper electrode plate 50 arranged to be linearly movable on an upper surface of the insulating substrate 11 on which the seed electrode 12 is formed. A drive unit 60 for linearly reciprocating the power, and a power supply unit 54 for supplying a constant current between the copper electrode plate 50 and the seed electrode 12.

절연기판(11)에 시드 전극(12)을 형성하는 방법은 아래에서 상세하게 설명하기로 한다. A method of forming the seed electrode 12 on the insulating substrate 11 will be described in detail below.

절연기판(11)은 발수성(Hydrophobe)인 경우 전해액(70)이 절연기판(11)의 표면에 퍼지지 않고 맺히기 때문에 전해액(70)이 절연기판(11)의 표면에 맺히는 표면장력을 이용하여 절연기판(11)과 구리 전극판(50) 사이에 전해액(70)이 머무르고, 구리 전극판(50)이 이동되면 전해액(70)이 같이 이동되도록 한다. When the insulating substrate 11 is a hydrophob, the electrolyte 70 is formed without spreading on the surface of the insulating substrate 11, so that the insulating substrate 11 uses the surface tension that the electrolyte 70 forms on the surface of the insulating substrate 11. The electrolyte 70 stays between the 11 and the copper electrode plate 50, and when the copper electrode plate 50 moves, the electrolyte 70 moves together.

구리 전극판(50)의 하면 양쪽 가장자리에는 절연기판(11)의 표면에 접촉되어 구리 전극판(50)과 절연기판(11) 사이의 간격을 일정하게 유지해주는 스페이서(52)가 설치된다. Spacers 52 are formed at both edges of the lower surface of the copper electrode plate 50 to be in contact with the surface of the insulating substrate 11 to maintain a constant gap between the copper electrode plate 50 and the insulating substrate 11.

구리 전극판(50)과 절연기판(11) 사이의 간격은 전해액(70)이 구리 전극판(50)과 절연기판(11) 사이에서 표면 장력을 형성하면서 구리 전극판(50)이 이동될 때 전해액(70)이 같이 이동될 수 있는 간격을 갖는다. The gap between the copper electrode plate 50 and the insulating substrate 11 is when the copper electrode plate 50 is moved while the electrolyte 70 forms a surface tension between the copper electrode plate 50 and the insulating substrate 11. The electrolyte 70 has a gap in which it can be moved together.

구동부(60)는 구동모터(62)와, 구동모터(62)의 구동축에 고정되는 피니언 기어(64)와, 구리 전극판(50)의 상면에 고정되고 피니언 기어(64)와 기어 물림되는 랙 기어(66)와, 구동모터(62)를 제어하는 제어유닛(68)를 포함한다. 즉, 구동부(60)는 제어유닛(68)에서 인가되는 신호에 따라 구동모터(62)가 구동되면 피니언기어(64)와 랙 기어(66)에 의해 구리 전극판(50)이 직선 이동되는 스캐닝 동작을 수행한다. The drive unit 60 includes a drive motor 62, a pinion gear 64 fixed to the drive shaft of the drive motor 62, and a rack fixed to an upper surface of the copper electrode plate 50 and bitten with the pinion gear 64. A gear 66 and a control unit 68 for controlling the drive motor 62. That is, the driving unit 60 scans the copper electrode plate 50 linearly moved by the pinion gear 64 and the rack gear 66 when the driving motor 62 is driven according to a signal applied from the control unit 68. Perform the action.

구동부(60)는 위에서 설명한 랙 기어와 피니언 기어 구조 이외에 실린더 타입, 솔레노이드 타입, 스크류 타입 등 구리 전극판을 직선 왕복 이동시킬 수 있는 구조이면 어떠한 구조도 적용이 가능하다. The drive unit 60 may be applied to any structure as long as it can linearly reciprocate the copper electrode plate, such as a cylinder type, a solenoid type, a screw type, in addition to the rack gear and pinion gear structures described above.

이와 같이, 구성되는 일 실시예에 따른 전기 도금장치의 작용을 다음에서 설명한다. Thus, the operation of the electroplating apparatus according to the embodiment is described below.

시드 전극(12)이 형성된 절연기판(11)의 상면에 구리 전극판(50)을 정렬시킨다. 그리고, 구리 전극판(50)과 절연기판(11) 사이에 전해액(70)을 배치시킨다. 이때, 전해액(70)은 표면장력에 의해 구리 전극판(50)과 절연기판(11) 사이에 머무르게 된다. The copper electrode plate 50 is aligned on the top surface of the insulating substrate 11 on which the seed electrode 12 is formed. Then, the electrolyte 70 is disposed between the copper electrode plate 50 and the insulating substrate 11. At this time, the electrolyte 70 stays between the copper electrode plate 50 and the insulating substrate 11 by the surface tension.

이러한 상태에서 전원 공급부(54)에서 시드 전극(12)과 구리 전극판(50) 사이에 전류를 인가하면 전해액(70)을 통해 구리 전극판(50)의 금속 이온이 시드 전극(12)의 표면에 전착되어 구리막(37)을 형성한다. 그리고, 제어유닛(68)에 의해 구동모터(62)로 전원이 인가되면 피니언 기어(64)가 회전운동되고 피니언 기어(64)와 기어 물림된 랙 기어(66)가 직선 이동된다. 따라서, 랙 기어(66)가 고정된 구리 전극판(50)이 직선 이동된다. In this state, when a current is applied between the seed electrode 12 and the copper electrode plate 50 in the power supply unit 54, metal ions of the copper electrode plate 50 are transferred to the surface of the seed electrode 12 through the electrolyte 70. Electrodeposited to form a copper film 37. Then, when power is applied to the drive motor 62 by the control unit 68, the pinion gear 64 is rotated and the pinion gear 64 and the gear meshed rack gear 66 is linearly moved. Therefore, the copper electrode plate 50 to which the rack gear 66 is fixed moves linearly.

그러면, 전해액(70)은 표면장력에 의해 구리 전극판(50)과 같이 이동되면서 시드 전극(12)의 표면에 순차적으로 구리막(37)을 형성한다. Then, the electrolyte solution 70 is moved together with the copper electrode plate 50 by the surface tension, thereby sequentially forming a copper film 37 on the surface of the seed electrode 12.

이와 같이, 일 실시예에 따른 전기 도금장치는 구리 전극판(50)이 직선 이동되면서 스케닝 방식으로 절연기판(11)에 순차적으로 구리막(37)을 형성하기 때문에 기판 전체를 침지식으로 한번에 도금할 때에 비해 구리막의 두께를 균일하게 할 수 있고 미세 결정립을 보장할 수 있다. As such, the electroplating apparatus according to the exemplary embodiment forms the copper film 37 on the insulating substrate 11 sequentially by the scanning method while the copper electrode plate 50 is linearly moved, thereby plating the entire substrate at once by dipping. Compared with the above, the thickness of the copper film can be made uniform, and fine grains can be ensured.

이러한 스캐닝 방식의 구리 도금은 1회 실시하면 대면적 기판 위에서 비교적 균일한 크기의 구리 그레인(Cu grain)을 2000~3000Å두께로 생성시킬 수 있으며, 이때 전착(electroplating)된 2000~3000Å두께의 구리막은 음극인 금속 전극의 저항을 낮춰주는 효과도 있다. The copper plating of this scanning method is performed once to produce copper grains of a relatively uniform size on a large-area substrate at a thickness of 2000 to 3000 microns, and at this time, the electroplated copper films of 2000 to 3000 microns thick It also has the effect of lowering the resistance of the metal electrode, which is the cathode.

따라서, 본 발명에서는 스캔 방식으로 2000~3000Å두께의 구리막을 형성한 후, 전해액에 담가서 전착하는 방법으로 원하는 1~2마이크로미터 두께의 구리막을 형성하는 것도 가능하며, 이러한 2공정으로 구리막을 형성하면 구리막의 균일성 측면에서 1공정으로 구리막을 형성하는 것보다 유리하다.Therefore, in the present invention, it is possible to form a copper film having a desired thickness of 1 to 2 micrometers by forming a copper film having a thickness of 2000 to 3000 microns by a scanning method and then immersing it in an electrolytic solution, and forming a copper film in such two steps. In view of the uniformity of the copper film, it is advantageous to form the copper film in one step.

또한, 본 발명에서는 스캔 속도와 전류밀도는 Cu 전착속도, Cu 그레인 크기, 전착되는 모양에 큰 영향을 미칠 수 있다. 전류밀도가 특정 값 이상으로 높아지게 되면 덴드라이트(dendroid) 형태로 전착이 이루어지게 되고, 스캔 속도가 특정 값 이하가 되어도 덴드라이트 형태로 전착이 이루어지게 된다. 이것은 스캔 방식에서 구리 전극판(Cu electrode)과 절연기판(11) 간의 간격이 1mm 정도로 매우 가깝기 때문에 그 두 사이에 강한 전기장이 걸리기 때문이다. In addition, in the present invention, the scan speed and the current density may have a great influence on the Cu electrodeposition rate, the Cu grain size, and the electrodeposition shape. When the current density becomes higher than a certain value, electrodeposition is performed in the form of dendrites, and electrodeposition is performed in the form of dendrites even when the scan speed is lower than a specific value. This is because a strong electric field is applied between the two because the distance between the Cu electrode and the insulating substrate 11 is very close to about 1 mm in the scanning method.

또한, 스캔 속도가 너무 느리면 전착된 구리막이 두꺼워지면서 금속 전극의 저항이 낮아지기 때문에 순간적으로 전류밀도가 증가하는 현상이 나타난다. 따라서, 본 발명에서는 덴드라이트 성장(dendroid growth)이 일어나지 않는 전류밀도와 스캔속도에서 실시함에 의해 균일한 막을 얻는다. 이를 위해 처음에 높은 전류밀도로 스캔하여 핵생성을 시키고, 이후 낮은 전류밀도에서 스캔을 반복하면 덴드라이트 현상을 피하면서 구리를 트렌치 안에 채워넣을 수 있게 된다.In addition, if the scan speed is too slow, the electrodeposited copper film becomes thick and the resistance of the metal electrode is lowered, resulting in an instantaneous current density increase. Therefore, in the present invention, a uniform film is obtained by performing at a current density and a scanning speed at which no dendroid growth occurs. To do this, first scan at high current densities to nucleate, then repeat the scan at low current densities to fill the trenches while avoiding dendrites.

또한, 전류밀도가 특정 값 이하가 되거나 스캔속도가 너무 빠르면 핵생성이 어려워 그레인 사이즈가 커지게 되고 구리막 표면이 거칠어지게 된다.In addition, if the current density is lower than a certain value or the scan speed is too fast, nucleation is difficult, resulting in large grain size and rough copper surface.

본 발명에서는 전착 금속으로 구리를 포함한 모든 금속 및 합금을 사용할 수 있다.In the present invention, all metals and alloys including copper may be used as the electrodeposition metal.

상기 스캐닝은 몇 번이고 전압, 전류, 스캔 속도 등을 변화시켜가며 스캔을 반복할 수 있다.The scanning may be repeated several times while varying the voltage, current, scan speed, and the like.

1회 스캔에 의해 얇은 구리 박막을 형성하고 이후 전해액 속에서 전기도금을 행하여 균일한 구리 막 또는 트렌치 또는 구멍을 채우는 것도 가능하다. It is also possible to form a thin copper thin film by one scan and then electroplating in the electrolyte to fill a uniform copper film or trench or hole.

도 4는 본 발명의 제2실시예에 따른 전기 도금장치의 구성도이다.4 is a configuration diagram of an electroplating apparatus according to a second embodiment of the present invention.

도 4를 참조하면, 제2실시예에 따른 전기 도금장치는 시드 전극(12)이 형성된 절연기판(11)의 상면에 직선 이동 가능하게 배치되는 구리 전극판(50)과, 구리 전극판(50)의 후면에 배치되어 구리 전극판(50)의 후방에 위치되는 전해액을 구리 전극판(50) 방향으로 밀어주는 밀판(56)과, 구리 전극판(50)과 밀판(56)을 직선 이동시키는 구동부(60)와, 구리 전극판(50)과 시드 전극(12) 사이에 연결되어 일정한 전류를 공급하는 전원 공급부(54)를 포함한다. Referring to FIG. 4, the electroplating apparatus according to the second embodiment includes a copper electrode plate 50 and a copper electrode plate 50 arranged to be linearly movable on an upper surface of the insulating substrate 11 on which the seed electrode 12 is formed. ), Which is disposed on the back of the copper electrode plate 50 and pushes the electrolyte solution positioned behind the copper electrode plate 50 in the direction of the copper electrode plate 50, and linearly moves the copper electrode plate 50 and the sealing plate 56. And a power supply unit 54 connected between the driving unit 60 and the copper electrode plate 50 and the seed electrode 12 to supply a constant current.

절연기판(11)은 실리콘 산화막과 같은 친수성(Hydrophilic)인 경우 전해액(70)이 기판의 표면에 넓게 퍼지게 된다. 따라서, 구리 전극판(50)이 위치되는 부위에만 전해액(70)이 배치될 수 있도록 밀판(56)이 전해액(70)을 밀어주게 된다. When the insulating substrate 11 is hydrophilic (Hydrophilic) such as a silicon oxide film, the electrolyte 70 is widely spread on the surface of the substrate. Therefore, the tight plate 56 pushes the electrolyte 70 so that the electrolyte 70 may be disposed only at the portion where the copper electrode plate 50 is located.

여기에서, 밀판(56)은 러버 또는 실리콘 재질 등 탄성력을 갖는 재질로 형성되어 절연기판(11)의 표면에 밀착되어 전진되면 절연기판(11)의 표면에 퍼진 전해액(70)을 구리 전극판(50) 방향으로 밀어주면서 구리 전극판(50) 후방에 남아 있는 전해액을 제거해준다. Here, the contact plate 56 is formed of a material having an elastic force, such as a rubber or silicon material, and is in close contact with the surface of the insulating substrate 11 to advance the electrolyte solution 70 spread on the surface of the insulating substrate 11 to the copper electrode plate ( While removing the electrolyte remaining behind the copper electrode plate 50 while pushing in the 50) direction.

구동부(60) 및 전원 공급부(54)는 위의 일 실시예에서 설명한 구동부(60) 및 전원 공급부(54)와 구성 및 작용이 동일하므로 설명을 생략한다. Since the driving unit 60 and the power supply unit 54 have the same configuration and operation as the driving unit 60 and the power supply unit 54 described in the above embodiment, description thereof will be omitted.

이와 같이, 구성되는 제2실시예에 따른 전기 도금장치의 작용을 살펴보며, 시드 전극(12)이 형성된 절연기판(11)의 상측에 구리 전극판(50) 정렬시키고, 밀판을 구리 전극판(50)의 후방에 정렬시키고 절연기판(11)의 표면에 밀착시킨다. 그리고, 구리 전극판(50)과 절연기판(11) 사이에 전해액(70)을 배치시킨다. As described above, the operation of the electroplating apparatus according to the second embodiment is constructed, and the copper electrode plate 50 is aligned on the upper side of the insulating substrate 11 on which the seed electrode 12 is formed. 50) and close contact with the surface of the insulating substrate (11). Then, the electrolyte 70 is disposed between the copper electrode plate 50 and the insulating substrate 11.

이러한 상태에서 전원 공급부(54)에서 시드 전극(12)과 구리 전극판(50) 사이에 전류를 인가하면 전해액(70)을 통해 시드 전극(12)의 표면에 구리막(37)이 형성된다. 제어유닛(68)에 의해 구동부(60)가 구동되어 구리 전극판(50)과 밀판(56)을 직선 이동시킨다. 그러면, 전해액(70)이 밀판(56)에 의해 구리 전극판(50)과 같이 이동되면서 시드 전극(12)의 표면에 구리막(37)을 순차적으로 형성한다.In this state, when a current is applied between the seed electrode 12 and the copper electrode plate 50 in the power supply unit 54, a copper film 37 is formed on the surface of the seed electrode 12 through the electrolyte 70. The drive unit 60 is driven by the control unit 68 to linearly move the copper electrode plate 50 and the contact plate 56. Then, the electrolyte solution 70 is moved together with the copper electrode plate 50 by the tight plate 56 to sequentially form the copper film 37 on the surface of the seed electrode 12.

여기에서, 밀판(56)이 전해액(70)을 구리 전극판(50) 방향으로 밀어주어 구리 전극판(50)의 후방에 있는 전해액을 제거하고 구리 전극판(50)의 하면에 항상 전해액(70)이 위치되도록 하여 구리막(37)이 순차적으로 형성되도록 하여 균일한 전착을 가능하게 한다. Here, the sealing plate 56 pushes the electrolyte solution 70 in the direction of the copper electrode plate 50 to remove the electrolyte solution behind the copper electrode plate 50 and always the electrolyte solution 70 on the lower surface of the copper electrode plate 50. ) Is positioned so that the copper film 37 is sequentially formed to enable uniform electrodeposition.

도 5는 본 발명의 제3실시예에 따른 전기 도금장치의 구성도이다. 5 is a configuration diagram of an electroplating apparatus according to a third embodiment of the present invention.

도 5를 참조하면, 제3실시예에 따른 전기 도금장치는 시드 전극(12)이 형성된 절연기판(11)의 상면에 직선 이동 가능하게 배치되는 구리 전극판(50)과, 구리 전극판(50)의 전방에 배치되어 일정량의 전해액을 절연기판(11)의 표면에 공급하는 전해액 공급부(80)와, 구리 전극판(50)의 후방에 배치되어 전해액을 제거하는 전해액 제거부(90)와, 구리 전극판(50), 전해액 공급부(80) 및 전해액 제거부(90)를 직선 이동시키는 구동부(60)와, 구리 전극판(50)과 시드 전극(12) 사이에 연결되어 일정한 전류를 공급하는 전원 공급부(54)를 포함한다. Referring to FIG. 5, the electroplating apparatus according to the third embodiment includes a copper electrode plate 50 and a copper electrode plate 50 arranged to be linearly movable on an upper surface of the insulating substrate 11 on which the seed electrode 12 is formed. An electrolytic solution supply unit 80 arranged in front of the circumference to supply a predetermined amount of electrolyte solution to the surface of the insulating substrate 11, an electrolytic solution removal unit 90 arranged behind the copper electrode plate 50 to remove the electrolytic solution, A drive unit 60 for linearly moving the copper electrode plate 50, the electrolyte supply unit 80, and the electrolyte removal unit 90, and is connected between the copper electrode plate 50 and the seed electrode 12 to supply a constant current. And a power supply 54.

절연기판(11)은 실리콘 산화막과 같은 친수성(Hydrophilic) 기판이 사용될 경우 전해액이 기판의 표면에 넓게 퍼지게 된다. In the insulating substrate 11, when a hydrophilic substrate such as a silicon oxide film is used, the electrolyte is widely spread on the surface of the substrate.

따라서, 전기 도금에 필요한 전해액을 구리 전극판(50)의 전방에 일정량씩 지속적으로 공급해주는 전해액 공급부(80)가 설치되고, 구리 전극판(50)의 후방에는 전해액을 제거해주는 전해액 제거부(90)가 구비된다. Therefore, an electrolyte supply unit 80 for continuously supplying an electrolyte solution required for electroplating by a predetermined amount in front of the copper electrode plate 50 is installed, and an electrolyte removal unit 90 for removing the electrolyte solution behind the copper electrode plate 50. ) Is provided.

전해액 공급부(80)는 구동부(60)의 랙 기어(66)와 연결되고 전해액이 유입되는 노즐바디(82)와, 노즐바디(82)의 하면에 간격을 두고 복수로 배열되어 전해액을 절연기판(11) 표면에 일정량씩 공급해주는 공급노즐(84)을 포함한다. 그리고, 노즐 바디(82)는 전해액 저장통과 공급호스로 연결되고 전해액 저장통에는 전해액을 펌핑해주는 펌프가 설치될 수 있다. The electrolyte supply unit 80 is connected to the rack gear 66 of the driving unit 60 and the nozzle body 82 into which the electrolyte flows, and is arranged in plural at intervals on the lower surface of the nozzle body 82 to insulate the electrolyte solution into an insulating substrate ( 11) a supply nozzle 84 for supplying a predetermined amount to the surface. In addition, the nozzle body 82 may be connected to the electrolyte reservoir and the supply hose, and a pump for pumping the electrolyte may be installed in the electrolyte reservoir.

구동부(60) 및 전원 공급부(54)는 위의 일 실시예에서 설명한 구조와 동일하므로 그 설명을 생략한다. 다만, 구동부(60)의 랙 기어(66)가 구리 전극판(50), 전해액 제거부(90 및 전해액 공급부(80)과 연결되어 세 개의 구성을 한꺼번에 직선 이동시킨다. Since the driving unit 60 and the power supply unit 54 have the same structure as described in the above embodiment, a description thereof will be omitted. However, the rack gear 66 of the driving unit 60 is connected to the copper electrode plate 50, the electrolyte removing unit 90, and the electrolyte supply unit 80 to linearly move the three configurations at once.

그리고, 구리 전극판(50)의 하면에는 구리 전극판(50)과 절연기판(11) 사이의 간격을 유지하는 스페이서(52)가 설치된다. The lower surface of the copper electrode plate 50 is provided with a spacer 52 that maintains a gap between the copper electrode plate 50 and the insulating substrate 11.

전해액 제거부(90)은 구리 전극판(50)의 후방에 남아 있는 전해액을 제거하는 것으로, 하측이 개방되고 상단이 랙 기어(66)와 연결되는 케이스(92)와, 이 케이스(92)에 내장되고 케이스(92)의 개방된 하측으로 인출되어 전해액을 흡착하는 흡착부재(94)로 구성된다. The electrolyte removing unit 90 removes the electrolyte remaining behind the copper electrode plate 50. The electrolyte removing unit 90 includes a case 92 having a lower side open and an upper end connected to the rack gear 66, and a case 92. It consists of an adsorption member 94 that is built in and is pulled out to an open lower side of the case 92 to adsorb the electrolyte solution.

흡착부재(94)는 스펀지 등 용액을 흡착할 수 있는 재질이면 어떠한 재질도 사용이 가능하다. The adsorption member 94 may be any material as long as the material can adsorb a solution such as a sponge.

전해액 제거부(90)은 위에서 설명한 구조 이외에, 전해액을 흡입하는 흡입노즐과, 흡입노즐과 연결되어 흡입력을 발생시키는 진공펌프로 구성될 수 있다. 즉, 전해액 제거유닛은 구리 전극판의 후방에 남아있는 전해액을 제거할 수 있는 구조이면 어떠한 구조도 적용이 가능하다. In addition to the structure described above, the electrolyte removal unit 90 may be configured as a suction nozzle for sucking the electrolyte and a vacuum pump connected to the suction nozzle to generate a suction force. In other words, any structure may be applied as long as the electrolyte removing unit can remove the electrolyte remaining behind the copper electrode plate.

이와 같이, 구성되는 본 발명의 제3실시예에 따른 전기 도금장치의 작용을 살펴보면, 시드 전극(12)이 형성된 절연기판(11)의 상측에 전해액 제거부(90), 구리 전극판(50) 및 전해액 공급부(80)를 순차적으로 정렬시킨다. As described above, referring to the operation of the electroplating apparatus according to the third exemplary embodiment of the present invention, the electrolyte removing unit 90 and the copper electrode plate 50 are disposed on the insulating substrate 11 on which the seed electrode 12 is formed. And the electrolyte supply unit 80 are sequentially aligned.

그런 후, 전해액 공급부(80)을 통해 절연기판(11)의 표면에 전해액을 공급하고, 전원 공급부(54)에서 시드 전극(12)과 구리 전극판(50) 사이에 전류를 인가하면 전해액을 통해 시드 전극(12)의 표면에 구리막(37)이 형성된다. Then, the electrolyte is supplied to the surface of the insulating substrate 11 through the electrolyte supply unit 80, and a current is applied between the seed electrode 12 and the copper electrode plate 50 in the power supply unit 54 through the electrolyte solution. The copper film 37 is formed on the surface of the seed electrode 12.

그리고, 구동부(60)를 작동시켜 전해액 제거부(90), 구리 전극판(50) 및 전해액 공급부(80) 전체를 직선 이동시킨다. 그러면 구리 전극판(50)이 이동되면서 시드 전극(12)의 표면에 스케닝 방식으로 순차적으로 구리막(37)을 형성한다.Then, the driving unit 60 is operated to linearly move the electrolyte removal unit 90, the copper electrode plate 50, and the entire electrolyte supply unit 80. Then, while the copper electrode plate 50 is moved, the copper film 37 is sequentially formed on the surface of the seed electrode 12 in a scanning manner.

그리고, 전해액 제거부(90)가 구리 전극판(50)의 후방에 남아 있는 전해액을 제거하여 구리 전극판(50) 후방에서 구리막(37)이 전착되는 것을 방지한다. In addition, the electrolyte removing unit 90 removes the electrolyte remaining behind the copper electrode plate 50 to prevent the copper film 37 from being electrodeposited behind the copper electrode plate 50.

도 6은 본 발명에 따른 액정표시장치의 어레이기판을 나타낸 평면도이다. 6 is a plan view illustrating an array substrate of a liquid crystal display according to the present invention.

액정표시장치는 어레이 기판, 컬러필터 기판, 및 어레이 기판과 컬러필터 기판 사이에 형성된 액정층으로 이루어져 영상을 표시한다. The liquid crystal display device includes an array substrate, a color filter substrate, and a liquid crystal layer formed between the array substrate and the color filter substrate to display an image.

도 6을 참고하면, 어레이 기판은 제1방향(D1)으로 연장된 다수의 게이트 라인(GL)과 상기 제1방향(D1)과 직교하는 제2방향(D2)으로 연장된 다수의 데이터라인(DL)을 포함한다. 다수의 게이트 전극(14)과 동시에 형성되는 게이트 라인(GL)이나 게이트 라인과 직교방향으로 형성되어 소스 전극(S)에 연결되는 다수의 데이터라인(DL)에 의해 다수의 화소영역(화소전극)(23)이 정의된다. Referring to FIG. 6, the array substrate includes a plurality of gate lines GL extending in a first direction D1 and a plurality of data lines extending in a second direction D2 perpendicular to the first direction D1. DL). A plurality of pixel regions (pixel electrodes) are formed by a gate line GL simultaneously formed with the plurality of gate electrodes 14 or a plurality of data lines DL formed in a direction perpendicular to the gate line and connected to the source electrode S. (23) is defined.

어레이 기판은 또한 게이트 라인(GL)으로부터 분기된 게이트 전극(14), 데이터 라인(DL)로부터 분기된 소스 전극(S), 및 상기 화소전극(23)에 대응하여 전기적으로 연결된 드레인 전극(D)으로 이루어진 박막 트랜지스터(TFT)를 포함한다. The array substrate also includes a gate electrode 14 branched from the gate line GL, a source electrode S branched from the data line DL, and a drain electrode D electrically connected to the pixel electrode 23. And a thin film transistor (TFT).

이러한 어레이 기판에 포함되는 본 발명의 일실시예에 따른 박막 트랜지스터의 제조공정에 대해 도 7 내지 도 22을 참고하여 설명한다.A manufacturing process of a thin film transistor according to an exemplary embodiment of the present invention included in such an array substrate will be described with reference to FIGS. 7 to 22.

도 7과 같이, 투명한 절연기판(11), 예를 들어 유리기판에 도전체 예를 들면, Ni, MoW, AL 중 하나를 스퍼터링(sputtering)이나 박막 증착 방식을 통해 형성된 제1접착층(120a) 및 제1전극층(120b)으로 이루어진 기초금속막(120)을 형성한다. As shown in FIG. 7, a first adhesive layer 120a formed of a conductor, for example, Ni, MoW, or AL, by sputtering or thin film deposition on a transparent insulating substrate 11, for example, a glass substrate, and The base metal film 120 formed of the first electrode layer 120b is formed.

여기서, 제1접착층(120a)은 예를 들면, Ni를 사용하여 500Å으로 형성하고, 제1전극층(120b)은 예를 들면, MoW를 사용하여 2000Å으로 형성한다.Here, for example, the first adhesive layer 120a is formed of 500 mW using Ni, and the first electrode layer 120b is formed of 2000 mW using MoW, for example.

이후, 도시되지는 않았지만 포토레지스트를 형성한 후, 게이트 마스크를 이용하여 기초금속막(120)을 패터닝하면 제1접착층(120a)과 제1전극층(120b)이 패턴닝되어 제2접착층(12a)과 제2전극층(12b)으로 이루어진 도 8에 도시된 바와 같은 형상의 게이트전극에 대응하는 시드 전극(12)이 형성된다. Subsequently, although not shown, after forming the photoresist, when the base metal layer 120 is patterned using a gate mask, the first adhesive layer 120a and the first electrode layer 120b are patterned to form the second adhesive layer 12a. And a seed electrode 12 corresponding to the gate electrode having a shape as shown in FIG. 8 formed of a second electrode layer 12b.

이렇게 하여 시드 전극(12)의 패턴 형성이 완료되면, 예를 들면, 실리콘 산화물 또는 실리콘 질화물로 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 1.5마이크로미터 두께의 절연막(13)을 도 9과 같이 증착시킨다. In this manner, when the pattern formation of the seed electrode 12 is completed, the insulating film 13 having a thickness of 1.5 micrometers is deposited as shown in FIG. 9 by, for example, plasma enhanced chemical vapor deposition (PECVD) using silicon oxide or silicon nitride. .

이후 절연막(13)의 상부로 도 10과 같이 포토레지스트층(15)을 코팅한 후, 배면노광(back exposure)을 시행한다. 그러면, 배면노광에 의해 마스크없이 노광, 현상한 후 시드 전극(12)에 의해 노광되지 않은 네가티브(negative)타입의 포토레지스트층(15)을 제거하면 도 11과 같이 자기정렬이 이루어져 게이트 패턴에 대응하는 요홈패턴이 형성된다. 이때, 남겨진 식각용 마스크(15a)를 사용하여 게이트 패턴에 대응하는 요홈에 해당하는 절연막(13)을 예를 들면, 플루오르화 수소(HF)를 사용한 반응성 이온 에칭(Reactive ion etching)하면 도 12와 같이 절연기판(11)의 상부로 트렌치형 가이드부(16)가 형성되어 시드 전극(12)이 상부로 노출된 트렌치형 접촉창이 형성된다. 이후 식각용 마스크(15a)를 제거한다. Thereafter, the photoresist layer 15 is coated on the insulating layer 13 as shown in FIG. 10, and then back exposure is performed. Then, after exposing and developing without a mask by the back exposure, and removing the negative photoresist layer 15 which is not exposed by the seed electrode 12, self alignment is performed as shown in FIG. 11 to correspond to the gate pattern. Groove pattern is formed. At this time, if the insulating mask 13 corresponding to the recess corresponding to the gate pattern is used using the remaining etching mask 15a, for example, reactive ion etching using hydrogen fluoride (HF) may be performed. As described above, the trench guide portion 16 is formed on the insulating substrate 11 to form a trench contact window in which the seed electrode 12 is exposed upward. Thereafter, the etching mask 15a is removed.

이후, 트렌치형 가이드부(16)를 이용하여 노출된 시드 전극(12)의 상부에 전기도금에 의해 구리를 선택적으로 1 내지 2 마이크로미터 두께로 전착시키면, 트렌치형 가이드부(16)에는 구리가 전착되지 않고 노출된 시드 전극(12)의 상부 트렌치에만 구리가 전착(electroplating)되어 게이트 전극이 되는 구리막(37)이 선택적으로 형성된다. 즉, 시드 전극(12)을 음극으로 하고 구리 금속을 양극으로 설정하여 전기 도금 공정을 실시하면 선택적으로 구리막(37)이 형성된다. Thereafter, when the electrode is selectively electrodeposited to a thickness of 1 to 2 micrometers by electroplating on the exposed seed electrode 12 using the trench guide portion 16, copper is formed in the trench guide portion 16. Copper is electroplated only on the upper trenches of the seed electrode 12 exposed without being electrodeposited to selectively form a copper film 37 serving as a gate electrode. That is, when the seed electrode 12 is used as the cathode and the copper metal is set as the anode, the electroplating process is performed to selectively form the copper film 37.

본 발명에서는 구리 게이트 전극인 구리막(37)을 형성하는 구리 도금 공정으로서 도 3 내지 도 5에 도시된 전기 도금장치에 의해 스캐닝 방식으로 구리막(37)을 형성한다. In the present invention, as the copper plating process for forming the copper film 37, which is a copper gate electrode, the copper film 37 is formed by a scanning method by the electroplating apparatus shown in Figs.

그리고, 구리막(37)의 두께가 설정 두께보다 얇을 경우 전해액 수조에 기판을 담근 후 전기 도금을 다시 한번 실시하여 구리 게이트 전극(14)을 형성한다.When the thickness of the copper film 37 is thinner than the set thickness, the copper gate electrode 14 is formed by immersing the substrate in the electrolyte bath and performing electroplating once again.

그리고, 도 13에 도시된 바와 같이, 구리 게이트 전극(14)의 평탄화를 도모하기 위하여 구리 게이트 전극(14)이 트렌치형 가이드부(16)의 상부로 형성되는 것을 고려하여, CMP(Chemo-Mechanical Polishing) 또는 그라인딩 등의 평탄화 공정을 진행하여 게이트 전극(14) 즉, 구리 배선과 트렌치형 가이드부(16)의 평탄화를 실시한다. And, as shown in Fig. 13, in order to planarize the copper gate electrode 14, considering that the copper gate electrode 14 is formed in the upper portion of the trench guide portion 16, CMP (Chemo-Mechanical) A planarization process such as polishing or grinding is performed to planarize the gate electrode 14, that is, the copper wiring and the trench guide portion 16.

이 경우, 대면적 기판위에 폴리싱 장치를 랜덤한 방향으로 이동시켜 과충전된 구리 게이트를 평탄화하는 것이 필요하고, 구리 식각용액 없이 미세한 연마제로만 폴리싱하여 과충전된 구리 게이트를 평탄화할 수 있다.In this case, it is necessary to planarize the overcharged copper gate by moving the polishing apparatus in a random direction on the large-area substrate, and planarize the overcharged copper gate by polishing only with a fine abrasive without a copper etching solution.

이 경우, 바람직하게는 게이트 전극(14)과 연결되어 TFT에 게이트 신호를 인가하는 게이트 라인용 배선을 동시에 형성한다. 이때, 소스전극(S)과 연결되는 데이터 라인(DL)도 게이트 라인(GL)의 형성과 동일한 공정/재료로 형성되는 것이 바람직하다.In this case, it is preferable to simultaneously form the gate line wiring connected to the gate electrode 14 to apply a gate signal to the TFT. In this case, the data line DL connected to the source electrode S may also be formed of the same process / material as that of the gate line GL.

이후, 도 14와 같이 게이트 전극(14)과 트렌치형 가이드부(16)의 상부로 예를 들면, PECVD에 의해 게이트 절연막(17)을 1000Å 두께로 증착한다. 상기 게이트 절연막(17)은 실리콘 산화막 또는 실리콘 질화막을 사용할 수 있다. Subsequently, as shown in FIG. 14, the gate insulating layer 17 is deposited to a thickness of 1000 μm over the gate electrode 14 and the trench guide 16 by PECVD, for example. The gate insulating layer 17 may use a silicon oxide film or a silicon nitride film.

그후, 도 15와 같이, 게이트 절연막(17)의 상부로 비정질 실리콘층(18)을 예를 들면, CVD에 의해 증착한다. 상기 비정질 실리콘층(18)의 증착 시에 소스 및 드레인 영역을 형성하기 위해 인사이투(in-situ) 도핑을 동시에 할 수 있다. Thereafter, as shown in FIG. 15, an amorphous silicon layer 18 is deposited on the gate insulating film 17 by, for example, CVD. In-situ doping may be simultaneously performed to form the source and drain regions when the amorphous silicon layer 18 is deposited.

다결정 실리콘 TFT를 구성하는 경우는 후술하는 바와 같이 일반적으로 인사이투(in-situ) 도핑을 하지 않는다. 레이저를 사용하여 결정화하는 경우 보호 산화막 전후로 결정화 공정 처리를 한다. 비 레이저 공법을 사용하는 경우 공법에 따라 다를 수 있으나 본 실시예에서는 비정질 실리콘의 결정화에 MILC를 활용하는 방법을 예를 들어 설명한다. In the case of configuring the polycrystalline silicon TFT, in-situ doping is generally not performed as described later. In the case of crystallization using a laser, a crystallization process treatment is performed before and after the protective oxide film. In the case of using a non-laser method, the method may be different depending on the method. In this embodiment, a method of using MILC for crystallization of amorphous silicon will be described as an example.

비정질 실리콘층(18)이 증착되면, 비정질 실리콘층(18)의 결정화를 유도하기 위한 금속 유도막을 리프트-오프(lift-off)방식으로 형성하기 위한 포토레지스트 마스크(19)를 도 16과 같이 형성한다. 포토레지스트 마스크(19)의 상부로 금속 유도 측면 결정화(MILC) 금속 유도막인 니켈 패턴층(20)을 도 17과 같이 형성한다. 이때, 결정화 금속 유도막으로 사용되는 재료로는 니켈 이외에도, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 등이 주로 사용된다. When the amorphous silicon layer 18 is deposited, a photoresist mask 19 for forming a metal induction film for inducing the crystallization of the amorphous silicon layer 18 in a lift-off manner is formed as shown in FIG. 16. do. A nickel pattern layer 20, which is a metal induced side crystallization (MILC) metal induction film, is formed on the photoresist mask 19 as shown in FIG. 17. In this case, in addition to nickel, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt, etc. are mainly used as the material used as the crystallized metal induction film. do.

니켈 패턴층(20)이 형성되면, MILC(금속 유도 측면 결정화) 저온 열처리에 의해 비정질 실리콘층(18)을 결정화한 후, 니켈 패턴층(20)을 제거하면 다결정 실리콘층(18a)이 도 18과 같이 형성된다.When the nickel pattern layer 20 is formed, after the amorphous silicon layer 18 is crystallized by MILC (metal induced side crystallization) low temperature heat treatment, the polycrystalline silicon layer 18a is removed by removing the nickel pattern layer 20. It is formed as follows.

여기서, MILC 열처리에 의해 비정질 실리콘을 금속 유도 측면 결정화하는 기술은 본 발명의 발명자에 의해 선 출원된 한국공개특허 제 10-2009-42122호에 개시되어 있으므로 그에 대한 상세한 설명은 생략하기로 한다. Here, the technique for metal-induced side crystallization of amorphous silicon by MILC heat treatment is disclosed in Korean Patent Laid-Open Publication No. 10-2009-42122 filed by the inventor of the present invention, a detailed description thereof will be omitted.

MILC 열처리가 이루어져 비정질 실리콘의 결정화가 완료되어 다결정 실리콘층(18a)이 형성된 후, 다결정 실리콘층(18a)의 상부로 보호 산화막(21)을 3000Å 두께로 도 19와 같이 증착시킨다. 또한, 보호 산화막(21)의 상부로 포토레지스트를 도포하여 포토레지스트층(22)을 형성한다. After the MILC heat treatment is performed to complete the crystallization of the amorphous silicon to form the polycrystalline silicon layer 18a, the protective oxide film 21 is deposited on the polycrystalline silicon layer 18a at a thickness of 3000 Å as shown in FIG. 19. Further, photoresist is applied over the protective oxide film 21 to form a photoresist layer 22.

이후, 도 20에서 보는 바와 같이 배면노광(back exposure)에 의해 마스크없이 노광, 현상한 후 노광된 포지티브(positive)타입의 포토레지스트층(22)을 제거하여 남겨진 식각용 마스크(도시되지 않음)를 사용하여 보호 산화막(21)을 에칭하면 도 21과 같이 이온주입차단용 마스크(21a)가 형성된다. Thereafter, as shown in FIG. 20, the etching mask (not shown) left by removing the positive photoresist layer 22 exposed after the exposure and development without the mask by the back exposure is removed. When the protective oxide film 21 is etched, the ion implantation blocking mask 21a is formed as shown in FIG.

상기 이온주입차단용 마스크(21a)를 이용하여 불순물 이온주입(ion mass doping : IMD)에 의해 소스 영역과 드레인 영역을 형성하고 열처리에 의해 주입된 불순물(dopant)을 활성화한다. A source region and a drain region are formed by ion mass doping (IMD) using the ion implantation blocking mask 21a, and the dopant implanted by heat treatment is activated.

도 22를 보면, 활성화된 소스 전극(S)과 드레인 전극(D)의 상부로 식각용 마스크(도시되지 않음)를 형성하고 채널층(C)을 식각에 의해 형성한 후, 그 상부로 무기 절연막으로 이루어진 보호막(220)을 형성한다. 이후, 보호막(220)을 통해 드레인 전극(D)을 노출시키는 콘택홀을 형성하고 그 보호막(220) 상에는 ITO 또는 IZO로 이루어진 화소전극(23)이 형성됨에 따라 어레이 기판의 제조가 완료된다. Referring to FIG. 22, an etching mask (not shown) is formed on the activated source electrode S and the drain electrode D, and the channel layer C is formed by etching, and then an inorganic insulating layer is formed thereon. A protective film 220 is formed. Subsequently, a contact hole for exposing the drain electrode D is formed through the passivation layer 220, and the pixel electrode 23 made of ITO or IZO is formed on the passivation layer 220.

상기 실시예 설명에서는 게이트 라인이 게이트 전극의 형성시에 동일한 공정/재료로 형성되는 것을 예시하였으나, 소스 전극과 연결되는 데이터 라인도 게이트 라인 형성과 동일한 공정/재료로 형성될 수 있다. In the above-described embodiment, the gate line is formed of the same process / material when the gate electrode is formed, but the data line connected to the source electrode may be formed of the same process / material as the gate line.

상기와 같은 구리 하부 게이트 박막 트랜지스터 제조공정은 평탄화된 두꺼운 게이트 구리 배선이 이루어진 기판 상에 전술한 MILC 이외에 다른 결정화 방법의 적용도 가능하며, 기타의 TFT 제조공정으로의 일부 변형도 가능하다. The copper lower gate thin film transistor manufacturing process as described above may be applied to other crystallization methods in addition to the above-described MILC on a substrate on which planarized thick gate copper wiring is formed, and may be partially modified to other TFT manufacturing processes.

이처럼, 본 발명은 대형 디스플레이에 적합한 낮은 저항값을 갖는 구리를 전기도금법에 의해 하부 게이트로 사용가능한 두께로 형성할 수 있으며, 게이트 전극으로 사용되는 평탄화과정을 거쳐 스텝 커버리지(step coverage)를 해소할 수 있다. As described above, the present invention can form a copper having a low resistance value suitable for a large display to a thickness usable as the lower gate by electroplating, and eliminate the step coverage through the planarization process used as the gate electrode. Can be.

또한, 본 발명은 게이트 전극으로 구리를 사용하기 때문에 별도의 마스크 없이 배면노광에 의해 소스와 드레인을 게이트에 자동정렬할 수 있어 정렬오차를 최소화할 수 있다. In addition, since the present invention uses copper as the gate electrode, the source and drain can be automatically aligned to the gate by the back exposure without a separate mask, thereby minimizing the alignment error.

상기 실시예에서는 활성화 영역으로 다결정 실리콘을 사용한 것을 예시하였으나, 비정질 실리콘을 활성화 영역으로 사용하는 것도 가능하다. In the above embodiment, although polycrystalline silicon is used as the activation region, it is also possible to use amorphous silicon as the activation region.

단, 이 경우 배면 노광을 이용하여 이온주입차단용 마스크를 형성하는 대신에 종래와 같은 주지된 방법으로 마스크를 형성하는 것이 요구된다. However, in this case, instead of forming the mask for ion implantation blocking using the back exposure, it is required to form the mask by the known method as in the prior art.

본 발명은 능동 액정 디스플레이(AMLCD), 유기발광다이오드(AMOLED) 등의 디스플레이 장치에 사용되는 박막트랜지스터 및 배선에 적용가능하다. The present invention is applicable to thin film transistors and wirings used in display devices such as active liquid crystal displays (AMLCDs) and organic light emitting diodes (AMOLEDs).

11 : 절연기판 12 : 시드 전극
13 : 절연막 14 : 게이트 전극
15 : 포토레지스트층 16 : 트렌치형 가이드부
17 : 게이트 절연막 18 : 비정질 실리콘층
18a : 다결정 실리콘층 19 : 포토레지스트 마스크
20 : 니켈 패턴층 21 : 보호 산화막
21a : 이온주입차단용 마스크 22 : 포토레지스트층
50: 구리 전극판 52: 스페이서
54: 전원 공급부 56: 밀판
60: 구동부 62: 구동모터
64: 피니언 기어 66: 랙 기어
70: 전해액 80: 전해액 공급부
90: 전해액 제거부 11 Insulation substrate 12 Seed electrode
13 insulating film 14 gate electrode
15 photoresist layer 16 trench type guide part
17 gate insulating film 18 amorphous silicon layer
18a: polycrystalline silicon layer 19: photoresist mask
20: nickel pattern layer 21: protective oxide film
21a: ion implantation blocking mask 22: photoresist layer
50: copper electrode plate 52: spacer
54: power supply unit 56: wheat plate
60: driving part 62: driving motor
64: pinion gear 66: rack gear
70: electrolyte solution 80: electrolyte solution supply part
90: electrolyte removal unit

Claims (16)

시드 전극이 형성된 절연기판의 상면에 일정 갭을 두고 배치되고 절연기판의 수평방향으로 직선 이동되는 구리 전극판;
상기 구리 전극판을 상기 절연기판의 상면에서 직선 이동시키는 구동부;
상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부;
상기 구리 전극판의 하면에 설치되어 구리 전극판과 절연기판 사이의 간격을 유지하는 스페이서; 및
상기 구리 전극판과 절연기판 사이에 표면 장력에 의해 머무르며, 상기 구리 전극판이 이동되면 같이 이동되는 전해액을 포함하는 전기 도금장치. A copper electrode plate disposed at a predetermined gap on an upper surface of the insulating substrate on which the seed electrode is formed and linearly moved in a horizontal direction of the insulating substrate;
A driving unit for linearly moving the copper electrode plate on an upper surface of the insulating substrate;
A power supply unit applying a current between the copper electrode plate and the seed electrode;
A spacer disposed on a lower surface of the copper electrode plate to maintain a gap between the copper electrode plate and the insulating substrate; And
An electroplating apparatus comprising an electrolytic solution that remains by surface tension between the copper electrode plate and the insulating substrate, and moves together when the copper electrode plate is moved. 제1항에 있어서,
상기 절연기판은 발수성 재질로 형성되어, 전해액이 표면 장력에 의해 구리 전극판과, 절연기판 사이에 머무르도록 하는 것을 특징으로 하는 전기 도금장치.The method of claim 1,
The insulating substrate is formed of a water-repellent material, the electroplating apparatus characterized in that the electrolyte stays between the copper electrode plate and the insulating substrate by the surface tension. 제1항에 있어서,
상기 구동부는 제어유닛에서 인가되는 신호에 따라 작동되는 구동모터와, 구동모터의 구동축에 고정되는 피니언 기어와, 상기 피니언 기어와 기어 물림되고 구리 전극판에 고정되는 랙 기어를 포함하는 전기 도금장치.The method of claim 1,
The driving unit is an electroplating apparatus including a drive motor operated according to a signal applied from a control unit, a pinion gear fixed to the drive shaft of the drive motor, and a rack gear meshed with the pinion gear and fixed to the copper electrode plate. 시드 전극이 형성된 절연기판의 상면에 일정 갭을 두고 배치되는 구리 전극판;
상기 구리 전극판을 직선 이동시키는 구동부;
상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부;
상기 구리 전극판의 하면에 설치되어 구리 전극판과 절연기판 사이의 간격을 유지시키는 스페이서;
상기 구리 전극판과 절연기판 사이에 표면 장력에 의해 머무르며, 상기 구리 전극판이 이동되면 같이 이동되는 전해액; 및
상기 구리 전극판의 후방에 배치되어 전해액을 구리 전극판 방향으로 밀어주고, 상기 구리 전극판과 같이 이동되는 밀판을 포함하는 전기 도금장치.A copper electrode plate disposed at a predetermined gap on an upper surface of the insulating substrate on which the seed electrode is formed;
A driving unit for linearly moving the copper electrode plate;
A power supply unit applying a current between the copper electrode plate and the seed electrode;
A spacer disposed on a lower surface of the copper electrode plate to maintain a gap between the copper electrode plate and the insulating substrate;
An electrolyte solution that remains by surface tension between the copper electrode plate and the insulating substrate and moves together when the copper electrode plate is moved; And
Electroplating apparatus comprising a close plate disposed behind the copper electrode plate to push the electrolyte in the direction of the copper electrode plate, and move with the copper electrode plate. 제4항에 있어서,
상기 절연기판은 전해액이 기판의 표면에 넓게 퍼지는 친수성을 갖는 것을 특징으로 하는 전기 도금장치.5. The method of claim 4,
The insulating substrate is an electroplating apparatus, characterized in that the electrolyte has a hydrophilic spread widely on the surface of the substrate. 제4항에 있어서,
상기 밀판은 러버나 실리콘 재질로 형성되어 절연기판의 표면에 밀착되어 전해액을 구리 전극판 방향으로 밀어주는 것을 특징으로 하는 전기 도금장치. 5. The method of claim 4,
The contact plate is formed of a rubber or silicon material is in close contact with the surface of the insulating substrate electroplating apparatus, characterized in that for pushing the electrolyte toward the direction of the copper electrode plate. 제4항에 있어서,
상기 구동부는 제어유닛에서 인가되는 신호에 따라 작동되는 구동모터와, 상기 구동모터의 구동축에 고정되는 피니언 기어와, 상기 피니언 기어와 기어 물림되고 상기 구리 전극판과 미는 부재가 고정되는 랙 기어를 포함하는 전기 도금장치. 5. The method of claim 4,
The drive unit includes a drive motor operated according to a signal applied from a control unit, a pinion gear fixed to a drive shaft of the drive motor, a rack gear that is meshed with the pinion gear and the copper electrode plate and the pushing member are fixed. Electroplating apparatus made. 시드 전극이 형성된 절연기판의 상면에 일정 갭을 두고 배치되는 구리 전극판;
상기 구리 전극판과 절연기판 사이에 표면 장력에 의해 머무르는 전해액;
상기 구리 전극판의 전방에 배치되어 상기 전해액을 절연기판의 표면에 공급하는 전해액 공급부;
상기 구리 전극판의 후방에 배치되어 전해액을 제거하는 전해액 제거부;
상기 구리 전극판과 시드 전극 사이에 전류를 인가하는 전원 공급부; 및
상기 구리 전극판의 하면에 설치되어 구리 전극판과 절연기판 사이의 간격을 유지시키는 스페이서; 및
상기 구리 전극판, 전해액 공급부 및 전해액 제거부를 직선 이동시키는 구동부를 포함하는 전기 도금장치.A copper electrode plate disposed at a predetermined gap on an upper surface of the insulating substrate on which the seed electrode is formed;
An electrolyte solution remaining by surface tension between the copper electrode plate and the insulating substrate;
An electrolyte supply unit disposed in front of the copper electrode plate to supply the electrolyte solution to the surface of the insulating substrate;
An electrolyte removal unit disposed at the rear of the copper electrode plate to remove the electrolyte;
A power supply unit applying a current between the copper electrode plate and the seed electrode; And
A spacer disposed on a lower surface of the copper electrode plate to maintain a gap between the copper electrode plate and the insulating substrate; And
Electroplating apparatus including a drive unit for linearly moving the copper electrode plate, the electrolyte supply portion and the electrolyte removal portion. 제8항에 있어서,
상기 절연기판은 전해액이 기판의 표면에 넓게 퍼지는 친수성을 갖는 것을 특징으로 하는 전기 도금장치.9. The method of claim 8,
The insulating substrate is an electroplating apparatus, characterized in that the electrolyte has a hydrophilic spread widely on the surface of the substrate. 제8항에 있어서,
상기 전해액 공급부는 구동부와 연결되어 직선 이동되고 전해액이 유입되는 노즐바디와, 노즐 바디의 하부에 복수로 배열되어 전해액을 절연기판에 공급하는 공급노즐을 포함하는 전기 도금장치.9. The method of claim 8,
The electrolytic solution supply unit comprises a nozzle body connected to the driving unit linearly moved and the electrolyte flows, and a plurality of supply nozzles arranged in the lower portion of the nozzle body to supply the electrolyte to the insulating substrate. 제8항에 있어서,
상기 전해액 제거부는 전해액을 흡착할 수 있는 흡착부재로 구성되는 것을 특징으로 하는 전기 도금장치. 9. The method of claim 8,
The electrolytic solution removing unit comprises an adsorption member that can adsorb the electrolyte solution. 절연기판에 시드 전극을 형성하는 단계;
절연기판의 상면에 구리 전극판을 일정 갭을 두고 배치하고, 구리 전극판과 절연기판 사이에 전해액을 머무르게 하는 단계;
상기 구리 전극판과 시드 전극 사이에 전류를 인가하여 시드 전극의 표면에 구리막을 형성하는 단계; 및
상기 구리 전극판 및 전해액을 이동시켜 구리막을 시드 전극의 표면에 순차적으로 형성하는 단계를 포함하는 전기 도금방법.Forming a seed electrode on the insulating substrate;
Disposing a copper electrode plate at a predetermined gap on an upper surface of the insulating substrate, and allowing the electrolyte to stay between the copper electrode plate and the insulating substrate;
Applying a current between the copper electrode plate and the seed electrode to form a copper film on the surface of the seed electrode; And
Electroplating method comprising the step of moving the copper electrode plate and the electrolytic solution to form a copper film sequentially on the surface of the seed electrode. 제12항에 있어서,
상기 절연기판이 발수성 기판일 경우 전해액은 표면장력에 의해 구리 전극판과 절연기판 사이에 머무르고 구리 전극판이 이동되면 전해액이 같이 이동되는 것을 특징으로 하는 전기 도금방법.The method of claim 12,
When the insulating substrate is a water-repellent substrate, the electrolytic solution stays between the copper electrode plate and the insulating substrate by the surface tension and the electrolytic solution is moved together when the copper electrode plate is moved. 제12항에 있어서,
상기 절연기판이 친수성일 경우 구리 전극판의 후방에 밀판을 배치하여 전해액을 구리 전극판 방향으로 밀어주는 단계를 더 포함하는 전기 도금방법.The method of claim 12,
If the insulating substrate is hydrophilic electroplating method further comprising the step of placing a contact plate behind the copper electrode plate to push the electrolyte toward the copper electrode plate direction. 제12항에 있어서,
상기 절연기판이 친수성일 경우 구리 전극판의 전방에서 전해액을 공급하고, 구리 전극판의 후방에서 전해액을 제거하는 단계를 더 포함하는 전기 도금방법. The method of claim 12,
Supplying an electrolyte solution in front of the copper electrode plate and removing the electrolyte solution from the back of the copper electrode plate when the insulating substrate is hydrophilic. 제12항에 있어서,
상기 절연기판의 표면에 구리막이 형성되면, 절연기판을 전해액 수조에 담가서 한번 더 전기 도금을 실시하는 단계를 더 포함하는 전기 도금방법. The method of claim 12,
If the copper film is formed on the surface of the insulating substrate, the electroplating method further comprising the step of immersing the insulating substrate in the electrolytic bath to perform the electroplating once more.
KR1020110065375A 2011-05-26 2011-07-01 Electroplating system and electroplating method KR101283009B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110065375A KR101283009B1 (en) 2011-05-26 2011-07-01 Electroplating system and electroplating method
US13/182,632 US20120298518A1 (en) 2011-05-26 2011-07-14 Electroplating apparatus and method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020110050343 2011-05-26
KR20110050343 2011-05-26
KR1020110065375A KR101283009B1 (en) 2011-05-26 2011-07-01 Electroplating system and electroplating method

Publications (2)

Publication Number Publication Date
KR20120132266A KR20120132266A (en) 2012-12-05
KR101283009B1 true KR101283009B1 (en) 2013-07-05

Family

ID=47218488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065375A KR101283009B1 (en) 2011-05-26 2011-07-01 Electroplating system and electroplating method

Country Status (2)

Country Link
US (1) US20120298518A1 (en)
KR (1) KR101283009B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882415B (en) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 LTPS array substrate and its manufacturing method
CN105097827A (en) * 2015-06-08 2015-11-25 深圳市华星光电技术有限公司 Low-temperature polycrystalline silicon (LTPS) array substrate and manufacturing method thereof
JP7439652B2 (en) * 2020-06-02 2024-02-28 トヨタ自動車株式会社 Manufacturing method of wiring board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054512A (en) * 1996-12-27 1998-09-25 김영환 Flux coating jig and flux automatic coating device using the same
KR20000071337A (en) * 1999-02-10 2000-11-25 니시무로 타이죠 Plating method and plating apparatus
KR20010091952A (en) * 2000-03-09 2001-10-23 이데이 노부유끼 Methods of producing and polishing semiconductor device and polishing apparatus
KR20060063808A (en) * 2003-06-27 2006-06-12 램 리써치 코포레이션 Apparatus and method for depositing and planarizing thin films of semiconductor wafers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2336161B (en) * 1998-04-06 2003-03-26 John Michael Lowe Method of providing conductive tracks on a printed circuit and apparatus for use in carrying out the method
US6132586A (en) * 1998-06-11 2000-10-17 Integrated Process Equipment Corporation Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
US6495005B1 (en) * 2000-05-01 2002-12-17 International Business Machines Corporation Electroplating apparatus
US6409051B1 (en) * 2000-09-28 2002-06-25 Lam Research Corporation Method and apparatus for dispensing a fluid media
US7811424B1 (en) * 2004-06-30 2010-10-12 Lam Research Corporation Reducing mechanical resonance and improved distribution of fluids in small volume processing of semiconductor materials
CN101027431B (en) * 2004-09-24 2011-04-13 揖斐电株式会社 Plating method and plating apparatus
CN101065520A (en) * 2004-11-30 2007-10-31 纳幕尔杜邦公司 Membrane-limited selective electroplating of a conductive surface
US20070082299A1 (en) * 2005-10-11 2007-04-12 Lam Research Corp. Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
US7842176B2 (en) * 2006-07-17 2010-11-30 Yen-Chen Liao Method for horizontally electroplating, electro deposition and electroless-plating thin film on substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054512A (en) * 1996-12-27 1998-09-25 김영환 Flux coating jig and flux automatic coating device using the same
KR20000071337A (en) * 1999-02-10 2000-11-25 니시무로 타이죠 Plating method and plating apparatus
KR20010091952A (en) * 2000-03-09 2001-10-23 이데이 노부유끼 Methods of producing and polishing semiconductor device and polishing apparatus
KR20060063808A (en) * 2003-06-27 2006-06-12 램 리써치 코포레이션 Apparatus and method for depositing and planarizing thin films of semiconductor wafers

Also Published As

Publication number Publication date
KR20120132266A (en) 2012-12-05
US20120298518A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
KR101282897B1 (en) Poly Silicon Thin Film Transistor and Method of fabricating the same
KR100882402B1 (en) A substrate of liquid crystal device and method for manufacturing the same
CN106558593A (en) The preparation method of array base palte, display floater, display device and array base palte
KR20120071540A (en) Thin film transistor of poly silicon having cu bottom gate structure of trench type and method for manufacturing the same
CN104078424A (en) Low-temperature poly-silicon TFT array substrate, manufacturing method thereof and display device
CN104157700B (en) Low-temperature polysilicon film transistor and preparation method thereof
EP2743989A1 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
US8384087B2 (en) Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same
US20180069098A1 (en) Oxide tft and method of forming the same
CN103839826A (en) Low-temperature polycrystalline silicon thin film transistor, array substrate and manufacturing method of array substrate
KR101283009B1 (en) Electroplating system and electroplating method
WO2020062426A1 (en) Array substrate and preparation method therefor, and display device
CN102263060B (en) Array substrate and manufacturing method thereof as well as LCD (liquid crystal display)
CN102651399B (en) Microcrystal amorphous silicon composite thin film transistor and manufacturing method thereof
CN105097453A (en) Low temperature polycrystalline silicon thin film, thin film transistor and respective manufacturing method and display device
KR101198312B1 (en) Method for Manufacturing Thin Film Transistor of Poly Silicon having Cu Bottom Gate Structure
KR101318197B1 (en) Electroplating system and electroplating method
KR101359211B1 (en) Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays
CN104617151B (en) Low-temperature polysilicon film transistor and production method, array substrate and display device
CN1666347A (en) Tft electronic devices and their manufacture
KR20070114880A (en) Polysilicon thin film transistor, method f0r fabricating the same, display using the same and meethod for fabricating the display
KR100425159B1 (en) Method For Fabricating The Polysilicon Thin Film Transistor And Method For Fabricating Liquid Crystal Display Device By Using Said Metod
WO2008032917A1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same
JP4684877B2 (en) Thin film laminated substrate, manufacturing method thereof, and display device
CN104576749A (en) Thin film transistor and manufacturing method thereof as well as array substrate and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 7