KR101275446B1 - 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법 - Google Patents

내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법 Download PDF

Info

Publication number
KR101275446B1
KR101275446B1 KR1020110137255A KR20110137255A KR101275446B1 KR 101275446 B1 KR101275446 B1 KR 101275446B1 KR 1020110137255 A KR1020110137255 A KR 1020110137255A KR 20110137255 A KR20110137255 A KR 20110137255A KR 101275446 B1 KR101275446 B1 KR 101275446B1
Authority
KR
South Korea
Prior art keywords
paste composition
common
conductive paste
conductive metal
average particle
Prior art date
Application number
KR1020110137255A
Other languages
English (en)
Inventor
이윤희
송채원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110137255A priority Critical patent/KR101275446B1/ko
Application granted granted Critical
Publication of KR101275446B1 publication Critical patent/KR101275446B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 전극 연결성 및 용량이 증가시킬 수 있는 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법에 관한 것으로, 내부 전극용 도전성 페이스트 조성물은 도전성 금속; 및 평균 입경이 10nm인 제1 공재와 평균 입경이 20nm인 제2 공재를 포함하는 공재;를 포함하는 것을 특징으로 하며, 본 발명에 의하면 전극 연결성 및 용량이 증가된 적층 세라믹 전자 부품을 얻을 수 있다.

Description

내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법{conductive paste composition for internal electrode and fabricating method of multilayered ceramic electronic component using the same}
본 발명은 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법에 관한 것이다. 보다 구체적으로는 내부 전극의 연결성 및 용량을 증가시킬 수 있는 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법에 관한 것이다.
적층 세라믹 캐패시터의 내부 전극은 금속으로 이루어지기 때문에 세라믹으로 이루어지는 유전체 본체보다 소결 온도가 낮다. 따라서 소결 과정에서 내부 전극이 더 빨리 수축될 수 있고 이로 인하여 내부 전극과 유전체 간에 디라미네이션 및 크랙이 발생할 수 있다. 또한 내부 전극의 연결성이 저하되어 용량 구현에 문제가 발생할 수 있다.
소성 후 적층 세라믹 캐패시터의 내부 전극의 우수한 전극 연결성을 확보하고 용량 확보를 위하여 도전성 금속으로 사용되는 니켈 분말의 소결 수축을 제어하기 위하여 공재를 사용하고 있다.
그러나, 공재 분말은 전극의 입장에서는 일종의 불순물이기 때문에 유전체 층과의 소성 거동의 차이를 억제해 줄 수 있는 한도 내에서 최소량을 첨가하여야 한다. 따라서, 상대적으로 크고 함량도 많은 금속 분말 사이의 공극을 채우기에는 공재의 양이 부족할 수 있다.
이러한 문제는 내부 전극의 내부 및 표면에서 모두 발생할 수 있으며, 공재 분말의 불균일 분포로 인하여 건조된 내부 전극 표면이 거칠게 되고, 이로 인하여 결국 소성시 내부 전극의 국부적 끊김과 뭉침을 유발할 수 있다.
이로 인하여 적층 세라믹 캐패시터의 두께 방향으로의 전극 팽창이 커지고, 전극 연결성도 저하되어 전기적 특성 및 내전압 특성이 열화될 수 있다.
본 발명은 내부 전극의 연결성 및 용량을 증가시킬 수 있는 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법을 제공하고자 한다.
본 발명의 일 측면은 도전성 금속; 및 평균 입경이 10nm인 제1 공재와 평균 입경이 20nm인 제2 공재를 포함하는 공재;를 포함하는 내부 전극용 도전성 페이스트 조성물일 수 있다.
일 실시예로 상기 도전성 금속의 평균 입경은 50~150nm일 수 있다.
일 실시예로 상기 도전성 금속은 니켈을 포함할 수 있다.
일 실시예로 상기 공재의 함량은 상기 도전성 금속 100 중량부 대비 5~15 중량부일 수 있다.
일 실시예로 상기 제1 및 제2 공재의 중량비는 90 대 10 내지 70 대 30일 수 있다.
일 실시예로 상기 공재는 세라믹 재료를 포함할 수 있다.
일 실시예로 상기 세라믹 재료는 티탄산바륨을 포함할 수 있다.
일 실시예로 상기 제1 및 제2 공재는 동일한 재료일 수 있다.
본 발명의 다른 측면은 세라믹 그린 시트를 마련하는 단계; 도전성 금속 및 평균 입경이 10nm인 제1 공재와 평균 입경이 20nm인 제2 공재를 포함하는 공재를 포함하는 도전성 페이스트 조성물을 마련하는 단계; 및 상기 도전성 페이스트 조성물을 이용하여 상기 세라믹 그린 시트 상에 내부 전극을 형성하는 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
일 실시예로 상기 도전성 금속의 평균 입경은 50~150nm일 수 있다.
일 실시예로 상기 도전성 금속은 니켈을 포함할 수 있다.
일 실시예로 상기 공재의 함량은 상기 도전성 금속 100 중량부 대비 5~15 중량부일 수 있다.
일 실시예로 상기 제1 및 제2 공재의 중량비는 90 대 10 내지 70 대 30일 수 있다.
일 실시예로 상기 공재는 세라믹 재료를 포함할 수 있다.
일 실시예로 상기 세라믹 재료는 티탄산바륨을 포함할 수 있다.
일 실시예로 상기 제1 및 제2 공재는 동일한 재료일 수 있다.
본 발명에 의하면 전극 연결성 및 용량을 증가시킬 수 있는 내부 전극용 도전성 페이스트 조성물을 얻을 수 있고, 또한 전극 연결성 및 용량이 증가된 적층 세라믹 전자 부품을 얻을 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 내부 전극용 도전성 페이스트 조성물을 이용하여 제조된 적층 세라믹 캐패시터의 사시도이다.
도 2는 도 1의 X-X'에 따른 단면도이다.
도 3은 도 2의 Z 부분의 확대도이다.
도 4는 본 발명의 일 실시 형태에 따른 내부 전극용 도전성 페이스트 조성물의 모식도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
적층 세라믹 전자 부품에는 적층 세라믹 캐패시터, 칩 인덕터, 칩 비즈, 칩 바리스터 등이 있으나, 본 실시 형태에 있어서는 적층 세라믹 캐패시터를 예로 들어 설명한다.
도 1은 본 발명의 일 실시 형태에 따른 내부 전극용 도전성 페이스트 조성물을 이용하여 제조된 적층 세라믹 캐패시터의 사시도이다. 도 2는 도 1의 X-X' 에 따른 단면도이다. 도 3은 도 2의 Z 부분의 확대도이다. 도 4는 본 발명의 일 실시 형태에 따른 내부 전극용 도전성 페이스트 조성물의 모식도이다.
도 1 내지 도 2을 참조하면, 본 발명의 일 실시 형태에 따른 내부 전극용 도전성 페이스트 조성물을 이용하여 제조된 적층 세라믹 캐패시터는 세라믹 본체(10), 세라믹 본체(10)의 외부에 형성된 외부 전극(21, 22), 세라믹 본체(10)의 내부에 적층 배치된 내부 전극(31, 32)을 포함할 수 있다.
세라믹 본체(10)는 직육면체 형상일 수 있다. 세라믹 본체의 “L 방향”을 “길이 방향”, “W 방향”을 “폭 방향”, “T 방향”을 “두께 방향”이라 할 수 있다.
세라믹 본체(10)는 높은 유전율을 갖는 세라믹 재료로 이루어질 수 있다. 세라믹 재료는, 이에 제한되는 것은 아니나, 티탄산바륨 또는 티탄산스트론튬 등을 사용할 수 있다.
세라믹 본체(10)는 복수의 세라믹 유전체 층(11)을 적층한 후 소결시킨 것으로, 인접하는 유전체 층(11)끼리는 경계를 확인할 수 없을 정도로 일체화되어 있을 수 있다.
외부 전극(21, 22)은 세라믹 본체(10)의 길이 방향의 양 측면에 형성될 수 있다. 이때, 외부 전극(21, 22)은 세라믹 본체(10)의 일면에 노출되도록 형성된 내부 전극(31, 32)과 전기적으로 접속될 수 있다.
외부 전극(21, 22)은 도전성 금속 및 유리 프리트를 포함하는 도전성 페이스트 조성물을 이용하여 형성될 수 있으며, 이에 제한되는 것은 아니나, 도전성 금속은 구리, 구리 합금, 니켈, 니켈 합금, 은, 팔라듐 등으로 이루어질 수 있다.
내부 전극(31, 32)은 내부 전극용 도전성 페이스트 조성물을 세라믹 그린 시트 상에 인쇄하여 형성될 수 있다. 구체적으로 스크린 인쇄 또는 그라비아 인쇄 등의 방법을 이용하여 세라믹 그린 시트 상에 내부 전극을 형성할 수 있다.
도 3을 참조하면, 내부 전극용 도전성 페이스트 조성물은 도전성 금속(40), 바인더(미도시) 및 유기 용매(미도시)를 포함할 수 있다.
도전성 금속(40)은 내부 전극(31, 32)에 도전성을 부여할 수 있는 것이면 족하다. 구체적으로 도전성 금속(40)은 니켈, 구리, 팔라듐 및 이들의 합금으로 이루어진 그룹에서 선택된 하나 이상을 포함할 수 있다. 도전성 금속의 평균 입경은 50~150nm 일 수 있다.
바인더로는 폴리비닐부티랄, 에틸셀룰로오스 등의 고분자 수지를 사용할 수 있다. 유기 용매는 특별히 제한되지 않으며, 예를 들면, 테르피네올, 디하이드로테르피네올, 부틸카르비톨, 케로신 등을 사용할 수 있다.
내부 전극용 도전성 페이스트 조성물은 공재(50, 60)를 더 포함할 수 있다. 공재(50, 60)는 세라믹 분말 입자일 수 있으며, 구체적으로는 티탄산바륨 분말일 수 있다.
내부 전극용 페이스트 조성물에 공재(50, 60)를 첨가하는 이유는 다음과 같다.
먼저, 도전성 금속(60)의 소결 개시 온도에 다다르면 열에너지가 충분하여 서로 접촉하고 있는 도전성 금속(40) 입자의 표면 원자들이 이동할 수 있기 때문에, 도전성 금속 입자(60) 표면의 원자는 도전성 금속 입자(60)가 서로 접촉하고 있는 부분으로 이동하여 접촉 부분이 넓어질 수 있다.
이를 네킹(necking)이라 하며, 이러한 현상이 발생하는 이유는 도전성 금속 입자(60)의 표면적을 감소시킴으로써 전체적인 표면 에너지를 줄이기 위한 것이다. 표면 에너지를 감소시키고자 하는 것이 소결의 구동력(driving force)이 될 수 있다.
도전성 페이스트 조성물에 공재(50, 60)를 첨가하면 공재(50, 60)가 도전성 금속 입자(40) 사이에 공재(50, 60)가 존재할 확률이 높아질 수 있다. 도전성 금속 입자(40) 사이에 공재(50, 60)가 존재하는 만큼 도전성 금속 입자(40) 간에 서로 접촉하는 확률이 감소할 수 있고, 따라서 네킹의 발생 확률이 감소할 수 있다.
이로써 도전성 금속의 소결이 지연되는 효과를 얻을 수 있고, 결국 소결 개시 온도가 상승되는 효과를 가져올 수 있다.
공재는 제1 및 제2 공재(50, 60)를 포함할 수 있으며, 제1 및 제2 공재(50, 60)는 입자의 크기가 서로 다를 수 있다. 제2 공재(60)의 평균 입경은 제1 공재(50)의 평균 입경보다 클 수 있고, 구체적으로 제1 공재(50)의 평균 입경은 10nm 일 수 있고, 제2 공재(60)의 평균 입경은 20nm 일 수 있다.
평균 입경이 다른 제1 및 제2 공재(50, 60)를 혼합하여 사용하는 이유는, 동일한 크기의 입자만으로 충진하는 경우에 비하여 크고 작은 입자를 함께 사용하는 경우 충진율이 더 높기 때문이다.
크기가 서로 다른 제1 및 제2 공재(50, 60)를 함께 혼합하여 공재로 사용함으로써 도전성 금속 입자(40) 사이에 공재(50, 60)가 더 많이 배치시킬 수 있고, 이로 인하여 도전성 금속 입자(40) 간 소결을 지연시키는 효과를 극대화할 수 있다.
제1 및 제2 공재(50, 60)는 동일한 재료일 수 있다. 즉 제1 및 제2 공재(50, 60)는 모두 티탄산바륨일 수 있다.
제1 및 제2 공재(50, 60)가 동일한 재료인 경우에는 제1 및 제2 공재(50, 60)의 물성이 유사하여 소결 특성 및 미세 구조 등을 조절하는데 있어 보다 용이할 수 있다. 또한 다른 재료를 준비하는 별도의 공정을 생략할 수 있어 공정 비용을 절감할 수 있다.
공재(50, 60)의 함량은 상기 도전성 금속 100 중량부 대비 5~15 중량부일 수 있다.
제1 및 제2 공재(50, 60)의 중량비는 70 대 30 내지 90 대 10 일 수 있다.
제1 공재(50)의 중량비가 70 미만인 경우(제2 공재(60)의 중량비가 30 초과인 경우) 및 제1 공재(50)의 중량비가 90 초과인 경우(제2 공재(60)의 중량비가 10 미만인 경우)에는 도전성 금속 입자(40) 사이에 공재가 존재하는 확률이 떨어질 수 있다.
도전성 금속 입자(40) 간의 소결을 지연시키는 효과가 미미할 수 있다.
내부 전극(31, 32)은 세라믹 본체(10)에 비하여 상대적으로 낮은 온도에서 소결될 수 있다. 세라믹 본체(10)과 내부 전극(31, 32)의 소결 온도 차이가 크기 때문에 내부 전극(31, 32)의 소결 수축으로 인하여 내부 전극(31, 32)의 표면은 더 거칠어질 수 있다. 또한, 내부 전극(31, 32)의 연결성 및 용량이 저하될 수 있다.
요컨대, 도전성 금속 입자(40)보다 입자 크기가 작고, 입자 크기가 다른 2가지 공재(50, 60)를 일정 비율로 혼합하여 첨가함으로써, 도전성 금속 입자(4) 간 접촉을 제한하여 도전성 금속 입자(40)의 분산도를 높일 수 있다. 이로써 소성 중 내부 전극의 소성 수축을 지연시킬 수 있고, 결국 내부 전극(31, 32)의 소결 수축을 억제할 수 있다.
공재(50, 60)는 적층 세라믹 캐패시터의 유전체로 사용되는 티탄산바륨과 동일한 것을 주성분으로 사용할 수 있다. 공재(50, 60)는 소성 후 유전체층에 흡수되어 최종적으로는 유전 특성에 기여할 수 있다. 따라서 유전체 층에 사용되는 티탄산바륨과 동일하거나 유사한 조성으로 하는 것이 바람직하다.
본 발명의 다른 측면은 세라믹 그린 시트를 마련하는 단계; 도전성 금속 및 평균 입경이 10nm인 제1 공재와 평균 입경이 20nm인 제2 공재를 포함하는 공재를 포함하는 도전성 페이스트 조성물을 마련하는 단계; 및 상기 도전성 페이스트 조성물을 이용하여 상기 세라믹 그린 시트 상에 내부 전극을 형성하는 단계;를 포함하는 적층 세라믹 전자 부품의 제조 방법일 수 있다.
먼저, 세라믹 그린 시트는 고유전율의 세라믹 분말을 유기 용매, 바인더 등과 혼합하여 볼밀링하여 세라믹 슬러리를 제조한 후, 닥터 블레이드 등의 방법을 통하여 세라믹 슬러리로 세라믹 그린 시트를 제조할 수 있다.
고유전율의 세라믹 분말은 티탄산바륨, 티탄산스트론튬 등을 포함할 수 있다.
다음으로, 도전성 금속 및 평균 입경이 10nm인 제1 공재와 평균 입경이 20nm인 제2 공재를 포함하는 공재를 포함하는 도전성 페이스트 조성물을 마련할 수 있다.
상기 도전성 금속의 평균 입경은 50~150nm일 수 있다.
상기 도전성 금속은 니켈을 포함할 수 있다.
상기 공재의 함량은 상기 도전성 금속 100 중량부 대비 5~15 중량부일 수 있다.
상기 제1 및 제2 공재의 중량비는 90 대 10 내지 70 대 30일 수 있다.
상기 공재는 세라믹 재료를 포함할 수 있으며, 상기 세라믹 재료는 티탄산바륨을 포함할 수 있다.
상기 제1 및 제2 공재는 동일한 재료일 수 있다.
다음으로, 도전성 페이스트 조성물을 이용하여 상기 세라믹 그린 시트 상에 내부 전극을 형성할 수 있다.
다음으로, 내부 전극이 형성된 세라믹 그린 시트를 적층한 후, 이를 압착, 절단, 소결, 외부 전극을 형성하여 적층 세라믹 전자 부품을 제조할 수 있다.
도전성 금속, 제1 및 제2 공재 등에 관한 사항은 앞의 실시 형태에서 설명한 바와 동일할 수 있다.
이하에서는 실시예 및 비교예를 참조하여, 본 발명에 대하여 상세하게 설명한다.
실시예에 따른 적층 세라믹 캐패시터는 다음과 같이 마련하였다.
우선, 티탄산바륨을 이용하여 세라믹 그린 시트를 제조하였다.
다음으로, 평균 입경이 100nm인 니켈 금속 분말, 평균 입경이 10nm인 티탄산바륨 분말, 평균 입경이 20nm인 티탄산바륨 분말에 유기 용매로 에탄올, 바인더로 폴리비닐부티랄을 혼합한 후, 이를 볼-밀링하여 도전성 페이스트 조성물을 제조하였다.
도전성 페이스트 조성물 전체 중량 대비 니켈이 50 중량%가 되도록 하였다.
또한, 니켈 100 중량부 대비 10 중량부의 티탄산바륨을 첨가하였다.
상기 티탄산바륨은 평균 입경이 10nm인 티탄산바륨 분말과 평균 입경이 20nm인 티탄산바륨 분말을 혼합한 것이며, 그 중량비는 0:100 ~ 100:0 까지 변화시켰다.
다음으로, 도전성 페이스트 조성물을 세라믹 그린 시트 상에 인쇄하여 내부 전극을 형성하고, 이를 적층하여 세라믹 그린 적층체를 형성한 후, 세라믹 그린 적층체를 85℃에서 1000kgf/cm2 압력으로 등압 압착하였다.
다음으로, 압착된 세라믹 적층체를 개별 칩의 형태로 절단하였고, 절단된 칩은 대기 분위기에서 230℃, 60시간 유지하여 탈바인더를 진행하였다. 이후, 950℃에서 내부 전극이 산화되지 않도록 Ni/NiO 평형 산소 분압보다 낮은 10-11~10-10atm의 산소 분압 하에서 소성하였다.
소성 칩의 외부면을 연마한 후, 소성 칩을 외부 전극용 도전성 페이스트 조성물에 디핑한 후 베이킹하여 외부 전극을 형성하였다. 외부 전극용 도전성 페이스트 조성물은 구리 분말에 글래스 및 바인더 등을 첨가하여 제조하였다. 외부 전극 표면에는 전기 도금에 의하여 주석 도금층을 형성하였다.
세라믹 그린 시트 상에 내부 전극용 도전성 페이스트 조성물을 인쇄한 후 건조막 밀도를 측정하였다. 건조막 밀도는 아르키메네스 법에 의하여 측정하였다.
완성된 적층 세라믹 캐패시터에 대하여 용량을 측정한 후, 폴리싱한 절단면에 대한 전자주사현미경 사진을 기초로 내부 전극의 표면 거칠기(Ra) 및 전극의 연결성을 측정하였다.
표 1에는 표면 거칠기(Ra), 건조막 밀도, 전극 연결성, 용량을 측정한 결과를 나타내었다.
구분 BT 공재의 함량 표면거칠기
(Ra, ㎛)
건조막밀도
(g/㎤)
전극연결성
(%)
용량
(㎌)
20nm BT
(중량%)
10nm BT
(중량%)
비교예 1 100 0 0.019 5.61 88.2 1.65
비교예 2 90 10 0.017 5.63 92.4 1.75
비교예 3 70 30 0.017 5.64 94.5 1.74
비교예 4 50 50 0.013 5.67 97.0 1.86
실시예 1 30 70 0.012 5.7 99.0 2.00
실시에 2 10 90 0.012 5.71 99.1  2.01
비교예 5 0 100 0.014 5.69 98.6 1.97
표 1을 참조하면, 실시예 1 및 2는 10nm BT 분말이 각각 70, 90 중량%인 경우로서, 표면거칠기(Ra)는 모두 0.012㎛이고, 건조막밀도는 각각 5.7, 5.71 g/㎤ 이고, 전극연결성은 각각 99.0, 99.1%이고, 용량은 각각 2.00, 2.01㎌ 이다. BT 는 티탄산바륨을 나타낸다.
비교예 1은 20nm BT 분말만을 첨가한 경우이고, 비교예 2 내지 3은 10nm BT 분말을 각각 10, 30, 50 중량% 첨가한 경우로서, 10nm BT 분말의 함량이 증가할수록 표면거칠기(Ra)가 감소하고, 건조막밀도는 증가하고, 전극연결성이 증가하고, 용량도 증가하는 경향을 보이고 있음을 확인할 수 있다.
10nm BT 분말이 70, 90 중량%인 경우(실시예 1, 2) 전극연결성 및 용량의 값이 최대값을 나타내고 있다.
비교예 5는 10nm BT 분말만을 첨가한 경우로서, 오히려 표면거칠기, 건조막밀도, 전극연결성, 용량이 모두 감소하였다.
본 발명에서 사용한 용어는 특정한 실시예를 설명하기 위한 것으로, 본 발명을 한정하고자 하는 것이 아니다. 단수의 표현은 문맥상 명백하지 않는 한, 복수의 의미를 포함한다고 보아야 할 것이다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소 또는 이들을 조합한 것이 존재한다는 것을 의미하는 것이지, 이를 배제하기 위한 것이 아니다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 세라믹 본체 21, 22: 외부 전극
31, 32: 내부 전극 40: 도전성 금속 입자
50: 제1 공재 입자 60: 제2 공재 입자

Claims (16)

  1. 도전성 금속; 및
    평균 입경이 10nm인 제1 공재와 평균 입경이 20nm인 제2 공재를 포함하는 공재;
    를 포함하며, 상기 제1 및 제2 공재의 중량비는 90:10 내지 70:30인 내부 전극용 도전성 페이스트 조성물.
  2. 제1항에 있어서,
    상기 도전성 금속의 평균 입경은 50~150nm인 내부 전극용 도전성 페이스트 조성물.
  3. 제1항에 있어서,
    상기 도전성 금속은 니켈을 포함하는 내부 전극용 도전성 페이스트 조성물.
  4. 제1항에 있어서,
    상기 공재의 함량은 상기 도전성 금속 100 중량부 대비 5~15 중량부인 내부 전극용 도전성 페이스트 조성물.
  5. 삭제
  6. 제1항에 있어서,
    상기 공재는 세라믹 재료를 포함하는 내부 전극용 도전성 페이스트 조성물.
  7. 제6항에 있어서,
    상기 세라믹 재료는 티탄산바륨을 포함하는 내부 전극용 도전성 페이스트 조성물.
  8. 제1항에 있어서,
    상기 제1 및 제2 공재는 동일한 재료인 내부 전극용 도전성 페이스트 조성물.
  9. 세라믹 그린 시트를 마련하는 단계;
    도전성 금속 및 평균 입경이 10nm인 제1 공재와 평균 입경이 20nm인 제2 공재를 포함하는 공재를 포함하는 도전성 페이스트 조성물을 마련하는 단계; 및
    상기 도전성 페이스트 조성물을 이용하여 상기 세라믹 그린 시트 상에 내부 전극을 형성하는 단계;
    를 포함하며, 상기 제1 및 제2 공재의 중량비는 90:10 내지 70:30인 적층 세라믹 전자 부품의 제조 방법.
  10. 제9항에 있어서,
    상기 도전성 금속의 평균 입경은 50~150nm인 적층 세라믹 전자 부품의 제조 방법.
  11. 제9항에 있어서,
    상기 도전성 금속은 니켈을 포함하는 적층 세라믹 전자 부품의 제조 방법.
  12. 제9항에 있어서,
    상기 공재의 함량은 상기 도전성 금속 100 중량부 대비 5~15 중량부인 적층 세라믹 전자 부품의 제조 방법.
  13. 삭제
  14. 제9항에 있어서,
    상기 공재는 세라믹 재료를 포함하는 적층 세라믹 전자 부품의 제조 방법.
  15. 제14항에 있어서,
    상기 세라믹 재료는 티탄산바륨을 포함하는 적층 세라믹 전자 부품의 제조 방법.
  16. 제9항에 있어서,
    상기 제1 및 제2 공재는 동일한 재료인 적층 세라믹 전자 부품의 제조 방법.
KR1020110137255A 2011-12-19 2011-12-19 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법 KR101275446B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110137255A KR101275446B1 (ko) 2011-12-19 2011-12-19 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110137255A KR101275446B1 (ko) 2011-12-19 2011-12-19 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법

Publications (1)

Publication Number Publication Date
KR101275446B1 true KR101275446B1 (ko) 2013-06-17

Family

ID=48867105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110137255A KR101275446B1 (ko) 2011-12-19 2011-12-19 내부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자 부품의 제조 방법

Country Status (1)

Country Link
KR (1) KR101275446B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042953A (ko) * 2013-10-14 2015-04-22 삼성전기주식회사 압전 소자 및 그 제조방법
KR20200099101A (ko) 2019-02-12 2020-08-21 주식회사 잉크테크 인덕터의 외부전극용 페이스트 조성물

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110840A (ko) * 2005-04-21 2006-10-25 티디케이가부시기가이샤 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
KR100800220B1 (ko) * 2005-09-30 2008-02-01 티디케이가부시기가이샤 적층형 세라믹 전자 부품의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110840A (ko) * 2005-04-21 2006-10-25 티디케이가부시기가이샤 공재 입자, 그 제조 방법, 전극 페이스트, 전자 부품의제조 방법
KR100800220B1 (ko) * 2005-09-30 2008-02-01 티디케이가부시기가이샤 적층형 세라믹 전자 부품의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042953A (ko) * 2013-10-14 2015-04-22 삼성전기주식회사 압전 소자 및 그 제조방법
KR20200099101A (ko) 2019-02-12 2020-08-21 주식회사 잉크테크 인덕터의 외부전극용 페이스트 조성물

Similar Documents

Publication Publication Date Title
KR101771728B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101761939B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101580349B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR101952843B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20130024530A (ko) 세라믹 전자부품 및 이의 제조방법
JP2012253337A (ja) 積層セラミック電子部品
KR20140107963A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140081568A (ko) 적층 세라믹 전자 부품
JP2013098528A (ja) 積層セラミックキャパシタ
US20130002388A1 (en) Multilayered ceramic electronic component and manufacturing method thereof
KR101882998B1 (ko) 적층 세라믹 전자부품
KR20120064962A (ko) 적층 세라믹 커패시터용 세라믹 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 이들의 제조방법
KR20130065199A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
KR20130005518A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20140012494A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2014082435A (ja) 積層セラミック電子部品及びその製造方法
KR20120043501A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140020473A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2013214698A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
KR20140003001A (ko) 적층 세라믹 전자부품
KR20140102003A (ko) 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이를 이용한 적층 세라믹 커패시터의 제조 방법
US10658115B1 (en) Capacitor component and method for manufacturing the same
KR101813284B1 (ko) 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR101883016B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140024584A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7