KR101260325B1 - Method and apparatus of i/o(input/output) control for computer using vpx bus standard and fpga ip core - Google Patents

Method and apparatus of i/o(input/output) control for computer using vpx bus standard and fpga ip core Download PDF

Info

Publication number
KR101260325B1
KR101260325B1 KR1020110109574A KR20110109574A KR101260325B1 KR 101260325 B1 KR101260325 B1 KR 101260325B1 KR 1020110109574 A KR1020110109574 A KR 1020110109574A KR 20110109574 A KR20110109574 A KR 20110109574A KR 101260325 B1 KR101260325 B1 KR 101260325B1
Authority
KR
South Korea
Prior art keywords
input
module
computer
output module
output
Prior art date
Application number
KR1020110109574A
Other languages
Korean (ko)
Inventor
양승열
박재성
김봉규
정재엽
전은선
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020110109574A priority Critical patent/KR101260325B1/en
Application granted granted Critical
Publication of KR101260325B1 publication Critical patent/KR101260325B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE: A computer input and output control method and an apparatus thereof are provided to minimize restriction in a hardware module size and to maximize flexible management of various requirements, thereby reducing design costs. CONSTITUTION: A computer input and output control method applying VPX(Versatile Performance Switching) bus standard and FPGA(Field Programmable Gate Array) IP(Intellectual Property) core technology includes following steps. A single board computer receives power through a backplane board(S600). The single board computer checks whether the single board computer communicates with a different module or not through an input and output module(S610). The single board computer communicates with the different module(S620). The backplane board includes a bus based on VPX standard for high-speed data processing. The input and output module loads an IP core in an FPGA chip. [Reference numerals] (AA) Start; (BB) End; (S600) Step of receiving power through a backplane board; (S610) Step of checking whether communicating with a different module or not; (S620) Step of communicating with the different module after checking the communication with the different module through an input and output module

Description

ＶＰＸ 버스 표준 및 ＦＰＧＡ ＩＰ 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치{METHOD AND APPARATUS OF I/O(INPUT/OUTPUT) CONTROL FOR COMPUTER USING VPX BUS STANDARD AND FPGA IP CORE}Input / output control method and device of a computer applying the WiFi bus standard and the CPU IP technology TECHNOLOGY AND APPARATUS OF I / O (INPUT / OUTPUT) CONTROL FOR COMPUTER USING VPX BUS STANDARD AND FPGA IP CORE}

본 발명은 컴퓨터 입출력 제어 방법에 관한 것으로, 더욱 상세하게는 VPX(Versatile Performance Switching) 버스 표준 및 FPGA(Field Programmable Gate Arrary) IP(Intellectual Property) 코어(Core) 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치에 관한 것이다.The present invention relates to a computer input / output control method, and more particularly, to a computer input / output control method and apparatus using a VPX (Versatile Performance Switching) bus standard and a field programmable gate array (FPGA) Intellectual Property (IP) Core technology. It is about.

본 발명은 VPX 버스표준 및 FPGA IP 코어기술을 적용한 무인기 임무수행을 위한 컴퓨터 하드웨어 설계 및 방법에 관한 것이다. 본 발명의 컴퓨터 하드웨어는 무인기에 탑재되어 비행체의 임무 통제, 항공 전자장비 통합 및 제어 기능을 수행한다. 항공기용 임무컴퓨터(또는 컴퓨터)는 비행체 개발 요구 조건에 따라 다르게 개발이 필요한 제품이다. 무인기를 위한 비행기의 운용 조건을 충족하기 위해서는 항공전자 관련 장비의 다양한 입출력 인터페이스를 처리할 수 있게 설계하여야 한다. The present invention relates to computer hardware design and method for unmanned aerial vehicle mission using VPX bus standard and FPGA IP core technology. The computer hardware of the present invention is mounted on an unmanned aerial vehicle to perform mission control, avionics integration and control of a vehicle. Aircraft mission computers (or computers) are products that need to be developed differently depending on aircraft development requirements. In order to meet the operational conditions of the drone, it must be designed to handle various input / output interfaces of avionics-related equipment.

기존의 항공기용 임무컴퓨터는 병렬 버스를 기반으로 하는 구조이다. 일반적으로 적용되던 VME 64 병렬규격으로는 고속 및 고성능화되는 컴퓨터의 요구사항을 만족하기 어려워지고 있다. 또한 병렬 버스를 기반으로 하는 컴퓨터는 비행기의 운용 조건이 바뀜에 따라 설계의 수정이 용이하지 않고, 인터페이스의 수에 따라 장비의 크기 및 복잡도가 높아진다. 따라서 중량과 장비 크기를 줄이면서도 플랫폼의 운용 요구조건을 충족시키기 위한 다양한 입출력 인터페이스를 제공하는 컴퓨터의 개발이 요구된다. Conventional aircraft mission computers are based on parallel buses. In general, the VME 64 parallel standard has been difficult to meet the requirements of high speed and high performance computer. In addition, computers based on parallel buses are not easy to modify as the plane's operating conditions change, and the size and complexity of the equipment increases with the number of interfaces. Therefore, the development of a computer that provides various input and output interfaces to meet the operating requirements of the platform while reducing weight and equipment size is required.

또한 기존의 임무컴퓨터 하드웨어 설계 방식은 인터페이스 요구 조건에 부합하는 부품들을 선정하여 구성하는 방식이다. 이 방식은 군용 장비의 특성상 장기간의 운용 기간 중에 단종 문제 등이 발생할 가능성이 있으며, 이에 따라 유지 및 보수에 어려움이 있다. 또한 다수의 부품을 사용하여 하드웨어의 모듈 사이즈에 제약이 있으며, 요구 조건의 다양화에 유연한 대처가 어려워 개발 기간 및 설계 비용이 늘어나는 문제점이 제기되어왔다. In addition, the existing mission computer hardware design method is to select and configure components that meet the interface requirements. Due to the characteristics of military equipment, this type of system may be discontinued during a long period of operation, and thus, there is a difficulty in maintenance and repair. In addition, there are limitations in the module size of the hardware using a large number of components, and it is difficult to flexibly cope with the diversification of requirements, which raises the problem of increasing development period and design cost.

따라서, 본 발명의 목적은 하드웨어의 모듈 사이즈에 제약을 최소화하고, 요구 조건의 다양화에 유연한 대처를 최대화하여 개발 기간 및 설계 비용을 최소화하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치를 제공함에 있다. Accordingly, an object of the present invention is to minimize the constraints on the module size of hardware, maximize the flexible response to the diversification of requirements, and minimize the development period and the design cost. A method and apparatus are provided.

본 발명의 목적을 달성하기 위해서 본 발명은 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치를 제공한다. 상기 방법은 단일 보드 컴퓨터(Single Board Computer)가 백플레인 기판(Backplane Board)을 통해서 전원을 공급받는 단계, 상기 단일 보드 컴퓨터가 입출력 모듈을 통해서 다른 모듈과 통신 여부를 확인하는 단계 및 상기 단일 보드 컴퓨터가 상기 입출력 모듈을 통해서 상기 다른 모듈과 통신 여부를 확인 후 상기 다른 모듈과 통신하는 단계를 포함할 수 있다.In order to achieve the object of the present invention, the present invention provides a computer input and output control method and apparatus applying the VPX bus standard and FPGA IP core technology. The method includes receiving a power through a backplane board from a single board computer, checking whether the single board computer communicates with another module through an input / output module, and The method may include communicating with the other module after checking whether the other module communicates with the input / output module.

여기서 상기 백플레인 기판은 고속의 데이터 처리를 위해서 VPX(Versatile Performance Switching) 규격을 기반으로 하는 버스를 포함하고, 상기 입출력 모듈은 FPGA(Field Programmable Gate Arrary) 칩에 IP(Intellectual Property) 코어가 탑재되도록 구성된 것을 특징으로 할 수 있다.Here, the backplane substrate includes a bus based on a Versatile Performance Switching (VPX) standard for high-speed data processing, and the input / output module is configured such that an IP (Intellectual Property) core is mounted on a field programmable gate array (FPGA) chip. It may be characterized by.

상기 단일 보드 컴퓨터는 운용프로그램을 탑재하여 시스템 관리 기능을 수행하는 것을 특징으로 할 수 있고, 상기 백플레인 기판은 5개의 VPX 기반의 모듈을 지원하는 것을 특징으로 할 수 있으며, 상기 입출력 모듈은 각각의 부품단위로 구성된 통신 컨트롤러를 하나의 FPGA 칩에 IP 코어형태로 통합되도록 구성된 것을 특징으로 할 수 있다.  The single board computer may be equipped with an operating program to perform a system management function, and the backplane substrate may be characterized by supporting five VPX-based modules, wherein the input / output module is a component The unit communication controller may be configured to be integrated into an IP core in one FPGA chip.

상기 입출력 모듈은 제 1 입출력 모듈과 제 2 입출력 모듈을 포함하고, PCI 익스프레스(Express) 고속 직렬 버스 기반으로 단일 보드 컴퓨터와 연동하여 외부 입출력 인터페이스를 제공할 수 있다.The input / output module may include a first input / output module and a second input / output module, and may provide an external input / output interface by interworking with a single board computer based on a PCI Express high-speed serial bus.

상기 제 1 입출력 모듈은 외부 장비와 이산(Discrete) 통신 인터페이스를 제공하고, 내부 부품 간의 인터페이스 방식(Inter Integrated Circuit)를 제공하며, 이중화된 임무 컴퓨터 간 통신을 위한 크로스 채널 데이터 링크(Cross Channel Data Link; CCDL)를 제공하는 것을 특징으로 할 수 있다. The first input / output module provides a discrete communication interface with an external device, provides an inter integrated circuit between internal components, and a cross channel data link for communication between redundant mission computers. And CCDL).

상기 제 2 입출력 모듈은 상기 제 1 입출력 모듈에서 스위칭한 버스를 제공받아 단일 보드 컴퓨터 모듈과 연동하여 ARINC-429, RS-232, RS-422, RS-485 그리고 이산(Discret) 통신 인터페이스 중에서 적어도 하나 이상을 지원하는 것을 특징으로 할 수 있다. The second input / output module receives at least one of ARINC-429, RS-232, RS-422, RS-485, and discrete communication interfaces in cooperation with a single board computer module by receiving a bus switched by the first input / output module. It can be characterized by supporting the above.

상기한 바와 같이 본 명세서에 개시된 일 실시예에 따른 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 및 장치에 따르면, VPX 규격을 기반으로 하는 버스와 FPGA 칩에 IP 코어를 탑재한 통신 입출력 모듈을 적용함으로써, 재사용이 쉽고 하드웨어의 유지 보수에 용이한 컴퓨터 하드웨어를 구현하는 효과가 있다. 또한 이는 하드웨어 회로의 성능을 향상하면서 소모 전력을 줄이고 하드웨어의 소형화 및 경량화 그리고 신뢰성 향상 등의 효과가 있다.As described above, according to the method and apparatus for controlling input and output of a computer to which the VPX bus standard and the FPGA IP core technology are applied according to an exemplary embodiment of the present disclosure, a communication in which an IP core is mounted on a bus and an FPGA chip based on the VPX standard By applying the input / output module, there is an effect of realizing computer hardware that is easy to reuse and easy to maintain hardware. In addition, this improves the performance of the hardware circuit, while reducing power consumption, reducing the size and weight of the hardware and improving reliability.

도 1은 VPX 버스표준 및 FPGA IP 코어기술을 적용한 무인기 임무수행을 위한 컴퓨터 하드웨어의 외부 형태도이다.
도 2는 임무컴퓨터 하드웨어 내부 형태도를 나타낸 것이다.
도 3a는 도2의 임무컴퓨터 하드웨어의 전원공급 모듈(PSM)(201)의 구성도를 나타낸 것이다.
도 3b는 도2의 임무컴퓨터 하드웨어의 단일보드 컴퓨터(202)의 구성도를 나타낸 것이다.
도 3c는 도2의 임무컴퓨터 하드웨어의 첫 번째 입출력 모듈(IOA)(203)를 나타낸 것이다.
도 3d는 도2의 임무컴퓨터 하드웨어의 두 번째 입출력 모듈(IOA)(204)를 나타낸 것이다.
도 3e는 도2의 임무컴퓨터 하드웨어의 트랜지션(Transition) 모듈(205)을 나타낸 것이다.
도 3f는 도2의 임무컴퓨터 하드웨어의 VPX 모체기판(207)을 나타낸 것이다.
도 4는 임무컴퓨터 하드웨어 내부 구성도이다.
도 5는 임무컴퓨터 하드웨어를 구동시키는 보드 지원 패키지(BSP), 실시간 운용체계, 디바이스 드라이버를 포함하는 API 구성도이다.
도 6은 VPX 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법 을 나타낸 흐름도이다.1 is an external configuration diagram of computer hardware for an unmanned aerial vehicle mission using the VPX bus standard and FPGA IP core technology.
2 shows an internal configuration diagram of the mission computer hardware.
FIG. 3A shows a schematic diagram of a power supply module (PSM) 201 of the mission computer hardware of FIG. 2.
FIG. 3B shows a schematic diagram of a single board computer 202 of the mission computer hardware of FIG.
FIG. 3C illustrates a first input / output module (IOA) 203 of the mission computer hardware of FIG. 2.
3D illustrates a second input / output module (IOA) 204 of the mission computer hardware of FIG.
FIG. 3E illustrates a transition module 205 of the mission computer hardware of FIG. 2.
3F illustrates a VPX parent substrate 207 of the mission computer hardware of FIG.
4 is an internal configuration diagram of the mission computer hardware.
5 is an API diagram including a board support package (BSP), a real-time operating system, and a device driver for driving mission computer hardware.
6 is a flowchart illustrating an input / output control method of a computer to which the VPX standard and the FPGA IP core technology are applied.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms including ordinal numbers such as first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항복들 중의 어느 항목을 포함한다.For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The term " and / or " includes any combination of a plurality of related listed items or any of a plurality of related listed yields.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may be present in between. On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described on the specification, and one or more other features. It is to be understood that the present disclosure does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 첨부한 도면들을 참조하여 본 발명에 바람직한 실시 예를 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. The description will be omitted.

본 발명은 상기 문제점들을 해결하기 위하여 창안된 것으로, 무인기 임무수행을 위한 요구사항을 충족시키고 해외 유사무기체계 컴퓨터 하드웨어의 중량 및 소비전력 범위 내에서 항공 전자장비 통합 및 제어, 데이터 처리 기능을 제공하기 위해 VPX 버스표준 및 FPGA IP 코어 기술을 적용하여 컴퓨터 하드웨어를 설계하는데 그 목적이 있다. 상기의 목적을 달성하기 위하여 본 발명은 무인기의 임무수행을 위한 컴퓨터 하드웨어(또는 컴퓨터의 입출력 제어) 설계를 수행한다. The present invention was devised to solve the above problems, to meet the requirements for the drone mission and to provide avionics integration, control, and data processing functions within the weight and power consumption range of the overseas similar weapon system computer hardware. The aim is to design computer hardware using the VPX bus standard and FPGA IP core technology. In order to achieve the above object, the present invention performs the design of computer hardware (or computer input and output control) for the mission of the drone.

VPX(Versatile Performance Switching, 또는 VITA 46-VMEBus International Trade association 46)는 기존의 VME 규격에서 보다 다양한 I/O를 수용하고 고속의 데이터 통신 능력을 갖추며, 백플레인(Backplane)을 직렬 버스로 구성하는 표준 규격이다. 여기서 백플레인이란 인터페이스 프로세서나 카드와 데이터 버스 또는 본체 내의 전원 공급용 버스 사이에 존재하는 물리적 연결을 의미한다. Versatile Performance Switching (VPX) or VITA 46-VMEBus International Trade association 46 (VXA) is a standard that accepts more I / Os than the existing VME specification, provides high-speed data communication, and configures the backplane as a serial bus. to be. Backplane here refers to the physical connection that exists between the interface processor or card and the data bus or power supply bus in the chassis.

기존의 VME 표준에 비하여 많은 대역폭을 가지고, 차등(Differential) 신호 구성이 가능하다. 기존의 VME 방식과 호환성을 유지할 수 있어 VME 방식을 효율적으로 개량할 수 있다. Compared to the existing VME standard, it has more bandwidth and allows differential signal configuration. It can maintain the compatibility with the existing VME method, it can efficiently improve the VME method.

한편, 항공기의 많은 전자 장비들의 통합을 위해서는 고속의 데이터 처리와 더불어 MIL-STD-1553, ARINC-429, RS-232/RS-422/RS-485 등 여러 장비들로부터 다양한 인터페이스 규격을 지원하는 입출력 인터페이스 회로가 필요하다. 이러한 다양한 인터페이스를 지원하는 입출력 회로를 단일 FPGA(Field-Programmable Gate Arrays) 칩에 IP(Intellectual Property) 코어 형태로 통합함으로써 재사용이 쉽고 하드웨어의 유지 보수에 용이하게 설계하였다. 이는 회로의 성능을 향상하면서 소모 전력을 줄이고 하드웨어의 소형화 및 경량화, 신뢰성 향상 등의 장점이 있다. On the other hand, for the integration of many electronic devices in the aircraft, I / O supporting various interface specifications from various devices such as MIL-STD-1553, ARINC-429, RS-232 / RS-422 / RS-485 as well as high-speed data processing Interface circuit is required. I / O circuits supporting these various interfaces are integrated into a single field-programmable gate array (FPGA) chip as an IP (Intellectual Property) core, making it easy to reuse and easy to maintain in hardware. This improves the performance of the circuit while reducing power consumption, and has the advantages of miniaturization and lightweight hardware, and improved reliability.

FPGA는 재 프로그래밍 가능한 실리콘 칩으로 FPGA를 사용한 설계는 이러한 요구조건을 만족시키고 낮은 비용, 적은 소모전력 등 많은 이점이 있다. FPGA IP 코어 기술을 이용한 이점은 다음과 같다. FPGAs are reprogrammable silicon chips. Designing with FPGAs meets these requirements and has many benefits, including lower cost and lower power consumption. The benefits of using FPGA IP core technology include:

첫째는 신뢰성에 관한 것으로 군사, 항공용 장비들은 기계적 충격이나 열, 습도, 전자기파 등에 강건하게 설계되어야 한다. 단일 FPGA에 IP 코어들을 구현함으로써 여러 칩들을 보드 상에서 연결시켰을 때보다 신뢰성을 크게 향상시킬 수 있다.The first is reliability, and military and aviation equipment must be robustly designed for mechanical shock, heat, humidity and electromagnetic waves. By implementing IP cores on a single FPGA, reliability can be significantly improved than when multiple chips are connected on a board.

둘째는 소형화 및 경량화에 관한 것으로 항공용 전자 장비는 크기와 무게에 제약이 있다. 가능한 많은 기능들을 단일 FPGA에 구성함으로써 기존의 전용 콘트롤러 부품을 사용하는 설계 방식보다 소량의 부품을 사용하여 회로를 구성할 수 있다. The second is about miniaturization and light weight. Aviation electronic equipment has limitations in size and weight. By configuring as much of the functionality as possible on a single FPGA, the circuit can be configured using fewer components than traditional designs using dedicated controller components.

셋째는 성능에 관한 것으로 하드웨어의 병렬성을 활용하여 클럭 주기당 더 많은 작업을 수행할 수 있다. 특히 하드웨어 레벨에서 입출력(I/O) 컨트롤러 사용하는 것보다 신속한 응답시간을 제공하고 어플리케이션 요구사항을 긴밀히 만족시킬 수 있다. The third is performance, which takes advantage of hardware parallelism to do more work per clock cycle. In particular, it provides faster response time and tightly meets application requirements than using an I / O controller at the hardware level.

넷째는 긴 수명 및 유지보수에 관한 것으로 군사, 항공용 장비들은 일반 소비제품보다 긴 수명을 가지고 장기간 운용된다. 기존 설계 방식은 다양한 콘트롤러 부품들의 사용으로 부품의 단종 문제를 효과적으로 해결하기 어려운 문제가 있었다.Fourth, long life and maintenance. Military and aviation equipment has a longer life than general consumer products. The existing design method has a problem that it is difficult to effectively solve the problem of discontinuance of parts by using various controller components.

IP(Intellectual Property)는 HDL(Hardware Description Language) 코드로 이루어진 소프트 코어(soft core) 형태로 FPGA 칩에 다운로드 되어 사용되기 때문에 부품의 단종 문제를 해결할 수 있고, 오류나 문제가 발생했을 때 또는 성능의 업그레이드 시에 재구성(reconfiguration)을 통해 쉽게 유지 및 보수가 가능하다. 재구성 가능한 FPGA 칩은 향후 변경 가능하고, 제품 또는 시스템이 노후화되면 하드웨어를 재설계하거나 보드 레이아웃을 변경할 필요 없이 기능적으로 개선 시킬 수 있다.Intellectual Property (IP) is downloaded to the FPGA chip as a soft core consisting of Hardware Description Language (HDL) code that can be used to solve component obsolescence problems, and when errors or problems occur or performance upgrades. It is easy to maintain and repair through reconfiguration at the time. Reconfigurable FPGA chips can be changed in the future, and as products or systems age, they can be functionally improved without the need for hardware redesign or board layout changes.

다섯째는 개발기간 단축 및 낮은 설계비용에 관한 것으로 FPGA IP 코어는 재사용 및 새로운 기능의 추가 등이 용이하다. 또한 최근 10년간 FPGA의 성능이 1000배 이상 향상되고 성능 대비 비용이 95% 이상 감소하여 설계기간 및 비용을 줄일 수 있다. 또한 시스템 요구사항 변경에 따라 변경 비용이 적다.Fifth, the development time is short and the design cost is low. FPGA IP cores are easy to reuse and add new functions. In addition, FPGA performance has increased more than 1000 times over the past 10 years and has reduced the cost of performance by more than 95 percent, reducing design time and costs. In addition, the cost of change is small as system requirements change.

여섯째는 낮은 소모 전력에 관한 것으로 소모 전력은 항공 전자장비에서 중요한 문제이다. 항공 전자 장비는 전원 공급에 제한이 있으며 큰 전력 소모로 인한 열은 신뢰성에 문제를 일으키거나 열을 식히기 위한 추가의 장비가 필요하다.Sixth, low power consumption is a major problem in avionics. Avionics equipment has a limited power supply, and heat generated by large power dissipation can cause reliability problems or require additional equipment to cool it.

도 1은 임무컴퓨터 하드웨어 외형도이다. 임무컴퓨터 하드웨어는 무인기에 2대가 장착되어 이중화로 운용되어 시스템 수준에서 신뢰도가 향상되도록 하였다. 도 1은 임무 컴퓨터의 임무컴퓨터 하드웨어 전면 외형(101), 임무 컴퓨터 하드웨어에 장착대가 포함된 외형(102) 그리고 임무 컴퓨터의 후면 외형(103)을 나타내고 있다. 1 is an outline of mission computer hardware. The mission computer hardware was equipped with two drones and operated redundantly to improve reliability at the system level. 1 shows a mission computer hardware front appearance 101 of a mission computer, an appearance 102 including a mount in the mission computer hardware, and a rear appearance 103 of the mission computer.

임무컴퓨터 하드웨어 시스템은 후면 외형 부분의 커넥터가 장착대와 연결되고, 장착대에 연결된 케이블을 통해 항공기의 전자장비 또는 다른 임무컴퓨터와 데이터 버스로 연동된다. 본 발명의 컴퓨터 하드웨어 시스템은 데이터 버스에서 얻은 데이터를 통해 비행체의 임무 통제, 항공 전자장비 통합 및 제어 기능을 수행한다.The mission computer hardware system is connected to the mount by a connector on the rear face, and is connected to the data bus by the aircraft's electronics or other mission computers via cables connected to the mount. The computer hardware system of the present invention performs mission control, avionics integration and control of a vehicle through data obtained from a data bus.

도 2는 임무컴퓨터 하드웨어 내부 형태도를 나타낸 것이다. 본 발명인 컴퓨터 하드웨어 시스템은 다양한 인터페이스와 요구사항 변경에 신속한 적응 및 변경 가능하도록 개방형 VPX(Versatile Performance Switching, 또는 VITA46) 규격을 적용한 고속 직렬 통신인 PCI 익스프레스(Express) 버스를 사용하는 모체기판(207)을 백플레인(Backplane)으로 이용한다. 2 shows an internal configuration diagram of the mission computer hardware. The computer hardware system of the present invention is a mother board 207 using a PCI Express bus, which is a high-speed serial communication using an open VPX (Versatile Performance Switching, or VITA46) standard to quickly adapt and change various interfaces and requirements. Is used as the backplane.

또한, 모체기판(또는 백플레인 기판)의 버스를 통해 다른 모듈들과 통신이 이루어지며, 모체기판은 총 5개의 VPX 기반의 모듈을 지원할 수 있다. 본 컴퓨터 하드웨어 시스템은 단일 보드 컴퓨터 모듈(202)과 첫 번째 입출력 모듈(203), 두 번째 입출력 모듈(204)로 구성되며, 나머지 2개의 슬롯은 확장성을 위한 여유슬롯으로 제공된다. 트랜지션(Transition) 모듈(205)은 모체기판과 외부 커넥터의 연결 기능을 위한 PCB 형태의 기판으로 기존의 와이어를 대체하도록 설계되었다.In addition, communication with other modules is performed through the bus of the mother board (or backplane board), and the mother board can support a total of five VPX-based modules. The computer hardware system consists of a single board computer module 202, a first input / output module 203, a second input / output module 204, and the remaining two slots are provided as spare slots for scalability. The transition module 205 is designed to replace the existing wire with a PCB-type board for connecting the mother board and the external connector.

도 3A는 도 2의 임무컴퓨터 하드웨어의 전원공급 모듈(PSM)(201)의 구성도를 나타낸 것이고, 도 3B는 도 2의 임무컴퓨터 하드웨어의 단일 보드 컴퓨터(202)의 구성도를 나타낸 것이며 도 3C는 도 2의 임무컴퓨터 하드웨어의 첫 번째 입출력 모듈(IOA)(203)을 나타낸 것이고, 도 3D는 도 2의 임무컴퓨터 하드웨어의 두 번째 입출력 모듈(IOA)(204)을 나타낸 것이다. 도 3E는 도 2의 임무컴퓨터 하드웨어의 트랜지션(Transition) 모듈(205)을 나타낸 것이고, 도 3F는 도 2의 임무컴퓨터 하드웨어의 VPX 모체기판(207)을 나타낸 것이다. FIG. 3A is a schematic diagram of a power supply module (PSM) 201 of the mission computer hardware of FIG. 2, and FIG. 3B is a schematic diagram of a single board computer 202 of the mission computer hardware of FIG. 2 illustrates a first input / output module (IOA) 203 of the mission computer hardware of FIG. 2, and FIG. 3D illustrates a second input / output module (IOA) 204 of the mission computer hardware of FIG. 2. FIG. 3E shows the transition module 205 of the mission computer hardware of FIG. 2, and FIG. 3F shows the VPX parent substrate 207 of the mission computer hardware of FIG. 2.

도 4는 임무컴퓨터 하드웨어 내부 구성도이고, 도 2 및 도 3A 내지 도 3F의 구성도를 참고로 하여 각 내부 모듈의 기능을 설명한다. 4 is an internal configuration diagram of the mission computer hardware, and the functions of the respective internal modules will be described with reference to the configuration diagrams of FIGS. 2 and 3A to 3F.

모체기판 또는 백플레인 기판은 VPX(VITA46)규격으로 PCI 익스프레스(Express) 고속 직렬버스를 이용한 내부 모듈 간 통신을 지원한다. 내부 모듈에서 외부 장비간 연결 신호는 모체기판을 거쳐 트랜지션(Transition) 모듈(205)을 통해 후면의 커넥터를 통해 연결한다. The mother board or backplane board is a VPX (VITA46) standard that supports communication between internal modules using a PCI Express high-speed serial bus. The connection signal between the external devices in the internal module is connected to the rear panel through the transition module 205 via the mother substrate.

전원공급(Power Supply) 모듈(201)는 외부 입력 28V 전원이 EMI(Electromagnetic Interference) 필터(Filter) 모듈(206)을 통해 입력되어, 정상상태에서 28V DC를 입력받아 각 단일 보드 컴퓨터 모듈(202) 및 입출력 모듈(203, 204)에 +3.3V, +5V, ±12V 전원을 공급하는 기능을 수행한다. 입력특성은 MIL-STD-704F를 만족하도록 설계하였다.The power supply module 201 has an external input 28V power input through an electromagnetic interference filter module 206 to receive 28V DC in a normal state, thereby receiving each single board computer module 202. And supplying + 3.3V, + 5V, and ± 12V power to the input / output modules 203 and 204. Input characteristics are designed to satisfy MIL-STD-704F.

단일 보드 컴퓨터(Single Board Computer; SBC)모듈(202)은 임무컴퓨터 운용 프로그램(OFP)을 탑재하여 시스템관리 기능을 수행하는 보드이다. 이 모듈은 SBC와 1553 PMC 카드(401)로 구성된다. 해외 구매품인 SBC는 중앙처리장치로 파워(Power) PC 8640D 프로세서가 탑재되며, 이 프로세서는 운용프로그램(OFP)이 운용하기에 충분한 성능을 제공한다. A single board computer (SBC) module 202 is a board that carries out a system management function by mounting a mission computer operating program (OFP). This module consists of an SBC and a 1553 PMC card 401. SBC, an overseas purchase, is equipped with a Power PC 8640D processor as a central processing unit, which provides enough performance for the operating program (OFP).

COTS 1553 PMC(401)는 단일 보드 컴퓨터 모듈의 PCI 커넥터를 통해 메자닌 카드(Mezzanine Card)의 형태로 연결된다. COTS 1553 PMC(401)에서는 MIL-STD-1553 버스통신을 위해 최대 4채널을 제공한다. 또한 단일 보드 컴퓨터 모듈(202)은 단일 보드 컴퓨터 모듈 확장 슬롯(404)과 연결되어 확장성을 제공한다. The COTS 1553 PMC 401 is connected in the form of a mezzanine card through a PCI connector of a single board computer module. The COTS 1553 PMC 401 provides up to four channels for MIL-STD-1553 bus communication. Single board computer module 202 is also coupled to single board computer module expansion slot 404 to provide scalability.

입출력 모듈(Input Output Assembly; IOA)에서는 PCI 익스프레스(Express) 고속 직렬 버스 기반으로 SBC와 연동하여 외부 입출력 인터페이스를 제공한다. 첫 번째 입출력 모듈(또는 IOA #1)(203)은 VPX규격의 PCI 익스프레스(Express) 스위치(402)를 통하여 단일 보드 컴퓨터 모듈(202)과 외부 장비와의 통신을 제어한다. The Input Output Assembly (IOA) provides an external I / O interface in conjunction with SBC based on the PCI Express high-speed serial bus. The first input / output module (or IOA # 1) 203 controls communication between the single board computer module 202 and external equipment through the PCI Express switch 402 of the VPX standard.

또한 외부 장비와 OPEN/GND와 28V/OPEN 2가지 종류의 이산(Discrete) 통신 인터페이스를 제공하고, 내부 부품 간의 I2C(Inter Integrated Circuit, I square C, 필립스사에서 개발한 디버깅을 위한 내부 부품 간 인터페이스 방식을 제공하며, 이중화된 임무컴퓨터 간 통신을 위한 크로스 채널 데이터 링크(Cross Channel Data Link; CCDL)를 제공한다. It also provides two types of discrete communication interfaces with external equipment, OPEN / GND and 28V / OPEN, and inter-interface circuits for debugging, developed by I2C (Inter Integrated Circuit, I square C, Philips) between internal components. It also provides a cross-channel data link (CCDL) for redundant mission-computer communication.

두 번째 입출력 모듈(또는 IOA #2)(204)은 첫 번째 입출력 모듈 (203)에서 스위칭한 버스를 제공받아 단일 보드 컴퓨터 모듈(202)과 연동하여 ARINC-429, RS-232, RS-422, RS-485, 이산(Discrete) 등의 다양한 통신 인터페이스를 지원한다. 입출력 모듈 확장 슬롯(405)은 두 번째 입출력 모듈(204)의 연결과 동일하며, 인터페이스의 요구 사항 변동에 따른 인터페이스 증가에 대처할 수 있도록 한다. The second input / output module (or IOA # 2) 204 receives the bus switched from the first input / output module 203 and works in conjunction with the single board computer module 202 to connect the ARINC-429, RS-232, RS-422, It supports various communication interfaces such as RS-485 and Discrete. The input / output module expansion slot 405 is the same as the connection of the second input / output module 204, and can cope with the increase of the interface according to the change in the requirements of the interface.

첫 번째 입출력 모듈(203)과 두 번째 입출력 모듈(204)는 임무컴퓨터의 크기 및 중량 감소를 위해 FPGA에 IP 코어를 탑재하는 방법을 채택하였다. FPGA는 PCI 익스프레스(Express) 직렬버스를 PCI 병렬버스로 바꾸어주는 PCI 익스프레스(Express) 투(to) PCI 브릿지(Bridge)(403)를 통해 변환된 PCI 병렬 버스로 통신한다. The first input / output module 203 and the second input / output module 204 adopt a method of mounting an IP core in the FPGA to reduce the size and weight of the mission computer. The FPGA communicates over the converted PCI parallel bus through the PCI Express to PCI Bridge 403, which converts the PCI Express serial bus into a PCI parallel bus.

FPGA 내부에서는 기존의 설계 방식에서 각각의 부품 단위로 구성되던 ARINC-429 통신 컨트롤러, RS-232/RS-422/RS-485의 UART(비동기식 통신 컨트롤러), OPEN/GND 또는 28V/OPEN 이산(Discrete) 통신 컨트롤러, I2C 통신 컨트롤러, CCDL 통신 컨트롤러가 하나의 FPGA 칩에 IP 코어(Intellectual Property Core) 형태로 통합된다. Inside the FPGA, the ARINC-429 communication controller, UART (asynchronous communication controller) of RS-232 / RS-422 / RS-485, OPEN / GND or 28V / OPEN discrete (Discrete), which was configured as a unit of component in the conventional design method. The communication controller, the I2C communication controller, and the CCDL communication controller are integrated in the form of an IP (Intellectual Property Core) on a single FPGA chip.

이와 같이 기존의 여러 개의 칩을 사용하던 방식에서 FPGA 단일 칩 형태로 구성함으로써 회로의 성능을 향상하면서 소모 전력을 줄이고 하드웨어의 소형화 및 경량화가 가능하게 하여 신뢰성을 향상시킬 수 있다. In this way, in the form of FPGA single chip in the existing method of using multiple chips, it is possible to improve the performance of the circuit while reducing power consumption, enabling hardware to be smaller and lighter, thereby improving reliability.

도 5는 임무컴퓨터 하드웨어를 구동시키는 보드 지원 패키지((Board Support Package; BSP), 실시간 운용체계, 디바이스 드라이버를 포함하는 API(Application Program Interface) 구성도이다. 구매한 API 펌웨어는 VxWorks 6.6 실시간 운영체제(RTOS), 단일보드 컴퓨터 모듈(202)에서 SBC 구매 시 함께 제공되는 보드 지원패키지(Board Support Package; BSP, RTOS가 타겟(Target) 하드웨어인 단일 보드 컴퓨터에서 동작하기 위해 단일 보드 컴퓨터 제어를 위한 소프트웨어-하드웨어 간 인터페이스)와 1553 PMC(501)를 제어하는 1553 디바이스 드라이버가 있다. 5 is a configuration diagram of an application program interface (API) including a board support package (BSP), a real-time operating system, and a device driver for driving mission computer hardware. The purchased API firmware is a VxWorks 6.6 real-time operating system ( RTOS) Board Support Package that comes with SBC purchase on single board computer module 202; BSP, software for controlling single board computer to operate on single board computer where RTOS is target hardware Hardware interface) and 1553 PMC 501.

개발한 API 펌웨어는 첫 번째 입출력 모듈(203), 두 번째 입출력 모듈(204)의 디바이스를 초기화하는 IOA(Input Output Assembly) 초기화 관리, 임무컴퓨터 하드웨어의 PBIT(Power on Built-In Test), CBIT(Continuous Built-In Test), IBIT(Initiated Built-In Test) 기능을 제공하는 BIT(Built-ln Test) 관리, 첫 번째 입출력모듈(203), 두 번째 입출력모듈(204) 그리고 전원공급모듈(201)의 하드웨어를 제어하는 드라이버 관리로 구성된다.The developed API firmware manages the input output assembly (IOA) initialization that initializes the devices of the first input / output module 203, the second input / output module 204, the power on built-in test (PBIT) of the mission computer hardware, and CBIT ( Continuous Built-In Test (BIT), built-in test (BIT) management that provides IBIT (Initiated Built-In Test), first input / output module 203, second input / output module 204, and power supply module 201 It consists of driver management to control the hardware.

도 6은 VPX 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법을 나타낸 흐름도이다. 도 6에 나타낸 바와 같이 VPX 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법은 단일 보드 컴퓨터(Single Board Computer)가 백플레인 기판(Backplane Board)을 통해서 전원을 공급받는 단계(S600), 상기 단일 보드 컴퓨터가 입출력 모듈을 통해서 다른 모듈과 통신 여부를 확인하는 단계(S610)그리고 상기 단일 보드 컴퓨터가 상기 입출력 모듈을 통해서 상기 다른 모듈과 통신 여부를 확인 후 상기 다른 모듈과 통신하는 단계를 포함할 수 있다. 6 is a flowchart illustrating a computer input / output control method using the VPX standard and the FPGA IP core technology. As shown in FIG. 6, in the input / output control method of a computer to which the VPX standard and the FPGA IP core technology are applied, a single board computer is supplied with power through a backplane board (S600). The computer may check whether the communication with the other module through the input / output module (S610) and after the single board computer checks whether the communication with the other module via the input / output module may include communicating with the other module. .

여기서 상기 백플레인 기판은 고속의 데이터 처리를 위해서 VPX(Versatile Performance Switching) 규격을 기반으로 하는 버스를 포함하고, 상기 입출력 모듈은 FPGA(Field Programmable Gate Arrary) 칩에 IP(Intellectual Property) 코어가 탑재되도록 구성된 것을 특징으로 할 수 있다.Here, the backplane substrate includes a bus based on a Versatile Performance Switching (VPX) standard for high-speed data processing, and the input / output module is configured such that an IP (Intellectual Property) core is mounted on a field programmable gate array (FPGA) chip. It may be characterized by.

101: 임무컴퓨터 하드웨어 전면 외형
102: 임무컴퓨터 하드웨어 장착대 포함 외형
103: 임무컴퓨터 하드웨어 후면 외형
201: 전원공급모듈(PSM)
202: 단일보드컴퓨터(SBC) 모듈
203: 첫 번째 입출력모듈(IOA)
204: 두 번째 입출력모듈(IOA)
205: 트랜지션(Transition) 모듈
206: EMI(Electromagnetic Interference) 필터(Filter) 모듈
207: VPX 모체기판
401: 1553 PMC
402: PCI 익스프레스 스위치(Express Switch)
403: PCI 익스프레스(Express) to PCI 브릿지(Bridge)
404: 단일보드컴퓨터 모듈 확장 슬롯
405: 입출력모듈 확장 슬롯
501: 임무컴퓨터 API101: front view of the computer hardware
102: Includes mission computer hardware mount
103: rear view of the computer hardware
201: power supply module (PSM)
202: Single Board Computer (SBC) Module
203: first input / output module (IOA)
204: second input / output module (IOA)
205: transition module
206: Electromagnetic Interference Filter Module
207: VPX Matrix
401: 1553 PMC
402: PCI Express Switch
403: PCI Express to PCI Bridge
404: single board computer module expansion slot
405: I / O module expansion slot
501: Mission Computer API

Claims (14)

단일 보드 컴퓨터(Single Board Computer)가 백플레인 기판(Backplane Board)을 통해서 전원을 공급 받는 단계;
상기 단일 보드 컴퓨터가 입출력 모듈을 통해서 다른 모듈과 통신 여부를 확인하는 단계; 및
상기 단일 보드 컴퓨터가 상기 입출력 모듈을 통해서 상기 다른 모듈과 통신 여부를 확인 후 상기 다른 모듈과 통신하는 단계; 를 포함하되,
상기 백플레인 기판은 고속의 데이터 처리를 위해서 VPX(Versatile Performance Switching) 규격을 기반으로 하는 버스를 포함하고,
상기 입출력 모듈은 FPGA(Field Programmable Gate Arrary) 칩에 IP(Intellectual Property) 코어(Core)가 탑재되도록 구성된 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법.A single board computer receiving power through a backplane board;
Confirming, by the single board computer, whether to communicate with another module through an input / output module; And
Confirming whether the single board computer communicates with the other module through the input / output module and then communicating with the other module; Including but not limited to:
The backplane substrate includes a bus based on the Versatile Performance Switching (VPX) standard for high speed data processing.
The input / output module is a computer input / output control method using the VPX bus standard and the FPGA IP core technology, characterized in that the IP (Intellectual Property) Core (Core) is mounted on a field programmable gate array (FPGA) chip. 제1항에 있어서,
상기 전원을 공급 받는 단계에서
상기 단일 보드 컴퓨터는 운용프로그램을 탑재하여 시스템 관리 기능을 수행하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법.The method of claim 1,
In the step of receiving the power
Wherein the single board computer is equipped with an operating program to perform a system management function, the input and output control method of a computer applying the FPGA IP core technology and the VPX standard. 제1항에 있어서,
상기 전원을 공급 받는 단계에서
상기 백플레인 기판은 5개의 VPX 기반의 모듈을 지원하는 것을 특징으로 하는 PX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법.The method of claim 1,
In the step of receiving the power
The backplane substrate supports five VPX-based modules, the input and output control method of a computer using the PX bus standard and FPGA IP core technology. 제1항에 있어서,
상기 다른 모듈과 통신하는 단계에서
상기 입출력 모듈은 각각의 부품단위로 구성된 통신 컨트롤러를 하나의 FPGA 칩에 IP 코어형태로 통합되도록 구성된 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법.The method of claim 1,
In communication with the other module
The input / output module is an input / output control method for a computer using the VPX bus standard and the FPGA IP core technology, characterized in that the communication controller composed of each component unit is configured to be integrated into one FPGA chip in the form of an IP core. 제1항에 있어서,
상기 다른 모듈과 통신하는 단계에서
상기 입출력 모듈은 제 1 입출력 모듈과 제 2 입출력 모듈을 포함하고, PCI 익스프레스(Express) 고속 직렬 버스 기반으로 단일 보드 컴퓨터와 연동하여 외부 입출력 인터페이스를 제공하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법.The method of claim 1,
In communication with the other module
The input / output module includes a first input / output module and a second input / output module, and interoperates with a single board computer based on a PCI Express high-speed serial bus to provide an external input / output interface. Input / output control method of computer applying technology. 제5항에 있어서,
상기 제 1 입출력 모듈은 외부 장비와 이산(Discrete) 통신 인터페이스를 제공하고, 내부 부품간의 인터페이스 방식(Inter Integrated Circuit)를 제공하며, 이중화된 임무 컴퓨터 간 통신을 위한 크로스 채널 데이터 링크(Cross Channel Data Link; CCDL)를 제공하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법.The method of claim 5,
The first input / output module provides a discrete communication interface with an external device, provides an inter integrated circuit between internal components, and a cross channel data link for communication between redundant mission computers. ; I / O control method of computer applying VPX bus standard and FPGA IP core technology characterized by providing CCDL). 제5항에 있어서,
상기 제 2 입출력 모듈은 상기 제 1 입출력 모듈에서 스위칭한 버스를 제공받아 상기 단일 보드 컴퓨터와 연동하여 ARINC-429, RS-232, RS-422, RS-485 그리고 이산(Discret) 통신 인터페이스 중에서 적어도 하나 이상을 지원하는 것을 특징으로 하는 VPX 버스 표준 및 FPGA IP 코어 기술을 적용한 컴퓨터의 입출력 제어 방법.The method of claim 5,
The second input / output module receives at least one of an ARINC-429, an RS-232, an RS-422, an RS-485, and a discrete communication interface in cooperation with the single board computer by receiving the bus switched by the first input / output module. Input / output control method of computer applying VPX bus standard and FPGA IP core technology characterized by supporting the above. 프로세서와 메모리가 단일 보드 상에 구현된 하나 이상의 단일 보드 컴퓨터;
외부의 다른 모듈과 통신하기 위한 입출력 기능을 수행하는 하나 이상의 입출력 모듈;
상기 하나 이상의 단일 보드 컴퓨터 및 상기 하나 이상의 입출력 모듈 간에 고속의 데이터 통신 버스를 제공하는 백플레인 기판을 포함하되,
상기 단일 보드 컴퓨터는 상기 백플레인 기판을 통해 전원을 공급받고, 상기 입출력 모듈을 통해서 다른 모듈과 통신 여부를 확인하며, 상기 다른 모듈과 통신 여부를 확인 후 상기 다른 모듈과 통신을 수행하고,
상기 백플레인 기판은 고속의 데이터 처리를 위해서 VPX(Versatile Performance Switching) 규격을 기반으로 하는 버스를 포함하며,
상기 입출력 모듈은 FPGA(Field Programmable Gate Arrary) 칩에 IP(Intellectual Property) 코어(Core)를 탑재한 것을 특징으로 하는 컴퓨터 장치.One or more single board computers with processors and memory implemented on a single board;
At least one input / output module for performing an input / output function for communicating with another external module;
A backplane substrate providing a high speed data communication bus between said one or more single board computers and said one or more input / output modules,
The single board computer receives power through the backplane board, checks whether or not to communicate with another module through the input / output module, and checks whether it communicates with the other module and then communicates with the other module,
The backplane substrate includes a bus based on Versatile Performance Switching (VPX) standard for high speed data processing.
The input / output module is a computer device characterized in that the IP (Intellectual Property) core (Core) is mounted on a field programmable gate array (FPGA) chip. 제8항에 있어서,
상기 단일 보드 컴퓨터는 운용프로그램을 탑재하여 시스템 관리 기능을 수행하는 것을 특징으로 하는 컴퓨터 장치.9. The method of claim 8,
The single board computer is equipped with an operating program to perform a system management function. 제8항에 있어서,
상기 백플레인 기판은 5개의 VPX 기반의 모듈을 지원하는 것을 특징으로 하는 컴퓨터 장치.9. The method of claim 8,
And said backplane substrate supports five VPX-based modules. 제8항에 있어서,
상기 입출력 모듈은 각각의 부품단위로 구성된 통신 컨트롤러를 하나의 FPGA 칩에 IP 코어형태로 통합되도록 구성된 것을 특징으로 하는 컴퓨터 장치.9. The method of claim 8,
The input / output module is a computer device, characterized in that configured to integrate the communication controller composed of each component unit in the form of IP core in one FPGA chip. 제8항에 있어서,
상기 입출력 모듈은 제 1 입출력 모듈과 제 2 입출력 모듈을 포함하고, PCI 익스프레스(Express) 고속 직렬 버스 기반으로 상기 단일 보드 컴퓨터(Single Board Computer)와 연동하여 외부 입출력 인터페이스를 제공하는 것을 특징으로 하는 컴퓨터 장치.9. The method of claim 8,
The input / output module includes a first input / output module and a second input / output module, and provides an external input / output interface by interworking with the single board computer based on a PCI Express high-speed serial bus. Device. 제12항에 있어서,
상기 제 1 입출력 모듈은 외부 장비와 이산(Discrete) 통신 인터페이스를 제공하고, 내부 부품간의 인터페이스 방식(Inter Integrated Circuit)를 제공하며, 이중화된 임무 컴퓨터 간 통신을 위한 크로스 채널 데이터 링크(Cross Channel Data Link; CCDL)를 제공하는 것을 특징으로 하는 컴퓨터 장치.The method of claim 12,
The first input / output module provides a discrete communication interface with an external device, provides an inter integrated circuit between internal components, and a cross channel data link for communication between redundant mission computers. A CCDL). 제12항에 있어서,
상기 제 2 입출력 모듈은 상기 제 1 입출력 모듈에서 스위칭한 버스를 제공받아 상기 단일 보드 컴퓨터와 연동하여 ARINC-429, RS-232, RS-422, RS-485 그리고 이산(Discret) 통신 인터페이스 중에서 적어도 하나 이상을 지원하는 것을 특징으로 하는 컴퓨터 장치.The method of claim 12,
The second input / output module receives at least one of an ARINC-429, an RS-232, an RS-422, an RS-485, and a discrete communication interface in cooperation with the single board computer by receiving the bus switched by the first input / output module. A computer device supporting the above.
KR1020110109574A 2011-10-25 2011-10-25 Method and apparatus of i/o(input/output) control for computer using vpx bus standard and fpga ip core KR101260325B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110109574A KR101260325B1 (en) 2011-10-25 2011-10-25 Method and apparatus of i/o(input/output) control for computer using vpx bus standard and fpga ip core

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110109574A KR101260325B1 (en) 2011-10-25 2011-10-25 Method and apparatus of i/o(input/output) control for computer using vpx bus standard and fpga ip core

Publications (1)

Publication Number Publication Date
KR101260325B1 true KR101260325B1 (en) 2013-05-06

Family

ID=48665393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109574A KR101260325B1 (en) 2011-10-25 2011-10-25 Method and apparatus of i/o(input/output) control for computer using vpx bus standard and fpga ip core

Country Status (1)

Country Link
KR (1) KR101260325B1 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015011667A1 (en) * 2013-07-26 2015-01-29 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi A computer module in a single card
CN104461995A (en) * 2014-11-24 2015-03-25 成都盛军电子设备有限公司 Intermediate-frequency signal panel with memory function
CN105607694A (en) * 2015-10-22 2016-05-25 电子科技大学 Adaptive variable redundancy 3U signal processing backboard based on VPX bus
CN106933165A (en) * 2017-05-05 2017-07-07 天津市英贝特航天科技有限公司 Method and equipment for multi-way switching value input and output
CN107015212A (en) * 2017-06-13 2017-08-04 中国电子科技集团公司第三十八研究所 Universal interface board of the radar wave control based on VPX buses with monitoring platform of testing oneself
CN107872406A (en) * 2017-11-13 2018-04-03 济南浪潮高新科技投资发展有限公司 A kind of Portable Reinforced interchanger based on mobile cloud
CN108804361A (en) * 2018-05-22 2018-11-13 天津市英贝特航天科技有限公司 A kind of PCIE switches based on VPX bus architectures
CN108803435A (en) * 2018-07-13 2018-11-13 北京计算机技术及应用研究所 A kind of universal intelligent managing device of the VPX boards based on production domesticization microcontroller
US10248430B2 (en) 2016-12-16 2019-04-02 Hamilton Sundstrand Corporation Runtime reconfigurable dissimilar processing platform
CN110309095A (en) * 2017-09-10 2019-10-08 苏州英贝迪电子科技有限公司 Multifunctional industrial controller mainboard
RU195362U1 (en) * 2019-10-30 2020-01-23 Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") ARINC 429 and ARINC 825 Signal Input / Output Mezzanine Module
CN112860611A (en) * 2020-12-28 2021-05-28 中国科学院合肥物质科学研究院 LVDS-to-USB 3.0 multi-channel adapter
CN113534888A (en) * 2021-07-23 2021-10-22 中国兵器装备集团自动化研究所有限公司 FPGA-based multi-VPX board time synchronization method and device
CN113534919A (en) * 2021-07-15 2021-10-22 上海泛腾电子科技有限公司 Low-delay acquisition and operation system based on VPX framework
CN114817111A (en) * 2022-04-28 2022-07-29 中国科学院计算技术研究所 Embedded intelligent computing device supporting multi-card parallel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문 1(2010)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015011667A1 (en) * 2013-07-26 2015-01-29 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi A computer module in a single card
CN104461995A (en) * 2014-11-24 2015-03-25 成都盛军电子设备有限公司 Intermediate-frequency signal panel with memory function
CN105607694A (en) * 2015-10-22 2016-05-25 电子科技大学 Adaptive variable redundancy 3U signal processing backboard based on VPX bus
CN105607694B (en) * 2015-10-22 2018-09-07 电子科技大学 Self-adapting changeable redundancy 3U signal processing backboards based on VPX buses
US10248430B2 (en) 2016-12-16 2019-04-02 Hamilton Sundstrand Corporation Runtime reconfigurable dissimilar processing platform
CN106933165A (en) * 2017-05-05 2017-07-07 天津市英贝特航天科技有限公司 Method and equipment for multi-way switching value input and output
CN107015212B (en) * 2017-06-13 2019-11-26 中国电子科技集团公司第三十八研究所 The Universal interface board of radar wave control and monitoring based on VPX bus from survey platform
CN107015212A (en) * 2017-06-13 2017-08-04 中国电子科技集团公司第三十八研究所 Universal interface board of the radar wave control based on VPX buses with monitoring platform of testing oneself
CN110309095B (en) * 2017-09-10 2021-08-06 上海必卓电子科技有限公司 Multifunctional industrial controller mainboard
CN110334045B (en) * 2017-09-10 2021-01-01 上海必卓电子科技有限公司 Extensible multi-interface industrial personal computer mainboard
CN110309095A (en) * 2017-09-10 2019-10-08 苏州英贝迪电子科技有限公司 Multifunctional industrial controller mainboard
CN110334045A (en) * 2017-09-10 2019-10-15 苏州英贝迪电子科技有限公司 Expansible multiplex roles industrial control computer mainboard
CN107872406A (en) * 2017-11-13 2018-04-03 济南浪潮高新科技投资发展有限公司 A kind of Portable Reinforced interchanger based on mobile cloud
CN108804361A (en) * 2018-05-22 2018-11-13 天津市英贝特航天科技有限公司 A kind of PCIE switches based on VPX bus architectures
CN108803435A (en) * 2018-07-13 2018-11-13 北京计算机技术及应用研究所 A kind of universal intelligent managing device of the VPX boards based on production domesticization microcontroller
RU195362U1 (en) * 2019-10-30 2020-01-23 Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") ARINC 429 and ARINC 825 Signal Input / Output Mezzanine Module
CN112860611A (en) * 2020-12-28 2021-05-28 中国科学院合肥物质科学研究院 LVDS-to-USB 3.0 multi-channel adapter
CN112860611B (en) * 2020-12-28 2024-03-22 中国科学院合肥物质科学研究院 LVDS changes USB3.0 multichannel adapter
CN113534919A (en) * 2021-07-15 2021-10-22 上海泛腾电子科技有限公司 Low-delay acquisition and operation system based on VPX framework
CN113534888A (en) * 2021-07-23 2021-10-22 中国兵器装备集团自动化研究所有限公司 FPGA-based multi-VPX board time synchronization method and device
CN113534888B (en) * 2021-07-23 2024-02-06 中国兵器装备集团自动化研究所有限公司 FPGA-based time synchronization method and device for multiple VPX boards
CN114817111A (en) * 2022-04-28 2022-07-29 中国科学院计算技术研究所 Embedded intelligent computing device supporting multi-card parallel
CN114817111B (en) * 2022-04-28 2023-08-29 中国科学院计算技术研究所 Embedded intelligent computing device supporting multi-card parallelism

Similar Documents

Publication Publication Date Title
KR101260325B1 (en) Method and apparatus of i/o(input/output) control for computer using vpx bus standard and fpga ip core
US10467170B2 (en) Storage array including a bridge module interconnect to provide bridge connections to different protocol bridge protocol modules
RU2464749C2 (en) Carrying system of aviation electronic equipment
US8522064B2 (en) Server system having mainboards
CN108255755B (en) PCIE general multifunctional communication interface module based on FPGA
US20150347345A1 (en) Gen3 pci-express riser
EP2860640B1 (en) Systems and methods of using an SPI controller
US8756360B1 (en) PCI-E compatible chassis having multi-host capability
US10210128B2 (en) Redirection of lane resources
US20190079890A1 (en) Adapters, Systems And Methods For Adapting PCIe Expansion Cards To PCIe Component Bays
CN110447015B (en) Vehicle-mounted control device for redundantly executing operating functions and corresponding motor vehicle
US10445279B1 (en) Automatic PCIe operating mode configuration
EP2988420B1 (en) Circuit arrangement for a safety i&c system
US11269803B1 (en) Method and system for processor interposer to expansion devices
US10248605B2 (en) Bidirectional lane routing
US20170309570A1 (en) Reconfigurable repeater system
CN104571294A (en) Server system
US20230240036A1 (en) Riser cards with inline slots
CN113741648A (en) Computer hardware system
JP2013099949A (en) Image forming apparatus, and connecting apparatus
CN216310777U (en) Depth computation processor board card and interconnection system for depth computation processor board cards
CN114996177B (en) System, method and server for accessing Flash chip of management board
JP5118669B2 (en) Backplane
US20150367967A1 (en) Adaptable, modular, multi-purpose space vehicle backplane
Palomo et al. GR740 Payload Controller Module-ADHA Compliant Next Generation Processing Module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee