KR101257459B1 - Temperature compensation circuit and device for comprising the same - Google Patents

Temperature compensation circuit and device for comprising the same Download PDF

Info

Publication number
KR101257459B1
KR101257459B1 KR1020110017295A KR20110017295A KR101257459B1 KR 101257459 B1 KR101257459 B1 KR 101257459B1 KR 1020110017295 A KR1020110017295 A KR 1020110017295A KR 20110017295 A KR20110017295 A KR 20110017295A KR 101257459 B1 KR101257459 B1 KR 101257459B1
Authority
KR
South Korea
Prior art keywords
current
current mirror
source
temperature
transistor
Prior art date
Application number
KR1020110017295A
Other languages
Korean (ko)
Other versions
KR20120097830A (en
Inventor
장지훈
김지홍
양영구
김민수
Original Assignee
성균관대학교산학협력단
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단, 삼성테크윈 주식회사 filed Critical 성균관대학교산학협력단
Priority to KR1020110017295A priority Critical patent/KR101257459B1/en
Publication of KR20120097830A publication Critical patent/KR20120097830A/en
Application granted granted Critical
Publication of KR101257459B1 publication Critical patent/KR101257459B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 온도의 변화에 관계없이 일정한 전류가 흐르게 하는 온도 보상 회로 및 이를 구비하는 장치를 제공한다. 본 발명에 따른 온도 보상 회로는, 일정한 전류를 흘려주는 전류원과 상기 전류원에 연결된 제2 전류 미러에 공통으로 연결된 온도 보상 회로에 있어서, 일정한 전압을 공급하는 전압원, 상기 전압원에 연결되어 상기 전압원으로부터 전압을 공급받으며 온도에 비례하여 출력 전류를 변화시키는 제1 트랜지스터, 상기 제1 트랜지스터의 출력단 및 상기 전류원에 연결된 제1 전류 미러, 및 상기 제1 전류 미러의 출력단과 접지단 사이에 연결되어 상기 제1 전류 미러에 흐르는 전류를 조절하는 제1 저항을 구비한다.The present invention provides a temperature compensation circuit and a device having the same, which allows a constant current to flow regardless of a change in temperature. The temperature compensation circuit according to the present invention is a temperature compensation circuit commonly connected to a current source through which a constant current flows and a second current mirror connected to the current source, the voltage source supplying a constant voltage, the voltage source connected to the voltage source, and a voltage from the voltage source. The first transistor is supplied to change the output current in proportion to the temperature, the first current mirror connected to the output terminal and the current source of the first transistor, and the first terminal connected between the output terminal and the ground terminal of the first current mirror And a first resistor for adjusting the current flowing in the current mirror.

Description

온도 보상 회로 및 이를 구비한 장치{Temperature compensation circuit and device for comprising the same}Temperature compensation circuit and device for comprising the same

본 발명은 전자 회로에 관한 것으로서, 특히 온도를 보상하는 회로 및 이를 구비하는 장치에 관한 것이다. TECHNICAL FIELD The present invention relates to electronic circuits, and more particularly, to a circuit for compensating temperature and an apparatus having the same.

모든 전자 회로에는 바이어스(bias)를 위해 필수적으로 기준 전류회로를 구성하게 된다. 기준 전류회로를 구성하기 위하여 일반적으로 CMOS(Complementary Metal Oxide Semiconductor)를 많이 이용하고 있다. CMOS를 이용한 기준 전류회로의 경우에는 가장 일반적으로 NMOS(N-channel Metal Oxide Semiconductor) 또는 PMOS(P-channel Metal Oxide Semiconductor)를 이용한 전류 전원 회로를 많이 사용한다. CMOS 구조의 가장 큰 장점은 기준 전류회로에 의해 결정된 바이어스 조건을 다양한 위치에 복제할 수 있어 개별적인 바이어스 회로를 추가로 만들어 주지 않아도 된다. 특히, 전류 미러(current mirror)를 이용하여 n 바이어스 회로를 구성할 경우에 여러 단에 같은 기준 전류를 이용하여 간단하게 전류 전원을 공급할 수 있게 된다.All electronic circuits essentially constitute a reference current circuit for bias. In order to construct a reference current circuit, CMOS (Complementary Metal Oxide Semiconductor) is commonly used. In the case of a reference current circuit using a CMOS, a current power supply circuit using an N-channel metal oxide semiconductor (NMOS) or a P-channel metal oxide semiconductor (PMOS) is most commonly used. The biggest advantage of the CMOS architecture is that the bias conditions determined by the reference current circuit can be duplicated at various locations, eliminating the need for additional individual bias circuits. In particular, when configuring an n bias circuit using a current mirror, it is possible to simply supply current power using the same reference current in multiple stages.

일반적으로 사용되는 전류 미러 바이어스 회로의 경우, 온도의 변화에 따라서 기준 전류가 변하는 단점을 가지고 있다. 온도 변화에 의해 변화된 전류는 전류 미러 구조를 이용하여 바이어스 되는 모든 회로의 전류를 변화시키게 되므로 전류 미러를 이용한 모든 회로의 바이어스 조건 변화를 가져오게 된다. 이는 회로의 오동작 및 성능열화의 주 요인으로 작용하게 된다. 특히나 MOS 트랜지스터를 이용하는 회로는 온도에 따라서 성능의 변화를 가져오게 된다.In general, the current mirror bias circuit has a disadvantage in that the reference current changes with temperature. Since the current changed by the temperature change changes the current of all the circuits biased using the current mirror structure, the bias condition of all the circuits using the current mirror is changed. This acts as a main factor of circuit malfunction and performance deterioration. In particular, a circuit using a MOS transistor causes a change in performance with temperature.

일반적으로 사용하는 전류 바이어스 회로의 경우도 MOS나 BJT(Bipolar Junction Transistor)를 사용하기 때문에 온도 변화에 따라 전류 변화를 가져오게 되며, 이로 인해 전류 미러를 이용하여 구성된 모든 회로의 바이어스가 변화하게 된다. 이를 위해 모든 회로는 온도 변화에도 일정한 바이어스를 제공하는 회로를 필요로 하게 된다.In general, current bias circuits also use MOS or Bipolar Junction Transistor (BJT), resulting in a change in current according to temperature changes, which causes the bias of all circuits configured using current mirrors to change. To do this, every circuit needs a circuit that provides a constant bias even with temperature changes.

이렇게 온도 변화에 따라 변하게 되는 기준 전류를 위해서 많은 보상 회로들이 존재하고 있으나 대부분 복잡한 회로 구성을 가지고 있어 실제 구현에는 많은 어려움을 가지고 있다. There are many compensation circuits for the reference current that changes with temperature changes, but most of them have complicated circuit configurations, which makes them difficult to implement in practice.

본 발명은 온도의 변화에 관계없이 일정한 전류가 흐르게 하는 온도 보상 회로를 제공하기 위한 것이다.The present invention provides a temperature compensation circuit that allows a constant current to flow regardless of a change in temperature.

본 발명은 또한, 상기 온도 보상 회로를 구비하여 온도의 변화에 관계없이 항상 동일한 동작 특성을 갖는 장치를 제공하기 위한 것이다. The present invention also provides a device having the above temperature compensation circuit which always has the same operating characteristics regardless of the change in temperature.

상기 과제를 해결하기 위하여 본 발명은,According to an aspect of the present invention,

일정한 전류를 흘려주는 전류원과 상기 전류원에 연결된 제2 전류 미러에 공통으로 연결된 온도 보상 회로에 있어서, 일정한 전압을 공급하는 전압원, 상기 전압원에 연결되어 상기 전압원으로부터 전압을 공급받으며 온도에 비례하여 출력 전류를 변화시키는 제1 트랜지스터, 상기 제1 트랜지스터의 출력단 및 상기 전류원에 연결된 제1 전류 미러, 및 상기 제1 전류 미러의 출력단과 접지단 사이에 연결되어 상기 제1 전류 미러에 흐르는 전류를 조절하는 제1 저항을 구비하는 온도 보상 회로를 제공한다. A temperature compensation circuit commonly connected to a current source through which a constant current flows and a second current mirror connected to the current source, comprising: a voltage source for supplying a constant voltage, and a voltage source connected to the voltage source to receive a voltage from the voltage source and output current in proportion to temperature A first transistor configured to change a first transistor, a first current mirror connected to an output terminal of the first transistor and the current source, and a current connected between an output terminal of the first current mirror and a ground terminal to adjust a current flowing in the first current mirror; Provided is a temperature compensation circuit having a resistance.

상기 제1 전류 미러는, 상기 제1 트랜지스터의 출력단에 드레인과 게이트가 연결되고 상기 제1 저항에 소오스가 연결된 제1 NMOS 트랜지스터, 및 상기 전류원에 드레인이 연결되고 상기 제1 NMOS 트랜지스터의 게이트에 게이트가 연결된 제2 NMOS 트랜지스터를 구비하며, 또한, 상기 제2 NMOS 트랜지스터의 소오스와 상기 접지단 사이에 연결되어 상기 제2 NMOS 트랜지스터에 흐르는 전류를 조절하는 제2 저항을 더 구비할 수 있다.The first current mirror may include a first NMOS transistor having a drain and a gate connected to an output terminal of the first transistor and a source connected to the first resistor, and a drain connected to the current source and a gate connected to a gate of the first NMOS transistor. And a second NMOS transistor connected to the second NMOS transistor, and further comprising a second resistor connected between a source of the second NMOS transistor and the ground terminal to regulate a current flowing through the second NMOS transistor.

상기 온도 보상 회로는, 온도가 상승하면 상기 전류원으로부터 상기 제1 전류 미러로 많은 전류가 흘러서 상기 제2 전류 미러에는 적은 전류가 흐르며, 온도가 하강하면 상기 전류원으로부터 상기 제1 전류 미러로 적은 전류가 흘러서 상기 제2 전류 미러에는 많은 전류가 흐른다.In the temperature compensation circuit, when the temperature rises, a large amount of current flows from the current source to the first current mirror, so that a small current flows in the second current mirror, and when the temperature decreases, a small current flows from the current source to the first current mirror. Many currents flow through the second current mirror.

상기 제1 트랜지스터는 소오스가 상기 전압원에 연결되고 게이트와 드레인이 상기 제1 전류원에 연결된 PMOS 트랜지스터로 구성될 수 있고, 상기 제2 전류 미러는 온도가 상승하면 전류가 증가하고 온도가 하강하면 전류가 감소하는 NMOS 트랜지스터들을 구비할 수 있다.The first transistor may be configured as a PMOS transistor having a source connected to the voltage source and a gate and a drain connected to the first current source, and the second current mirror may increase in current when the temperature rises and increase in current when the temperature falls. It may be provided with decreasing NMOS transistors.

상기 과제를 해결하기 위하여 본 발명은 또한,In order to solve the above problems,

일정한 전압을 공급하는 전압원, 상기 전압원에 소오스가 연결되고 게이트와 드레인이 상호 연결된 PMOS 트랜지스터, 상기 PMOS 트랜지스터의 드레인에 드레인과 게이트가 연결된 제1 NMOS 트랜지스터, 상기 제1 NMOS 트랜지스터의 게이트에 게이트가 연결된 제2 NMOS 트랜지스터, 및 상기 제1 NMOS 트랜지스터의 소오스와 접지단 사이에 연결되어 상기 제1 NMOS 트랜지스터에 흐르는 전류를 조절하는 제1 저항을 구비하는 온도 보상 회로를 제공한다.A voltage source for supplying a constant voltage, a PMOS transistor having a source connected to the voltage source and a gate and a drain interconnected, a first NMOS transistor having a drain and a gate connected to a drain of the PMOS transistor, and a gate connected to a gate of the first NMOS transistor A temperature compensating circuit includes a second NMOS transistor and a first resistor connected between a source of the first NMOS transistor and a ground terminal to regulate a current flowing through the first NMOS transistor.

상기 온도 보상 회로는, 상기 제2 NMOS 트랜지스터의 소오스와 상기 접지단 사이에 연결되어 상기 제2 NMOS 트랜지스터에 흐르는 전류를 조절하는 제2 저항을 더 구비할 수 있다. The temperature compensation circuit may further include a second resistor connected between the source of the second NMOS transistor and the ground terminal to adjust a current flowing through the second NMOS transistor.

상기 온도 보상 회로는, 상기 제2 NMOS 트랜지스터의 드레인은 외부의 전류 미러에 연결되어 상기 외부의 전류 미러에 흐르는 전류가 온도의 변화에 관계없이 일정하게 흐르게 한다. In the temperature compensation circuit, the drain of the second NMOS transistor is connected to an external current mirror so that a current flowing in the external current mirror flows constantly regardless of a change in temperature.

상기 과제를 해결하기 위하여 본 발명은 또한,In order to solve the above problems,

일정한 전압을 공급하는 전압원과, 상기 전압원으로부터 전압을 공급받으며 온도에 비례하여 출력 전류를 변화시키는 제1 트랜지스터와, 상기 제1 트랜지스터의 출력단에 연결된 제1 전류 미러, 및 상기 제1 전류 미러의 출력단과 접지단 사이에 연결되어 상기 전류 미러에 흐르는 전류를 조절하는 제1 저항을 구비하는 온도 보상 회로; 및 상기 제1 전류 미러에 연결된 제2 전류 미러를 구비하는 주파수 발생 장치를 제공한다.A voltage source for supplying a constant voltage, a first transistor receiving a voltage from the voltage source and changing an output current in proportion to a temperature, a first current mirror connected to an output terminal of the first transistor, and an output terminal of the first current mirror A temperature compensation circuit having a first resistor connected between the ground terminal and the ground terminal to adjust a current flowing through the current mirror; And a second current mirror connected to the first current mirror.

상기 주파수 발생 장치는, 상기 제2 전류 미러를 구성하는 트랜지스터와 동일한 종류의 트랜지스터가 하나 이상 상기 제2 전류 미러에 병렬로 연결된 구성을 가질 수 있다. The frequency generator may have a configuration in which one or more transistors of the same type as the transistors constituting the second current mirror are connected in parallel to the second current mirror.

본 발명에 따른 온도 보상 회로는 하나의 트랜지스터와 전류 미러를 구비하여 이에 연결된 장치에 흐르는 전류가 온도의 변화에 무관하게 항상 일정하도록 만들어준다. 따라서, 온도 보상 회로에 연결된 장치는 온도 변화로 인한 오동작 및 성능 열화가 방지된다.The temperature compensation circuit according to the invention comprises a transistor and a current mirror so that the current flowing in the device connected thereto is always constant regardless of the change in temperature. Therefore, the device connected to the temperature compensation circuit is prevented from malfunction and deterioration of performance due to temperature change.

이와 같이, 본 발명에 따른 온도 보상 회로는 매우 간단한 구조를 가지고 온도 보상 기능을 제공하기 때문에 변동 요인이 적어서 회로가 안정적으로 동작하며, 다른 회로나 장치에 적용이 매우 용이하다. As described above, since the temperature compensation circuit according to the present invention has a very simple structure and provides a temperature compensation function, the circuit operates stably with little variation, and is very easy to apply to other circuits or devices.

도 1은 본 발명에 따른 온도 보상 회로 및 이에 연결된 전류원과 제2 전류 미러의 회로도이다.
도 2는 MOS 트랜지스터의 온도 특성을 보여주는 그래프이다.
도 3은 본 발명에 따른 온도 보상 회로 및 이에 연결된 제2 전류 미러의 다른 실시예이다.
도 4는 도 1에 도시된 온도 보상 회로를 구비하는 주파수 발생 장치의 블록도이다.
도 5는 도 4에 도시된 주파수 발생 장치의 온도 변화에 따른 주파수 특성을 도시한 그래프이다.1 is a circuit diagram of a temperature compensating circuit and a current source and a second current mirror connected thereto according to the present invention.
2 is a graph showing temperature characteristics of a MOS transistor.
3 is another embodiment of a temperature compensation circuit and a second current mirror connected thereto according to the present invention.
4 is a block diagram of a frequency generator having the temperature compensation circuit shown in FIG.
FIG. 5 is a graph illustrating frequency characteristics according to temperature changes of the frequency generator shown in FIG. 4.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference symbols in the drawings denote like elements.

도 1은 본 발명에 따른 온도 보상 회로(100) 및 이에 연결된 전류원(current source)(131)과 제2 전류 미러(current mirror)(121)의 회로도이다. 도 1을 참조하면, 온도 보상 회로(100)는 전압원(voltage supply), 제1 트랜지스터(transistor)(101), 제1 전류 미러(111), 제1 저항(103) 및 제2 저항(104)을 구비한다. 1 is a circuit diagram of a temperature compensation circuit 100 and a current source 131 and a second current mirror 121 connected thereto according to the present invention. Referring to FIG. 1, the temperature compensating circuit 100 may include a voltage supply, a first transistor 101, a first current mirror 111, a first resistor 103, and a second resistor 104. It is provided.

전압원(VD)은 일정한 전압, 예컨대 3.3볼트, 5.0볼트 등의 전압을 공급한다. 전압원(VD)에서 공급하는 전압은 온도 보상 회로(100)의 용도에 따라 다양한 전압을 공급할 수 있다.The voltage source VD supplies a constant voltage, for example, 3.3 volts, 5.0 volts, or the like. The voltage supplied from the voltage source VD may supply various voltages depending on the use of the temperature compensation circuit 100.

제1 트랜지스터(101)는 전압원(VD)에 연결되어 상기 전압원(VD)으로부터 공급하는 전압을 받아서 동작하여 전류(Id)를 출력한다. 제1 트랜지스터(101)는 온도에 비례하여 출력 전류(Id)를 변화시킨다. 즉, 제1 트랜지스터(101)는 온도가 상승하면 출력 전류(Id)를 증가시키고, 온도가 하강하면 출력 전류(Id)를 감소시킨다. 이러한 온도 특성을 갖는 트랜지스터로써 MOS(Metal Oxide Semiconductor) 트랜지스터를 구비할 수 있다. MOS 트랜지스터는 도 2에 도시된 그래프를 참조하면, 온도가 상승하면 출력 전류를 증가시키고, 온도가 하강하면 출력 전류를 감소시킨다. 제1 트랜지스터(101)는 PMOS 트랜지스터 또는 NMOS 트랜지스터로 구성할 수 있으나, 여기서는 PMOS 트랜지스터로 구성하는 것이 바람직하다. 이 때, PMOS 트랜지스터의 소오스(source)는 전압원(VD)에 연결되고, 게이트(gate)와 드레인(drain)은 제1 전류 미러(111)에 연결된다. 따라서, PMOS 트랜지스터는 전압원(VD)으로부터 전압이 공급되면 온(on)되어 전류(Id)를 출력한다. The first transistor 101 is connected to the voltage source VD and operates by receiving a voltage supplied from the voltage source VD to output a current Id. The first transistor 101 changes the output current Id in proportion to the temperature. That is, the first transistor 101 increases the output current Id when the temperature increases, and decreases the output current Id when the temperature decreases. As a transistor having such a temperature characteristic, a metal oxide semiconductor (MOS) transistor may be provided. Referring to the graph shown in FIG. 2, the MOS transistor increases the output current when the temperature rises and decreases the output current when the temperature falls. The first transistor 101 can be configured as a PMOS transistor or an NMOS transistor, but preferably a PMOS transistor. At this time, the source of the PMOS transistor is connected to the voltage source VD, and the gate and the drain are connected to the first current mirror 111. Therefore, when the voltage is supplied from the voltage source VD, the PMOS transistor is turned on to output the current Id.

제1 전류 미러(111)는 제1 트랜지스터(101)의 출력단과 전류원(131)에 연결된다. 제1 전류 미러(111)는 제1 트랜지스터(101)로부터 전류(Id)가 출력되면 동작을 개시한다. 제1 전류 미러(111)는 제1 트랜지스터(101)로부터 입력되는 전류(Id)와 동일한 크기의 전류(Io1)를 전류원(131)으로부터 입력한다. 따라서, 온도 보상 회로(100)의 온도가 변화하면 제1 트랜지스터(101)로부터 출력되는 전류(Id)가 증가하거나 감소하며, 그에 따라 전류원(131)으로부터 제1 전류 미러(111)로 입력되는 전류(Io1)도 증가하거나 감소한다. The first current mirror 111 is connected to the output terminal of the first transistor 101 and the current source 131. The first current mirror 111 starts its operation when the current Id is output from the first transistor 101. The first current mirror 111 receives a current Io1 having the same magnitude as the current Id input from the first transistor 101 from the current source 131. Therefore, when the temperature of the temperature compensation circuit 100 changes, the current Id output from the first transistor 101 increases or decreases, and accordingly, the current input from the current source 131 to the first current mirror 111. (Io1) also increases or decreases.

제1 전류 미러(111)는 제1 NMOS 트랜지스터(113)와 제2 NMOS 트랜지스터(114)를 구비한다. 제1 NMOS 트랜지스터(113)의 드레인과 게이트는 제1 트랜지스터(101)의 출력단에 연결되고, 제1 NMOS 트랜지스터(113)의 소오스는 제1 저항(103)에 연결된다. 제2 NMOS 트랜지스터(114)의 드레인은 전류원(131)에 연결되고, 제2 NMOS 트랜지스터(114)의 게이트는 제1 NMOS 트랜지스터(113)의 게이트에 연결되며, 제2 NMOS 트랜지스터(114)의 소오스는 제2 저항(104)에 연결된다. 이와 같이, 제1 NMOS 트랜지스터(113)의 게이트와 제2 NMOS 트랜지스터(114)의 게이트가 서로 연결되어 있다. 따라서, 제1 트랜지스터(101)로부터 전류(Id)가 출력되면 제1 및 제2 NMOS 트랜지스터들(113,114)이 동시에 온(on)되며, 그에 따라 제1 트랜지스터(101)로부터 출력되는 전류(Id)는 제1 NMOS 트랜지스터(113)와 제1 저항(103)을 통해서 접지단(GND)으로 흐르고, 전류원(131)으로부터 출력되는 전류(Io1)는 제2 NMOS 트랜지스터(114)와 제2 저항(104)을 통해서 접지단(GND)으로 흐른다. The first current mirror 111 includes a first NMOS transistor 113 and a second NMOS transistor 114. The drain and gate of the first NMOS transistor 113 are connected to the output terminal of the first transistor 101, and the source of the first NMOS transistor 113 is connected to the first resistor 103. A drain of the second NMOS transistor 114 is connected to the current source 131, a gate of the second NMOS transistor 114 is connected to a gate of the first NMOS transistor 113, and a source of the second NMOS transistor 114. Is connected to the second resistor 104. As such, the gate of the first NMOS transistor 113 and the gate of the second NMOS transistor 114 are connected to each other. Therefore, when the current Id is output from the first transistor 101, the first and second NMOS transistors 113 and 114 are turned on at the same time, and accordingly, the current Id output from the first transistor 101 is output. Flows through the first NMOS transistor 113 and the first resistor 103 to the ground terminal GND, and the current Io1 output from the current source 131 is the second NMOS transistor 114 and the second resistor 104. ) To ground terminal (GND).

여기서, 제1 NMOS 트랜지스터(113)와 제2 NMOS 트랜지스터(114)는 크기의 비율에 따라서 내부에 흐르는 전류의 크기가 달라진다. 즉, 제1 NMOS 트랜지스터(113)의 크기가 제2 NMOS 트랜지스터(114)의 크기보다 크면 제1 NMOS 트랜지스터(113)에 흐르는 전류의 양이 제2 NMOS 트랜지스터(114)에 흐르는 전류의 양보다 많고, 제1 NMOS 트랜지스터(113)의 크기가 제2 NMOS 트랜지스터(114)의 크기보다 작으면 제1 NMOS 트랜지스터(113)에 흐르는 전류의 양이 제2 NMOS 트랜지스터(114)에 흐르는 전류의 양보다 적다. NMOS 트랜지스터의 크기는 NMOS 트랜지스터의 게이트의 폭과 길이에 의해 결정된다. 즉, NMOS 트랜지스터의 크기는 게이트의 폭에 비례하고, 게이트의 길이에 반비례한다. 제1 전류 미러(111)에 구비되는 제1 NMOS 트랜지스터(113)와 제2 NMOS 트랜지스터(114)의 각각의 게이트의 폭과 길이는 동일한 값을 갖는다. Here, the magnitude of the current flowing inside the first NMOS transistor 113 and the second NMOS transistor 114 varies according to the ratio of the magnitudes. That is, when the size of the first NMOS transistor 113 is larger than that of the second NMOS transistor 114, the amount of current flowing through the first NMOS transistor 113 is greater than the amount of current flowing through the second NMOS transistor 114. When the size of the first NMOS transistor 113 is smaller than that of the second NMOS transistor 114, the amount of current flowing through the first NMOS transistor 113 is smaller than the amount of current flowing through the second NMOS transistor 114. . The size of an NMOS transistor is determined by the width and length of the gate of the NMOS transistor. That is, the size of the NMOS transistor is proportional to the width of the gate and inversely proportional to the length of the gate. The widths and lengths of the gates of the first NMOS transistor 113 and the second NMOS transistor 114 included in the first current mirror 111 have the same value.

제1 전류 미러(111)에 구비되는 제1 및 제2 NMOS 트랜지스터들(113,114)의 크기는 모두 같기 때문에 제1 및 제2 NMOS 트랜지스터들(113,114)에 흐르는 전류의 크기도 서로 같다.Since the first and second NMOS transistors 113 and 114 of the first current mirror 111 have the same size, the current flowing through the first and second NMOS transistors 113 and 114 is also the same.

제1 저항(103)은 제1 전류 미러(111)의 출력단과 접지단(GND) 사이에 연결되어 제1 전류 미러(111)에 흐르는 전류를 조절한다. 즉, 제1 저항(103)은 제1 NMOS 트랜지스터(113)의 소오스와 접지단(GND) 사이에 연결되어 제1 NMOS 트랜지스터(113)에 흐르는 전류를 조절한다. 이 때, 제1 저항(103)의 저항값이 크면 제1 NMOS 트랜지스터(113)에 흐르는 전류는 감소하고, 제1 저항(103)의 저항값이 작으면 제1 NMOS 트랜지스터(113)에 흐르는 전류는 증가한다. The first resistor 103 is connected between the output terminal of the first current mirror 111 and the ground terminal GND to adjust the current flowing in the first current mirror 111. That is, the first resistor 103 is connected between the source of the first NMOS transistor 113 and the ground terminal GND to adjust the current flowing through the first NMOS transistor 113. At this time, if the resistance of the first resistor 103 is large, the current flowing in the first NMOS transistor 113 decreases, and if the resistance of the first resistor 103 is small, the current flowing in the first NMOS transistor 113 is reduced. Increases.

제2 저항(104)은 제1 전류 미러(111)의 출력단과 접지단(GND) 사이에 연결되어 제1 전류 미러(111)에 흐르는 전류를 조절한다. 즉, 제2 저항(104)은 제2 NMOS 트랜지스터(114)의 소오스와 접지단(GND) 사이에 연결되어 제2 NMOS 트랜지스터(114)에 흐르는 전류를 조절한다. 이 때, 제2 저항(104)의 저항값이 크면 제2 NMOS 트랜지스터(114)에 흐르는 전류는 감소하고, 제2 저항(104)의 저항값이 작으면 제2 NMOS 트랜지스터(114)에 흐르는 전류는 증가한다.The second resistor 104 is connected between the output terminal of the first current mirror 111 and the ground terminal GND to adjust the current flowing in the first current mirror 111. That is, the second resistor 104 is connected between the source of the second NMOS transistor 114 and the ground terminal GND to regulate the current flowing through the second NMOS transistor 114. At this time, if the resistance value of the second resistor 104 is large, the current flowing in the second NMOS transistor 114 decreases, and if the resistance value of the second resistor 104 is small, the current flowing in the second NMOS transistor 114 is reduced. Increases.

도 1을 참조하면, 제2 전류 미러(121)는 제1 전류 미러(111)와 전류원(131)에 공통으로 연결된다.Referring to FIG. 1, the second current mirror 121 is commonly connected to the first current mirror 111 and the current source 131.

제2 전류 미러(121)는 전류원(131)으로부터 전류(Io2)가 입력되면 동작을 개시한다. 제2 전류 미러(121)는 제3 및 제4 NMOS 트랜지스터들(123,124)로 구비된다. 따라서, 온도가 변화하면 제2 전류 미러(121)에 흐르는 전류가 증가하거나 감소하며, 그에 따라 전류원(131)으로부터 제2 전류 미러(121)로 입력되는 전류(Io2)도 증가하거나 감소한다.The second current mirror 121 starts operation when the current Io2 is input from the current source 131. The second current mirror 121 is provided with third and fourth NMOS transistors 123 and 124. Therefore, when the temperature changes, the current flowing through the second current mirror 121 increases or decreases, and accordingly, the current Io2 input from the current source 131 to the second current mirror 121 also increases or decreases.

제2 전류 미러(121)에 구비된 제3 NMOS 트랜지스터(123)의 드레인과 게이트는 전류원(131)에 연결되고, 그 소오스는 접지단(GND)에 연결된다. 제2 전류 미러(121)에 구비되는 제4 NMOS 트랜지스터(124)의 드레인은 단자(141)를 통해서 외부 장치(도시 안됨)에 연결되고, 그 게이트는 전류원(131)에 연결되며, 그 소오스는 접지단(GND)에 연결된다. 따라서, 전류원(131)으로부터 전류(Io2)가 입력되면 제2 노드(N2)의 전압이 높아져서 제3 및 제4 NMOS 트랜지스터들(123,124)의 게이트들의 전압이 상승되어 제3 및 제4 NMOS 트랜지스터들(123,124)이 동시에 온(on)되며, 그 결과, 전류원(131)으로부터 입력되는 전류(Io2)는 제3 NMOS 트랜지스터(123)를 통해서 접지단(GND)으로 흐르고, 단자(141)를 통해서 외부 장치로부터 입력되는 전류(Ip1)는 제4 NMOS 트랜지스터(124)를 통해서 접지단(GND)으로 흐른다. A drain and a gate of the third NMOS transistor 123 of the second current mirror 121 are connected to the current source 131, and a source thereof is connected to the ground terminal GND. The drain of the fourth NMOS transistor 124 provided in the second current mirror 121 is connected to an external device (not shown) through the terminal 141, and the gate thereof is connected to the current source 131. It is connected to the ground terminal (GND). Therefore, when the current Io2 is input from the current source 131, the voltage of the second node N2 is increased to increase the voltages of the gates of the third and fourth NMOS transistors 123 and 124, thereby increasing the voltage of the third and fourth NMOS transistors. (123, 124) are turned on at the same time, as a result, the current (Io2) input from the current source 131 flows to the ground terminal (GND) through the third NMOS transistor 123, the external through the terminal 141 The current Ip1 input from the device flows to the ground terminal GND through the fourth NMOS transistor 124.

제2 전류 미러(121)는 제1 전류 미러(111)와 동일한 구성을 갖는 것이 바람직하다. 예컨대, 제1 전류 미러(111)가 2개의 NMOS 트랜지스터들(113,114)로 구성되면, 제2 전류 미러(121)도 복수개의 NMOS 트랜지스터들(123,124)로 구성되고, 제1 전류 미러(111)가 2개의 PMOS 트랜지스터들로 구성되면, 제2 전류 미러(121)도 복수개의 PMOS 트랜지스터들로 구성된다. 또한, 제2 전류 미러(121)에 구비되는 MOS 트랜지스터들의 크기는 모두 같은 크기를 갖는다.It is preferable that the second current mirror 121 has the same configuration as the first current mirror 111. For example, when the first current mirror 111 is composed of two NMOS transistors 113 and 114, the second current mirror 121 is also composed of a plurality of NMOS transistors 123 and 124, and the first current mirror 111 is When composed of two PMOS transistors, the second current mirror 121 is also composed of a plurality of PMOS transistors. In addition, all of the MOS transistors provided in the second current mirror 121 have the same size.

제2 전류 미러(121)의 출력단과 접지단(GND) 사이에 하나 또는 복수개의 저항들(도시 안됨)이 연결되어 제2 전류 미러(121)에 흐르는 전류를 조절하도록 구성될 수 있다. One or more resistors (not shown) may be connected between the output terminal of the second current mirror 121 and the ground terminal GND to adjust the current flowing through the second current mirror 121.

상술한 바와 같이, 본 발명에 따른 온도 보상 회로는 매우 간단한 구조를 가지고 온도 보상 기능을 제공하기 때문에 변동 요인이 적어서 회로가 안정적으로 동작하며, 다른 회로나 장치에 적용이 매우 용이하다. As described above, since the temperature compensation circuit according to the present invention has a very simple structure and provides a temperature compensation function, the circuit operates stably because there are few fluctuation factors, and it is very easy to apply to other circuits or devices.

온도 보상 회로(100)의 동작을 설명하기로 한다.The operation of the temperature compensation circuit 100 will be described.

먼저, 온도가 상승할 때 온도 보상 회로(100)와 제2 전류 미러(121)의 동작에 대해 설명하기로 한다. First, the operation of the temperature compensation circuit 100 and the second current mirror 121 when the temperature rises will be described.

전압원(VD)으로부터 전원 전압이 공급되면 제1 트랜지스터(101)와 제1 전류 미러(111)가 동작을 시작하여 제1 트랜지스터(101)로부터 제1 전류 미러(111)로 전류(Id)가 흐르고, 전류원(131)으로부터 제1 전류 미러(111)로 전류(Io1)가 흐른다. 또한, 전류원(131)으로부터 전류(Io2)가 입력되면 제2 전류 미러(121)가 동작한다. When a power supply voltage is supplied from the voltage source VD, the first transistor 101 and the first current mirror 111 start to operate, and a current Id flows from the first transistor 101 to the first current mirror 111. The current Io1 flows from the current source 131 to the first current mirror 111. In addition, when the current Io2 is input from the current source 131, the second current mirror 121 operates.

이 상태에서, 온도 보상 회로(100)와 제2 전류 미러(121)의 온도가 상승하면 제1 트랜지스터(101)로부터 출력되는 전류(Id)가 증가한다. 그러면, 제1 노드(N1)의 전압이 높아진다. 제1 노드(N1)의 전압은 온도 보상 회로(100)의 기준 전압이 된다. 제1 노드(N1)의 전압이 높아지면, 제1 NMOS 트랜지스터(113)의 게이트 전압과 제2 NMOS 트랜지스터(114)의 게이트 전압이 동시에 상승하여 제1 NMOS 트랜지스터(113)와 제2 NMOS 트랜지스터(114)에 흐르는 전류가 증가한다. 그에 따라 전류원(131)으로부터 제2 NMOS 트랜지스터(114)로 입력되는 전류(Io1)가 증가한다. 그 결과, 전류원(131)으로부터 제2 전류 미러(121)로 입력되는 전류(Io2)는 상대적으로 감소한다. 제2 전류 미러(121)로 입력되는 전류(Io2)가 감소하면, 제2 노드(N2)의 전압이 낮아진다. 제2 노드(N2)의 전압이 낮아지면, 제3 및 제4 NMOS 트랜지스터들(123,124)의 게이트 전압들이 동시에 낮아져서 제3 및 제4 NMOS 트랜지스터들(123,124)에 흐르는 전류가 감소한다.In this state, when the temperature of the temperature compensation circuit 100 and the second current mirror 121 increases, the current Id output from the first transistor 101 increases. As a result, the voltage of the first node N1 is increased. The voltage of the first node N1 becomes the reference voltage of the temperature compensation circuit 100. When the voltage of the first node N1 is increased, the gate voltage of the first NMOS transistor 113 and the gate voltage of the second NMOS transistor 114 are simultaneously raised to form the first NMOS transistor 113 and the second NMOS transistor ( 114) increases the current flowing to it. As a result, the current Io1 input from the current source 131 to the second NMOS transistor 114 increases. As a result, the current Io2 input from the current source 131 to the second current mirror 121 is relatively reduced. When the current Io2 input to the second current mirror 121 decreases, the voltage of the second node N2 is lowered. When the voltage of the second node N2 is lowered, the gate voltages of the third and fourth NMOS transistors 123 and 124 are simultaneously lowered to decrease the current flowing through the third and fourth NMOS transistors 123 and 124.

제2 전류 미러(121)는 복수개의 NMOS 트랜지스터들(123,124)로 구성됨으로, 온도가 상승하면 내부에 흐르는 전류가 증가한다. 그러나, 온도가 상승하면 상술한 바와 같이 전류원(131)으로부터 제2 전류 미러(121)로 입력되는 전류(Io2)가 감소하게 되고, 그에 따라 제2 전류 미러(121)에 흐르는 전류는 감소하게 됨으로, 결과적으로 제2 전류 미러(121)에 흐르는 전류는 온도의 상승에도 불구하고 동일하게 유지된다. Since the second current mirror 121 is composed of a plurality of NMOS transistors 123 and 124, the current flowing therein increases as the temperature increases. However, as the temperature increases, the current Io2 input from the current source 131 to the second current mirror 121 decreases as described above, and accordingly, the current flowing through the second current mirror 121 decreases. As a result, the current flowing through the second current mirror 121 remains the same despite the increase in temperature.

여기서, 온도가 상승할 때, 제2 전류 미러(121)에 흐르는 전류의 증가 분량과, 전류원(131)으로부터 제2 전류 미러(121)로 입력되는 전류의 감소 분량이 동일하도록 제1 전류 미러(111)를 설계하는 것이 바람직하다. 그러기 위해서는, 제1 내지 제4 NMOS 트랜지스터들(113,114,123,124)의 크기가 모두 동일하게 구성되어야 한다.Here, when the temperature rises, the first current mirror (the amount of increase of the current flowing through the second current mirror 121 and the amount of decrease of the current input from the current source 131 to the second current mirror 121 are the same). It is desirable to design 111. To do this, the sizes of the first to fourth NMOS transistors 113, 114, 123, and 124 should all be the same.

이와 같이, 온도가 상승할 경우에 제1 전류 미러(111)에 의해 제2 전류 미러(121)에 흐르는 전류는 일정하게 유지된다. 그에 따라, 단자(141)에 연결되는 외부 장치로부터 제2 전류 미러(121)로 입력되는 전류(Ip1)도 일정하게 유지된다. As described above, when the temperature rises, the current flowing through the second current mirror 121 by the first current mirror 111 is kept constant. Accordingly, the current Ip1 input to the second current mirror 121 from the external device connected to the terminal 141 is also kept constant.

다음에, 온도가 하강할 때 온도 보상 회로(100)와 제2 전류 미러(121)의 동작에 대해 설명하기로 한다. Next, the operation of the temperature compensation circuit 100 and the second current mirror 121 when the temperature falls will be described.

전압원(VD)으로부터 전원 전압이 공급되면 제1 트랜지스터(101)와 제1 전류 미러(111)가 동작을 시작하여 제1 트랜지스터(101)로부터 제1 전류 미러(111)로 전류(Id)가 흐르고, 전류원(131)으로부터 제1 전류 미러(111)로 전류(Io1)가 흐른다. 또한, 전류원(131)으로부터 전류(Io2)가 입력되면 제2 전류 미러(121)가 동작한다. When a power supply voltage is supplied from the voltage source VD, the first transistor 101 and the first current mirror 111 start to operate, and a current Id flows from the first transistor 101 to the first current mirror 111. The current Io1 flows from the current source 131 to the first current mirror 111. In addition, when the current Io2 is input from the current source 131, the second current mirror 121 operates.

이 상태에서, 온도 보상 회로(100)와 제2 전류 미러(121)의 온도가 하강하면 제1 트랜지스터(101)로부터 출력되는 전류(Id)가 감소한다. 그러면, 제1 노드(N1)의 전압이 낮아진다. 제1 노드(N1)의 전압이 낮아지면, 제1 NMOS 트랜지스터(113)의 게이트 전압과 제2 NMOS 트랜지스터(114)의 게이트 전압이 동시에 감소하여 제1 NMOS 트랜지스터(113)와 제2 NMOS 트랜지스터(114)로부터 출력되는 전류가 감소한다. 그에 따라 전류원(131)으로부터 제2 NMOS 트랜지스터(114)로 입력되는 전류(Io1)가 감소한다. 그 결과, 전류원(131)으로부터 제2 전류 미러(121)로 입력되는 전류(Io2)는 상대적으로 증가한다. 제2 전류 미러(121)로 입력되는 전류(Io2)가 증가하면, 제2 노드(N2)의 전압이 높아진다. 제2 노드(N2)의 전압이 높아지면, 제3 및 제4 NMOS 트랜지스터들(123,124)의 게이트 전압들이 동시에 높아져서 제3 및 제4 NMOS 트랜지스터들(123,124)에 흐르는 전류가 증가한다.In this state, when the temperature of the temperature compensating circuit 100 and the second current mirror 121 drops, the current Id output from the first transistor 101 decreases. As a result, the voltage of the first node N1 is lowered. When the voltage of the first node N1 is lowered, the gate voltage of the first NMOS transistor 113 and the gate voltage of the second NMOS transistor 114 are simultaneously reduced, so that the first NMOS transistor 113 and the second NMOS transistor ( The current output from 114 decreases. Accordingly, the current Io1 input from the current source 131 to the second NMOS transistor 114 is reduced. As a result, the current Io2 input from the current source 131 to the second current mirror 121 increases relatively. When the current Io2 input to the second current mirror 121 increases, the voltage of the second node N2 increases. When the voltage of the second node N2 is increased, the gate voltages of the third and fourth NMOS transistors 123 and 124 are simultaneously increased to increase the current flowing through the third and fourth NMOS transistors 123 and 124.

제2 전류 미러(121)는 NMOS 트랜지스터들(123,124)로 구성됨으로, 온도가 하강하면 내부에 흐르는 전류가 감소한다. 그러나, 온도가 감소하면 상술한 바와 같이 전류원(131)으로부터 제2 전류 미러(121)로 입력되는 전류(Io2)가 증가하게 되고, 그 결과 제2 전류 미러(121)에 흐르는 전류는 증가하게 됨으로, 결과적으로 제2 전류 미러(121)에 흐르는 전류는 온도의 감소에도 불구하고 동일하게 유지된다. Since the second current mirror 121 is composed of NMOS transistors 123 and 124, the current flowing therein decreases when the temperature decreases. However, as the temperature decreases, as described above, the current Io2 input from the current source 131 to the second current mirror 121 increases, and as a result, the current flowing through the second current mirror 121 increases. As a result, the current flowing through the second current mirror 121 remains the same despite the decrease in temperature.

여기서, 온도가 하강할 때, 제2 전류 미러(121)에 흐르는 전류의 감소 분량과, 전류원(131)으로부터 제2 전류 미러(121)로 입력되는 전류의 증가 분량이 동일하도록 제1 전류 미러(111)가 설계된다.Here, when the temperature falls, the first current mirror (the amount of reduction of the current flowing through the second current mirror 121 and the amount of increase of the current input from the current source 131 to the second current mirror 121 are the same). 111 is designed.

이와 같이, 온도가 감소할 경우에 제1 전류 미러(111)에 의해 제2 전류 미러(121)에 흐르는 전류는 일정하게 유지된다. 그에 따라, 단자(141)에 연결되는 외부 장치로부터 제2 전류 미러(121)로 입력되는 전류(Ip1)도 일정하게 유지된다.As such, when the temperature decreases, the current flowing through the second current mirror 121 by the first current mirror 111 is kept constant. Accordingly, the current Ip1 input to the second current mirror 121 from the external device connected to the terminal 141 is also kept constant.

도 2는 MOS 트랜지스터의 온도 특성을 보여주는 그래프이다. 2 is a graph showing temperature characteristics of a MOS transistor.

도 2에 도시된 바와 같이, MOS 트랜지스터에 흐르는 전류는 온도에 비례한다. 즉, MOS 트랜지스터는 온도가 상승하면 내부에 흐르는 전류가 증가하고, 온도가 감소하면 내부에 흐르는 전류가 감소한다.As shown in FIG. 2, the current flowing through the MOS transistor is proportional to temperature. That is, as the temperature increases, the current flowing inside increases, and when the temperature decreases, the current flowing inside decreases.

도 3은 본 발명에 따른 온도 보상 회로(100) 및 이에 연결된 제2 전류 미러(121)의 다른 실시예이다. 3 is another embodiment of a temperature compensation circuit 100 and a second current mirror 121 connected thereto according to the present invention.

도 3을 참조하면, 제2 전류 미러(121)에는 복수개의 트랜지스터들(125,126)이 추가로 병렬 연결될 수 있다. 복수개의 트랜지스터들(125,126)은 단자들(142,143)을 구비하고, 여기에 외부 장치들이 연결될 수 있다. 상기 복수개의 트랜지스터들(125,126)은 하나로 구비될 수도 있고, 2개 이상으로 구비될 수도 있다. 복수개의 트랜지스터들(125,126)은 제2 전류 미러(121)에 구비되는 트랜지스터들(123,124)과 동일한 종류 및 크기를 갖는다. 예컨대, 제2 전류 미러(121)가 NMOS 트랜지스터들로 구성될 경우에 복수개의 트랜지스터들(125,126)은 각각 NMOS 트랜지스터로 구비되고, 제2 전류 미러(121)가 PMOS 트랜지스터들로 구성될 경우에 복수개의 트랜지스터들(125,126)은 각각 PMOS 트랜지스터로 구비되는 것이 바람직하다. Referring to FIG. 3, a plurality of transistors 125 and 126 may be further connected in parallel to the second current mirror 121. The plurality of transistors 125 and 126 may include terminals 142 and 143, and external devices may be connected thereto. The plurality of transistors 125 and 126 may be provided as one, or may be provided as two or more. The plurality of transistors 125 and 126 have the same type and size as the transistors 123 and 124 provided in the second current mirror 121. For example, when the second current mirror 121 is composed of NMOS transistors, the plurality of transistors 125 and 126 are each provided as NMOS transistors, and when the second current mirror 121 is composed of PMOS transistors, a plurality of transistors are provided. The transistors 125 and 126 are preferably provided as PMOS transistors, respectively.

이와 같이, 제2 전류 미러(121)에 복수개의 트랜지스터들(125,126)이 연결될 경우에 복수개의 트랜지스터들(125,126)은 제2 전류 미러(121)와 함께 전류 미러를 구성하기 때문에 복수개의 트랜지스터들(125,126)에 흐르는 전류도 전류 미러 효과에 의해 제2 전류 미러(121)에 흐르는 전류와 동일한 크기를 갖는다. 따라서, 단자들(141,142,143)을 통해서 외부에서 입력되는 전류들(Ip1,Ip2,Ip3)은 모두 동일한 크기를 갖는다.As such, when the plurality of transistors 125 and 126 are connected to the second current mirror 121, the plurality of transistors 125 and 126 form a current mirror together with the second current mirror 121. The current flowing through 125 and 126 also has the same magnitude as the current flowing through the second current mirror 121 by the current mirror effect. Accordingly, the currents Ip1, Ip2, and Ip3 input from the outside through the terminals 141, 142, and 143 have the same magnitude.

더욱이, 제2 전류 미러(121)에 흐르는 전류는 도 1을 통해서 설명한 바와 같이 온도의 변화에 관계없이 일정하게 유지되므로, 단자들(141,142,143)을 통해서 복수개의 트랜지스터들(124,125,126)로 흐르는 전류들(Ip1,Ip2,Ip3)도 온도의 변화에 관계없이 항상 일정하게 유지된다. Furthermore, since the current flowing through the second current mirror 121 is kept constant regardless of the change in temperature as described with reference to FIG. 1, the currents flowing through the terminals 141, 142, and 143 through the transistors 124, 125, and 126 ( Ip1, Ip2, and Ip3) also remain constant at all times regardless of temperature changes.

도 4는 도 1에 도시된 온도 보상 회로(100)를 구비하는 주파수 발생 장치(400)의 블록도이다. 도 4를 참조하면, 주파수 발생 장치(400)는 온도 보상 회로(100)를 포함하여 제2 전류 미러(121)와 주파수 발생부(441)를 구비한다. 4 is a block diagram of a frequency generator 400 having the temperature compensation circuit 100 shown in FIG. Referring to FIG. 4, the frequency generator 400 includes a second current mirror 121 and a frequency generator 441 including a temperature compensation circuit 100.

제2 전류 미러(121)는 온도 보상 회로(100)와 주파수 발생부(441)에 연결된다. 제2 전류 미러(121)에는 MOS 트랜지스터(125)가 병렬 연결될 수 있다. MOS 트랜지스터(125)는 하나 또는 복수개로 구비될 수 있다. MOS 트랜지스터(125)에 흐르는 전류는 온도 보상 회로(100)에 의해 온도의 변화에 관계없이 항상 일정하게 유지된다.The second current mirror 121 is connected to the temperature compensation circuit 100 and the frequency generator 441. The MOS transistor 125 may be connected in parallel to the second current mirror 121. One or more MOS transistors 125 may be provided. The current flowing through the MOS transistor 125 is always kept constant by the temperature compensation circuit 100 regardless of the change in temperature.

이와 같이, 제2 전류 미러(121)에 흐르는 전류가 온도 변화에 무관하게 항상 일정하게 유지되기 때문에, 주파수 발생부(441)에 공급되는 바이어스도 온도 변화에 무관하게 일정하게 유지된다. 그에 따라, 주파수 발생부(441)는 온도의 변화에 관계없이 항상 일정한 주파수를 발생한다.As described above, since the current flowing in the second current mirror 121 is always kept constant regardless of the temperature change, the bias supplied to the frequency generator 441 is also kept constant regardless of the temperature change. Accordingly, the frequency generator 441 always generates a constant frequency regardless of the change in temperature.

주파수 발생부(441)는 공지된 기술을 이용하여 구성이 가능함으로, 이에 대한 구체적인 설명은 생략하기로 한다. Since the frequency generator 441 can be configured using a known technique, a detailed description thereof will be omitted.

도 5는 도 4에 도시된 주파수 발생 장치(400)의 온도 변화에 따른 주파수 특성을 도시한 그래프이다. FIG. 5 is a graph illustrating frequency characteristics according to temperature changes of the frequency generator 400 shown in FIG. 4.

도 5에 도시된 바와 같이, 주파수 발생 장치(400)는 온도 보상 회로(100)를 구비하지 않는 경우에는 온도의 변화에 따라 주파수 특성의 변화가 크지만(실선 511), 온도 보상 회로(100)를 구비한 경우에는 온도의 변화에 관계없이 항상 일정한 주파수 특성을 갖는다(실선 521). As shown in FIG. 5, when the frequency generator 400 does not include the temperature compensation circuit 100, the frequency characteristic is largely changed according to the temperature change (solid line 511), but the temperature compensation circuit 100 is changed. In the case of having a constant, it always has a constant frequency characteristic regardless of the change in temperature (solid line 521).

즉, 도 4에 도시된 주파수 발생 장치(400)의 주파수는 27도의 온도를 기준으로 1.9[MHz]를 가지도록 설계되었으며, 도 5처럼 온도 보상 회로(100)가 구비되지 않은 경우(실선 511), 온도가 -40도에서 80도까지 변화하게 되면 주파수가 1[MHz]에서 2.5[MHz]까지 변하게 된다. 이런 주파수 특성의 변화로 인해 온도 보상 회로(100)가 구비되지 않은 주파수 발생 장치(400)에 연결되는 시스템은 오동작 및 성능 열화를 가져오게 된다. That is, the frequency of the frequency generating device 400 shown in Figure 4 is designed to have a 1.9 [MHz] based on the temperature of 27 degrees, when the temperature compensation circuit 100 is not provided as shown in Figure 5 (solid line 511) As the temperature changes from -40 degrees to 80 degrees, the frequency changes from 1 [MHz] to 2.5 [MHz]. Due to such a change in frequency characteristics, a system connected to the frequency generator 400 without the temperature compensation circuit 100 may cause malfunction and deterioration of performance.

이에 반해, 본 발명처럼 주파수 발생 장치(400)에 온도 보상 회로(100)가 구비되면, 온도가 -40도에서 80도까지 변화할 경우에 주파수는 1.91[MHz]에서 1.93[MHz]로 1,5[%] 정도의 변화를 나타내고 있다. 이와 같이, 온도 변화에 안정화된 주파수 발생 장치(400)는 이에 연결되는 시스템을 안정적으로 동작시키고 성능 열화를 가져오지 않게 되므로 좋은 주파수 발생 장치의 설계가 가능하게 된다.In contrast, when the temperature generator 400 is provided with the temperature compensation circuit 100 as in the present invention, when the temperature varies from -40 to 80 degrees, the frequency is 1.91 [MHz] to 1.93 [MHz] 1, The change of about 5% is shown. As such, the frequency generator 400 stabilized by the temperature change stably operates the system connected thereto and does not cause performance deterioration, thereby enabling the design of a good frequency generator.

이상에서는 본 발명의 온도 보상 회로(100)가 주파수 발생 장치(400)에만 적용된 실시예를 제시하였으나, 본 발명의 온도 보상 회로(100)는 전류 미러를 갖는 모든 전자 회로에 적용될 수 있고, 상기 전자 회로의 온도 변화에 대한 특성 변화를 보상해 준다. In the above, an embodiment in which the temperature compensation circuit 100 of the present invention is applied only to the frequency generating device 400 has been described, but the temperature compensation circuit 100 of the present invention may be applied to all electronic circuits having a current mirror, and the electronic Compensates for changes in the characteristics of temperature changes in the circuit.

본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

Claims (11)

일정한 전류를 흘려주는 단일 출력단이 구비된 전류원과 상기 전류원의 상기 단일 출력단에 연결된 제2 전류 미러에 공통으로 연결된 온도 보상 회로에 있어서,
일정한 전압을 공급하는 전압원;
상기 전압원에 연결되어 상기 전압원으로부터 전압을 공급받으며, 온도에 비례하여 출력 전류를 변화시키는 제1 트랜지스터;
상기 제1 트랜지스터의 출력단 및 상기 전류원의 상기 단일 출력단에 연결된 제1 전류 미러; 및
상기 제1 전류 미러의 출력단과 접지단 사이에 연결되어 상기 제1 전류 미러에 흐르는 전류를 조절하는 제1 저항을 구비하는 것을 특징으로 하는 온도 보상 회로. A temperature compensation circuit commonly connected to a current source having a single output stage for flowing a constant current and a second current mirror connected to the single output terminal of the current source,
A voltage source for supplying a constant voltage;
A first transistor connected to the voltage source to receive a voltage from the voltage source and varying an output current in proportion to a temperature;
A first current mirror coupled to the output terminal of the first transistor and the single output terminal of the current source; And
And a first resistor connected between an output terminal of the first current mirror and a ground terminal to adjust a current flowing through the first current mirror. 제1항에 있어서, 상기 제1 전류 미러는
상기 제1 트랜지스터의 출력단에 드레인과 게이트가 연결되고, 상기 제1 저항에 소오스가 연결된 제1 NMOS 트랜지스터; 및
상기 전류원의 상기 단일 출력단에 드레인이 연결되고, 상기 제1 NMOS 트랜지스터의 게이트에 게이트가 연결된 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 온도 보상 회로. The method of claim 1, wherein the first current mirror
A first NMOS transistor having a drain and a gate connected to an output terminal of the first transistor, and a source connected to the first resistor; And
And a second NMOS transistor having a drain connected to the single output terminal of the current source and a gate connected to a gate of the first NMOS transistor. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 has been abandoned due to the setting registration fee. 제2항에 있어서, 상기 제2 NMOS 트랜지스터의 소오스와 상기 접지단 사이에 연결되어 상기 제2 NMOS 트랜지스터에 흐르는 전류를 조절하는 제2 저항을 더 구비하는 것을 특징으로 하는 온도 보상 회로.3. The temperature compensation circuit of claim 2, further comprising a second resistor connected between the source of the second NMOS transistor and the ground terminal to regulate a current flowing through the second NMOS transistor. 제1항에 있어서,
온도가 상승하면, 온도 상승 전에 비하여, 상기 전류원의 상기 단일 출력단으로부터 상기 제1 전류 미러로 많은 전류가 흘러서 상기 제2 전류 미러에는 적은 전류가 흐르며,
온도가 하강하면, 온도 하강 전에 비하여, 상기 전류원의 상기 단일 출력단으로부터 상기 제1 전류 미러로 적은 전류가 흘러서 상기 제2 전류 미러에는 많은 전류가 흐르는 것을 특징으로 하는 온도 보상 회로.The method of claim 1,
If the temperature rises, more current flows from the single output end of the current source to the first current mirror compared to before the temperature rise, and less current flows in the second current mirror,
And when the temperature falls, less current flows from the single output end of the current source to the first current mirror than before the temperature decreases, so that more current flows in the second current mirror. 제1항에 있어서, 상기 제1 트랜지스터는
소오스가 상기 전압원에 연결되고, 게이트와 드레인이 상기 제1 전류 미러에 연결된 PMOS 트랜지스터인 것을 특징으로 하는 온도 보상 회로.The method of claim 1, wherein the first transistor
And a source is connected to the voltage source, and a gate and a drain are PMOS transistors connected to the first current mirror. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 has been abandoned due to the setting registration fee. 제1항에 있어서, 상기 제2 전류 미러는
온도가 상승하면 전류가 증가하고 온도가 하강하면 전류가 감소하는 NMOS 트랜지스터들을 구비하는 것을 특징으로 하는 온도 보상 회로.The method of claim 1, wherein the second current mirror is
And NMOS transistors in which the current increases when the temperature rises and decreases when the temperature decreases. 삭제delete 삭제delete 삭제delete 일정한 전압을 공급하는 전압원, 상기 전압원으로부터 전압을 공급받으며 온도에 비례하여 출력 전류를 변화시키는 제1 트랜지스터, 상기 제1 트랜지스터의 출력단에 연결된 제1 전류 미러, 및 상기 제1 전류 미러의 출력단과 접지단 사이에 연결되어 상기 제1 전류 미러에 흐르는 전류를 조절하는 제1 저항을 구비하는 온도 보상 회로; 및
상기 제1 전류 미러에 연결된 제2 전류 미러를 구비하고,
상기 제2 전류 미러와 상기 온도 보상 회로의 상기 제1 전류 미러가 전류원의 단일 출력단에 공통 연결된 것을 특징으로 하는 주파수 발생 장치.A voltage source supplying a constant voltage, a first transistor receiving a voltage from the voltage source and changing an output current in proportion to a temperature, a first current mirror connected to an output terminal of the first transistor, and an output terminal and ground of the first current mirror A temperature compensating circuit having a first resistor connected between the stages and adjusting a current flowing through the first current mirror; And
A second current mirror connected to the first current mirror,
And said second current mirror and said first current mirror of said temperature compensation circuit are commonly connected to a single output end of a current source. 제10항에 있어서,
상기 제2 전류 미러를 구성하는 트랜지스터와 동일한 종류의 트랜지스터가 하나 이상 상기 제2 전류 미러에 병렬로 연결된 것을 특징으로 하는 주파수 발생 장치.The method of claim 10,
At least one transistor of the same type as the transistor constituting the second current mirror is connected in parallel to the second current mirror.
KR1020110017295A 2011-02-25 2011-02-25 Temperature compensation circuit and device for comprising the same KR101257459B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110017295A KR101257459B1 (en) 2011-02-25 2011-02-25 Temperature compensation circuit and device for comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110017295A KR101257459B1 (en) 2011-02-25 2011-02-25 Temperature compensation circuit and device for comprising the same

Publications (2)

Publication Number Publication Date
KR20120097830A KR20120097830A (en) 2012-09-05
KR101257459B1 true KR101257459B1 (en) 2013-04-23

Family

ID=47108982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017295A KR101257459B1 (en) 2011-02-25 2011-02-25 Temperature compensation circuit and device for comprising the same

Country Status (1)

Country Link
KR (1) KR101257459B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101731919B1 (en) 2015-11-25 2017-05-02 국방과학연구소 Dual channel receiver and phased array antenna having the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416474B1 (en) 2012-09-04 2014-08-06 피에스케이 주식회사 Apparatus and method for manufacturing light guiding plate
CN103116381B (en) * 2013-02-08 2015-02-04 余浩 High-order temperature compensation current generating circuit and current continuous adjusting method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020853A (en) * 1998-09-24 2000-04-15 김덕중 Circuit for generating bias current stabilized from temperature variation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020853A (en) * 1998-09-24 2000-04-15 김덕중 Circuit for generating bias current stabilized from temperature variation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101731919B1 (en) 2015-11-25 2017-05-02 국방과학연구소 Dual channel receiver and phased array antenna having the same

Also Published As

Publication number Publication date
KR20120097830A (en) 2012-09-05

Similar Documents

Publication Publication Date Title
US7932707B2 (en) Voltage regulator with improved transient response
US8232783B2 (en) Constant-voltage power supply circuit
CN108885474B (en) Regulator circuit
JP5470128B2 (en) Constant voltage circuit, comparator and voltage monitoring circuit using them
JP2008015925A (en) Reference voltage generation circuit
US7830200B2 (en) High voltage tolerant bias circuit with low voltage transistors
US7902913B2 (en) Reference voltage generation circuit
KR20110109960A (en) Internal supply voltage generating circuit
TWI405067B (en) Control circuit for negative voltage regulator and method for controlling negative voltage regulator
KR20190096269A (en) Reference voltage circuit and semiconductor device
US10274981B2 (en) Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same
US8674779B2 (en) Reference current generator circuit
JP2008211707A (en) Input circuit
KR101257459B1 (en) Temperature compensation circuit and device for comprising the same
US20170117888A1 (en) Voltage comparison circuit
JP2007036151A (en) Semiconductor device with integrated resistive voltage divider circuit
US7071770B2 (en) Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference
EP2360547A1 (en) Band gap reference circuit
JP2013054535A (en) Constant voltage generation circuit
KR20180018759A (en) The start-up circuits
US9690316B2 (en) Integrated circuit and method for driving the same
US9588540B2 (en) Supply-side voltage regulator
CN108628379B (en) Bias circuit
KR100863529B1 (en) Operational amplifier circuit
US8149063B2 (en) Current-restriction circuit and driving method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180327

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee