KR101254748B1 - 유기전계발광표시장치 및 이의 제조방법 - Google Patents

유기전계발광표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR101254748B1
KR101254748B1 KR1020090039313A KR20090039313A KR101254748B1 KR 101254748 B1 KR101254748 B1 KR 101254748B1 KR 1020090039313 A KR1020090039313 A KR 1020090039313A KR 20090039313 A KR20090039313 A KR 20090039313A KR 101254748 B1 KR101254748 B1 KR 101254748B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
organic light
bus electrode
Prior art date
Application number
KR1020090039313A
Other languages
English (en)
Other versions
KR20100120478A (ko
Inventor
이봉금
이재영
유태연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090039313A priority Critical patent/KR101254748B1/ko
Priority to TW098130451A priority patent/TWI489910B/zh
Priority to CN2009102060646A priority patent/CN101882601B/zh
Priority to US12/608,648 priority patent/US8003417B2/en
Priority to DE102009057821.8A priority patent/DE102009057821B4/de
Publication of KR20100120478A publication Critical patent/KR20100120478A/ko
Priority to US13/184,129 priority patent/US8237159B2/en
Application granted granted Critical
Publication of KR101254748B1 publication Critical patent/KR101254748B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 상에 트랜지스터를 형성하는 단계; 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하는 단계; 하부전극의 일부를 노출하는 개구부를 갖도록 하부전극 상에 뱅크층을 형성하는 단계; 뱅크층 상에 버스전극을 형성하는 단계; 하부전극, 뱅크층 및 버스전극을 덮도록 유기 발광층을 형성하는 단계; 뱅크층 상에 위치하는 버스전극이 노출되도록 유기 발광층을 패터닝하는 단계; 및 노출된 버스전극에 접촉되도록 유기 발광층 상에 상부전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
유기전계발광표시장치, 레이저, 저항

Description

유기전계발광표시장치 및 이의 제조방법{Organic Light Emitting Display Device and Manufacturing Method of the same}
본 발명은 유기전계발광표시장치 및 이의 제조방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다. 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 유기전계발광표시장치는 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
유기전계발광표시장치에 배치된 서브 픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부에 포함된 구동 트랜지스터에 연견된 하부전극, 유기 발광층 및 상부전극을 포함하는 유기 발광다이오드를 포함한다. 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
한편, 종래 유기전계발광표시장치의 경우 패널 내에 형성된 전극들의 저항이 비교적 높다. 이로 인하여, 종래 유기전계발광표시장치에서는 구동전압 상승과 휘도 불균일의 문제가 있어 대면적 표시장치 구현시 많은 어려움이 있다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 구동전압을 낮춤과 아울러 휘도 불균일 문제 등을 개선하여 표시품질을 향상시킬 수 있는 대면적 유기전계발광표시장치를 구현하는 것이다.
상술한 과제 해결 수단으로 본 발명은, 기판 상에 트랜지스터를 형성하는 단계; 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하는 단계; 하부전극의 일부를 노출하는 개구부를 갖도록 하부전극 상에 뱅크층을 형성하는 단계; 뱅크층 상에 버스전극을 형성하는 단계; 하부전극, 뱅크층 및 버스전극을 덮도록 유기 발광층을 형성하는 단계; 뱅크층 상에 위치하는 버스전극이 노출되도록 레이저를 이용하여 유기 발광층을 패터닝하는 단계; 및 노출된 버스전극에 접촉되도록 유기 발광층 상에 상부전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
다른 측면에서 본 발명은, 기판 상에 트랜지스터를 형성하는 단계; 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하는 단계; 하부전극과 동일한 층상에 하부전극과 구분되도록 절연막 상에 버스전극을 형성하는 단계; 하부전극과 버스전극을 각각 노출하는 개구부를 갖도록 하부전극과 버스전극 상에 뱅크층을 형성하는 단계; 하부전극, 버스전극, 뱅크층 및 버스전극을 덮도록 유기 발광층을 형성하는 단계; 뱅크층 상에 위치하는 버스전극이 노출되도록 레이저를 이용하여 유기 발광층을 패터닝하는 단계; 및 노출된 버스전극에 접촉되도록 유기 발광층 상에 상부전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
버스전극을 형성하는 단계는, 버스전극을 메쉬 형태 또는 스트라이프 형태로 형성할 수 있다.
유기 발광층을 패터닝하는 단계는, 버스전극이 위치하는 영역을 모두 패터닝할 수 있다.
유기 발광층을 패터닝하는 단계는, 버스전극이 위치하는 영역을 국부적으로 패터닝할 수 있다.
상부전극은, 금속, 금속산화물 및 유기도전체 중 적어도 하나의 재료로 이루어진 단일층 또는 이들 중 적어도 두 개의 재료로 이루어진 다중층으로 형성할 수 있다.
버스전극과 하부전극은 동일한 재료를 포함하거나 다른 재료를 포함할 수 있다.
유기전계발광표시장치는, 상부전극 방향으로 발광할 수 있다.
다른 측면에서 본 발명은, 기판 상에 위치하는 트랜지스터; 트랜지스터의 소오스 또는 드레인에 연결된 하부전극; 하부전극의 일부를 노출하는 개구부를 갖도록 뱅크층; 뱅크층 상에 위치하는 버스전극; 하부전극, 뱅크층 및 버스전극을 모두 덮도록 형성되며 버스전극의 적어도 일부를 노출하도록 패턴된 유기 발광층; 및 유 기 발광층 상에 위치하며 노출된 버스전극에 접촉하는 상부전극을 포함하는 유기전계발광표시장치를 제공한다.
다른 측면에서 본 발명은, 기판 상에 위치하는 트랜지스터; 트랜지스터의 소오스 또는 드레인에 연결된 하부전극; 하부전극과 동일한 층상에 하부전극과 구분되도록 위치하는 버스전극; 하부전극과 버스전극을 각각 노출하는 개구부를 갖는 뱅크층; 하부전극, 뱅크층 및 버스전극을 모두 덮도록 형성되며 버스전극의 적어도 일부를 노출하도록 패턴된 유기 발광층; 및 유기 발광층 상에 위치하며 노출된 버스전극에 접촉하는 상부전극을 포함하는 유기전계발광표시장치를 제공한다.
버스전극은, 메쉬 형태 또는 스트라이프 형태로 형성될 수 있다.
버스전극은, 상부전극과 모두 접촉하거나 국부적으로 접촉될 수 있다.
상부전극은, 금속, 금속산화물 및 유기도전체 중 적어도 하나의 재료로 이루어진 단일층 또는 이들 중 적어도 두 개의 재료로 이루어진 다중층으로 형성될 수 있다.
버스전극과 하부전극은 동일한 재료를 포함하거나 다른 재료를 포함할 수 있다.
유기전계발광표시장치는, 상부전극 방향으로 발광할 수 있다.
본 발명은, 유기 발광층의 하부에 위치하는 버스전극이 노출되도록 레이저를 이용하여 패턴하고 버스전극과 상부전극을 연결함으로써 구동전압을 낮춤과 아울러 휘도 불균일 문제 등을 개선하고 표시품질을 향상시킬 수 있는 대면적 유기전계발광표시장치를 구현하는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
<제1실시예>
도 1은 본 발명의 실시예에 따른 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도 이다.
도 1 및 도 2를 참조하면, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 매트릭스형태로 배치된 서브 픽셀(SP)을 포함하는 패널(PNL), 서브 픽셀(SP)의 스캔배선에 스캔신호를 공급하는 스캔구동부(SDRV), 서브 픽셀(SP)의 데이터배선에 데이터신호를 공급하는 데이터구동부(DDRV)를 포함한다.
서브 픽셀(SP)은 스캔신호가 공급되는 스캔배선(SCAN)에 게이트가 연결되고 데이터신호가 공급되는 데이터배선(DATA)에 일단이 연결되며 제1노드(A)에 타단이 연결된 스위칭 트랜지스터(S1)를 포함할 수 있다. 또한, 제1노드(A)에 게이트가 연결되고 고 전위 전원이 공급되는 제1전원 배선(VDD)에 일단이 연결되며 제3노드(C)에 타단이 연결된 구동 트랜지스터(T1)를 포함할 수 있다. 또한, 제1노드(A)에 일단이 연결되고 제2노드(B) 및 구동 트랜지스터(T1)의 일단에 타단이 연결된 커패시터(Cst)를 포함할 수 있다. 또한, 구동 트랜지스터(T1)의 타단에 애노드가 연결되 고 저 전위 전원이 공급되는 제2전원 배선(VSS)에 캐소드가 연결된 유기 발광다이오드(D)를 포함할 수 있다.
앞서 설명한 서브 픽셀(SP)의 회로 구성에서 트랜지스터들(S1, T1)이 N-Type인 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. 여기서, 제1전원 배선(VDD)을 통해 공급되는 고 전위 전원은 제2전원 배선(VSS)을 통해 공급되는 저 전위 전원보다 높을 수 있으며, 제1전원 배선(VDD) 및 제2전원 배선(VSS)을 통해 공급되는 전원의 레벨은 구동방법에 따라 스위칭이 가능하다.
서브 픽셀(SP)은 다음과 같이 동작한다.
서브 픽셀(SP)은 스캔배선(SCAN)을 통해 스캔신호가 공급되면 스위칭 트랜지스터(S1)가 턴온된다. 다음, 데이터배선(DATA)을 통해 공급된 데이터신호가 턴온된 스위칭 트랜지스터(S1)를 거쳐 제1노드(A)에 공급되면 커패시터(Cst)는 데이터신호를 데이터전압으로 저장한다. 다음, 스캔신호가 차단되고 스위칭 트랜지스터(S1)가 턴오프되면 커패시터(Cst)에 저장된 데이터전압에 대응하여 구동 트랜지스터(T1)는 구동한다. 다음, 제1전원 배선(VDD)을 통해 공급된 고 전위 전원이 제2전원 배선(VSS)을 통해 흐르게 되면 유기 발광다이오드(D)는 캐소드 방향으로 발광한다. 그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다.
본 발명의 유기전계발광표시장치는 다음과 같은 방법에 의해 제조될 수 있다.
도 3 내지 도 15는 본 발명의 제1실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면이다.
도 3 및 도 4에 도시된 바와 같이, 기판(110) 상에 트랜지스터(T)를 형성하는 단계를 실시한다. 트랜지스터(T)는 게이트가 하부에 위치하는 바탐 게이트형과 게이트가 상부에 위치하는 탑 게이트형이 있다. 실시예에서는 설명의 편의를 위해 바탐 게이트형 트랜지스터의 구조를 일례로 설명한다.
트랜지스터(T)는 서브 픽셀에 포함된 구동 트랜지스터를 나타낸다. 트랜지스터(T)는 기판(110) 상에 형성된다. 기판(110)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것으로 선택될 수 있다. 기판(110)의 재료로는, 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다. 이하, 바탐 게이트형 트랜지스터의 제조방법에 대해 설명한다.
기판(110) 상에 버퍼층(111)이 형성된다. 버퍼층(111)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있으며 이는 생략될 수도 있다. 버퍼층(111)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등을 사용할 수 있다.
버퍼층(111) 상에 게이트(112)가 형성된다. 게이트(112)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또 한, 게이트(112)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(112)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트(112) 상에 제1절연막(113)이 형성된다. 제1절연막(113)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제1절연막(113) 상에 액티브층(114)이 형성된다. 액티브층(114)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(114)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(114)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.
액티브층(114) 상에 소오스(115a) 및 드레인(115b)이 형성된다. 소오스(115a) 및 드레인(115b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소오스(115a) 및 드레인(115b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소오스(115a) 및 드레인(115b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소오스(115a) 및 드레인(115b) 상에 제2절연막(116a)이 형성된다. 제2절연막(116a)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(116a)은 패시베이션막일 수 있다.
제2절연막(116a) 상에 제3절연막(116b)이 형성된다. 제3절연막(116b)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제3절연막(116b)은 표면의 평탄도를 높이기 위한 평탄화막일 수 있다. 앞서 설명한 트랜지스터는 실시예의 이해를 돕기 위한 것일 뿐, 마스크 공정에 따라 트랜지스터의 구조가 달라질 수도 있다.
다음, 도 5에 도시된 바와 같이 트랜지스터(T)의 소오스(115a) 또는 드레인(115b)에 연결되도록 하부전극(117)을 형성하는 단계를 실시한다. 제3절연막(116b) 상에 트랜지스터(T)의 소오스(115a) 또는 드레인(115b)에 연결되도록 하부전극(117)을 형성한다. 실시예에서 하부전극(117)은 애노드로 선택될 수 있다. 애노드로 선택된 하부전극(117)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al2O3 doped ZnO)와 같은 투명 도전성 재료로 형성될 수 있으나 이에 한정되지 않는다.
다음, 도 6에 도시된 바와 같이 하부전극(117)의 일부를 노출하는 개구부(OPN)를 갖도록 뱅크층(118)을 형성하는 단계를 실시한다. 뱅크층(118)은 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다. 뱅크층(118) 형성시 하부전극(117)의 일부를 노출하는 개구부(OPN)를 형성함으로써 서브 픽셀의 발광영역을 정의할 수 있다.
다음, 도 7에 도시된 바와 같이, 뱅크층(118) 상에 버스전극(117)을 형성하는 단계를 실시한다. 버스전극(119)은 하부전극(117)과 동일하거나 다른 재료로 형성된다. 버스전극(119)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나의 재료로 이루어진 단일층 또는 다중층 구조로 형성될 수 있다. 한편, 도 8 및 도 9에 도시된 바와 같이, 버스전극(119)을 형성할 때에는 버스전극(119)을 메쉬(mesh) 형태(도 8) 또는 스트라이프(stripe) 형태(도 9)로 형성할 수 있으나 이에 한정되지 않는다. 한편, 도시되어 있진 않지만, 뱅크층(118) 상에 버스전극(119)을 형성할 때에는 뱅크층(118)의 일부가 함몰되도록 패턴을 한 후, 함몰된 내부에 버스전극(119)을 형성할 수도 있다. 이 경우, 버스전극(119)의 두께를 더욱 두껍게 형성할 수 있어 전극의 저저항 구현에 용이성을 높일 수 있다.
다음, 도 10에 도시된 바와 같이, 하부전극(117), 뱅크층(118) 및 버스전극(119)을 모두 덮도록 유기 발광층(120)을 형성하는 단계를 실시한다. 유기 발광층(120)은 기판(110) 상에 형성된 하부전극(117), 뱅크층(118) 및 버스전극(119)을 모두 덮도록 형성한다. 도 11을 참조하면, 유기 발광층(120)은 정공주입층(120a), 정공수송층(120b), 발광층(120c), 전자수송층(120d) 및 전자주입층(120e)을 포함할 수 있다. 정공주입층(120a)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 정공수송층(120b)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(120c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다. 발광층(120c)이 적색을 발광하는 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(120c)이 녹색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2- phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(120c)이 청색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 전자수송층(120d)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 전자주입층(120e)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다. 여기서, 본 발명은 이에 한정되는 것은 아니며, 정공주입층(120a), 정공수송층(120b), 전자수송층(120d) 및 전자주입층(120e) 중 적어도 어느 하나가 생략될 수도 있다.
다음, 도 12에 도시된 바와 같이 뱅크층(118) 상에 위치하는 버스전극(119)이 노출되도록 유기 발광층(120)을 패터닝하는 단계를 실시한다. 유기 발광층(120)을 패터닝할 때에는 레이저(L)를 이용한다. 이와 같이 레이저(L)를 이용하여 유기 발광층(120)을 패터닝하게 되면, 레이저(L)에서 조사되는 빛 에너지가 열 에너지로 전환되어 유기 발광층(120)과 버스전극(119)의 경계부가 승화된다. 한편, 레이저(L)를 이용하여 유기 발광층(120)을 패턴할 때에는 도 13에 도시된 바와 같이 버스전극(119)이 위치하는 영역을 모두 패터닝하거나 도 14에 도시된 바와 같이 버스전극(119)이 위치하는 영역을 국부적으로 패터닝할 수 있다.
다음, 도 15에 도시된 바와 같이, 노출된 버스전극(119)에 접촉하도록 유기 발광층(120) 상에 상부전극(121)을 형성하는 단계를 실시한다. 상부전극(121)은 캐소드로 선택될 수 있다. 캐소드로 선택된 상부전극(121)은 알루미늄(Al), 알미네리윰(AlNd) 및 은(Ag) 등과 같이 단일 재료를 이용한 단일층 또는 다중층이나 마그네슘(Mg):은(Ag) 및 알루미늄(Al)/은(Ag) 등과 같이 복수 재료를 이용한 단일층 또는 다중층 구조로 형성될 수 있다. 이 밖에, 상부전극(121)은 ITO, IZO, ITZO 등과 같은 금속산화물이나 유기도전체로 이루어진 단일층 또는 다중층 구조로 형성될 수도 있으나 이에 한정되지 않는다. 다만, 상부전극(121)은 위와 같은 재료를 이용하되, 투광성을 갖도록 얇게 형성한다. 그러면, 유기 발광층(120)으로부터 방출된 빛은 상부전극(121) 방향으로 출사될 수 있게 된다.
위와 같은 방법을 이용하여 전면발광(Top-Emission) 방식 유기전계발광표시장치를 제조하면, 투광성을 높일 수 있도록 캐소드로 선택된 상부전극(121)을 얇게 형성할 수 있다. 특히, 마스크 공정을 늘리지 않고 뱅크층(118) 상부에 형성된 버스전극(119)과 상부전극(121)을 전기적으로 연결할 수 있어 상부전극(121)의 저항 을 낮출 수 있게 된다. 이와 같은 구조에 의해 유기전계발광표시장치는 구동전압을 낮출 수 있어 휘도 불균일 문제를 해결할 수 있다. 이에 따라, 유기전계발광소자를 이용하여 대면적 표시장치를 구현할 때 발생하는 어려움 예컨대, 구동전압 상승, 휘도 불균일 문제 등을 개선할 수 있게 된다.
<제2실시예>
도 16은 본 발명의 제2실시예에 따른 유기전계발광표시장치의 개략적인 블록도이고, 도 17은 도 16에 도시된 서브 픽셀의 회로구성 예시도 이다.
도 16 및 도 17을 참조하면, 본 발명의 제2실시예에 따른 유기전계발광표시장치는 매트릭스형태로 배치된 서브 픽셀(SP)을 포함하는 패널(PNL), 서브 픽셀(SP)의 스캔배선에 스캔신호를 공급하는 스캔구동부(SDRV), 서브 픽셀(SP)의 데이터배선에 데이터신호를 공급하는 데이터구동부(DDRV)를 포함할 수 있다.
서브 픽셀(SP)은 스캔신호가 공급되는 스캔배선(SCAN)에 게이트가 연결되고 데이터신호가 공급되는 데이터배선(DATA)에 일단이 연결되며 제1노드(A)에 타단이 연결된 스위칭 트랜지스터(S1)를 포함할 수 있다. 또한, 고 전위 전원이 공급되는 제1전원 배선(VDD)에 애노드가 연결되고 제2노드(B)에 캐소드가 연결된 유기 발광다이오드(D)를 포함할 수 있다. 또한, 제1노드(A)에 게이트가 연결되고 유기 발광다이오드(D)의 제2전극에 일단이 연결되며 제3노드(C)에 타단이 연결된 구동 트랜지스터(T1)를 포함할 수 있다. 또한, 제1노드(A)에 일단이 연결되고 제3노드(C) 및 제2전원 배선(VSS)에 타단이 연결된 커패시터(Cst)를 포함할 수 있다.
앞서 설명한 서브 픽셀(SP)의 회로 구성에서 트랜지스터들(S1, T1)이 N-Type인 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. 여기서, 제1전원 배선(VDD)을 통해 공급되는 고 전위 전원은 제2전원 배선(VSS)을 통해 공급되는 저 전위 전원보다 높을 수 있으며, 제1전원 배선(VDD) 및 제2전원 배선(VSS)을 통해 공급되는 전원의 레벨은 구동방법에 따라 스위칭이 가능하다.
서브 픽셀(SP)은 다음과 같이 동작한다.
스캔배선(SCAN)을 통해 스캔신호가 공급되면 스위칭 트랜지스터(S1)가 턴온된다. 다음, 데이터배선(DATA)을 통해 공급된 데이터신호가 턴온된 스위칭 트랜지스터(S1)를 거쳐 제1노드(A)에 공급되면 커패시터(Cst)는 데이터신호를 데이터전압으로 저장한다. 다음, 스캔신호가 차단되고 스위칭 트랜지스터(S1)가 턴오프되면 커패시터(Cst)에 저장된 데이터전압에 대응하여 구동 트랜지스터(T1)는 구동한다. 다음, 제1전원 배선(VDD)을 통해 공급된 고 전위의 전원이 제2전원 배선(VSS)을 통해 흐르게 되면 유기 발광다이오드(D)는 애노드 방향으로 발광한다. 그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다.
위와 같은 서브 픽셀을 포함하는 유기전계발광표시장치는 다음과 같은 방법에 의해 제조될 수 있다.
도 18 내지 도 29는 본 발명의 제2실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면이다.
도 18 및 도 19에 도시된 바와 같이, 기판 상에 트랜지스터(T)를 형성하는 단계를 실시한다. 트랜지스터(T)는 게이트가 하부에 위치하는 바탐 게이트형과 게이트가 상부에 위치하는 탑 게이트형이 있다. 실시예에서는 설명의 편의를 위해 탑 게이트형 트랜지스터의 구조를 일례로 설명한다.
트랜지스터(T)는 서브 픽셀에 포함된 구동 트랜지스터를 나타낸다. 트랜지스터(T)는 기판(210) 상에 형성된다. 기판(210)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것으로 선택될 수 있다. 기판(210)의 재료로는 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다. 이하, 바탐 게이트형 트랜지스터의 제조방법에 대해 설명한다.
기판(210) 상에 버퍼층(211)이 형성된다. 버퍼층(211)은 기판(210)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 트랜지스터를 보호하기 위해 형성할 수 있으며 이는 생략될 수도 있다. 버퍼층(211)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등을 사용할 수 있다.
버퍼층(211) 상에 액티브층(214)이 형성된다. 액티브층(214)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(214)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(214)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.
액티브층(214) 상에 제1절연막(213)이 형성된다. 제1절연막(213)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제1절연막(213) 상에 게이트(212)가 형성된다. 게이트(212)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(212)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(212)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
제1절연막(213) 상에 게이트(212)를 덮도록 제2절연막(216a)이 형성된다. 제2절연막(216a)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(216a)은 패시베이션막일 수 있다.
제2절연막(216a) 상에 액티브층(214)에 위치하는 소오스 드레인 영역에 각각 접촉하는 소오스(215a) 및 드레인(215b)이 형성된다. 소오스(215a) 및 드레인(215b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소오스(215a) 및 드레인(215b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소오스(215a) 및 드레인(215b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소오스(215a) 및 드레인(215b) 상에 제3절연막(216b)이 형성된다. 제3절연막(216b)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제3절연막(216b)은 표면의 평탄도를 높이기 위한 평탄화막일 수 있다. 앞서 설명한 트랜지스터는 실시예의 이해를 돕기 위한 것일 뿐, 마스크 공정에 따라 트랜지스터의 구조가 달라질 수도 있다.
다음, 도 20에 도시된 바와 같이, 트랜지스터(T)의 소오스(215a) 또는 드레인(215b)에 연결되도록 하부전극(217)을 형성하는 단계를 실시한다. 제3절연막(216b) 상에 트랜지스터(T)의 소오스(215a) 또는 드레인(215b)에 연결되도록 하부전극(217)을 형성한다. 실시예에서 하부전극(217)은 캐소드로 선택될 수 있다. 캐소드로 선택된 하부전극(217)은 알루미늄(Al), 알미네리윰(AlNd) 및 은(Ag) 등과 같은 재료를 이용하되, 반사도를 높일 수 있도록 두껍게 형성할 수 있다.
다음, 도 20에 도시된 바와 같이, 하부전극(217)과 동일한 층상에 하부전극(217)과 구분되도록 버스전극(219)을 형성하는 단계를 실시한다. 버스전극(219)은 하부전극(217)과 동일하거나 다른 재료로 형성할 수 있다. 또한, 버스전극(219)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 하나의 재료로 이루어진 단일층 또는 다중층 구조로 형성될 수 있다. 한편, 도 21 및 도 22에 도시된 바와 같이, 버스전극(219)을 형성할 때에는 버스전극(219)을 메쉬 형태(도 21) 또는 스트라이프 형태(도 22)로 형성 할 수 있으나 이에 한정되지 않는다.
다음, 도 23에 도시된 바와 같이, 하부전극(217)과 버스전극(219)을 각각 노출하는 개구부(OPN1, OPN2)를 갖도록 뱅크층(218)을 형성하는 단계를 실시한다. 뱅크층(218)은 벤조사이클로부텐(benzocyclobutene, BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다. 뱅크층(218) 형성시 하부전극(217)의 일부를 노출하는 개구부(OPN1)를 형성함으로써 서브 픽셀의 발광영역이 정의됨과 동시에 버스전극(219)을 노출하는 개구부(OPN2)를 형성한다.
다음, 도 24에 도시된 바와 같이, 하부전극(217), 뱅크층(218) 및 버스전극(219)을 모두 덮도록 유기 발광층(220)을 형성하는 단계를 실시한다. 유기 발광층(220)은 기판(210) 상에 형성된 하부전극(217), 뱅크층(218) 및 버스전극(219)을 모두 덮도록 형성한다. 유기 발광층(220)은 도 25에 도시된 바와 같이 전자주입층(220a), 전자수송층(220b), 발광층(220c), 정공수송층(220d) 및 정공주입층(220e)을 포함할 수 있다.
다음, 도 26에 도시된 바와 같이, 뱅크층(218) 상에 위치하는 버스전극(219)이 노출되도록 유기 발광층(220)을 패터닝하는 단계를 실시한다. 유기 발광층(220)을 패터닝할 때에는 레이저(L)를 이용한다. 이와 같이 레이저(L)를 이용하여 유기 발광층(220)을 패터닝하게 되면, 레이저(L)에서 조사되는 빛 에너지가 열 에너지로 전환되어 유기 발광층(220)과 버스전극(219)의 경계부가 승화된다. 한편, 레이저(L)를 이용하여 유기 발광층(220)을 패턴할 때에는 버스전극(219)이 위치하는 영역을 모두 패터닝(도 27)하거나 버스전극(219)이 위치하는 영역을 국부적으로 패터닝(도 28)할 수 있다.
다음, 도 29에 도시된 바와 같이, 노출된 버스전극(219)에 접촉하도록 유기 발광층(220) 상에 상부전극(221)을 형성하는 단계를 실시한다. 상부전극(221)은 애노드로 선택될 수 있다. 애노드로 선택된 상부전극(221)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al2O3 doped ZnO) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.
위와 같은 방법을 이용하여 전면발광(Top-Emission) 방식 유기전계발광표시장치를 제조하면, 투광성을 높일 수 있도록 애노드로 선택된 상부전극(221)을 얇게 형성할 수 있어 스퍼터 등에 의해 유기 발광층(220)이 손상되는 문제를 방지할 수 있다. 특히, 마스크 공정을 늘리지 않고 뱅크층(218) 상부에 형성된 버스전극(219)과 상부전극(221)을 전기적으로 연결할 수 있어 상부전극(221)의 저항을 낮출 수 있게 된다. 이와 같은 구조에 의해 유기전계발광표시장치는 구동전압을 낮출 수 있어 휘도 불균일 문제를 해결할 수 있다. 이에 따라, 유기전계발광소자를 이용하여 대면적 표시장치를 구현할 때 발생하는 어려움 예컨대, 구동전압 상승, 휘도 불균 일 문제 등을 개선할 수 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 유기전계발광표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 회로구성 예시도.
도 3 내지 도 15는 본 발명의 제1실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면.
도 16은 본 발명의 제2실시예에 따른 유기전계발광표시장치의 개략적인 블록도.
도 17은 도 16에 도시된 서브 픽셀의 회로구성 예시도.
도 18 내지 도 29는 본 발명의 제2실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 도면.
<도면의 주요 부분에 관한 부호의 설명>
110, 210: 기판 117, 217: 하부전극
118, 218: 뱅크층 119, 219: 버스전극
120, 220: 유기 발광층 121, 221: 상부전극
T: 트랜지스터 L: 레이저

Claims (15)

  1. 기판 상에 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하는 단계;
    상기 하부전극의 일부를 노출하는 개구부를 갖도록 상기 하부전극 상에 뱅크층을 형성하는 단계;
    상기 뱅크층 상에 버스전극을 형성하는 단계;
    상기 하부전극, 상기 뱅크층 및 상기 버스전극을 덮도록 유기 발광층을 형성하는 단계;
    상기 뱅크층 상에 위치하는 버스전극이 노출되도록 레이저를 이용하여 상기 유기 발광층을 패터닝하는 단계; 및
    상기 노출된 버스전극에 접촉하도록 상기 유기 발광층 상에 상부전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  2. 기판 상에 트랜지스터를 형성하는 단계;
    상기 트랜지스터의 소오스 또는 드레인에 연결되도록 절연막 상에 하부전극을 형성하는 단계;
    상기 하부전극과 동일한 층상에 상기 하부전극과 구분되도록 상기 절연막 상에 버스전극을 형성하는 단계;
    상기 하부전극과 상기 버스전극을 각각 노출하는 개구부를 갖도록 상기 하부전극과 상기 버스전극 상에 뱅크층을 형성하는 단계;
    상기 하부전극, 상기 버스전극, 상기 뱅크층 및 상기 버스전극을 덮도록 유기 발광층을 형성하는 단계;
    상기 뱅크층 상에 위치하는 버스전극이 노출되도록 레이저를 이용하여 상기 유기 발광층을 패터닝하는 단계; 및
    상기 노출된 버스전극에 접촉하도록 상기 유기 발광층 상에 상부전극을 형성하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 버스전극을 형성하는 단계는,
    상기 버스전극을 메쉬 형태 또는 스트라이프 형태로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 유기 발광층을 패터닝하는 단계는,
    상기 버스전극이 위치하는 영역을 모두 패터닝하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 유기 발광층을 패터닝하는 단계는,
    상기 버스전극이 위치하는 영역을 국부적으로 패터닝하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 상부전극은,
    금속, 금속산화물 및 유기도전체 중 적어도 하나의 재료로 이루어진 단일층 또는 이들 중 적어도 두 개의 재료로 이루어진 다중층으로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 버스전극과 상기 하부전극은 동일한 재료를 포함하거나 다른 재료를 포함하는 유기전계발광표시장치의 제조방법.
  8. 제1항 또는 제2항에 있어서,
    상기 유기전계발광표시장치는,
    상기 상부전극 방향으로 발광하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  9. 기판 상에 위치하는 트랜지스터;
    상기 트랜지스터의 소오스 또는 드레인에 연결된 하부전극;
    상기 하부전극의 일부를 노출하는 개구부를 갖도록 뱅크층;
    상기 뱅크층 상에 위치하는 버스전극;
    상기 하부전극, 상기 뱅크층 및 상기 버스전극을 덮도록 형성되며 상기 버스전극의 적어도 일부를 노출하도록 패턴된 유기 발광층; 및
    상기 유기 발광층 상에 위치하며 상기 노출된 버스전극에 접촉하는 상부전극을 포함하는 유기전계발광표시장치.
  10. 기판 상에 위치하는 트랜지스터;
    상기 트랜지스터의 소오스 또는 드레인에 연결된 하부전극;
    상기 하부전극과 동일한 층상에 상기 하부전극과 구분되도록 위치하는 버스전극;
    상기 하부전극과 상기 버스전극을 각각 노출하는 개구부를 갖는 뱅크층;
    상기 하부전극, 상기 뱅크층 및 상기 버스전극을 모두 덮도록 형성되며 상기 버스전극의 적어도 일부를 노출하도록 패턴된 유기 발광층; 및
    상기 유기 발광층 상에 위치하며 상기 노출된 버스전극에 접촉하는 상부전극을 포함하는 유기전계발광표시장치.
  11. 제9항 또는 제10항에 있어서,
    상기 버스전극은,
    메쉬 형태 또는 스트라이프 형태로 형성된 것을 특징으로 하는 유기전계발광표시장치.
  12. 제9항 또는 제10항에 있어서,
    상기 버스전극은,
    상기 상부전극과 모두 접촉하거나 국부적으로 접촉되는 것을 특징으로 하는 유기전계발광표시장치.
  13. 제9항 또는 제10항에 있어서,
    상기 상부전극은,
    금속, 금속산화물 및 유기도전체 중 적어도 하나의 재료로 이루어진 단일층 또는 이들 중 적어도 두 개의 재료로 이루어진 다중층으로 형성되는 것을 특징으로 하는 유기전계발광표시장치.
  14. 제9항 또는 제10항에 있어서,
    상기 버스전극과 상기 하부전극은 동일한 재료를 포함하거나 다른 재료를 포함하는 유기전계발광표시장치.
  15. 제9항 또는 제10항에 있어서,
    상기 유기전계발광표시장치는,
    상기 상부전극 방향으로 발광하는 것을 특징으로 하는 유기전계발광표시장치.
KR1020090039313A 2009-05-06 2009-05-06 유기전계발광표시장치 및 이의 제조방법 KR101254748B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090039313A KR101254748B1 (ko) 2009-05-06 2009-05-06 유기전계발광표시장치 및 이의 제조방법
TW098130451A TWI489910B (zh) 2009-05-06 2009-09-09 有機電致發光顯示裝置及其製造方法
CN2009102060646A CN101882601B (zh) 2009-05-06 2009-10-20 有机电致发光显示器及其制造方法
US12/608,648 US8003417B2 (en) 2009-05-06 2009-10-29 Organic electroluminescent display device and method of manufacturing the same
DE102009057821.8A DE102009057821B4 (de) 2009-05-06 2009-12-10 OELD und Verfahren zu dessen Herstellung
US13/184,129 US8237159B2 (en) 2009-05-06 2011-07-15 Organic electroluminescent display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090039313A KR101254748B1 (ko) 2009-05-06 2009-05-06 유기전계발광표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20100120478A KR20100120478A (ko) 2010-11-16
KR101254748B1 true KR101254748B1 (ko) 2013-04-15

Family

ID=42979255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039313A KR101254748B1 (ko) 2009-05-06 2009-05-06 유기전계발광표시장치 및 이의 제조방법

Country Status (5)

Country Link
US (2) US8003417B2 (ko)
KR (1) KR101254748B1 (ko)
CN (1) CN101882601B (ko)
DE (1) DE102009057821B4 (ko)
TW (1) TWI489910B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012000766T5 (de) 2011-02-10 2014-02-06 Semiconductor Energy Laboratory Co., Ltd Licht emittierende Einrichtung und Verfahren zum Herstellen derselben, Beleuchtungsvorrichtung und Anzeigevorrichtung
TWI475685B (zh) * 2011-12-07 2015-03-01 Innolux Corp 有機發光二極體顯示裝置及其製造方法
EP2698836A1 (en) * 2012-08-17 2014-02-19 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Foil, electro-optic component and method of manufacturing these
KR102017118B1 (ko) * 2013-01-03 2019-09-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101477955B1 (ko) 2013-05-16 2014-12-30 주식회사 엘지화학 유기발광소자 및 이의 제조방법
JP6232660B2 (ja) * 2014-04-30 2017-11-22 株式会社Joled 有機発光デバイスの機能層の形成方法及び有機発光デバイスの製造方法
KR102101644B1 (ko) 2014-05-12 2020-04-17 엘지디스플레이 주식회사 유기발광소자 및 이의 제조방법
JP6685675B2 (ja) * 2015-09-07 2020-04-22 株式会社Joled 有機el素子、それを用いた有機el表示パネル、及び有機el表示パネルの製造方法
KR102465826B1 (ko) * 2015-10-29 2022-11-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180079037A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN107731883A (zh) * 2017-11-17 2018-02-23 深圳市华星光电半导体显示技术有限公司 Oled显示器及其制作方法
KR102508916B1 (ko) * 2017-12-29 2023-03-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102248402B1 (ko) * 2018-04-19 2021-05-04 엘지디스플레이 주식회사 전계발광 표시장치 및 그 제조방법
CN110148615B (zh) * 2019-05-21 2022-09-23 京东方科技集团股份有限公司 发光器件及其制造方法、掩膜板、显示基板及装置
CN113327546B (zh) * 2020-02-28 2022-12-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200488A1 (en) 2006-02-27 2007-08-30 Naoyuki Ito Display device
US20070241671A1 (en) 2006-04-12 2007-10-18 Kazuhiko Kai Organic electro-luminescent display device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809758B2 (ja) * 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
JP4207441B2 (ja) * 2002-03-18 2009-01-14 セイコーエプソン株式会社 有機el素子の製造方法
JP4062171B2 (ja) * 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
TWI252050B (en) * 2004-02-24 2006-03-21 Delta Optoelectronics Inc Fabrication method of organic electro-luminescent device, film removing equipment and erasing device thereof
KR100560792B1 (ko) * 2004-03-23 2006-03-13 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR100686120B1 (ko) * 2005-05-17 2007-02-26 엘지전자 주식회사 유기 el 소자의 제조방법
GB0510282D0 (en) * 2005-05-20 2005-06-29 Cambridge Display Tech Ltd Top-electroluminescent devices comprising cathode bus bars
JP2008135325A (ja) * 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機el表示装置とその製造方法
US7834543B2 (en) * 2007-07-03 2010-11-16 Canon Kabushiki Kaisha Organic EL display apparatus and method of manufacturing the same
TW200904232A (en) * 2007-07-05 2009-01-16 Tpo Displays Corp Organic light emitting device, and methods of forming the same and electronic devices having the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070200488A1 (en) 2006-02-27 2007-08-30 Naoyuki Ito Display device
US20070241671A1 (en) 2006-04-12 2007-10-18 Kazuhiko Kai Organic electro-luminescent display device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI489910B (zh) 2015-06-21
DE102009057821B4 (de) 2014-12-18
CN101882601A (zh) 2010-11-10
US20110266535A1 (en) 2011-11-03
CN101882601B (zh) 2013-04-10
US20100283071A1 (en) 2010-11-11
KR20100120478A (ko) 2010-11-16
US8237159B2 (en) 2012-08-07
DE102009057821A1 (de) 2010-11-18
US8003417B2 (en) 2011-08-23
TW201041430A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101320655B1 (ko) 유기전계발광표시장치
KR101258259B1 (ko) 유기전계발광표시장치
JP4206388B2 (ja) 平板ディスプレイ装置
US9966424B2 (en) Organic light emitting diode display device
JP2018097361A (ja) 有機発光表示装置およびその製造方法
KR101698543B1 (ko) 유기 발광소자 및 그 제조방법
KR20100040063A (ko) 연성회로기판과 이를 이용한 유기전계발광표시장치
KR101352237B1 (ko) 유기전계발광표시장치의 제조방법
KR101279121B1 (ko) 유기전계발광표시장치
KR20130015113A (ko) 유기전계발광표시장치와 이의 제조방법
KR101577832B1 (ko) 유기전계발광표시장치와 섀도마스크
KR101577819B1 (ko) 유기전계발광표시장치
KR101446344B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101572264B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101678206B1 (ko) 유기전계발광표시장치
KR101613730B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101939798B1 (ko) 유기전계발광표시장치
KR20100077474A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100010816A (ko) 유기전계발광표시장치와 이의 제조방법
KR101739127B1 (ko) 유기전계발광표시장치
KR101464752B1 (ko) 유기전계발광표시장치
KR20100008179A (ko) 유기전계발광표시장치와 이의 제조방법
KR101596967B1 (ko) 유기전계발광표시장치
KR20100100281A (ko) 유기전계발광표시장치와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7