KR101240657B1 - 표시장치와 그 제조방법 - Google Patents

표시장치와 그 제조방법 Download PDF

Info

Publication number
KR101240657B1
KR101240657B1 KR1020060038915A KR20060038915A KR101240657B1 KR 101240657 B1 KR101240657 B1 KR 101240657B1 KR 1020060038915 A KR1020060038915 A KR 1020060038915A KR 20060038915 A KR20060038915 A KR 20060038915A KR 101240657 B1 KR101240657 B1 KR 101240657B1
Authority
KR
South Korea
Prior art keywords
layer
ink
drain electrode
channel region
sub
Prior art date
Application number
KR1020060038915A
Other languages
English (en)
Other versions
KR20070106259A (ko
Inventor
조승환
이용욱
윤민호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060038915A priority Critical patent/KR101240657B1/ko
Priority to US11/739,804 priority patent/US7692188B2/en
Priority to JP2007118765A priority patent/JP5154831B2/ja
Publication of KR20070106259A publication Critical patent/KR20070106259A/ko
Application granted granted Critical
Publication of KR101240657B1 publication Critical patent/KR101240657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 표시장치와 그 제조방법에 관한 것이다. 본 발명에 따른 표시장치는 절연 기판과; 상기 절연 기판 상에 형성되어 있으며 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극과; 상기 소스 전극 및 상기 드레인 전극을 적어도 일부분 노출시키면서, 상기 채널영역을 둘러싸고 있는 개구영역을 정의하는 격벽과; 상기 채널영역을 덮고 있으며, 그레인 크기가 서로 다른 제1서브층과 제2서브층을 가지는 유기반도체층을 포함하는 것을 특징으로 한다. 이에 의해 박막트랜지스터 특성이 우수한 표시장치가 제공된다.

Description

표시장치와 그 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
도 1은 본 발명의 제1실시예에 따른 표시장치의 배치도이고,
도 2는 본 발명의 제1실시예에 따른 표시장치에서 게이트 전극을 설명하기 위한 도면이고,
도 3은 도1의 Ⅲ-Ⅲ을 따른 단면도이고,
도 4는 도 1의 Ⅳ-Ⅳ를 따른 단면도이고,
도 5는 도 4의‘D’부분을 확대한 도면이고,
도 6a 내지 6g는 본 발명의 제1실시예에 따른 표시장치의 제조방법을 설명하기 위한 도면이고,
도 7은 본 발명의 제2실시예에 따른 표시장치에서 박막트랜지스터의 개략도이고,
도 8은 도 7의 Ⅷ-Ⅷ을 따른 단면도이고,
도 9는 본 발명의 제3실시예에 따른 표시장치에서 박막트랜지스터의 개략도이고,
도 10은 본 발명의 제3실시예에 따른 표시장치에서 게이트 전극을 설명하기 위한 도면이고,
도 11은 도 9의 ⅩⅠ-ⅩⅠ을 따른 단면도이고,
도 12는 본 발명의 제4실시예에 따른 표시장치에서 박막트랜지스터의 개략도이고,
도 13은 도 12의 ⅩⅢ-ⅩⅢ을 따른 단면도이고,
도 14는 본 발명의 제5실시예에 따른 표시장치의 단면도이고,
도 15는 본 발명의 제6실시예에 따른 표시장치의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 데이터선 20 : 유지전극선
30 : 게이트선 40 : 게이트 전극
50 : 소스 전극 60 : 드레인 전극
70 : 화소 전극 80 : 유기층
110, 120 , 140 : 절연막 130 : 격벽
210, 220 : 잉크
본 발명은 표시장치와 그 제조방법에 관한 것으로서, 보다 상세하게는 유기반도체층을 포함하는 표시장치와 그 제조방법에 관한 것이다.
최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치의 예로는 액정표시장 치(LCD), 유기전기발광장치(OLED) 등이 있다. 이러한 평판표시장치는 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판을 포함한다.
박막트랜지스터는 각 픽셀의 동작을 제어 및 구동하는 스위칭 및 구동소자이다. 박막트랜지스터는 반도체층을 포함하며, 반도체층은 비정질 실리콘이나 폴리 실리콘이 사용되는데 최근에 유기반도체의 적용이 진행되고 있다. 유기반도체(Organic Semiconductor: OSC)는 상온 상압에서 형성될 수 있기 때문에 공정단가를 낮출 수 있으며 열에 약한 플라스틱 절연기판에 적용할 수 있는 장점이 있다. 유기반도체가 적용된 박막트랜지스터는 대면적과 대량으로 생산 가능한 차세대 표시 장치의 구동 소자로서 평가 받고 있다.
유기반도체는 스핀코팅, 노광, 현상 등의 공정을 거치지 않고 간단한 잉크젯 방법으로 형성될 수 있다. 그런데 잉크젯 방법으로 형성된 유기반도체는 결정화가 충분히 이루어지지 않아 그레인 사이즈가 비교적 작다. 그레인 사이즈가 작으면 그레인 바운더리에 수분과 같은 불순물이 트랩되어 홀 주입(hole injection)을 방해한다. 이에 의해 박막트랜지스터의 on/off 특성과 이동도(mobility)가 불량해지는 문제가 있다.
따라서, 본 발명의 목적은 박막트랜지스터의 성능이 향상된 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 박막트랜지스터의 성능이 향상된 표시장치의 제조방법을 제공하는 것이다.
상기 목적은, 절연 기판과; 상기 절연 기판 상에 형성되어 있으며 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극과; 상기 소스 전극 및 상기 드레인 전극을 적어도 일부분 노출시키면서, 상기 채널영역을 둘러싸고 있는 개구영역을 정의하는 격벽과; 상기 채널영역을 덮고 있으며, 그레인 크기가 서로 다른 제1서브층과 제2서브층을 가지는 유기반도체층을 포함하는 표시장치에 의해 달성될 수 있다.
상기 제2서브층은 상기 제1서브층 상에 형성되어 있으며, 상기 제2서브층은 상기 제1서브층보다 그레인 크기가 큰 것이 바람직하다.
상기 제1서브층은 상기 개구영역에 부분적으로 형성되어 있으며, 상기 제2서브층은 상기 개구영역 전체에 걸쳐 형성되어 있는 것이 바람직하다.
상기 개구영역에는 함몰부가 마련되어 있는 것이 바람직하다.
상기 제1서브층의 적어도 일부는 상기 함몰부에 형성되어 있는 것이 바람직하다.
상기 개구영역은 외부로 확장된 돌출영역을 포함하며, 상기 함몰부 중 적어도 일부는 상기 돌출영역에 형성되어 있는 것이 바람직하다.
상기 소스 전극은 상기 드레인 전극을 둘러싸고 있으며, 상기 채널영역은 C자 형태인 것이 바람직하다.
상기 함몰부 중 적어도 일부는 상기 소스 전극을 둘러싸고 있는 것이 바람직하다.
상기 드레인 전극은 폐루프 부분을 포함하며, 상기 함몰부 중 적어도 일부는 상기 폐루프 부분의 내부에 형성되어 있는 것이 바람직하다.
상기 소스 전극 및 드레인 전극의 하부에 위치하는 금속층을 더 포함하며, 상기 금속층은 상기 함몰부와 겹치지 않도록 형성되는 것이 바람직하다.
상기 금속층을 덮고 있으며, 상기 소스 전극 및 드레인 전극 하부에 위치한 절연막을 더 포함하며, 상기 함몰부는 상기 절연막에 형성되어 있는 것이 바람직하다.
상기 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것이 바람직하다.
본 발명의 목적은 절연 기판과; 상기 절연 기판 상에 형성되어 있으며 함몰부가 형성되어 있는 절연막과; 상기 절연막 상에서 상기 함몰부에 인접 배치되어 있으며, 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극과; 적어도 일부가 상기 함몰부에 형성되어 있는 유기층과; 상기 유기층 상에 형성되어 있으며 상기 채널영역을 덮고 있는 유기반도체층을 포함하는 표시장치에 의해서도 달성된다.
상기 유기층은 유기반도체 물질을 포함하는 것이 바람직하다.
상기 유기반도체층의 그레인 크기는 상기 유기층의 그레인 크기보다 큰 것이 바람직하다.
상기 절연막 하부에 위치한 금속층을 더 포함하며, 상기 금속층은 상기 소스 전극, 상기 드레인 전극 및 상기 채널영역과 서로 겹치도록 형성되는 것이 바람 직하다.
상기 본 발명의 다른 목적은 절연 기판 상에 채널영역을 사이에 두고 이격배치되도록 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 상기 드레인 전극 각각을 적어도 일부분 노출시키면서 상기 채널영역을 포함하는 개구영역을 정의하는 격벽을 형성하는 단계와; 상기 개구영역의 적어도 일부분에 제1유기반도체층을 형성하는 단계와; 상기 제1유기반도체층과 상기 채널영역을 덮고 있는 제2유기반도체층을 형성하는 단계를 포함하는 표시장치의 제조방법에 의하여 달성된다.
상기 개구영역에는 함몰부가 마련되어 있으며, 상기 제1유기반도체층의 적어도 일부는 상기 함몰부에 형성되는 것이 바람직하다.
상기 제1유기반도체층의 형성은, 제1유기반도체 물질과 제1용매를 포함하는 제1잉크를 마련하는 단계와; 상기 제1잉크를 상기 개구영역에 제팅하는 단계와; 상기 제1용매를 건조하여 제거하는 단계를 포함하는 것이 바람직하다.
상기 제2유기반도체층의 형성은, 제2유기반도체 물질과 제2용매를 포함하는 제2잉크를 마련하는 단계와; 상기 제2잉크를 상기 개구영역에 제팅하는 단계와; 상기 제2용매를 건조하여 제거하는 단계를 포함하는 것이 바람직하다.
상기 제1잉크와 상기 제2잉크는 동일한 조성인 것이 바람직하다.
상기 제1용매와 상기 제2용매는 서로 다른 극성을 가지는 것이 바람직하다.
드로핑되는 상기 제1잉크의 부피는 드로핑되는 상기 제2잉크 부피의 15 내지 30%인 것이 바람직하다.
상기 소스 전극 및 드레인 전극 형성 전에, 상기 절연기판 상에 금속층을 형성하는 단계를 더 포함하며, 상기 금속층은 상기 함몰부와 겹치지 않도록 형성되는 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
이하의 실시예에서는 표시장치 중 박막트랜지스터 기판에 대하여 설명한다. 실시예에서 설명한 박막트랜지스터 기판은 액정표시장치와 OLED 등의 표시장치에 사용된다.
도 1 내지 도 4를 참조하여 본 발명의 제1실시예에 따른 표시장치를 설명한다. 도 1은 본 발명의 제1실시예에 따른 표시장치의 배치도이고, 도 2는 본 발명의 제1실시예에 따른 표시장치에서 게이트 전극을 설명하기 위한 도면이고, 도 3은 도1의 Ⅲ-Ⅲ을 따른 단면도이고, 도 4는 도 1의 Ⅳ-Ⅳ를 따른 단면도이다.
절연기판(100)은 유리 또는 플라스틱으로 만들어질 수 있다. 절연기판(100)이 플라스틱으로 만들어질 경우 표시장치(1)에 유연성을 부여할 수 있는 장점이 있다. 유기반도체층(80)의 형성은 상온, 상압에서 수행될 수 있기 때문에 플라스틱 소재의 절연기판(100)을 사용하기 용이한 장점이 있다. 플라스틱 종류로는 폴리카본(polycarbon), 폴리 이미드(polyimide), 폴리이서설폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 등이 가 능하다.
절연기판 상에는 제1금속배선층(10, 20)이 형성되어 있다. 제1금속배선층(10, 20)은 절연기판(100) 상에 일방향으로 연장되어 있는 데이터선(10)과 화소전극(70)을 사이에 두고 데이터선(10)과 평행하게 형성되어 있는 유지전극선(20)을 포함한다.
도시하지 않았지만, 제1금속배선층(10, 20)은 데이터선(10)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 전달 받는 데이터 패드를 더 포함할 수 있다.
제1금속배선층(10, 20)은 Al, Cr, Mo, Nd, Au, Pt, Pd 들 중 적어도 어느 하나 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 복수의 층으로 마련될 수 있다.
유지전극선(20)은 데이터선(10)과 나란히 형성되어 있으며 데이터선(10)과 동일한 재질로, 동시에 형성된다. 유지전극선(20)은 후술할 제1절연막(110), 제2절연막(120) 및 드레인 전극(60)과 함께 유지용량(storage capacity)을 형성한다.
제1금속배선층(10, 20) 상부에는 제1절연막(110)이 형성되어 있다. 제1절연막(110)은 제1금속배선층(10, 20)과 제2금속배선층(30, 40) 간의 전기적 절연을 위한 층으로, 공정성이 탁월한 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 무기물질로 이루어진 무기막일 수 있다. 제1절연막(110)에는 데이터선(10)을 노출시키는 접촉구(51)가 형성되어 있다. 접촉구(51)에서는 제2절연막(120)도 제거되어 있다. 제1절연막(110)은 제1금속배선층(10, 20) 형성 시 사용되는 화학물질 또는 플 라즈마가 잔존하여 접촉구(51)의 틈새 또는 계면사이로 유입되어 내화학성 및 내플라즈마성에 취약한 유기반도체층(80)을 손상시키는 문제를 방지하는 역할도 한다.
제1절연막(110) 상에는 제2금속배선층(30, 40)이 형성되어 있다. 제2금속배선층(30, 40)은 데이터선(10)과 절연 교차하여 화소영역을 정의하는 게이트선(30)과, 게이트선(30)의 분지인 게이트 전극(40)을 포함한다. 여기서 게이트 전극(40)은 중앙부(A)가 비어 있는 도너츠 형태이며, 채널영역(B)을 가리고 있다. 게이트 전극(40)은 하부로부터의 빛이 채널영역(B)에 유입되는 것을 방지하여 유기반도체층(80)의 성능을 유지시킨다. 표시장치가 액정표시장치일 경우, 하부로부터의 빛은 백라이트에서 생성된 빛일 수 있다.
제2금속배선층(30, 40)은 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등과 같은 재질로 이루어진 금속 단일층이거나 금속 다중층일 수 있다. 게이트 전극(40)의 두께(d1)는 1500Å 내지 3000Å일 수 있다.
제2금속배선층(30, 40) 상에는 제2절연막(120)이 형성되어 있다. 제2절연막(120)은 실리콘 질화물 등으로 마련되어 있으며, 하부의 게이트 전극(40)의 배치에 따라 함몰부(52, 53)가 형성되어 있다. 즉 하부에 게이트 전극(40)이 위치하지 않는 부분은 주위보다 높이가 낮아져 함몰부(52, 53)를 형성하는 것이다. 제2절연막(120)의 두께(d2)는 1500Å 내지 3000Å일 수 있다.
제2절연막(120)은 내화학성 및 내플라즈마성이 취약한 유기반도체층(80)으로 불순물이 유입되는 것을 방지한다. 이러한 제2절연막(120)은 반도체 공정에서 안정적이어야 하며, 광투과율이 좋은 재료인 것이 바람직하다.
제2절연막(120) 상에는 투명도전층(50, 60, 70)이 형성되어 있다. 투명도전층(50, 60, 70)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어질 수 있다. 투명도전층(50, 60, 70)은 접촉구(51)를 통해 데이터선(10)과 연결되어 있는 소스 전극(50), 소스 전극(50)과 채널영역(B)을 사이에 두고 이격배치되어 있는 드레인 전극(60) 및 드레인 전극(60)과 일체를 이루고 있는 화소전극(70)을 포함한다.
드레인 전극(60)은 중앙부(A)가 비어있는 도너츠 형상의 제1부분(61)과, 제1부분(61)과 화소전극(70)을 연결하는 제2부분(62)를 포함한다. 제2부분(62) 중 일부는 유지전극선(20)과 겹쳐서 유지용량(C)을 형성한다.
게이트 전극(40)은 소스 전극(50), 드레인 전극(60) 및 채널영역(B)에만 대응하도록 형성되어 있다. 이와 같이 형성된 게이트 전극(40)에 의해 하부로부터의 빛이 채널영역(B)에 직접 조사되지 않는다.
소스 전극(50)이 드레인 전극(60)의 제1부분(61)을 둘러싸고 있으며, 채널영역(B)은 전체적으로‘C’형상이다.
제2절연막(120)과 투명도전층(50, 60, 70) 상에는 격벽(130)이 형성되어 있다. 격벽(130)은 일부가 제거되어 개구영역(131)을 정의하고 있으며, 개구영역(131)은 채널영역(B)을 둘러싸고 있다. 개구영역(131)은 소스 전극(50) 및 드레인 전극(60)을 일부 노출시키고 있으며, 게이트 전극(40)보다 넓게 형성되어 있다. 이에 의해 개구영역(131) 내에는 게이트 전극(40)이 위치하지 않아 주변보다 높이가 낮은 함몰부(52, 53)가 위치하게 된다. 함몰부(52, 53)는 소스 전극(50)의 둘레 를 따라 형성되어 있는 제1함몰부(52)와 드레인 전극(60)의 제1부분(61)으로 둘러싸여 있는 제2부분(53)을 포함한다.
격벽(130)은 유기반도체층(80)을 형성하기 위한 틀 역할을 한다. 격벽(130)은 유기반도체 잉크가 드로핑되는 경우 유기반도체 잉크의 적하 크기(drop size)가 크거나 정확한 위치에 떨어지지 않는 경우, 그리고 적하 크기가 서로 다른 경우 등에 있어서 유기 반도체 잉크가 주위로 퍼지는 정도가 달라 유기 반도체층(80)이 균일하게 형성되지 않는 것을 방지하기 위해 형성한다. 즉 잉크젯 방식에서 잉크를 떨어뜨릴 위치를 미리 정하여 잉크젯 공정이 정확하게 진행되도록 하는 것이다.
격벽(130)은 불소계 고분자로 이루어 질 수 있다. 격벽(130)에 드로핑되는 잉크가 친수성인 경우에는 격벽(130)은 소수성 그리고 드로핑되는 잉크가 소수성인 경우에는 격벽(130)은 친수성인 것이 잉크를 원하는 위치에 형성시키는데 유리하다. 불소계 고분자는 발수성(water repellency) 및 발유성(oil repellency)을 동시에 가지는 특성이 있다. 불소계 고분자로는, 이에 한정되지는 않으나 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride)등이 가능하다.
격벽(130) 내에는 유기반도체층(organic semiconductor layer, 80)이 위치하고 있다. 유기반도체층(80)은 채널영역(B)을 덮고 있으며, 개구 영역(131)에 의해 노출되어 있는 소스 전극(50)과 드레인 전극(60)을 덮고 있다. 유기반도체층(80)은 잉크젯 방법으로 형성되어 있으며, 수용액이나 유기 용매에 용해되는 고 분자 유기반도체물질이나 저분자 유기반도체 물질이 이용된다. 고분자 유기반도체 물질은 일반적으로 용매에 잘 용해되므로 잉크젯 공정에 적합하다. 그러나 저분자 유기 반도체 물질 중에서도 유기 용매에 잘 용해되는 물질이 있으므로 이를 이용할 수 있다.
한편, 유기반도체층(80)은 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체이거나, 티오펜링(thiopene ring)의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜(oligothiopene)일 수 있다.
유기반도체층(80)은 페릴렌테트라 카보실릭 디안하이드라이드(perylenetetracarboxlic dianhidride, PTCDA) 또는 그의 이미드(imide) 유도체이거나 나프탈렌테트라 카보실릭 디안하이드라이드(naphthalenetetracarboxlic dianhydride, NTCDA) 또는 그의 이미드(imide) 유도체일 수 있다.
유기 반도체층(80)은 금속화 프타로시아닌(metallized pthalocyanine) 또는 그의 할로겐화 유도체이거나 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체일 수 있다. 여기서 금속화 프타로시아닌(metallized pthalocyanine)에 첨가되는 금속으로는 구리, 코발트, 아연 등이 바람직하다.
유기 반도체층(80)은 티에닐렌(thienylene) 및 비닐렌(vinylene)의 코-올리고머(co-oligomer) 또는 코-폴리머(co-polymer)일 수 있다.
유기 반도체층(80)은 티에닐렌(thienylene) 또는 코로렌(coroene)과 그들의 치환기를 포함하는 유도체일 수 있으며, 이러한 유도체들의 아로마틱(aromatic) 또는 헤테로아로마틱 링(heteroaromatic ring)에 탄소수 1 내지 30개의 하이드로 카 본 체인(hydrocarbon chain)을 한 개 이상 포함하는 유도체일 수 있다.
유기반도체층(80)은 하부에 형성되어 있는 제1서브층(81)과, 제1서브층(81)의 상부에 형성되어 있는 제2서브층(82)을 포함한다. 제1서브층(81)은 주로 함몰부(52, 53)에 형성되어 있으며, 일부는 채널영역(B)에 형성되어 있다. 또한 제1서브층(81)은 함몰부(52, 53) 내에서도 소스전극(50) 및 드레인 전극(60) 상에는 거의 형성되어 있지 않다. 제2서브층(82)은 개구영역(131)의 전체에 걸쳐 형성되어 있다.
제1서브층(81)과 제2서브층(82)은 모두 잉크젯 방법으로 형성되는데, 제1서브층(81)이 먼저 형성된 후 제2서브층(82)이 형성된다. 제1서브층(81)과 제2서브층(82)은 서로 같은 물질로 이루어지거나, 다른 물질로 이루어질 수 있다. 또한 제1서브층(81)은 유기반도체 물질이 아닌 유기물로 이루어질 수 있다.
제1서브층(81)이 제2서브층(82)과 다른 물질이거나 유기반도체 물질이 아닌 경우에도, 제1서브층(81)과 제2서브층(82)을 이루는 물질은 유사한 구조를 가지는 것이 바람직하다. 예를 들어 제1서브층(81)과 제2서브층(82)은 탄소골격은 같으며 탄소골격에 연결되어 있는 관능기(functional group)가 다른 물질로 이루어질 수 있다.
유기 반도체층(80)의 상부에는 제3절연막(140)이 형성되어 있다. 제3절연막(140)은 유기반도체층(80)의 열화를 방지하고, 유기반도체층(80)의 특성이 유지될 수 있도록 한다. 제3절연막(140)도 잉크젯 방식으로 형성될 수 있다. 제3절연막(140) 상부에 다른 무기물질을 포함하는 추가적인 절연막 또는 보호막을 포함할 수 있다.
이하에서는 유기 반도체층(80)의 서브층(81, 82)의 역할을 도 5를 참조하여 설명한다. 도 5는 도 4의‘D’부분을 확대한 도면이다.
게이트 전극(40)에 게이트 온 전압이 인가되면 박막트랜지스터(T)가 온 되면서, 정공이 소스 전극(50)에서 드레인 전극(60)으로 이동하게 된다. 도시한 바와 같이 제1서브층(81)은 채널영역(B)에 소량존재하여 대부분 함몰부(52, 53)에 위치한다. 제2서브층(82)은 제1서브층(81)과 채널영역(B)을 덮고 있다.
먼저 형성된 제1서브층(81)의 그레인(81a) 크기는 비교적 작은데 비하여 뒤에 형성된 제2서브층(82)은 그레인 크기는 매우 크며 실질적으로 단일 결정(single crystal) 상태이다. 그레인(81a) 크기가 비교적 작은 제1서브층(81)에는 그레인(81a) 간의 경계인 그레인 바운더리가 형성되어 있다.
제1서브층(81)과 같이 채널영역(B)에 그레인 바운더리가 존재하면, 그레인 바운더리에 습기 등이 트랩될 수 있다. 트랩된 습기는 박막트랜지스터의 온/오프 특성과 이동도를 저하시키고, 박막트랜지스터의 히스테리시스(histeresis)를 증가시킨다. 이에 따라 박막트랜지스터의 특성이 전반적으로 불량해진다.
반면 제2서브층(82)과 같이 그레인이 매우 클 경우, 채널영역(B)에 실질적으로 그레인 바운더리가 존재하지 않는다. 그레인 바운더리가 존재하지 않기 때문에 습기 등이 트랩되는 문제가 감소하여 박막트랜지스터의 특성이 향상된다.
이상의 제1실시예에서는 함몰부(52, 53)를 게이트 전극(40)의 단차를 이용하여 형성하였다. 실시예와 달리 패터닝을 통해 함몰부가 형성되어 있는 별도의 절 연막을 더 포함하는 것도 가능하다. 또한 별도의 함몰부를 형성하지 않을 수도 있는데, 이 경우에는 제1서브층(81)은 채널영역(B)에만 형성된다.
도 6a 내지 6g는 본 발명의 제1실시예에 따른 표시장치의 제조방법을 설명하기 위한 도면이다. 도 6a 내지 도 6g는 도 1의 Ⅲ-Ⅲ을 따른 단면도이다.
먼저 도 6a와 같이 절연기판(100) 상에 제1금속층을 형성하고 패터닝하여 데이터선(10)과 유지전극선(20)을 형성한다. 이후 화학기상증착등의 방법으로 제1절연막(110)을 형성한다.
다음, 도 6b와 같이 제2금속층을 형성하고 패터닝하여 게이트 전극(40)을 형성한다. 도시하지는 않았지만 이 과정에서 게이트선(30)도 같이 형성된다. 게이트 전극(40)은 이 후 형성될 소스전극(50), 드레인 전극(60) 및 채널영역(B) 내에 위치하도록 형성한다. 이후 화학기상증착 등의 방법으로 제2절연막(120)을 형성한다.
다음 도 6c와 같이 제1절연막(110)과 제2절연막(120)을 패터닝하여 데이터선(10)을 노출시키는 접촉구(51)를 형성한다. 이후 투명도전 물질층을 형성하고 패터닝하여 소스전극(50), 드레인 전극(60) 및 화소전극(70)을 형성한다.
소스 전극(50)과 드레인 전극(60)의 형성에 따라‘C’형상의 채널영역(B)이 형성된다.
다음 도 6d와 같이 채널영역(B)을 둘러싸는 격벽(130)을 형성한다. 격벽(130)은 소스 전극(50) 및 드레인 전극(60)의 일부분과 채널영역(B)을 노출시키는 개구영역(131)을 정의한다.
개구영역(131)은 게이트 전극(40)보다 크게 마련되어 있다. 게이트 전극(40)이 위치하지 않은 제2절연막(120)은 주위보다 낮아 함몰부(52, 53)가 형성된다. 또한 채널영역(B)도 양쪽의 소스 전극(50) 및 드레인 전극(60)으로 둘러싸여 주위보다 낮게 된다.
다음 도 6e와 같이 개구영역(131)에 제1잉크(210)를 드로핑한다. 제1잉크(210)는 제1유기반도체물질과 제1용매로 이루어져 있으며, 잉크 젯 방식으로 드로핑된다. 제1잉크(210)는 비교적 적은 양이 드로핑되는데, 주로 함몰부(52, 53)에 위치하고 일부는 채널영역(B)에 위치한다. 제1잉크(210)는 함몰부(52, 53) 중에서도 소스 전극(50) 및 드레인 전극(60) 상에는 적게 또는 거의 위치하지 않는다. 이는 소스 전극(50) 및 드레인 전극(60)을 이루는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 제1잉크(210)간의 반발(repulsion) 때문이다.
드로핑된 제1잉크(210)를 건조시켜 제1용매를 제거하면 제1서브층(81)이 형성된다. 제1서브층(81)은 그레인 크기가 작아 채널영역(B)에 많은 수의 그레인 바운더리가 형성된다.
이후 도 6f와 같이 제1서브층(81)이 형성된 개구영역(131)에 제2잉크(220)를 드로핑한다.
제2잉크(220)는 제2유기반도체물질과 제2용매로 이루어져 있으며, 잉크 젯 방식으로 드로핑된다. 제2잉크(220)는 제1잉크(210)보다 많은 양이 드로핑된다. 제1잉크(210)와 제2잉크(220)의 조성이 동일한 경우, 제1잉크(210)의 드로핑 양은 제2잉크(220)의 드로핑 양의 15% 내지 30%일 수 있다.
제2잉크(220)는 개구영역(131) 전체를 덮도록 드로핑된 후 건조된다. 제2잉크(220)의 건조, 즉 제2서브층(182)의 형성은 제2잉크(220)가 제1서브층(81)과 부분적으로 접촉한 상태에서 수행된다.
제2잉크(220)의 건조 과정에서 이미 형성되어 있는 제1서브층(81)은 시드(seed)역할을 한다. 제1서브층(81)의 시드 기능으로 제2잉크(220)는 건조 시에 핵생성(nucleation)과 성장(growth)이 원활히 이루어진다. 즉 제1서브층(81)은 제2잉크(220) 건조 시에 핵생성 사이트(nucleation site)를 증가시키는 것이다.
제2잉크(220)로부터 형성되는 제2서브층(82)은 결정화도(degree of crystalinity)가 증가되고 그레인 크기가 증가한다. 그레인 크기가 큰 제2서브층(82)에는 그레인 바운더리가 실질적으로 존재하지 않기 때문에, 수분 등이 트랩되어 박막트랜지스터의 성능을 저하시키는 문제가 감소한다. 한편 제1서브층(81)에 의해 제2서브층(82)은 비교적 일정한 특성을 가지게 되므로 박막트랜지스터 간에 품질이 불균일한 문제도 감소된다.
제2서브층(82)의 형성 과정에서, 제1서브층(81)이 제2잉크(220)에 녹아 시드 역할을 제대로 수행하지 못 할 수 있다. 제1서브층(81)의 용해를 방지하기 위해 제1서브층(81)의 형성시 제1잉크(210)는 충분히 건조되는 것이 바람직하다. 제1서브층(81)이 부분적으로 용해되어도, 남은 부분이 시드 역할을 할 수 있도록 제1서브층(81)은 일정량 이상으로 형성되는 것이 바람직하다. 예를 들어, 제1잉크(210)와 제2잉크(220)가 동일한 조성이 경우, 제1잉크(210)는 제2잉크(220)의 약 15%이상으로 드로핑되는 것이 바람직하다. 제1잉크(210)의 드로핑 양이 제2잉크(220)의 드로핑 양의 15%보다 작게 되면, 제2잉크(220) 형성시 제1서브층(81)의 대부분이 용해되어 시드 역할을 수행할 수 없기 때문이다. 한편 제1잉크(210)의 드로핑 양이 제2잉크(220)의 드로핑 양의 30%보다 크게 되면, 채널영역(B)에 제1서브층(81)이 지나치게 많이 형성되는 문제가 있다.
제1서브층(81)의 용해를 방지하게 위해서, 제2잉크(220)의 용매를 제1서브층(81)을 잘 녹이지 않는 용매를 사용하는 것이 바람직하다. 예를 들어, 제1잉크(210)의 제1용매의 극성과 제2잉크(220)의 제2용매의 극성이 서로 다르게 할 수 있다.
도 6g는 제2잉크(220)를 건조시켜 제2서브층(82)을 형성한 상태를 나타낸 것이다. 제2서브층(82)은 개구영역(131)에 전면적으로 형성되어 있다.
이후 잉크젯 방법으로 제3절연막(140)을 형성하면 도 3에 나타낸 표시장치가 완성된다.
도 7 및 도 8을 참조하여 본 발명의 제2실시예에 따른 표시장치를 설명한다. 도 7은 본 발명의 제2실시예에 따른 표시장치에서 박막트랜지스터의 개략도이고, 도 8은 도 7의 Ⅷ-Ⅷ을 따른 단면도이다.
제2실시예에서 격벽(130)은 추가로 제거되어 개구영역(131)에서 돌출되어 있는 돌출영역(132)을 더 정의하고 있다. 돌출영역(132)은 개구영역(131)과 연결되어 있다.
돌출영역(132)은 2가지 작용을 한다. 하나는 제1함몰부(52)의 면적을 넓혀 제1서브층(81)이 형성될 면적을 넓히는 것이다. 다른 하나는 이른바 커피 스테 인(coffee stain)의 영향을 줄여 비교적 균일한 두께의 제1서브층(81)을 제공하는 것이다.
잉크젯에 있어, 드로핑된 잉크는 중앙부분과 가장자리 부분이 균일한 두께를 가지도록 건조되지 않는 문제가 있다. 중앙부분은 용매의 농도가 높아 건조가 느린 반면, 가장자리 부분은 용매의 농도가 낮아 건조가 비교적 빨리 이루어진다. 잉크에 용해되어 있는 유기물은 건조가 빨리 이루어지는 가장자리 부분으로 이동하게 된다. 이러한 과정을 거쳐 형성되는 유기층은 가장자리의 두께가 중앙부위보다 큰 형상을 가지게 되는데, 이를 커피 스테인이라 한다.
커피 스테인 현상에 의해‘E’부분과 같이 제1서브층(81)은 격벽(130)의 둘레를 따라 두껍게 형성된다. 이렇게 제1서브층(81)의 두께가 위치에 따라 달라지면 제2서브층(82)의 품질을 균일하게 형성하기 어렵다. 제2실시예와 같이 돌출영D역(132)을 마련하면, 커피 스테인이 발생하여도‘F’와 같이 균일한 두께를 가지는 제1서브층(81)을 확보할 수 있다. 균일한 두께의 제1서브층(81)은 제2서브층(82)의 품질을 균일하게 한다.
도 9 내지 도 11을 참조하여 본 발명의 제3실시예에 따른 표시장치를 설명한다. 도 9는 본 발명의 제3실시예에 따른 표시장치에서 박막트랜지스터의 개략도이고, 도 10은 본 발명의 제3실시예에 따른 표시장치에서 게이트 전극을 설명하기 위한 도면이고, 도 11은 도 9의 ⅩⅠ-ⅩⅠ을 따른 단면도이다.
제2실시예에서 채널영역(B)은 대략‘U’자 형태이며, 드레인 전극(60)에 폐루프 부분은 형성되어 있지 않다. 게이트 전극(40)은 제1실시예와 같이, 소스 전 극(50), 드레인 전극(60) 및 채널영역(B) 내에 위치하고 있다. 소스 전극(50), 드레인 전극(60) 및 게이트 전극(40)의 형상변화에 따라 함몰부(52)는 격벽(130)의 둘레를 따라서만 형성되어 있다.
도 12 및 도 13을 참조하여 본 발명의 제4실시예에 따른 표시장치를 설명한다. 도 12는 본 발명의 제4실시예에 따른 표시장치에서 박막트랜지스터의 개략도이고, 도 13은 도 12의 ⅩⅢ-ⅩⅢ을 따른 단면도이다.
제3실시예에서 채널영역(B)은 대략 일자 형태이며, 드레인 전극(60)에 폐루프 부분은 형성되어 있지 않다. 게이트 전극(40)은 제1실시예와 달리, 소스 전극(50), 드레인 전극(60) 및 채널영역(B) 내에 한정되어 있지 않다. 함몰부(52)는 격벽(130)의 둘레를 따라서만 형성되어 있으며, 게이트 전극(40)과 다소 이격되어 있다.
도 14는 본 발명의 제5실시예에 따른 표시장치의 단면도로서, 도 1의 Ⅲ-Ⅲ을 따른 단면에 해당한다.
제5실시예에서는 채널영역(B) 하부에는 광차단층(11)이 형성되어 있다. 광차단층(11)은 데이터선(10)과 동일한 금속층으로 이루어져 있다.
격벽(130)이 정의하는 개구영역(131)은 광차단층(11)보다 크게 형성되어 있다. 광차단층(11)의 단차에 의해 격벽(130)의 둘레를 따라 함몰부(52)가 형성되어 있으며, 함몰부(52) 및 채널영역(B)에는 제1서브층(81)이 형성되어 있다.
유기반도체층(80)의 상부에는 유기반도체층(80)을 보호하기 위한 유기 절연막(150)이 형성되어 있다. 유기 절연막(150) 상에는 게이트 전극(40)이 형성되어 있으며, 게이트 전극(40) 상부에는 제3절연막(140)이 형성되어 있다. 유기 반도체층(80)과 게이트 전극(40)이 직접 접촉하거나 무기절연막을 사이에 두고 위치하면 유기 반도체층(80)의 특성이 열화될 수 있다. 유기절연막(150)은 유기 반도체층(80)과 게이트 전극(40)의 직접 접촉을 방지하면서 유기 반도체층(80)의 특성이 유지될 수 있도록 한다. 유기절연막(150)은 잉크젯 방식으로 형성될 수 있다.
여기서 격벽(130)과 제3절연막(140)은 화소전극(70) 영역까지 형성되어 있다. 격벽(130)과 제3절연막(140)에는 드레인 전극(60)을 노출시키는 접촉구(54)가 형성되어 있다. 화소전극(70)은 접촉구(54)를 통해 드레인 전극(60)과 연결된다.
소스 전극(50), 드레인 전극(60) 및 화소전극(70)은 모두 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어질 수 있다. 단 제5실시예에서, 화소전극(70)은 소스 전극(50) 및 드레인 전극(60)과 동시에 형성되지 않는다.
제5실시예에 따르면 화소전극(70)과 데이터선(10) 사이에는 격벽(130) 및 제3절연막(140)이 위치하고 있어, 화소전극(70)과 데이터선(10) 간의 거리가 증가된다. 화소전극(70)과 데이터선(10)간의 거리가 증가되면, 서로의 간섭 및 용량 형성이 억제된다. 이에 따라 화소전극(70)을 데이터선(10)에 가깝게 또는 겹치도록 형성할 수 있어 개구율(aperture ratio)이 증가한다. 이와 같은 관계는 화소전극(70)과 게이트선(30)도 마찬가지로서, 화소전극(70)을 게이트선(30)에 가깝게 형성할 수 있다.
도 15는 본 발명의 제6실시예에 따른 표시장치의 단면도이다.
제6실시예에서는 소스전극(50)과 드레인 전극(60)이 투명도전물질이 아닌 금속층으로 이루어져 있다. 투명도전물질로 이루어진 화소전극(70)은 격벽(130)에 형성된 접촉구(54)를 통해 드레인 전극(60)과 연결되어 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 박막트랜지스터의 성능이 향상된 표시장치가 제공된다.
또한 박막트랜지스터의 성능이 향상된 표시장치의 제조방법이 제공된다.

Claims (24)

  1. 절연 기판과;
    상기 절연 기판 상에 형성되어 있으며 채널영역을 사이에 두고 이격배치되어 있는 소스 전극 및 드레인 전극과;
    상기 소스 전극 및 상기 드레인 전극을 적어도 일부분 노출시키면서, 상기 채널영역을 둘러싸고 있는 개구영역을 정의하는 격벽과;
    상기 채널영역을 덮고 있으며, 그레인 크기가 서로 다른 제1서브층과 제2서브층을 가지는 유기반도체층을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 제2서브층은 상기 제1서브층 상에 형성되어 있으며, 상기 제2서브층은 상기 제1서브층보다 그레인 크기가 큰 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서,
    상기 제1서브층은 상기 개구영역에 부분적으로 형성되어 있으며, 상기 제2서브층은 상기 개구영역 전체에 걸쳐 형성되어 있는 것을 특징으로 하는 표시장치.
  4. 제1항 또는 제2항에 있어서,
    상기 개구영역에는 함몰부가 마련되어 있는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서,
    상기 제1서브층의 적어도 일부는 상기 함몰부에 형성되어 있는 것을 특징으로 하는 표시장치.
  6. 제4항에 있어서,
    상기 개구영역은 외부로 확장된 돌출영역을 포함하며,
    상기 함몰부 중 적어도 일부는 상기 돌출영역에 형성되어 있는 것을 특징으로 하는 표시장치.
  7. 제4항에 있어서,
    상기 소스 전극은 상기 드레인 전극을 둘러싸고 있으며, 상기 채널영역은 C자 형태인 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서,
    상기 함몰부 중 적어도 일부는 상기 소스 전극을 둘러싸고 있는 것을 특징으로 하는 표시장치.
  9. 제7항에 있어서,
    상기 드레인 전극은 폐루프 부분을 포함하며,
    상기 함몰부 중 적어도 일부는 상기 폐루프 부분의 내부에 형성되어 있는 것을 특징으로 하는 표시장치.
  10. 제4항에 있어서,
    상기 소스 전극 및 드레인 전극의 하부에 위치하는 금속층을 더 포함하며,
    상기 금속층은 상기 함몰부와 겹치지 않도록 형성되는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서,
    상기 금속층을 덮고 있으며, 상기 소스 전극 및 드레인 전극 하부에 위치한 절연막을 더 포함하며,
    상기 함몰부는 상기 절연막에 형성되어 있는 것을 특징으로 하는 표시장치.
  12. 제4항에 있어서,
    상기 소스 전극 및 드레인 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 것을 특징으로 하는 표시장치.
  13. 절연 기판과;
    상기 절연 기판 상에 형성되어 있으며 함몰부가 형성되어 있는 절연막과
    상기 절연막 상에서 상기 함몰부에 인접 배치되어 있으며, 채널영역을 사이 에 두고 이격배치되어 있는 소스 전극 및 드레인 전극과;
    적어도 일부가 상기 함몰부에 형성되어 있는 유기층과;
    상기 유기층 상에 형성되어 있으며 상기 채널영역을 덮고 있는 유기반도체층을 포함하는 표시장치.
  14. 제13항에 있어서,
    상기 유기층은 유기반도체 물질을 포함하는 것을 특징으로 하는 표시장치.
  15. 제14항에 있어서,
    상기 유기반도체층의 그레인 크기는 상기 유기층의 그레인 크기보다 큰 것을 특징으로 하는 표시장치.
  16. 제15항에 있어서,
    상기 절연막 하부에 위치한 금속층을 더 포함하며,
    상기 금속층은 상기 소스 전극, 상기 드레인 전극 및 상기 채널영역과 서로 겹치도록 형성되는 것을 특징으로 하는 표시장치.
  17. 절연 기판 상에 채널영역을 사이에 두고 이격배치되도록 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 소스 전극 및 상기 드레인 전극 각각을 적어도 일부분 노출시키면서 상기 채널영역을 포함하는 개구영역을 정의하는 격벽을 형성하는 단계와;
    상기 개구영역의 적어도 일부분에 제1유기반도체층을 형성하는 단계와;
    상기 제1유기반도체층과 상기 채널영역을 덮고 있는 제2유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  18. 제17항에 있어서,
    상기 개구영역에는 함몰부가 마련되어 있으며, 상기 제1유기반도체층의 적어도 일부는 상기 함몰부에 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제17항 또는 제18항에 있어서,
    상기 제1유기반도체층의 형성은,
    제1유기반도체 물질과 제1용매를 포함하는 제1잉크를 마련하는 단계와;
    상기 제1잉크를 상기 개구영역에 제팅하는 단계와;
    상기 제1용매를 건조하여 제거하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  20. 제19항에 있어서,
    상기 제2유기반도체층의 형성은,
    제2유기반도체 물질과 제2용매를 포함하는 제2잉크를 마련하는 단계와;
    상기 제2잉크를 상기 개구영역에 제팅하는 단계와;
    상기 제2용매를 건조하여 제거하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  21. 제20항에 있어서,
    상기 제1잉크와 상기 제2잉크는 동일한 조성인 것을 특징으로 하는 표시장치의 제조방법.
  22. 제20항에 있어서,
    상기 제1용매와 상기 제2용매는 서로 다른 극성을 가지는 것을 특징으로 하는 표시장치의 제조방법.
  23. 제21항에 있어서,
    드로핑되는 상기 제1잉크의 부피는 드로핑되는 상기 제2잉크 부피의 15 내지 30%인 것을 특징으로 하는 표시장치의 제조방법.
  24. 제18항에 있어서,
    상기 소스 전극 및 드레인 전극 형성 전에, 상기 절연기판 상에 금속층을 형성하는 단계를 더 포함하며,
    상기 금속층은 상기 함몰부와 겹치지 않도록 형성되는 것을 특징으로 하는 표시장치의 제조방법.
KR1020060038915A 2006-04-28 2006-04-28 표시장치와 그 제조방법 KR101240657B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060038915A KR101240657B1 (ko) 2006-04-28 2006-04-28 표시장치와 그 제조방법
US11/739,804 US7692188B2 (en) 2006-04-28 2007-04-25 Display device and manufacturing method thereof
JP2007118765A JP5154831B2 (ja) 2006-04-28 2007-04-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060038915A KR101240657B1 (ko) 2006-04-28 2006-04-28 표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070106259A KR20070106259A (ko) 2007-11-01
KR101240657B1 true KR101240657B1 (ko) 2013-03-08

Family

ID=38648822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038915A KR101240657B1 (ko) 2006-04-28 2006-04-28 표시장치와 그 제조방법

Country Status (3)

Country Link
US (1) US7692188B2 (ko)
JP (1) JP5154831B2 (ko)
KR (1) KR101240657B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817361B1 (fr) * 2000-11-28 2003-01-24 St Microelectronics Sa Generateur de signal aleatoire
US20090014716A1 (en) * 2007-07-11 2009-01-15 Takumi Yamaga Organic thin-film transistor and method of manufacturing the same
US20090098680A1 (en) * 2007-10-15 2009-04-16 E.I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
JP5003426B2 (ja) 2007-11-20 2012-08-15 富士電機機器制御株式会社 熱動形過負荷継電器
US8772774B2 (en) 2007-12-14 2014-07-08 E. I. Du Pont De Nemours And Company Backplane structures for organic light emitting electronic devices using a TFT substrate
JP4434312B2 (ja) * 2008-02-12 2010-03-17 コニカミノルタホールディングス株式会社 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
JP5509629B2 (ja) * 2009-03-09 2014-06-04 コニカミノルタ株式会社 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ
JP5742099B2 (ja) * 2010-02-19 2015-07-01 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5576796B2 (ja) 2010-04-13 2014-08-20 パナソニック株式会社 有機半導体装置及び有機半導体装置の製造方法
WO2013046547A1 (ja) 2011-09-26 2013-04-04 パナソニック株式会社 有機薄膜トランジスタ
KR102183920B1 (ko) * 2013-12-16 2020-11-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104332490A (zh) * 2014-10-27 2015-02-04 重庆京东方光电科技有限公司 一种薄膜晶体管
WO2021172408A1 (ja) * 2020-02-26 2021-09-02 国立大学法人 東京大学 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050023012A (ko) * 2003-08-28 2005-03-09 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060027137A (ko) * 2004-09-22 2006-03-27 엘지.필립스 엘시디 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
KR20060033481A (ko) * 2004-10-15 2006-04-19 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060103241A (ko) * 2005-03-24 2006-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162477A (ja) * 1990-10-24 1992-06-05 Sony Corp 薄膜トランジスタ
JP3730394B2 (ja) * 1997-03-18 2006-01-05 株式会社東芝 高耐圧半導体装置
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP4231248B2 (ja) 2002-06-27 2009-02-25 日本放送協会 有機トランジスタ及びその製造方法
JP4545373B2 (ja) 2002-11-07 2010-09-15 旭化成株式会社 有機半導体薄膜及びその製造方法
JP4148085B2 (ja) 2003-09-26 2008-09-10 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置の製造方法で製造された電気光学装置、電気光学装置を搭載した電子機器。

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050023012A (ko) * 2003-08-28 2005-03-09 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060027137A (ko) * 2004-09-22 2006-03-27 엘지.필립스 엘시디 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
KR20060033481A (ko) * 2004-10-15 2006-04-19 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR20060103241A (ko) * 2005-03-24 2006-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2007300116A (ja) 2007-11-15
KR20070106259A (ko) 2007-11-01
US7692188B2 (en) 2010-04-06
JP5154831B2 (ja) 2013-02-27
US20070254429A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
KR101240657B1 (ko) 표시장치와 그 제조방법
KR101209046B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US7342247B2 (en) Organic semiconductor transistor with banks confining the semiconductor
KR20070033144A (ko) 표시장치와 표시장치의 제조방법
JP5323299B2 (ja) 有機半導体を用いた薄膜トランジスタ表示板の製造方法
KR101219046B1 (ko) 표시장치와 이의 제조방법
US20070024766A1 (en) Organic thin film transistor display panel
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US7772598B2 (en) Display device and manufacturing method therefor
US20070109457A1 (en) Organic thin film transistor array panel
US20050287719A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US20070152558A1 (en) Organic thin film transistor array panel
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101424012B1 (ko) 표시장치와 그 제조방법
US10269913B2 (en) Thin film transistor, making method thereof, and electronic device comprising thereof
KR20040049110A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20170041542A (ko) 유기 박막 트랜지스터 및 이의 제조 방법
KR20070103195A (ko) 디스플레이장치
KR20070052514A (ko) 표시장치와 이의 제조방법
KR20070101967A (ko) 유기 반도체 및 그 제조 방법
KR20080016192A (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20100032945A (ko) 유기박막 트랜지스터 어레이 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8