KR101240115B1 - 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치, 액정 표시 유닛, 텔레비전 수상기 - Google Patents

액티브 매트릭스 기판, 액정 패널, 액정 표시 장치, 액정 표시 유닛, 텔레비전 수상기 Download PDF

Info

Publication number
KR101240115B1
KR101240115B1 KR1020117006732A KR20117006732A KR101240115B1 KR 101240115 B1 KR101240115 B1 KR 101240115B1 KR 1020117006732 A KR1020117006732 A KR 1020117006732A KR 20117006732 A KR20117006732 A KR 20117006732A KR 101240115 B1 KR101240115 B1 KR 101240115B1
Authority
KR
South Korea
Prior art keywords
insulating film
liquid crystal
electrode
pixel electrode
pixel
Prior art date
Application number
KR1020117006732A
Other languages
English (en)
Other versions
KR20110045080A (ko
Inventor
도시히데 쯔바따
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20110045080A publication Critical patent/KR20110045080A/ko
Application granted granted Critical
Publication of KR101240115B1 publication Critical patent/KR101240115B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

1개의 화소 영역에, 제1 및 제2 화소 전극(17a, 17b)을 구비하고, 제1 화소 전극(17a)은, 트랜지스터(12)를 통하여 데이터 신호선(15)에 접속되고, 제2 화소 전극(17b)은, 제1 화소 전극(17a)에 전기적으로 접속되는 결합 용량 전극(67)과의 사이에 형성되는 용량을 통하여 제1 화소 전극(17a)에 접속됨과 함께, 절연막을 개재하여 유지 용량 배선(18)과 겹쳐 있고, 상기 절연막 중 결합 용량 전극(67)과는 겹치지 않는 부분의 적어도 일부에 박막부(51a)가 형성되어 있다.

Description

액티브 매트릭스 기판, 액정 패널, 액정 표시 장치, 액정 표시 유닛, 텔레비전 수상기{ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT AND TELEVISION RECEIVER}
본 발명은 1화소 영역에 복수의 화소 전극을 설치하는 액티브 매트릭스 기판 및 이것을 사용한 액정 표시 장치(화소 분할 방식)에 관한 것이다.
액정 표시 장치의 γ 특성의 시야각 의존성을 향상시키기(예를 들어, 화면 상의 과도한 밝기를 방지하기) 위하여, 1화소에 형성한 복수의 부 화소를 다른 휘도로 제어하고, 이들 부 화소의 면적 계조에 의해 중간조를 표시하는 액정 표시 장치(화소 분할 방식, 예를 들어 특허문헌 1 참조)가 제안되어 있다.
특허문헌 1 기재의 액티브 매트릭스 기판(도 27 참조)에서는, 1개의 화소 영역에, 3개의 화소 전극(121a 내지 121c)이 소스 버스 라인(115)을 따라 배열되고, 트랜지스터(116)의 소스 전극(116s)이 콘택트 전극(117a)에 연결되고, 콘택트 전극(117a)과 제어 전극(511)이 인출 배선을 통하여 접속되고, 제어 전극(511)과 콘택트 전극(117b)이 인출 배선을 통하여 접속되고, 콘택트 전극(117a)과 화소 전극(121a)이 콘택트 홀(120a)을 통하여 접속되고, 콘택트 전극(117b)과 화소 전극(121c)이 콘택트 홀(120b)을 통하여 접속되고, 전기적으로 플로팅으로 된 화소 전극(121b)이 절연막을 개재하여 제어 전극(511)에 겹쳐 있고, 화소 전극(121b)은 화소 전극(121a, 121c) 각각에 대하여 용량 결합되어 있다(용량 결합형의 화소 분할 방식). 또한, 제어 전극(511)과 행 방향(게이트 버스 라인(112)의 연신 방향)에 인접하도록 보조 용량 전극(512)이 배치되고, 상기 보조 용량 전극(512)은 콘택트 홀(513)을 통하여 화소 전극(121b)에 접속되어 있다. 여기에서는 제어 전극(511)과 보조 용량 버스 라인(113)의 중첩 부분에, 화소 전극(121a, 121c) 및 보조 용량 버스 라인(113)간의 유지 용량이 형성되고, 보조 용량 전극(512)과 보조 용량 버스 라인(113)의 중첩 부분에, 화소 전극(121b) 및 보조 용량 버스 라인(113)간의 유지 용량이 형성되어 있다.
이 액티브 매트릭스 기판을 사용한 액정 표시 장치에서는, 화소 전극(121a, 121c)에 대응하는 부 화소 각각을 명(明) 부 화소, 화소 전극(121b)에 대응하는 부 화소를 암(暗) 부 화소로 할 수 있고, 이들 명 부 화소(2개), 암 부 화소(1개)의 면적 계조에 의해 중간조를 표시할 수 있다.
일본 공개 특허 공보 「일본 특허 공개 제2006-39290호 공보(2006년 2월 9일 공개）」
그러나, 상기 종래의 액티브 매트릭스 기판에서는, 제어 전극(511)과 보조 용량 전극(512)이 화소 영역 내에서 행 방향에 근접하여 배열되기 때문에, 이들 제어 전극(511)과 보조 용량 전극(512)의 단락이 발생하여, 액티브 매트릭스 기판의 수율 저하를 초래할 우려가 있다.
상기 과제를 감안하여, 본 발명에서는 용량 결합형의 화소 분할 방식의 액티브 매트릭스 기판에 있어서, 그 수율을 향상시킬 수 있는 구성을 제안한다.
본 발명의 액티브 매트릭스 기판은, 데이터 신호선과, 주사 신호선과, 상기 데이터 신호선 및 상기 주사 신호선에 접속된 트랜지스터와, 유지 용량 배선을 구비한 액티브 매트릭스 기판이며, 1개의 화소 영역 내에 형성된 제1 및 제2 화소 전극을 구비하고, 상기 제1 화소 전극은, 상기 트랜지스터를 통하여 상기 데이터 신호선에 접속되고, 상기 제2 화소 전극은, 상기 제1 화소 전극에 전기적으로 접속되는 결합 용량 전극과의 사이에 형성되는 용량을 통하여 상기 제1 화소 전극에 접속됨과 함께, 절연막을 개재하여 상기 유지 용량 배선과 겹쳐 있고, 상기 절연막 중 상기 결합 용량 전극과는 겹치지 않는 부분의 적어도 일부에 박막부가 형성되어 있는 것을 특징으로 한다.
본 액티브 매트릭스 기판에서는, 제2 화소 전극과 유지 용량 배선의 사이에 개재하는 절연막 중 결합 용량 전극과는 겹치지 않는 부분에 박막부가 배치되어 있다. 따라서, 유지 용량 형성용의 전극(보조 용량 전극)을 설치하지 않고 유지 용량을 형성할 수 있기 때문에, 제2 화소 전극 및 유지 용량 배선 간의 유지 용량의 값이 작아지지 않고, 종래의 구성(도 27 참조)에서의 제어 전극(결합 용량 전극)과 보조 용량 전극의 단락을 피할 수 있다. 이에 의해, 액티브 매트릭스 기판의 제조 수율을 높일 수 있다.
본 액티브 매트릭스 기판에서는, 상기 절연막은 제1 내지 제3 영역을 갖고, 상기 제1 내지 제3 영역은, 각각 상기 유지 용량 배선 및 상기 제2 화소 전극과 겹치고, 상기 제1 및 제3 영역에 상기 박막부가 형성되고, 상기 제2 영역에, 상기 결합 용량 전극과 상기 제2 화소 전극의 중첩부가 형성되고, 상기 제1 내지 제3 영역이 이 순서대로 주사 신호선의 연신 방향으로 배열되어 형성되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 트랜지스터의 도통 전극으로부터 인출된 인출 배선과 상기 결합 용량 전극이 동일 층에서 접속됨과 함께, 상기 인출 배선과 상기 제1 화소 전극이 콘택트 홀을 통하여 접속되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 절연막은 트랜지스터의 채널을 덮는 층간 절연막 및 게이트 절연막 중 적어도 어느 한쪽인 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 절연막은 상기 층간 절연막이고, 상기 층간 절연막은 무기 절연막과 유기 절연막을 포함하고, 상기 절연막에서의 상기 박막부는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거됨으로써 형성되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 절연막은 상기 층간 절연막이고, 상기 층간 절연막은 또한 상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부가 얇게 되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 층간 절연막은 무기 절연막과 유기 절연막을 포함하고, 상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부에서는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 절연막은 상기 게이트 절연막이고, 상기 게이트 절연막은 무기 절연막과 유기 절연막을 포함하고, 상기 절연막에서의 상기 박막부는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거됨으로써 형성되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 절연막은 상기 게이트 절연막이고, 상기 게이트 절연막은 또한 상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부가 얇게 되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 게이트 절연막은 무기 절연막과 유기 절연막을 포함하고, 상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부에서는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 유기 절연막에는 아크릴 수지, 에폭시 수지, 폴리이미드 수지, 폴리우레탄 수지, 노볼락 수지 및 실록산 수지 중 적어도 하나가 포함되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 제1 화소 전극과 상기 주사 신호선이 일부 겹쳐 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 유지 용량 배선으로부터 인출된 유지 용량 연신부를 더 구비하고, 상기 유지 용량 연신부는, 평면적으로 보면, 상기 유지 용량 배선으로부터 상기 데이터 신호선을 따라 연신하여, 상기 제2 화소 전극의 에지와 겹치거나, 혹은 상기 에지의 외측을 통과하고 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 제1 및 제2 화소 전극의 간극이 배향을 규제하는 기능을 갖는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 화소 영역 내에 형성된 제3 화소 전극을 더 구비하고, 상기 제3 화소 전극은, 상기 제1 화소 전극과 전기적으로 접속되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판에서는, 상기 제1 내지 제3 화소 전극이 이 순서대로 데이터 신호선의 연신 방향으로 배열되어 있는 구성으로 할 수도 있다.
본 액티브 매트릭스 기판은, 주사 신호선에 접속된 트랜지스터와, 유지 용량 배선을 구비하고, 1개의 화소 영역에, 상기 트랜지스터의 한쪽의 도통 전극과 접속하는 제1 화소 전극과, 상기 유지 용량 배선에 겹치는 제2 화소 전극과, 상기 유지 용량 배선 및 제2 화소 전극 각각에 겹치는 결합 용량 전극이 설치되고, 상기 트랜지스터의 한쪽 또는 다른 쪽의 도통 전극과 상기 결합 용량 전극이 전기적으로 접속되고, 상기 제2 화소 전극이 상기 유지 용량 배선과는 겹치지만 상기 결합 용량 전극과는 겹치지 않는 영역의 일부에서는, 상기 유지 용량 배선과 상기 제2 화소 전극의 사이에 배치되는 복수의 절연막 중 적어도 1개가 주위보다도 얇게 형성되어 있는 것을 특징으로 한다.
본 액정 패널은, 상기 액티브 매트릭스 기판과 이것에 대향하는 대향 기판을 구비하고, 상기 대향 기판의 표면은, 액티브 매트릭스 기판의 층간 절연막이 얇게 되어 있는 영역에 대향하는 부분이 융기되어 있는 것을 특징으로 한다.
본 액정 패널은, 상기 액티브 매트릭스 기판과 이것에 대향하는 대향 기판을 구비하고, 상기 대향 기판의 표면은, 액티브 매트릭스 기판의 게이트 절연막이 얇게 되어 있는 영역에 대향하는 부분이 융기되어 있는 것을 특징으로 한다.
본 액정 패널에서는, 상기 유지 용량 배선은 행 방향으로 연신하고, 대향 기판 표면의 융기되어 있는 부분을 유지 용량 배선의 형성층에 투사한 경우에, 유지 용량 배선의 행 방향을 따르는 2개의 에지 간에 들어가는 구성으로 할 수도 있다.
본 액정 패널은, 상기 액티브 매트릭스 기판을 구비하는 것을 특징으로 한다. 또한, 본 액정 표시 유닛은, 상기 액정 패널과 드라이버를 구비하는 것을 특징으로 한다. 또한, 본 액정 표시 장치는, 상기 액정 표시 유닛과 광원 장치를 구비하는 것을 특징으로 한다. 또한, 텔레비전 수상기는, 상기 액정 표시 장치와, 텔레비전 방송을 수신하는 튜너부를 구비하는 것을 특징으로 한다.
이상과 같이, 본 액티브 매트릭스 기판에 따르면, 결합 용량 전극과 보조 용량 전극의 단락을 피할 수 있어, 액티브 매트릭스 기판의 제조 수율을 높일 수 있다.
도 1은 본 액정 패널의 구성(구체예 1)을 도시하는 평면도.
도 2는 도 1에 도시하는 액정 패널의 X-Y 화살표 방향에서 본 단면도.
도 3은 도 1에 도시하는 액정 패널의 다른 구체예를 도시하는 X-Y 화살표 방향에서 본 단면도.
도 4는 도 1에 도시하는 액정 패널의 다른 구체예를 도시하는 X-Y 화살표 방향에서 본 단면도.
도 5는 도 1에 도시하는 액정 패널의 등가 회로도.
도 6은 도 1에 도시하는 액정 패널을 구비한 액정 표시 장치의 구동 방법을 나타내는 타이밍 차트.
도 7은 도 6의 구동 방법을 사용한 경우의 프레임마다의 표시 상태를 도시하는 모식도.
도 8은 도 1에 도시하는 액정 패널의 다른 구체예(구체예 2)를 도시하는 평면도.
도 9는 도 8에 도시하는 액정 패널의 X-Y 화살표 방향에서 본 단면도.
도 10은 도 1에 도시하는 액정 패널의 또 다른 구체예(구체예 3)를 도시하는 평면도.
도 11은 도 10에 도시하는 액정 패널의 X-Y 화살표 방향에서 본 단면도.
도 12는 도 1에 도시하는 액정 패널의 또 다른 구체예(구체예 4)를 도시하는 평면도.
도 13은 도 1에 도시하는 액정 패널의 또 다른 구체예(구체예 5)를 도시하는 평면도.
도 14는 도 13에 도시하는 액정 패널의 다른 구체예를 도시하는 평면도.
도 15는 도 1에 도시하는 액정 패널의 또 다른 구체예(구체예 6)를 도시하는 평면도.
도 16은 본 액정 패널의 또 다른 구성(구체예 7)을 도시하는 평면도.
도 17은 도 16에 도시하는 액정 패널의 다른 구체예를 도시하는 평면도.
도 18은 도 8에 도시하는 액정 패널의 다른 구체예(구체예 8)를 도시하는 평면도.
도 19는 도 18에 도시하는 액정 패널의 X-Y 화살표 방향에서 본 단면도.
도 20은 도 10에 도시하는 액정 패널의 다른 구체예(구체예 9)를 도시하는 평면도.
도 21은 도 20에 도시하는 액정 패널의 X-Y 화살표 방향에서 본 단면도.
도 22의 (a)는 본 액정 표시 유닛의 구성을 도시하는 모식도이고, (b)는 본 액정 표시 장치의 구성을 도시하는 모식도.
도 23은 본 액정 표시 장치의 전체 구성을 설명하는 블록도.
도 24는 본 액정 표시 장치의 기능을 설명하는 블록도.
도 25는 본 텔레비전 수상기의 기능을 설명하는 블록도.
도 26은 본 텔레비전 수상기의 구성을 도시하는 분해 사시도.
도 27은 종래의 액정 패널의 구성을 도시하는 평면도.
도 28은 도 1에 도시하는 액정 패널의 다른 구체예(구체예 10)를 도시하는 평면도.
본 발명에 관한 실시 형태의 예를 도면을 사용하여 설명하면 이하와 같다. 또한, 설명의 편의를 위해, 이하에서는 주사 신호선의 연신 방향을 행 방향으로 한다. 단, 본 액정 패널(혹은 이것에 사용되는 액티브 매트릭스 기판)을 구비한 액정 표시 장치의 이용(시청) 상태에 있어서, 그 주사 신호선이 가로 방향으로 연신되어 있어도 세로 방향으로 연신되어 있어도 되는 것은 말할 필요도 없다. 또한, 액정 패널의 각 도면에서는 배향 규제용 구조물을 적절히 생략 기재하고 있다.
도 5는 본 실시 형태에 관한 액정 패널의 일부를 도시하는 등가 회로도이다. 도 5에 도시한 바와 같이, 본 액정 패널은 열 방향(도면 중 상하 방향)으로 연신하는 데이터 신호선(15), 행 방향(도면 중 좌우 방향)으로 연신하는 주사 신호선(16), 행 및 열 방향으로 배열된 화소(101 내지 104)), 유지 용량 배선(18) 및 공통 전극(대향 전극)(com)을 구비하고, 각 화소의 구조는 동일하다. 또한, 화소(101, 102)가 포함되는 화소 열과, 화소(103, 104)가 포함되는 화소 열이 인접하고, 화소(101, 103)가 포함되는 화소 행과, 화소(102, 104)가 포함되는 화소 행이 인접하고 있다.
본 액정 패널에서는, 1개의 화소에 대응하여 1개의 데이터 신호선(15)과 1개의 주사 신호선(16)과 1개의 유지 용량 배선(18)이 설치되고, 1개의 화소에 3개의 화소 전극(17a 내지 17c)이 설치되어, 이들 3개의 화소 전극이 열 방향으로 배열되어 있다.
예를 들어 화소(101)에서는, 화소 전극(17a)이 주사 신호선(16)에 접속된 트랜지스터(12)를 통하여 데이터 신호선(15)에 접속되고, 화소 전극(17a, 17c)이 전기적으로 접속되고, 화소 전극(17a, 17c)과 화소 전극(17b)이 결합 용량 Cc를 통하여 접속되고, 화소 전극(17a, 17c)과 유지 용량 배선(18)의 사이에 유지 용량 Ch1이 형성되고, 화소 전극(17b)과 유지 용량 배선(18)의 사이에 유지 용량 Ch2가 형성되고, 화소 전극(17a, 17c)과 공통 전극(com)의 사이에 액정 용량 Cl1이 형성되고, 화소 전극(17b)과 공통 전극(com)의 사이에 액정 용량 Cl2가 형성되어 있다.
본 액정 패널을 구비한 액정 표시 장치에서는, 주사 신호선(16)이 선택되면, 화소 전극(17a)이 데이터 신호선(15)에 (트랜지스터(12)를 통하여) 접속된다. 여기서, 화소 전극(17a, 17c)과 화소 전극(17b)이 결합 용량 Cc를 통하여 결합되어 있기 때문에, 트랜지스터(12)가 OFF한 후의 화소 전극(17a) 및 화소 전극(17c)의 전위를 Vac, 트랜지스터(12)가 OFF한 후의 화소 전극(17b)의 전위를 Vb로 하면, |Vac|≥|Vb|(또한, 예를 들어 |Vb|는, Vb와 com 전위=Vcom과의 전위차를 의미함)가 되기 때문에, 중간조 표시시에는 화소 전극(17a)을 포함하는 부 화소를 명 부 화소, 화소 전극(17b)을 포함하는 부 화소를 암 부 화소, 화소 전극(17c)을 포함하는 부 화소를 명 부 화소로 하고, 이들 2개의 명 부 화소 및 1개의 암 부 화소의 면적 계조에 의해 표시를 행할 수 있다. 이에 의해, 본 액정 표시 장치의 시야각 특성을 높일 수 있다.
(액정 패널의 구체예 1)
도 5의 화소(101)의 구체예를 도 1에 도시한다. 도 1에서는 보기 쉽게 하기 위하여, 컬러 필터 기판(대향 기판)측의 부재를 생략하고 액티브 매트릭스 기판의 부재만 기재하고 있다. 도 1에 도시된 바와 같이, 데이터 신호선(15) 및 주사 신호선(16)의 교차부 근방에 트랜지스터(12)가 배치되고, 양쪽 신호선(15, 16)에 의해 구획되는 화소 영역에, 3개의 화소 전극(제1 내지 제3 화소 전극(17a 내지 17c))과, 데이터 신호선과 동일 층에 형성된 결합 용량 전극(67)이 설치되어 있다. 제1 내지 제3 화소 전극(17a 내지 17c)은, 각각이 직사각형 형상이며, 이 순서대로 열 방향으로 배열되어 있다. 또한, 유지 용량 배선(18)이 화소 중앙을 가로지르도록(제2 화소 전극(17b)과 겹치도록) 행 방향으로 연신되어 있다. 또한, 제2 화소 전극(17b)은 절연막(게이트 절연막, 층간 절연막)(도시하지 않음)을 개재하여 유지 용량 배선(18)과 겹쳐 있고, 이 절연막에는 다른 부분보다도 막 두께가 작은 박막부(51a)가 형성되어 있다.
여기서, 결합 용량 전극(67)은, 게이트 절연막(도시하지 않음)을 개재하여 유지 용량 배선(18)과 겹치도록 설치되고, 층간 절연막(도시하지 않음)을 개재하여 제2 화소 전극(17b)과 겹쳐 있다. 즉, 결합 용량 전극(67)은 제2 화소 전극(17b) 아래에 배치되고, 인접하는 2개의 데이터 신호선의 한쪽(데이터 신호선(15))과 결합 용량 전극(67)의 사이에 박막부(51a)가 배치되어 있다. 또한, 트랜지스터(12)의 소스 전극(8)은 데이터 신호선(15)에 접속되고, 드레인 전극(9)은 드레인 인출 배선(27)을 통하여 인출 전극(29a)에 접속되고, 인출 전극(29a)은 중계 배선(37)을 통하여 결합 용량 전극(67)에 접속됨과 함께, 콘택트 홀(11a)을 통하여 화소 전극(17a)에 접속되어 있다. 또한, 결합 용량 전극(67)은 중계 배선(47)을 통하여 중계 전극(29c)에 접속되고, 중계 전극(29c)은 콘택트 홀(11c)을 통하여 화소 전극(17c)에 접속되어 있다. 이에 의해, 트랜지스터(12)의 드레인 전극(9)과 제1 화소 전극(17a)과 결합 용량 전극(67)이 전기적으로 접속되고, 결합 용량 전극(67)과 제2 화소 전극(17b)의 중첩 부분에 결합 용량 Cc(도 5 참조)가 형성된다.
또한, 결합 용량 전극(67)과 유지 용량 배선(18)의 중첩 부분에 유지 용량 Ch1이 형성되고, 박막부(51a)에 대응하는, 제2 화소 전극(17b)과 유지 용량 배선(18)의 중첩 부분에 유지 용량 Ch2가 형성된다.
도 2는 도 1의 X-Y 화살표 방향에서 본 단면도이다. 도 2에 도시한 바와 같이, 본 액정 패널은 액티브 매트릭스 기판(3)과, 이것에 대향하는 컬러 필터 기판(30)과, 양쪽 기판(3, 30) 간에 배치되는 액정층(40)을 구비한다. 액티브 매트릭스 기판(3)에서는, 유리 기판(31) 상에 주사 신호선(16) 및 유지 용량 배선(18)이 형성되고, 이것들을 덮도록 무기 게이트 절연막(22)이 형성되어 있다. 무기 게이트 절연막(22)의 상층에는, 드레인 인출 배선(27)과, 인출 전극(29a)과, 중계 배선(37)과, 결합 용량 전극(67)과, 데이터 신호선(15)이 형성되어 있다. 또한, 단면에는 포함되지 않지만, 무기 게이트 절연막(22)의 상층에는, 반도체층(i층 및 n+층)과, n+층에 접하는 소스 전극 및 드레인 전극이 형성되어 있다. 또한, 이 메탈층을 덮도록 무기 층간 절연막(25)이 형성되어 있다. 무기 층간 절연막(25) 상에는 제1 및 제2 화소 전극(17a, 17b)이 형성되고, 또한 이들 화소 전극을 덮도록 배향막(19)이 형성되어 있다. 또한, 콘택트 홀(11a)에서는, 무기 층간 절연막(25)이 파여 관통되고, 이에 의해 화소 전극(17a)과 인출 전극(29a)이 접속되어 있다. 또한, 결합 용량 전극(67)은, 무기 층간 절연막(25)을 개재하여 화소 전극(17b)과 겹쳐 있고, 이에 의해 결합 용량 Cc(도 5 참조)가 형성된다. 또한, 결합 용량 전극(67)은 무기 게이트 절연막(22)을 개재하여 유지 용량 배선(18)과 겹쳐 있고, 이에 의해 유지 용량 Ch1(도 5 참조)이 형성되고, 박막부(51a)에 있어서, 제2 화소 전극(17b)은 무기 게이트 절연막(22) 및 무기 층간 절연막(25)을 개재하여 유지 용량 배선(18)과 겹쳐 있고, 이에 의해 유지 용량 Ch2(도 5 참조)가 형성된다.
한편, 컬러 필터 기판(30)에서는, 유리 기판(32) 상에 착색층(컬러 필터층)(14)이 형성되고, 그 상층에 공통 전극(com)(28)이 형성되고, 또한 이것을 덮도록 배향막(19)이 형성되어 있다.
여기서, 박막부(51a)는, 제2 화소 전극(17b)과 유지 용량 배선(18)의 사이에 개재하는 절연막(무기 게이트 절연막(22) 및 무기 층간 절연막(25))을 부분적으로 얇게 함으로써 형성된다. 따라서, 박막부(51a)는, 도 2에 도시한 바와 같이, 무기 층간 절연막(25)을 얇게 함으로써 형성되어도 되고, 도 3에 도시한 바와 같이, 무기 게이트 절연막(22)을 얇게 함으로써 형성되어도 된다. 또한, 무기 층간 절연막(25) 및 무기 게이트 절연막(22)의 양쪽을 얇게 함으로써 형성되어도 된다.
또한, 박막부(51a)는, 도 4에 도시한 바와 같이, 제2 화소 전극(17b)과 유지 용량 배선(18)의 사이에 개재하는 절연막(무기 게이트 절연막(22) 및 무기 층간 절연막(25)) 중 무기 층간 절연막(25)을 부분적으로 제거함으로써 형성되어도 된다. 이 경우에는, 박막부(51a)는, 제2 화소 전극이 무기 게이트 절연막(22)을 개재하여 유지 용량 배선(18)과 겹침으로써 구성된다.
또한, 박막부(51a)는, 도 1의 구성에서는, 주사 신호선(16)의 연신 방향으로 결합 용량 전극(67)과 나란히 배치되어 있지만, 이것에 한정되는 것이 아니며, 제2 화소 전극(17b)의 유지 용량 Ch2(도 5 참조)가 형성되는 영역에 배치되면 된다. 따라서, 유지 용량 배선(18)의 선 폭 및 배치에 따라, 예를 들어 주사 신호선(16)과 결합 용량 전극(67)의 사이에 배치되어도 된다.
(구동 방법에 대하여)
도 6은 도 1에 도시하는 액정 패널을 구비한 본 액정 표시 장치(노멀 블랙 모드의 액정 표시 장치)의 구동 방법을 나타내는 타이밍 차트이다. 또한, Sv 및 SV는 인접하는 2개의 데이터 신호선 각각에 공급되는 신호 전위를 나타내고, Gp는 주사 신호선(16)에 공급되는 게이트 온 펄스 신호, Va 내지 Vc는 각각 화소 전극(17a 내지 17c)의 전위를 나타내고 있다.
이 구동 방법에서는, 도 6에 도시된 바와 같이, 주사 신호선을 순차적으로 선택하여, 데이터 신호선에 공급하는 신호 전위의 극성을 1수평 주사 기간(1H)마다 반전시킴과 함께, 각 프레임에서의 동일 번째의 수평 주사 기간에 공급되는 신호 전위의 극성을 1프레임 단위로 반전시키고, 또한 동일 수평 주사 기간에 있어서는 인접하는 2개의 데이터 신호선에 역 극성의 신호 전위를 공급한다.
구체적으로는 연속하는 프레임 F1, F2에 있어서, F1에서는 주사 신호선을 순차적으로 선택하여, 인접하는 2개의 데이터 신호선의 한쪽에는, 1번째의 수평 주사 기간(예를 들어, 화소 전극(17a)의 기입 기간을 포함함)에 플러스 극성의 신호 전위를 공급하고, 2번째의 수평 주사 기간에 마이너스 극성의 신호 전위를 공급하며, 상기 2개의 데이터 신호선의 다른 쪽에는, 1번째의 수평 주사 기간에 마이너스 극성의 신호 전위를 공급하고, 2번째의 수평 주사 기간에 플러스 극성의 신호 전위를 공급한다. 이에 의해, 도 6에 도시한 바와 같이 |Va|=|Vc|≥|Vb|가 되고, 예를 들어 화소 전극(17a)(플러스 극성)을 포함하는 부 화소는 명 부 화소(이하, 「명」), 화소 전극(17b)(플러스 극성)을 포함하는 부 화소는 암 부 화소(이하, 「암」), 화소 전극(17c)(플러스 극성)을 포함하는 부 화소는 「명」이 되어, 전체적으로는 도 7의 (a)와 같이 된다.
또한, F2에서는 주사 신호선을 순차적으로 선택하여, 인접하는 2개의 데이터 신호선의 한쪽에는, 1번째의 수평 주사 기간(예를 들어, 화소 전극(17a)의 기입 기간을 포함함)에 마이너스 극성의 신호 전위를 공급하고, 2번째의 수평 주사 기간에 플러스 극성의 신호 전위를 공급하며, 상기 2개의 데이터 신호선의 다른 쪽에는, 1번째의 수평 주사 기간에 플러스 극성의 신호 전위를 공급하고, 2번째의 수평 주사 기간에 마이너스 극성의 신호 전위를 공급한다. 이에 의해, 도 6에 도시한 바와 같이 |Va|=|Vc|≥|Vb|가 되고, 예를 들어 화소 전극(17a)(마이너스 극성)을 포함하는 부 화소는 명 부 화소(이하, 「명」), 화소 전극(17b)(마이너스 극성)을 포함하는 부 화소는 암 부 화소(이하, 「암」), 화소 전극(17c)(마이너스 극성)을 포함하는 부 화소는 「명」이 되어, 전체적으로는 도 7의 (b)와 같이 된다.
또한, 도 1 내지 도 4에서는 배향 규제용 구조물의 기재를 생략하고 있지만, 예를 들어 MVA(멀티 도메인 버티컬 얼라인먼트) 방식의 액정 패널에서는, 각 화소 전극에 배향 규제용의 슬릿이 설치되고, 컬러 필터 기판에 배향 규제용의 리브가 설치된다. 또한, 상기와 같은 배향 규제용의 리브를 설치하는 대신에, 컬러 필터 기판의 공통 전극에 배향 규제용의 슬릿을 설치하여도 된다.
상술한 도 1의 액정 패널의 구성에 따르면, 결합 용량 전극(67)은 제2 화소 전극(17b)(플로팅 화소 전극) 아래에 배치되고, 박막부(51a)는, 제2 화소 전극(17b) 및 유지 용량 배선(18)에 겹치고, 또한 결합 용량 전극(67)에는 겹치지 않도록 배치되어 있다. 따라서, 유지 용량 형성용의 전극(보조 용량 전극)을 설치하지 않고 유지 용량을 형성할 수 있기 때문에, 제2 화소 전극(17b) 및 유지 용량 배선(18) 간의 유지 용량의 값이 작아지지 않고, 종래의 구성(도 27 참조)에서의 제어 전극(511)(결합 용량 전극(67))과 보조 용량 전극(512)의 단락을 피할 수 있다.
여기서, 박막부(51a)는, 무기 층간 절연막(25) 중, 결합 용량 전극(67)과 겹치는 부분에도 더 배치되어도 된다. 이 구성에 따르면, 원하는 결합 용량값을 얻기 위한 결합 용량 전극(67)의 면적을 작게 할 수 있기 때문에, 데이터 신호선과의 거리가 커져, 결합 용량 전극(67)과 데이터 신호선(15)의 단락의 우려를 저감할 수 있다고 하는 효과도 얻어진다.
또한, 이 무기 층간 절연막(25)은, 트랜지스터의 채널 보호막으로서도 기능하기 때문에, 박막부(51a)가 배치되는 부분을 제외한 영역에서는, 그 두께를 두껍게 하여도 된다. 이에 의해, 트랜지스터의 신뢰성을 향상시킬 수 있다고 하는 효과도 얻어진다.
이와 같이, 무기 층간 절연막(25)은, 결합 용량 전극(67)의 면적을 작게 하여 원하는 용량값을 얻는다고 하는 관점에서는 그 두께가 얇은 쪽이 바람직하고, 트랜지스터의 신뢰성의 관점에서는 그 두께가 두꺼운 쪽이 바람직하다. 이러한 점에서, 상기의 구성에서는, 두꺼운 무기 층간 절연막(25)에 있어서, 결합 용량 전극(67)과 겹치는 부분에 얇은 박막부(51a)를 배치함으로써, 상기 양쪽의 효과를 얻을 수 있다.
또한, 상기 효과를 얻기 위하여, 무기 층간 절연막(25)을 2층 구조로 하고, 상층이 되는 무기 층간 절연막(25)을, 결합 용량 전극(67)과 제2 화소 전극(17b)의 중첩 부분에 있어서 제거, 혹은 얇게 하는 구성으로 하여도 된다.
또한, 박막부(51a)를 무기 게이트 절연막(22)에 형성하는 구성에 있어서도, 상기와 마찬가지의 효과를 얻을 수 있다. 즉, 두꺼운 무기 게이트 절연막(22)에 있어서, 결합 용량 전극(67)과 겹치는 부분에 얇은 박막부(51a)를 배치함으로써, 주사 신호선(16) 및 데이터 신호선(15)의 교차부에서의 단락이나 기생 용량의 증가를 억제하면서, 원하는 용량값을 얻을 수 있다. 또한, 상기 2층 구조의 무기 층간 절연막(25)과 마찬가지로, 무기 게이트 절연막(22)을 2층 구조로 하여도 된다.
(액정 패널의 제조 방법에 대하여)
이어서, 본 액정 패널의 제조 방법에 대하여 설명한다. 액정 패널의 제조 방법에는, 액티브 매트릭스 기판 제조 공정과, 컬러 필터 기판 제조 공정과, 양쪽 기판을 접합하여 액정을 충전하는 조립 공정이 포함된다.
우선, 유리, 플라스틱 등의 기판 상에 티타늄, 크롬, 알루미늄, 몰리브덴, 탄탈, 텅스텐, 구리 등의 금속막, 그들의 합금막, 또는 그들의 적층막(두께 1000Å 내지 3000Å)을 스퍼터링법에 의해 성막하고, 그 후 포토리소그래피 기술(Photo Engraving Process, 이하, 「PEP 기술」이라고 칭함)에 의해 패터닝을 행하여, 주사 신호선, 트랜지스터의 게이트 전극(주사 신호선이 게이트 전극을 겸하는 경우도 있음) 및 유지 용량 배선을 형성한다.
계속해서, 주사 신호선 등이 형성된 기판 전체에, CVD(Chemical Vapor Deposition)법에 의해 질화실리콘이나 산화실리콘 등의 무기 절연막(두께 3000Å 내지 5000Å 정도)을 성막하고, 게이트 절연막을 형성한다.
계속해서, 게이트 절연막 상(기판 전체)에 CVD법에 의해 진성 아몰퍼스 실리콘막(두께 1000Å 내지 3000Å)과, 인이 도프된 n+ 아몰퍼스 실리콘막(두께 400Å 내지 700Å)을 연속해서 성막하고, 그 후 PEP 기술에 의해 패터닝을 행하여, 게이트 전극 상에 진성 아몰퍼스 실리콘층과 n+ 아몰퍼스 실리콘층으로 이루어지는 실리콘 적층체를 섬 형상으로 형성한다.
계속해서, 실리콘 적층체가 형성된 기판 전체에 티타늄, 크롬, 알루미늄, 몰리브덴, 탄탈, 텅스텐, 구리 등의 금속막, 그들의 합금막, 또는 그들의 적층막(두께 1000Å 내지 3000Å)을 스퍼터링법에 의해 성막하고, 그 후 PEP 기술에 의해 패터닝을 행하여, 데이터 신호선, 트랜지스터의 소스 전극ㆍ드레인 전극, 드레인 인출 배선, 인출 전극, 중계 배선 및 각 결합 용량 전극을 형성한다.
또한, 소스 전극 및 드레인 전극을 마스크로 하여, 실리콘 적층체를 구성하는 n+ 아몰퍼스 실리콘층을 에칭 제거하여, 트랜지스터의 채널을 형성한다. 여기서, 반도체층은, 상기와 같이 아몰퍼스 실리콘막에 의해 형성시켜도 되지만, 폴리실리콘막을 성막시켜도 되고, 또한 아몰퍼스 실리콘막 및 폴리실리콘막에 레이저 어닐링 처리를 행하여 결정성을 향상시켜도 된다. 이에 의해, 반도체층 내의 전자의 이동 속도가 빨라져 트랜지스터(TFT)의 특성을 향상시킬 수 있다.
계속해서, 데이터 신호선 등이 형성된 기판 전체에, CVD법에 의해 질화실리콘이나 산화실리콘 등의 무기 절연막(두께 2000Å 내지 5000Å)을 성막하여, 무기 층간 절연막을 형성한다.
그 후, PEP 기술에 의해 층간 절연막을 에칭 제거하여, 콘택트 홀 및 박막부(51a)를 형성한다. 또한, 박막부(51a)에 있어서 층간 절연막이 얇게 잔막하도록 하프 노광을 행하여도 된다. 계속해서, 콘택트 홀 및 박막부(51a)가 형성된 층간 절연막 상의 기판 전체에, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 산화아연, 산화주석 등으로 이루어지는 투명 도전막(두께 1000Å 내지 2000Å)을 스퍼터링법에 의해 성막하고, 그 후 PEP 기술에 의해 패터닝하여, 각 화소 전극을 형성한다.
마지막에, 화소 전극 상의 기판 전체에 폴리이미드 수지를 두께 500Å 내지 1000Å로 인쇄하고, 그 후 소성하고, 회전 천으로 일 방향으로 러빙 처리를 행하여 배향막을 형성한다. 이상과 같이 하여 액티브 매트릭스 기판이 제조된다.
이하에, 컬러 필터 기판 제조 공정에 대하여 설명한다.
우선, 유리, 플라스틱 등의 기판 상(기판 전체)에 크롬 박막, 또는 흑색 안료를 함유하는 수지를 성막한 후에 PEP 기술에 의해 패터닝을 행하여 블랙 매트릭스를 형성한다. 계속해서, 블랙 매트릭스의 간극에, 안료 분산법 등을 사용하여 적색, 녹색 및 청색의 컬러 필터층(두께 2㎛ 정도)을 패턴 형성한다.
계속해서, 컬러 필터층 상의 기판 전체에 ITO, IZO, 산화아연, 산화주석 등으로 이루어지는 투명 도전막(두께 1000Å 정도)을 성막하고, 공통 전극(com)을 형성한다.
마지막에 공통 전극 상의 기판 전체에 폴리이미드 수지를 두께 500Å 내지 1000Å로 인쇄하고, 그 후, 소성하고, 회전 천으로 일 방향으로 러빙 처리를 행하여 배향막을 형성한다. 상기와 같이 하여 컬러 필터 기판을 제조할 수 있다.
이하에, 조립 공정에 대하여 설명한다.
우선, 액티브 매트릭스 기판 및 컬러 필터 기판의 한쪽에, 스크린 인쇄에 의해 열경화성 에폭시 수지 등으로 이루어지는 시일 재료를 액정 주입구의 부분을 뺀 프레임 형상 패턴에 도포하고, 다른 쪽의 기판에 액정층의 두께에 상당하는 직경을 갖고, 플라스틱 또는 실리카로 이루어지는 구 형상의 스페이서를 산포한다.
계속해서, 액티브 매트릭스 기판과 컬러 필터 기판을 접합하고, 시일 재료를 경화시킨다.
마지막에 액티브 매트릭스 기판 및 컬러 필터 기판 및 시일 재료로 둘러싸여지는 공간에, 감압법에 의해 액정 재료를 주입한 후, 액정 주입구에 UV 경화 수지를 도포하고, UV 조사에 의해 액정 재료를 밀봉함으로써 액정층을 형성한다. 이상과 같이 하여 액정 패널이 제조된다.
(액정 패널의 구체예 2)
도 2를 다시 참조하여, 도 2의 무기 층간 절연막(25) 상에, 무기 층간 절연막(25)보다도 두꺼운 유기 층간 절연막(26)을 설치하여, 도 9에 도시한 바와 같이, 층간 절연막(채널 보호막)을 2층(25, 26) 구조로 할 수도 있다. 이렇게 하면, 각종 기생 용량의 저감, 배선끼리의 단락 방지 및 평탄화에 의한 화소 전극의 갈라짐 등의 저감과 같은 효과가 얻어진다. 이 경우, 도 8, 9에 도시한 바와 같이, 유기 층간 절연막(26)에 대해서는, 결합 용량 전극(67)과 겹치는 부분(K)을 파서 관통시켜 두는 것이 바람직하다. 이렇게 하면, 결합 용량(도 5의 Cc)의 용량값을 충분히 확보하면서, 상기의 효과를 얻을 수 있다. 또한, 본 구성에서는 주사 신호선 및 화소 전극 간의 기생 용량이 저감되기 때문에, 도 8, 9와 같이 주사 신호선(16)과 제1 화소 전극(17a)을 겹쳐 개구율을 높일 수 있다.
도 9의 무기 층간 절연막(25), 유기 층간 절연막(26), 콘택트 홀 및 박막부(51a)는, 예를 들어 이하와 같이 하여 형성할 수 있다. 즉, 트랜지스터 및 데이터 신호선을 형성한 후, SiH4 가스와 NH3 가스와 N2 가스의 혼합 가스를 사용하여, 기판 전체면을 덮도록 두께 약 3000Å의 SiNx로 이루어지는 무기 층간 절연막(25)(패시베이션막)을 CVD에 의해 형성한다. 그 후, 두께 약 3㎛의 포지티브형 감광성 아크릴 수지로 이루어지는 유기 층간 절연막(26)을 스핀 코팅이나 다이 코팅에 의해 형성한다. 계속해서, 포토리소그래피를 행하여, 유기 층간 절연막(26)의 파서 관통시킨 부분 및 박막부(51a), 및 각종 콘택트용 패턴을 형성하고, 또한 패터닝된 유기 층간 절연막(26)을 마스크로 하고, CF4 가스와 O2 가스의 혼합 가스를 사용하여 무기 층간 절연막(25)을 건식 에칭한다. 구체적으로는, 예를 들어 유기 층간 절연막의 파서 관통시킨 부분 및 박막부(51a)에 대해서는 포토리소그래피 공정에서 하프 노광으로 함으로써 현상 완료시에 유기 층간 절연막이 얇게 잔막하도록 해 두는 한편, 콘택트 홀 부분에 대해서는 상기 포토리소그래피 공정에서 풀 노광함으로써 현상 완료시에 유기 층간 절연막이 남지 않도록 해 둔다. 여기서, CF4 가스와 O2 가스의 혼합 가스로 건식 에칭을 행하면, 유기 층간 절연막의 파서 관통시킨 부분 및 박막부(51a)에 대해서는 (유기 층간 절연막의) 잔막이 제거되고, 콘택트 홀 부분에 대해서는 유기 층간 절연막 아래의 무기 층간 절연막이 제거되게 된다. 또한, 유기 층간 절연막(26)은, 예를 들어 SOG(스핀 온 글래스) 재료로 이루어지는 절연막이어도 되고, 또한 유기 층간 절연막(26)에 아크릴 수지, 에폭시 수지, 폴리이미드 수지, 폴리우레탄 수지, 노볼락 수지 및 실록산 수지 중 적어도 하나가 포함되어 있어도 된다.
(액정 패널의 구체예 3)
도 2를 다시 참조하여, 도 2의 무기 게이트 절연막(22) 아래에 이보다도 두꺼운 유기 게이트 절연막(21)을 설치하여, 도 11에 도시한 바와 같이, 게이트 절연막을 2층(21, 22) 구조로 할 수도 있다. 이렇게 하면, 각종 기생 용량의 저감, 배선끼리의 단락 방지 및 평탄화에 의한 데이터 신호선, 드레인 인출 배선 등의 단선율의 저감과 같은 효과가 얻어진다. 이 경우, 도 10, 11에 도시한 바와 같이, 유기 게이트 절연막(21)에 대해서는, 결합 용량 전극(67)에 겹치는 부분과, 제2 화소 전극(17b) 및 유지 용량 배선(18)에 겹치는 부분(박막부(51a))을 파서 관통시켜 두는 것이 바람직하다(파서 관통시킨 부분(F)). 이렇게 하면, 유지 용량(도 5의 Ch1, Ch2)의 용량값을 충분히 확보하면서, 상기의 효과를 얻을 수 있다. 또한, 본 구성에서는 주사 신호선 및 화소 전극간의 기생 용량이 저감되기 때문에, 도 10, 11에 도시한 바와 같이 주사 신호선(16)과 제1 화소 전극(17a)을 겹쳐 개구율을 높일 수 있다.
(액정 패널의 구체예 4)
도 12는 본 액정 패널의 다른 구성을 도시하는 평면도이다. 도 12에 도시되는 액정 패널에서는, 유지 용량 배선(18) 및 제2 화소 전극(17b)과 겹치는 절연막이 제1 내지 제3 영역을 갖고, 각 영역이 이 순서대로 주사 신호선(16)의 연신 방향으로 나란히 형성되어 있고, 제1 영역에는 박막부(51a)가 형성되고, 제2 영역에는 결합 용량 전극(67)과 제2 화소 전극(17b)의 중첩부가 형성되고, 제3 영역에는 박막부(51b)가 형성되어 있다.
이 구성에 따르면, 인접하는 2개의 데이터 신호선의 한쪽(데이터 신호선(15))과 결합 용량 전극(67)의 사이에 박막부(51a)가 배치됨과 함께, 다른 쪽의 데이터 신호선과 결합 용량 전극(67)의 사이에 박막부(51b)가 배치된다. 이에 의해, 결합 용량 전극(67)과 유지 용량 배선(18)의 중첩 부분에 유지 용량 Ch1이 형성되고, 박막부(51a, 51b)에 대응하는, 제2 화소 전극(17b)과 유지 용량 배선(18)의 중첩 부분에 유지 용량 Ch2가 형성된다. 따라서, 제2 화소 전극(17b) 및 유지 용량 배선(18)간의 유지 용량의 값이 작아지지 않고, 종래의 구성(도 27 참조)에서의 제어 전극(511)(결합 용량 전극(67))과 보조 용량 전극(512)의 단락을 피할 수 있다. 또한, 결합 용량 전극(67)과 데이터 신호선(15)의 사이에 박막부(51a, 51b)가 형성되어 있기 때문에, 결합 용량 전극(67)과 데이터 신호선(한쪽의 데이터 신호선(15) 및 다른 쪽의 데이터 신호선)이 단락하기 어려워진다고 하는 효과도 얻어진다.
(액정 패널의 구체예 5)
도 13은 본 액정 패널의 다른 구성을 도시하는 평면도이다. 도 13에 도시되는 액정 패널에서는, 유지 용량 배선(18)으로부터, 평면적으로 보아 데이터 신호선(15)을 따르는 유지 용량 배선 연신부(18p)와, 평면적으로 보아 데이터 신호선(15)의 인접 데이터 신호선을 따르는 유지 용량 배선 연신부(18q)가 연신하여, 유지 용량 배선 연신부(18p)가, 제2 화소 전극(17b)의 데이터 신호선을 따르는 2개의 에지의 한쪽(데이터 신호선(15)측의 에지)과 겹치고, 유지 용량 배선 연신부(18q)가, 상기 2개의 에지의 다른 쪽과 겹쳐 있다. 이렇게 하면, 유지 용량 배선 연신부(18p, 18q)가, 화소 전극(17b)(플로팅 화소 전극)의 실드 전극으로서 기능하기 때문에, 화소 전극(17b)에의 전하의 발생 등을 보다 효과적으로 억제할 수 있다. 이에 의해, 화소 전극(17b)을 포함하는 부 화소(암 부 화소)의 번인을 방지할 수 있다.
또한, 도 13의 액정 패널에 있어서 층간 절연막(채널 보호막)을, 무기 층간 절연막 및 유기 층간 절연막의 2층 구조로 할 수도 있다. 이렇게 하면, 각종 기생 용량의 저감, 배선끼리의 단락 방지 및 평탄화에 의한 화소 전극의 갈라짐 등의 저감과 같은 효과가 얻어진다. 이 경우, 도 14에 도시한 바와 같이, 유기 층간 절연막에 대해서는, 결합 용량 전극(67)과 겹치는 부분(K) 및 유지 용량 배선 연신부(18p, 18q)와 겹치는 부분(R1, R2)을 파서 관통시켜 두는 것이 바람직하다. 이렇게 하면, 결합 용량(도 5의 Cc)의 용량값을 충분히 확보함과 함께 유지 용량 배선 연신부(18p, 18q)에 의한 실드 효과를 담보하면서, 상기의 효과를 얻을 수 있다. 또한, 본 구성에서는 주사 신호선 및 화소 전극간의 기생 용량이 저감되기 때문에, 도 14에 도시한 바와 같이 주사 신호선(16)과 제1 화소 전극(17a)을 겹쳐 개구율을 높일 수 있다.
(액정 패널의 구체예 6)
도 15는 본 액정 패널의 다른 구성을 도시하는 평면도이다. 도 15에 도시된 바와 같이, 도 1의 액정 패널로부터, 제3 화소 전극(17c), 중계 배선(47), 중계 전극(29c) 및 콘택트 홀(11c)을 제외하고 구성할 수도 있다. 도 15의 액정 패널을 구비한 액정 표시 장치에서는, 중간조 표시시에 화소 전극(17a)을 포함하는 부 화소를 명 부 화소, 화소 전극(17b)을 포함하는 부 화소를 암 부 화소로 하고, 이들 1개의 명 부 화소 및 1개의 암 부 화소의 면적 계조에 의해 표시를 행할 수 있다.
(액정 패널의 구체예 7)
도 16은 본 액정 패널의 다른 구성을 도시하는 평면도이다. 도 16에 도시된 바와 같이, 데이터 신호선(15) 및 주사 신호선(16)에 의해 구획되는 화소 영역에, 행 방향으로 보아 사다리꼴 형상의 제2 화소 전극(17b)과 이것과 끼워 맞추는 형상의 제1 화소 전극(17a)이 행 방향으로 배열되고, 유지 용량 배선(18)이 화소 중앙을 가로지르도록(제2 화소 전극(17b)과 겹치도록) 행 방향으로 연신되어 있다.
즉, 제2 화소 전극(17b)의 외주는, 유지 용량 배선(18)과 교차하여, 행 방향에 대하여 대략 90°를 이루는 제1 변과, 제1 변의 일단부로부터 행 방향에 대하여 대략 45°를 이루어 연신하는 제2 변과, 제1 변의 타단부로부터 행 방향에 대하여 대략 315°를 이루어 연신하는 제3 변과, 제1 변에 평행하고 유지 용량 배선(18)과 교차하는 제4 변으로 이루어지고, 제1 변이 사다리꼴의 상부 바닥, 제4 변이 사다리꼴의 하부 바닥을 이루고, 제1 및 제4 변의 중점끼리를 연결하는 선이 유지 용량 배선(18) 상을 통과하고 있다.
또한, 제1 화소 전극(17a)의 외주에는, 데이터 신호선(15)을 따르는 변, 주사 신호선(16)을 따르는 변 및 주사 신호선(16)의 인접 주사 신호선을 따르는 변 외에, 상기 제1 내지 제3 변에 대향하는 3개의 변이 포함되어 있고, 제2 화소 전극(17b)의 제1 변과 이것에 대향하는 제1 화소 전극(17a)의 외주의 일변과의 간극이 제1 간극(S1), 제2 화소 전극(17b)의 제2 변과 이것에 대향하는 제1 화소 전극(17a)의 외주의 일변과의 간극이 제2 간극(S2), 제2 화소 전극(17b)의 제3 변과 이것에 대향하는 제1 화소 전극(17a)의 외주의 일변과의 간극이 제3 간극(S3)으로 되어 있다.
본 액정 패널에 있어서도, 제2 화소 전극(17b)은, 절연막(게이트 절연막, 층간 절연막)(도시하지 않음)을 개재하여 유지 용량 배선(18)과 겹쳐 있고, 이 절연막에는 박막부(51a)가 형성되어 있다. 또한, 결합 용량 전극(67)은, 게이트 절연막(도시하지 않음)을 개재하여 유지 용량 배선(18)과 겹치도록 설치되고, 층간 절연막(도시하지 않음)을 개재하여 제2 화소 전극(17b)과 겹쳐 있다. 즉, 결합 용량 전극(67)은 제2 화소 전극(17b) 아래에 배치되고, 인접하는 2개의 데이터 신호선의 한쪽(데이터 신호선(15))과 결합 용량 전극(67)의 사이에 박막부(51a)가 배치되어 있다. 또한, 트랜지스터(12)의 소스 전극(8)은 데이터 신호선(15)에 접속되고, 드레인 전극(9)은 드레인 인출 배선(27)을 통하여 인출 전극(29a)에 접속되고, 인출 전극(29a)은, 중계 배선(37)을 통하여 결합 용량 전극(67)에 접속됨과 함께, 콘택트 홀(11a)을 통하여 화소 전극(17a)에 접속되어 있다. 이에 의해, 트랜지스터(12)의 드레인 전극(9)과 제1 화소 전극(17a)과 결합 용량 전극(67)이 전기적으로 접속되고, 결합 용량 전극(67)과 제2 화소 전극(17b)의 중첩 부분에 결합 용량 Cc(도 5 참조)가 형성된다.
또한, 결합 용량 전극(67)과 유지 용량 배선(18)의 중첩 부분에 유지 용량 Ch1이 형성되고, 박막부(51a)에 대응하는, 제2 화소 전극(17b)과 유지 용량 배선(18)의 중첩 부분에 유지 용량 Ch2가 형성된다.
또한, 유지 용량 배선(18)으로부터, 평면적으로 보아 데이터 신호선(15)을 따르도록 유지 용량 배선 연신부(18p)와, 평면적으로 보아 데이터 신호선(15)의 인접 데이터 신호선을 따르는 유지 용량 배선 연신부(18q)가 연신하여, 유지 용량 배선 연신부(18p)가 제2 화소 전극(17b)의 외주의 제1 변과 겹치고, 유지 용량 배선 연신부(18q)가 제2 화소 전극(17b)의 외주의 제4 변과 겹쳐 있다.
도 16의 액정 패널에서는, 종래의 구성(도 27 참조)에서의 제어 전극(511)(결합 용량 전극(67))과 보조 용량 전극(512)의 단락을 피할 수 있다.
여기서, 도 16의 액정 패널을 MVA 방식에 의해 사용하는 경우에는, 제2 간극(S2) 혹은 제3 간극(S3)을 배향 규제용 구조물로서 기능시킬 수 있다. 또한, 유지 용량 배선 연신부(18p, 18q)가, 제2 화소 전극(17b)(플로팅 화소 전극)의 실드 전극으로서 기능하기 때문에, 제2 화소 전극(17b)에의 전하의 발생 등을 보다 효과적으로 억제할 수 있다. 이에 의해, 제2 화소 전극(17b)을 포함하는 부 화소(암 부 화소)의 번인을 방지할 수 있다.
또한, 도 16의 액정 패널에 있어서 층간 절연막(채널 보호막)을, 무기 층간 절연막 및 유기 층간 절연막의 2층 구조로 할 수도 있다. 이렇게 하면, 각종 기생 용량의 저감, 배선끼리의 단락 방지 및 평탄화에 의한 화소 전극의 갈라짐 등의 저감과 같은 효과가 얻어진다. 이 경우, 도 17에 도시한 바와 같이, 유기 층간 절연막에 대해서는, 결합 용량 전극(67)과 겹치는 부분(K), 및 유지 용량 배선 연신부(18p, 18q)와 겹치는 부분(W1, W2)을 파서 관통시켜 두는 것이 바람직하다. 이렇게 하면, 결합 용량(도 5의 Cc)의 용량값을 충분히 확보함과 함께 유지 용량 배선 연신부(18p, 18q)에 의한 실드 효과를 담보하면서, 상기의 효과를 얻을 수 있다. 또한, 본 구성에서는 주사 신호선 및 화소 전극간의 기생 용량이 저감되기 때문에, 도 17에 도시한 바와 같이 주사 신호선(16)과 제1 화소 전극(17a)을 겹쳐 개구율을 높일 수 있다.
(액정 패널의 구체예 8)
도 8, 9에 도시하는 액정 패널을 도 18, 19와 같이 구성할 수도 있다. 도 18, 19에 도시되는 액정 패널의 컬러 필터 기판의 표면은, 액티브 매트릭스 기판(3)의 유기 층간 절연막(26)의 파서 관통시킨 부분(K)에 대응하는 부분(D)이 융기되어 있다. 이렇게 하면, 파서 관통시킨 부분(K)에 의한 액티브 매트릭스 기판 표면의 함몰을 보충하여, 융기부(D) 아래의 액정층의 두께를 주위와 동일한 정도로 할 수 있다. 이에 의해, 액정층의 두께를 균일화할 수 있고, 액정의 사용량을 삭감할 수 있다. 도 19의 (a)에서는 대향 전극(28) 상에 돌기 부재(i)를 설치하고, 이에 의해 컬러 필터 기판 표면의 융기부(D)를 형성하고 있다. 따라서 파서 관통시킨 부분(K)에 의한 액티브 매트릭스 기판 표면의 함몰에 도전성 이물질이 떨어져도, 대향 전극(28)과 제2 화소 전극(17b)의 단락을 방지할 수 있다. 또한, MVA의 액정 패널이면, 돌기 부재(i)를 배향 규제용의 리브와 동일 공정에서 형성할 수 있다. 또한, 도 19의 (b)에서는, 착색층(14)의 위(대향 전극(28)의 아래)에 돌기 부재(j)를 설치하고, 이에 의해 컬러 필터 기판 표면의 융기부(D)를 형성하고 있다. 돌기 부재(j)를 착색층(14)과는 다른 색의 착색층으로 하고, 이들 착색층(예를 들어, R의 착색층과 G의 착색층)의 중첩에 의해 융기부(D)를 형성하여도 된다. 도 19의 (b)의 구성에서는, 융기부(D)를 형성하지 않는 구성과 비교하여, 융기부(D) 아래에서의 제2 화소 전극(17b) 및 대향 전극(28) 간의 거리를 짧게 할 수 있기 때문에, 액정 용량을 크게 할 수 있다.
또한, 도 18에 도시한 바와 같이, 컬러 필터 기판의 융기부(D)에 의해 액정 분자의 배향 혼란이 시인되지 않도록, 융기부(D)를 유지 용량 배선(18)의 형성층에 투사한 경우에, 유지 용량 배선(18)의 행 방향을 따르는 2개의 에지 간에 들어가는 구성으로 하는 것이 바람직하다.
(액정 패널의 구체예 9)
도 10, 11에 도시하는 액정 패널을 도 20, 21과 같이 구성할 수도 있다. 도 20, 21에 도시되는 액정 패널의 컬러 필터 기판의 표면은, 액티브 매트릭스 기판(3)의 유기 게이트 절연막(21)의 파서 관통시킨 부분(F)에 대향하는 부분(D)이 융기되어 있다. 이렇게 하면, 파서 관통시킨 부분(F)에 의한 액티브 매트릭스 기판 표면의 함몰을 보충하여, 융기부(D) 아래의 액정층의 두께를 주위와 동일한 정도로 할 수 있다. 이에 의해, 액정층의 두께를 균일화할 수 있고, 액정의 사용량을 삭감할 수 있다. 도 21의 (a)에서는, 대향 전극(28) 상에 돌기 부재(i)를 설치하고, 이에 의해 컬러 필터 기판 표면의 융기부(D)를 형성하고 있다. 따라서, 파서 관통시킨 부분(F)에 의한 액티브 매트릭스 기판 표면의 함몰에 도전성 이물질이 떨어져도, 대향 전극(28)과 제2 화소 전극(17b)의 단락을 방지할 수 있다. 또한, MVA의 액정 패널이면, 돌기 부재(i)를 배향 규제용의 리브와 동일 공정에서 형성할 수 있다. 또한, 도 21의 (b)에서는, 착색층(14)의 위(대향 전극(28)의 아래)에 돌기 부재(j)를 설치하고, 이에 의해 컬러 필터 기판 표면의 융기부(D)를 형성하고 있다. 돌기 부재(j)를 착색층(14)과는 다른 색의 착색층으로 하고, 이들 착색층(예를 들어, R의 착색층과 G의 착색층)의 중첩에 의해 융기부(D)를 형성하여도 된다. 도 21의 (b)의 구성에서는, 융기부(D)를 형성하지 않는 구성과 비교하여, 융기부(D) 아래에서의 제2 화소 전극(17b) 및 대향 전극(28)간의 거리를 짧게 할 수 있기 때문에, 액정 용량을 크게 할 수 있다.
또한, 도 20에 도시한 바와 같이, 컬러 필터 기판의 융기부(D)에 의해 액정 분자의 배향 혼란이 시인되지 않도록, 융기부(D)를 유지 용량 배선(18)의 형성층에 투사한 경우에, 유지 용량 배선(18)의 행 방향을 따르는 2개의 에지 간에 들어가는 구성으로 하는 것이 바람직하다.
(액정 패널의 구체예 10)
도 28은 본 액정 패널의 다른 구성을 도시하는 평면도이다. 도 28의 액정 패널의 액티브 매트릭스 기판은, 주사 신호선(16)에 접속된 트랜지스터(112, 212)와, 주사 신호선(16)의 다음 단이 되는 주사 신호선(116)에 접속된 트랜지스터(312)를 구비하고, 1개의 화소 영역에, 화소 전극(17a, 17b)과, 2개의 용량 전극(266, 267)을 구비한다. 여기서, 용량 전극(266, 267)은, 각각이 게이트 절연막을 개재하여 유지 용량 배선(18)과 겹침과 함께, 각각이 채널 보호막을 개재하여 화소 전극(17b)과 겹치고, 트랜지스터(312)의 소스 전극(308)과 용량 전극(267)이 인출 전극(227)을 통하여 접속됨과 함께, 트랜지스터(312)의 드레인 전극(309)과 화소 전극(17a)이 콘택트 홀을 통하여 접속되고, 화소 전극(17b)이 용량 전극(266, 277)과는 겹치지 않지만 유지 용량 배선(18)과는 겹치는 중첩부(288)에서는, 게이트 절연막 및 채널 보호막 중 적어도 한쪽이 주위보다도 얇게 형성되어 있다.
구체적으로는, 중첩부(288)의 주위에서는 채널 보호막이 무기 절연막과 이보다도 두꺼운 유기 절연막으로 구성되는데, 중첩부(288)에서는, 유기 절연막이 파여 관통되어, 유지 용량 배선(18)과 화소 전극(17b)이 게이트 절연막 및 무기 절연막만을 개재하여 겹쳐 있다. 또한, 트랜지스터(112, 212)의 공통 소스 전극(128)은 데이터 신호선(15)에 접속되고, 트랜지스터(112)의 드레인 전극(109)은 인출 전극(127p)을 통하여 용량 전극(266)에 접속되고, 용량 전극(266)은 드레인 인출 전극(127q) 및 콘택트 홀을 통하여 화소 전극(17a)에 접속되어 있다. 또한, 트랜지스터(212)의 드레인 전극(209)은 콘택트 홀을 통하여 화소 전극(17b)에 접속되어 있다. 여기에서는, 용량 전극(266)과 유지 용량 배선(18)의 중첩 부분에 화소 전극(17a) 및 유지 용량 배선(18)간의 유지 용량이 형성되고, 중첩부(288)에 화소 전극(17b) 및 유지 용량 배선(18)간의 유지 용량이 형성되고, 용량 전극(267)과 화소 전극(17b)의 중첩 부분에 화소 전극(17a) 및 화소 전극(17b)의 결합 용량이 형성된다.
도 28의 액정 패널을 구동하면, 주사 신호선(16)의 주사시에 화소 전극(17a, 17b)에 동일한 데이터 신호 전위가 기입되는데, 주사 신호선(116)의 (다음 단의) 주사시에 이들 화소 전극(17a, 17b)이 용량을 통하여 접속된다. 이에 의해, 화소 전극(17a)에 의한 암 부 화소와, 화소 전극(17b)에 의한 명 부 화소가 형성된다.
그리고 본 액정 패널에서는, 유지 용량 배선(18)과 화소 전극(17b)이 게이트 절연막 및 무기 절연막만을 개재하여 겹치는 중첩부(288)가 설치되어 있기 때문에, 화소 전극(17b) 및 유지 용량 배선(18)간의 유지 용량을 유지하면서, 용량 전극(267)과 데이터 신호선(115)의 거리를 크게 할 수 있다. 이에 의해, 용량 전극(267) 및 데이터 신호선(115)의 단락의 발생을 억제하여, 액정 패널의 수율을 높일 수 있다.
(본 액정 표시 유닛 및 액정 표시 장치)
본 실시 형태에서는, 이하와 같이 하여, 본 액정 표시 유닛 및 액정 표시 장치를 구성한다. 즉, 본 액정 패널의 양면에, 2매의 편광판(A, B)을 편광판(A)의 편광축과 편광판(B)의 편광축이 서로 직교하도록 부착한다. 또한, 편광판에는 필요에 따라 광학 보상 시트 등을 적층하여도 된다. 이어서, 도 22의 (a)에 도시한 바와 같이, 드라이버(게이트 드라이버(202), 소스 드라이버(201))를 접속한다. 여기에서는, 일례로서 드라이버를 TCP 방식에 의해 접속하는 것에 대하여 설명한다. 우선, 액정 패널의 단자부에 ACF를 임시 압착한다. 계속해서, 드라이버가 실려진 TCP를 캐리어 테이프로부터 펀칭하고, 패널 단자 전극에 위치 정렬하여, 가열, 본 압착을 행한다. 그 후, 드라이버 TCP끼리를 연결하기 위한 회로 기판(203)(PWB)과 TCP의 입력 단자를 ACF에 의해 접속한다. 이에 의해, 액정 표시 유닛(200)이 완성된다. 그 후, 도 22의 (b)에 도시한 바와 같이, 액정 표시 유닛의 각 드라이버(201, 202)에 회로 기판(203)을 개재하여 표시 제어 회로(209)를 접속하고, 조명 장치(백라이트 유닛)(204)와 일체화함으로써, 액정 표시 장치(210)가 된다.
도 23은 본 액정 표시 장치의 구성을 도시하는 블록도이다. 도 23에 도시된 바와 같이, 본 액정 표시 장치는, 표시부(액정 패널)와, 소스 드라이버(SD)와, 게이트 드라이버(GD)와, 표시 제어 회로를 구비하고 있다. 소스 드라이버는 데이터 신호선을 구동하고, 게이트 드라이버는 주사 신호선을 구동하고, 표시 제어 회로는 소스 드라이버 및 게이트 드라이버를 제어한다.
표시 제어 회로는, 외부의 신호원(예를 들어 튜너)으로부터, 표시해야 할 화상을 나타내는 디지털 비디오 신호 Dv와, 당해 디지털 비디오 신호 Dv에 대응하는 수평 동기 신호 HSY 및 수직 동기 신호 VSY와, 표시 동작을 제어하기 위한 제어 신호 Dc를 수취한다. 또한, 표시 제어 회로는, 수취한 이들 신호 Dv, HSY, VSY, Dc에 기초하여, 그 디지털 비디오 신호 Dv가 나타내는 화상을 표시부에 표시시키기 위한 신호로서, 데이터 스타트 펄스 신호 SSP와, 데이터 클록 신호 SCK와, 표시해야 할 화상을 나타내는 디지털 화상 신호 DA(비디오 신호 Dv에 대응하는 신호)와, 게이트 스타트 펄스 신호 GSP와, 게이트 클록 신호 GCK와, 게이트 드라이버 출력 제어 신호(주사 신호 출력 제어 신호) GOE를 생성하여, 이것들을 출력한다.
보다 상세하게는, 비디오 신호 Dv를 내부 메모리에서 필요에 따라 타이밍 조정 등을 행한 후에, 디지털 화상 신호 DA로서 표시 제어 회로로부터 출력하고, 그 디지털 화상 신호 DA가 나타내는 화상의 각 화소에 대응하는 펄스로 이루어지는 신호로서 데이터 클록 신호 SCK를 생성하고, 수평 동기 신호 HSY에 기초하여 1수평 주사 기간마다 소정 기간만 하이 레벨(H 레벨)이 되는 신호로서 데이터 스타트 펄스 신호 SSP를 생성하고, 수직 동기 신호 VSY에 기초하여 1프레임 기간(1수직 주사 기간)마다 소정 기간만 H 레벨이 되는 신호로서 게이트 스타트 펄스 신호 GSP를 생성하고, 수평 동기 신호 HSY에 기초하여 게이트 클록 신호 GCK를 생성하고, 수평 동기 신호 HSY 및 제어 신호 Dc에 기초하여 게이트 드라이버 출력 제어 신호 GOE를 생성한다.
상기와 같이 하여 표시 제어 회로에 있어서 생성된 신호 중, 디지털 화상 신호 DA, 신호 전위(데이터 신호 전위)의 극성을 제어하는 극성 반전 신호 POL, 데이터 스타트 펄스 신호 SSP 및 데이터 클록 신호 SCK는 소스 드라이버에 입력되고, 게이트 스타트 펄스 신호 GSP와 게이트 클록 신호 GCK와 게이트 드라이버 출력 제어 신호 GOE는 게이트 드라이버에 입력된다.
소스 드라이버는, 디지털 화상 신호 DA, 데이터 클록 신호 SCK, 데이터 스타트 펄스 신호 SSP 및 극성 반전 신호 POL에 기초하여, 디지털 화상 신호 DA가 나타내는 화상의 각 주사 신호선에서의 화소값에 상당하는 아날로그 전위(신호 전위)를 1수평 주사 기간마다 순차적으로 생성하고, 이들 데이터 신호를 데이터 신호선에 출력한다.
게이트 드라이버는, 게이트 스타트 펄스 신호 GSP 및 게이트 클록 신호 GCK와, 게이트 드라이버 출력 제어 신호 GOE에 기초하여, 게이트 온 펄스 신호를 생성하여, 이것들을 주사 신호선에 출력하고, 이에 의해 주사 신호선을 선택적으로 구동한다.
상기와 같이 소스 드라이버 및 게이트 드라이버에 의해 표시부(액정 패널)의 데이터 신호선 및 주사 신호선이 구동됨으로써, 선택된 주사 신호선에 접속된 트랜지스터(TFT)를 통하여, 데이터 신호선으로부터 화소 전극에 신호 전위가 기입된다. 이에 의해 각 부 화소의 액정층에 전압이 인가되고, 이에 의해 백라이트로부터의 광의 투과량이 제어되어, 디지털 비디오 신호 Dv가 나타내는 화상이 각 부 화소에 표시된다.
이어서, 본 액정 표시 장치를 텔레비전 수신기에 적용할 때의 일 구성예에 대하여 설명한다. 도 24는 텔레비전 수신기용의 액정 표시 장치(800)의 구성을 도시하는 블록도이다. 액정 표시 장치(800)는 액정 표시 유닛(84)과, Y/C 분리 회로(80)와, 비디오 크로마 회로(81)와, A/D 컨버터(82)와, 액정 컨트롤러(83)와, 백라이트 구동 회로(85)와, 백라이트(86)와, 마이크로컴퓨터(87)와, 계조 회로(88)를 구비하고 있다. 또한, 액정 표시 유닛(84)은 액정 패널과, 이것을 구동하기 위한 소스 드라이버 및 게이트 드라이버로 구성된다.
상기 구성의 액정 표시 장치(800)에서는, 우선 텔레비전 신호로서의 복합 컬러 영상 신호 Scv가 외부로부터 Y/C 분리 회로(80)에 입력되고, 거기에서 휘도 신호와 색 신호로 분리된다. 이들 휘도 신호와 색 신호는, 비디오 크로마 회로(81)에서 광의 3원색에 대응하는 아날로그 RGB 신호로 변환되고, 또한 이 아날로그 RGB 신호는 A/D 컨버터(82)에 의해 디지털 RGB 신호로 변환된다. 이 디지털 RGB 신호는 액정 컨트롤러(83)에 입력된다. 또한, Y/C 분리 회로(80)에서는 외부로부터 입력된 복합 컬러 영상 신호 Scv로부터 수평 및 수직 동기 신호도 취출되며, 이들 동기 신호도 마이크로컴퓨터(87)를 통하여 액정 컨트롤러(83)에 입력된다.
액정 표시 유닛(84)에는, 액정 컨트롤러(83)로부터 디지털 RGB 신호가, 상기 동기 신호에 기초하는 타이밍 신호와 함께 소정의 타이밍에서 입력된다. 또한, 계조 회로(88)에서는 컬러 표시의 3원색 R, G, B 각각의 계조 전위가 생성되며, 그들 계조 전위도 액정 표시 유닛(84)에 공급된다. 액정 표시 유닛(84)에서는, 이들 RGB 신호, 타이밍 신호 및 계조 전위에 기초하여 내부의 소스 드라이버나 게이트 드라이버 등에 의해 구동용 신호(데이터 신호=신호 전위, 주사 신호 등)가 생성되고, 그들 구동용 신호에 기초하여, 내부의 액정 패널에 컬러 화상이 표시된다. 또한, 이 액정 표시 유닛(84)에 의해 화상을 표시하기 위해서는, 액정 표시 유닛 내의 액정 패널의 후방으로부터 광을 조사할 필요가 있고, 이 액정 표시 장치(800)에서는 마이크로컴퓨터(87)의 제어하에 백라이트 구동 회로(85)가 백라이트(86)를 구동함으로써, 액정 패널의 이면에 광이 조사된다. 상기의 처리를 포함하여, 시스템 전체의 제어는 마이크로컴퓨터(87)가 행한다. 또한, 외부로부터 입력되는 영상 신호(복합 컬러 영상 신호)로서는, 텔레비전 방송에 기초하는 영상 신호뿐만 아니라, 카메라에 의해 촬상된 영상 신호나, 인터넷 회선을 통하여 공급되는 영상 신호 등도 사용 가능하며, 이 액정 표시 장치(800)에서는 여러가지 영상 신호에 기초한 화상 표시가 가능하다.
액정 표시 장치(800)에서 텔레비전 방송에 기초하는 화상을 표시하는 경우에는, 도 25에 도시한 바와 같이, 액정 표시 장치(800)에 튜너부(90)가 접속되고, 이에 의해 본 텔레비전 수상기(601)가 구성된다. 이 튜너부(90)는 안테나(도시하지 않음)에서 수신한 수신파(고주파 신호) 중에서 수신해야 할 채널의 신호를 취출하여 중간 주파 신호로 변환하고, 이 중간 주파수 신호를 검파함으로써 텔레비전 신호로서의 복합 컬러 영상 신호 Scv를 취출한다. 이 복합 컬러 영상 신호 Scv는, 전술한 바와 같이 액정 표시 장치(800)에 입력되며, 이 복합 컬러 영상 신호 Scv에 기초하는 화상이 상기 액정 표시 장치(800)에 의해 표시된다.
도 26은 본 텔레비전 수상기의 일 구성예를 도시하는 분해 사시도이다. 도 26에 도시한 바와 같이, 본 텔레비전 수상기(601)는, 그 구성 요소로서 액정 표시 장치(800) 외에 제1 하우징(801) 및 제2 하우징(806)을 갖고 있고, 액정 표시 장치(800)를 제1 하우징(801)과 제2 하우징(806)으로 감싸도록 하여 끼움 지지한 구성으로 되어 있다. 제1 하우징(801)에는 액정 표시 장치(800)에서 표시되는 화상을 투과시키는 개구부(801a)가 형성되어 있다. 또한, 제2 하우징(806)은 액정 표시 장치(800)의 배면측을 덮는 것이며, 당해 표시 장치(800)를 조작하기 위한 조작용 회로(805)가 설치됨과 함께, 하방에 지지용 부재(808)가 설치되어 있다.
본 발명은 상기의 실시 형태에 한정되는 것이 아니며, 상기 실시 형태를 기술 상식에 기초하여 적절히 변경한 것이나 그것들을 조합하여 얻어지는 것도 본 발명의 실시 형태에 포함된다.
<산업상 이용가능성>
본 발명의 액티브 매트릭스 기판 및 이것을 구비한 액정 패널은, 예를 들어 액정 텔레비전에 적합하다.
101 내지 104: 화소
12: 트랜지스터
15: 데이터 신호선
16: 주사 신호선
17a 내지 17c: 제1 내지 제3 화소 전극
18: 유지 용량 배선
21: 유기 게이트 절연막
22: 무기 게이트 절연막
25: 무기 층간 절연막
26: 유기 층간 절연막
51a, 51b: 박막부
67: 결합 용량 전극
84: 액정 표시 유닛
601: 텔레비전 수상기
800: 액정 표시 장치

Claims (24)

  1. 데이터 신호선과, 제1 주사 신호선에 접속되는 제1 및 제2 트랜지스터와, 제2 주사 신호선에 접속되는 제3 트랜지스터와, 유지 용량 배선을 구비한 액티브 매트릭스 기판으로서,
    1개의 화소 영역에, 상기 제1 트랜지스터를 통하여 상기 데이터 신호선에 접속되는 제1 화소 전극과, 상기 제2 트랜지스터를 통하여 상기 데이터 신호선에 접속되는 제2 화소 전극과, 상기 유지 용량 배선 및 상기 제2 화소 전극 각각에 겹치는 결합 용량 전극이 설치되고,
    상기 유지 용량 배선과 상기 제2 화소 전극 사이에는, 제1 및 제2 절연막이 형성되며,
    상기 결합 용량 전극은, 상기 제1 절연막을 통하여 상기 유지 용량 배선과 겹침과 동시에, 상기 제2 절연막을 통하여 상기 제2 화소 전극과 겹쳐지고,
    상기 제3 트랜지스터의 한쪽의 도통 전극은 상기 결합 용량 전극에 전기적으로 접속되고, 다른 한쪽의 도통 전극은 상기 제1 화소 전극에 전기적으로 접속되며,
    평면적으로 볼 때, 상기 결합 용량 전극과 데이터 신호선 사이에는, 상기 제1 및 제2 절연막 중 적어도 한쪽에 있어서의, 상기 제2 화소 전극과 겹치고, 또한 상기 결합 용량 전극과 겹치지 않는 부분의 일부에, 박막부가 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  2. 삭제
  3. 제1항에 있어서, 상기 제3 트랜지스터의 한쪽의 도통 전극으로부터 인출된 인출 배선과 상기 결합 용량 전극이 동일 층에서 접속됨과 함께, 상기 다른 한쪽의 도통 전극으로부터 인출된 인출 배선과 상기 제1 화소 전극이 콘택트 홀을 통하여 접속되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  4. 제1항에 있어서, 상기 제1 절연막은 게이트 절연막이고, 상기 제2 절연막은 트랜지스터의 채널을 덮는 층간 절연막인 것을 특징으로 하는 액티브 매트릭스 기판.
  5. 제4항에 있어서,
    상기 층간 절연막은 무기 절연막과 유기 절연막을 포함하고,
    상기 박막부는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거됨으로써 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  6. 제5항에 있어서,
    상기 층간 절연막은 또한, 상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부가 얇게 되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  7. 제6항에 있어서,
    상기 층간 절연막은 무기 절연막과 유기 절연막을 포함하고,
    상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부에서는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  8. 제4항에 있어서,
    상기 게이트 절연막은 무기 절연막과 유기 절연막을 포함하고,
    상기 박막부는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거됨으로써 형성되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  9. 제4항에 있어서,
    상기 게이트 절연막은 또한, 상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부가 얇게 되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  10. 제9항에 있어서, 상기 게이트 절연막은 무기 절연막과 유기 절연막을 포함하고,
    상기 제2 화소 전극 및 상기 결합 용량 전극과 겹치는 부분의 적어도 일부에서는, 상기 유기 절연막이 얇게 되어 있거나, 혹은 상기 유기 절연막이 제거되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  11. 제5항, 제7항, 제8항 및 제10항 중 어느 한 항에 있어서, 상기 유기 절연막에는 아크릴 수지, 에폭시 수지, 폴리이미드 수지, 폴리우레탄 수지, 노볼락 수지 및 실록산 수지 중 적어도 하나가 포함되어 있는 것을 특징으로 하는 액티브 매트릭스 기판.
  12. 삭제
  13. 삭제
  14. 제1항에 있어서, 상기 제1 및 제2 화소 전극의 간극이 배향을 규제하는 기능을 갖는 것을 특징으로 하는 액티브 매트릭스 기판.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제6항에 기재된 액티브 매트릭스 기판과 이것에 대향하는 대향 기판을 구비하고,
    상기 대향 기판의 표면은, 상기 액티브 매트릭스 기판의 층간 절연막이 얇게 되어 있는 영역에 대향하는 부분이 융기되어 있는 것을 특징으로 하는 액정 패널.
  19. 제9항에 기재된 액티브 매트릭스 기판과 이것에 대향하는 대향 기판을 구비하고,
    상기 대향 기판의 표면은, 상기 액티브 매트릭스 기판의 게이트 절연막이 얇게 되어 있는 영역에 대향하는 부분이 융기되어 있는 것을 특징으로 하는 액정 패널.
  20. 제18항 또는 제19항에 있어서, 상기 유지 용량 배선은 행 방향으로 연장되고,
    대향 기판 표면의 융기되어 있는 부분을 상기 유지 용량 배선의 형성층에 투사한 경우, 상기 유지 용량 배선의 행 방향을 따르는 2개의 에지 간에 들어가는 것을 특징으로 하는 액정 패널.
  21. 제1항에 기재된 액티브 매트릭스 기판을 구비한 액정 패널.
  22. 제21항에 기재된 액정 패널과 드라이버를 구비하는 것을 특징으로 하는 액정 표시 유닛.
  23. 제22항에 기재된 액정 표시 유닛과 광원 장치를 구비하는 것을 특징으로 하는 액정 표시 장치.
  24. 제23항에 기재된 액정 표시 장치와, 텔레비전 방송을 수신하는 튜너부를 구비하는 것을 특징으로 하는 텔레비전 수상기.
KR1020117006732A 2008-08-27 2009-07-09 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치, 액정 표시 유닛, 텔레비전 수상기 KR101240115B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008218833 2008-08-27
JPJP-P-2008-218833 2008-08-27
PCT/JP2009/062545 WO2010024050A1 (ja) 2008-08-27 2009-07-09 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Publications (2)

Publication Number Publication Date
KR20110045080A KR20110045080A (ko) 2011-05-03
KR101240115B1 true KR101240115B1 (ko) 2013-03-11

Family

ID=41721224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006732A KR101240115B1 (ko) 2008-08-27 2009-07-09 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치, 액정 표시 유닛, 텔레비전 수상기

Country Status (8)

Country Link
US (1) US8654268B2 (ko)
EP (1) EP2325691A4 (ko)
JP (1) JP5143905B2 (ko)
KR (1) KR101240115B1 (ko)
CN (1) CN102132202A (ko)
BR (1) BRPI0917166A2 (ko)
RU (1) RU2475792C2 (ko)
WO (1) WO2010024050A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400563B (zh) * 2013-08-15 2015-04-15 深圳市华星光电技术有限公司 阵列基板及液晶显示装置
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
KR20170055609A (ko) * 2015-11-11 2017-05-22 삼성디스플레이 주식회사 표시 장치
KR102503719B1 (ko) 2016-05-03 2023-02-24 삼성디스플레이 주식회사 액정 표시 장치
US11322523B2 (en) * 2017-07-05 2022-05-03 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method of manufacturing active matrix substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039290A (ja) * 2004-07-28 2006-02-09 Fujitsu Display Technologies Corp 液晶表示装置及びその焼き付き防止方法
JP2008097009A (ja) * 2006-10-12 2008-04-24 Samsung Electronics Co Ltd 表示パネル及びこれの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764770B2 (ja) * 1991-07-12 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
JP2789284B2 (ja) * 1992-08-20 1998-08-20 株式会社半導体エネルギー研究所 アクティブマトリクス液晶表示装置とその作製方法
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP3696687B2 (ja) * 1996-02-29 2005-09-21 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
RU2226291C2 (ru) * 2000-04-28 2004-03-27 Общество с ограниченной ответственностью "Квантроникс" Устройство для отображения информации (варианты)
US6900852B2 (en) * 2001-01-31 2005-05-31 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
TW513604B (en) * 2001-02-14 2002-12-11 Au Optronics Corp A thin film transistor liquid crystal display
CN100481156C (zh) * 2004-12-16 2009-04-22 夏普株式会社 有源矩阵衬底及其制造方法、显示装置、液晶显示装置及电视接收装置
US7936407B2 (en) * 2005-02-24 2011-05-03 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same
JP4440150B2 (ja) * 2005-03-16 2010-03-24 シャープ株式会社 液晶表示装置及びその製造方法
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
CN101960370B (zh) * 2008-03-31 2014-01-15 夏普株式会社 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
JP5107439B2 (ja) * 2008-11-05 2012-12-26 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006039290A (ja) * 2004-07-28 2006-02-09 Fujitsu Display Technologies Corp 液晶表示装置及びその焼き付き防止方法
JP2008097009A (ja) * 2006-10-12 2008-04-24 Samsung Electronics Co Ltd 表示パネル及びこれの製造方法

Also Published As

Publication number Publication date
CN102132202A (zh) 2011-07-20
EP2325691A4 (en) 2012-12-05
BRPI0917166A2 (pt) 2015-11-24
JPWO2010024050A1 (ja) 2012-01-26
WO2010024050A1 (ja) 2010-03-04
EP2325691A1 (en) 2011-05-25
KR20110045080A (ko) 2011-05-03
US8654268B2 (en) 2014-02-18
RU2475792C2 (ru) 2013-02-20
RU2011110872A (ru) 2012-09-27
US20110149179A1 (en) 2011-06-23
JP5143905B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
KR101247936B1 (ko) 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기, 액티브 매트릭스 기판의 제조 방법
KR101241620B1 (ko) 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기, 액티브 매트릭스 기판의 제조 방법
JP5107439B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010089820A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5323856B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100790A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR101240115B1 (ko) 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치, 액정 표시 유닛, 텔레비전 수상기
JP5107437B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR101247050B1 (ko) 액티브 매트릭스 기판, 액정 패널, 액정 표시 유닛, 액정 표시 장치, 텔레비전 수상기
KR101247092B1 (ko) 액티브 매트릭스 기판, 액티브 매트릭스 기판의 제조 방법, 액정 패널, 액정 패널의 제조 방법, 액정 표시 장치, 액정 표시 유닛, 텔레비전 수상기
US8547492B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit and television receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee