KR101238173B1 - A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth - Google Patents

A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth Download PDF

Info

Publication number
KR101238173B1
KR101238173B1 KR1020100135717A KR20100135717A KR101238173B1 KR 101238173 B1 KR101238173 B1 KR 101238173B1 KR 1020100135717 A KR1020100135717 A KR 1020100135717A KR 20100135717 A KR20100135717 A KR 20100135717A KR 101238173 B1 KR101238173 B1 KR 101238173B1
Authority
KR
South Korea
Prior art keywords
mos transistor
terminal
transistor
output
voltage
Prior art date
Application number
KR1020100135717A
Other languages
Korean (ko)
Other versions
KR20120073832A (en
Inventor
김지훈
나준호
고영훈
장영신
이상국
김재완
최정민
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020100135717A priority Critical patent/KR101238173B1/en
Publication of KR20120073832A publication Critical patent/KR20120073832A/en
Application granted granted Critical
Publication of KR101238173B1 publication Critical patent/KR101238173B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/62—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using bucking or boosting dc sources
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 저 드롭아웃 레귤레이터에서 단위 이득 대역폭과 슬루율의 상충관계를 제거하여 슬루율과 단위 이득 대역폭을 동시에 향상시킬 수 있도록 한 기술에 관한 것이다.
이를 위해 캐스코드 에러 증폭기에 의해 증폭된 전압에 따라 패스 트랜지스터의 구동을 제어하기 위하여 그 패스 트랜지스터의 부스팅전류를 접지단자 측으로 흘려보낼 때, 입력 커패시턴스가 LDO 피드백 루프의 단위 이득 대역폭에 영향을 주지 않는 모스트랜지스터를 구비한다.The present invention relates to a technique for improving the slew rate and the unity gain bandwidth by eliminating the tradeoff between unity gain bandwidth and slew rate in a low dropout regulator.
To do this, input capacitance does not affect the unity gain bandwidth of the LDO feedback loop when the boosting current of the pass transistor flows to the ground terminal to control the driving of the pass transistor according to the voltage amplified by the cascode error amplifier. A morph transistor is provided.

Figure R1020100135717
Figure R1020100135717

Description

고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터{A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth}A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth

본 발명은 저 드롭아웃 레귤레이터의 구동기술에 관한 것으로, 특히 저 드롭아웃 레귤레이터에서 단위 이득 대역폭과 슬루율의 상충관계를 제거하여 슬루율과 단위 이득 대역폭을 동시에 향상시킬 수 있도록 한 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터에 관한 것이다.
The present invention relates to a driving technique of a low dropout regulator. In particular, a high slew rate and a high slew rate can be improved by eliminating a tradeoff between unity gain bandwidth and slew rate in a low dropout regulator. It relates to a low dropout regulator with unity gain bandwidth.

저 드롭아웃(LDO: Low Dropout Regulator) 레귤레이터는 입력 전원보다 낮은 레벨의 출력 전원을 제공하고, 입력전원이 불안정하더라도 안정된 출력전원을 제공한다.Low Dropout Regulator (LDO) regulators provide a lower level of output power than the input supply and provide a stable output even if the input supply is unstable.

도 1은 종래의 저 드롭아웃 레귤레이터를 간략하게 나타낸 회로도로서 이에 도시한 바와 같이, 에러증폭기(AMP), 패스트랜지스터(MP), 출력전압분압용 저항(R1,R2) 및 출력 커패시터(Co)를 포함한다.FIG. 1 is a circuit diagram schematically showing a conventional low dropout regulator. As shown in FIG. 1, an error amplifier AMP, a fast transistor MP, an output voltage divider resistor R1 and R2, and an output capacitor Co are illustrated in FIG. Include.

LDO 레귤레이터의 기본적인 동작은 부하 전류(IL)의 크기를 조절하기 위하여 출력전압분압용 저항(R1,R2)에 의해 분배된 출력전압과 밴드갭 기준 전압(Vref) 사이의 에러전압(Verror)을 피드백하여 에러 증폭기(AMP)를 통하여 증폭한 후 패스트랜지스터(MP)의 게이트 전압을 조절하는 것을 기반으로 한다. The basic operation of the LDO regulator is the error voltage (Verror) between the output voltage and the bandgap reference voltage (V ref ) distributed by the output voltage divider resistors R1 and R2 to adjust the magnitude of the load current I L. The feedback is amplified by the error amplifier AMP, and then the gate voltage of the fast transistor MP is adjusted.

일반적으로, 드롭아웃 전압이 낮은 상황에서 높은 부하 전류를 공급하기 위하여 상기 패스트랜지스터(MP)는 매우 큰 것이 사용되는데, 이는 그 패스트랜지스터(MP)의 입력 커패시턴스 역시 매우 크다는 것을 의미한다. In general, a very large fast transistor MP is used to supply a high load current in a low dropout voltage, which means that the input capacitance of the fast transistor MP is also very large.

상기 에러 증폭기(AMP)의 출력 저항 역시 매우 크므로, 이 에러 증폭기(AMP)의 출력단에 위치하는 극점(pole)은 낮은 주파수 대역에 위치하게 된다. 만약 출력 커패시터(Co)에 의해 형성된 주극점과 에러 증폭기(AMP)의 출력단에 위치한 부극점 모두가 LDO 루프의 단위이득주파수보다 낮은 주파수 대역에 위치하게 된다면 루프 안정성은 보장될 수 없다. Since the output resistance of the error amplifier AMP is also very large, the pole located at the output terminal of the error amplifier AMP is located in a low frequency band. If both the main point formed by the output capacitor Co and the negative point located at the output terminal of the error amplifier AMP are located in a frequency band lower than the unit gain frequency of the LDO loop, loop stability cannot be guaranteed.

이를 감안하여, 에러 증폭기(AMP)의 출력단과 패스트랜지스터(MP)의 입력단 사이에 버퍼를 추가하여 LDO 레귤레이터의 안정성을 향상시키는 방법이 사용되고 있다. 버퍼의 입력 커패시턴스와 출력 저항이 모두 충분히 작다면 LDO 레귤레이터의 출력단에 위치한 주극점을 제외한 버퍼의 입력단과 출력단에 존재하는 부극점을 단위 이득 주파수 보다 높은 대역에 효과적으로 위치시킬 수 있다.In view of this, a method of improving the stability of the LDO regulator by adding a buffer between the output terminal of the error amplifier (AMP) and the input terminal of the fast transistor (MP) has been used. If both the input capacitance and output resistance of the buffer are small enough, the negative poles present at the input and output of the buffer, except for the main pole located at the output of the LDO regulator, can be effectively located in the band above the unity gain frequency.

미국 등록 특허(US, 7656224)(명칭: Power efficient dynamically biased buffer for low drop out regulators)와 IEEE 논문(Mohammad Al-Shyoukh, Hoi Lee, and Raul Perez, "A transient-enhanced low-quiescent current low-dropout regulator with buffer impedance attenuation," IEEE J. Solid-State Circuits, vol. 42, no. 8, pp. 1732-1742, Aug. 2007)에서는 LDO 레귤레이터의 고성능과 루프 안정성 모두를 보장하기 위한 BIA(BIA: Buffer Impedance Attenuation) 기술이 제안되었다. 상기 BIA 기술은 주극점을 제외한 모든 부극점을 단위 이득 주파수 보다 높은 대역에 위치시킬 수 있게 한다.US patent (US, 7656224) (named: Power efficient dynamically biased buffer for low drop out regulators) and IEEE papers (Mohammad Al-Shyoukh, Hoi Lee, and Raul Perez, "A transient-enhanced low-quiescent current low-dropout regulator with buffer impedance attenuation, "IEEE J. Solid-State Circuits, vol. 42, no. 8, pp. 1732-1742, Aug. 2007). The BIA (BIA: Buffer Impedance Attenuation) technology has been proposed. The BIA technology allows all negative poles except the main pole to be placed in a band higher than the unit gain frequency.

도 2는 BIA 기술이 적용된 종래의 저 드롭아웃 레귤레이터의 회로도로서 이에 도시한 바와 같이, 모스트랜지스터(Mb),(M1-M8)를 구비한 에러 증폭기(21); 모스트랜지스터(M9-M15), 바이폴라 트랜지스터(Q16) 및 보상 커패시터(Cc)를 구비한 구비한 버퍼(22); 패스트랜지스터(MP); 출력전압분압용 저항(R1,R2), 출력 커패시터(Co) 및 부하저항(RL)을 구비한 출력부(23)로 구성된다.Fig. 2 is a circuit diagram of a conventional low dropout regulator to which the BIA technique is applied, and as shown therein, an error amplifier 21 having MOS transistors Mb and M1-M8; A buffer 22 having a MOS transistor M9-M15, a bipolar transistor Q16, and a compensation capacitor Cc; Fast transistor (MP); And an output unit 23 having output voltage divider resistors R1 and R2, an output capacitor Co, and a load resistor R L.

버퍼(22)의 출력 저항은 모스트랜지스터(P채널 MOS FET)(M13)과 바이폴라 트랜지스터(BJT)(Q16)로 형성되는 네거티브 피드백에 의해 매우 작아지게 되고 [수학식1]로 표현 된다.The output resistance of the buffer 22 is very small due to the negative feedback formed by the MOS transistor (P-channel MOS FET) M13 and the bipolar transistor (BJT) Q16 and is represented by Equation (1).

Figure 112010086296219-pat00001
Figure 112010086296219-pat00001

여기서, gm13은 상기 모스트랜지스터(M13)의 트랜스컨덕턴스, β는 상기 바이폴라 트랜지스터(Q16)의 전류 이득, gm15는 모스트랜지스터(P채널 MOS FET)(M15)의 트랜스컨덕턴스를 의미한다.Here, gm13 denotes a transconductance of the MOS transistor M13, β denotes a current gain of the bipolar transistor Q16, and gm15 denotes a transconductance of a MOS transistor (P-channel MOS FET) M15.

LDO 레귤레이터(20)의 출력 저항은 출력 전류가 증가함에 따라서 작아지게 되고 이는 주극점 또한 증가하게 됨을 의미한다. 따라서, 모든 부극점 또한 단위 이득 주파수보다 높은 곳에 위치하기 위하여 주극점과 마찬가지로 증가하여야 한다. 출력 전류가 최소일 때 제2노드 전압(N2)은 매우 높으므로 모스트랜지스터(P채널 MOS FET)(M10)와 상기 모스트랜지스터(M15)는 오프되어 있다. The output resistance of the LDO regulator 20 decreases as the output current increases, which means that the main pole also increases. Therefore, all negative poles must also increase as well as the main poles in order to be located above the unity gain frequency. Since the second node voltage N2 is very high when the output current is minimum, the MOS transistor M10 and the MOS transistor M15 are turned off.

출력 전류가 증가하면서 상기 제2노드 전압(N2)이 하강되므로 상기 모스트랜지스터(M10),(M15)를 통해 흐르는 전류량은 증가하게 되고, 이렇게 흐르는 전류는 상기 모스트랜지스터(M13)와 상기 바이폴라 트랜지스터(Q16)에 흘러 들어간다. 이에 의해, 상기 모스트랜지스터(M13)의 트랜스컨덕턴스가 상승되어 출력 전류가 증가함에 따라서 버퍼(22)의 출력 저항이 작아지게 된다. 이와 같은 BIA 기술에 의해 버퍼(22)의 출력 저항은 매우 작아지므로 이의 출력단에서 형성되는 부극점은 단위 이득 주파수보다 높은 대역에 위치하게 된다.As the output current increases, the second node voltage N2 falls, and thus the amount of current flowing through the MOS transistors M10 and M15 increases, and the flowing current flows through the MOS transistor M13 and the bipolar transistor. It flows into Q16). As a result, as the transconductance of the MOS transistor M13 is increased to increase the output current, the output resistance of the buffer 22 is reduced. Since the output resistance of the buffer 22 is very small by this BIA technique, the negative electrode formed at the output terminal thereof is located in a band higher than the unit gain frequency.

상기 버퍼(22)의 출력단에 존재하는 부극점은 BIA 기술에 의해 무시할 수 있으므로 LDO 레귤레이터는 이극점 시스템으로 간주될 수 있다. 도 2에서 상기 버퍼(22)의 입출력단 사이에 연결된 보상 커패시터(Cc)는 LDO 레귤레이터(20)의 출력단에 위치한 주극점과 버퍼(22)의 입력단에 위치한 부극점을 멀리 떨어뜨리기 위한 밀러 주파수 보상 방법을 위해 사용되었다. 상기 보상 커패시터(Cc)의 용량이 충분히 큰 경우 부극점은 LDO 루프의 단위 이득 주파수 보다 높은 곳으로 밀려나게 된다. 이 때 충분한 위상 마진을 가지기 위한 보상 커패시터(Cc)의 최소 용량은 버퍼(22)의 입력 커패시턴스에 비례한다. 만약, 상기 버퍼(22)의 입력 커패시턴스가 증가하면 보상 커패시터(Cc)의 용량 역시 증가해야 하는데, 이에 의해 LDO 루프의 단위 이득 주파수가 감소된다.The negative electrode present at the output of the buffer 22 can be neglected by the BIA technique so the LDO regulator can be considered as a bipolar system. In FIG. 2, the compensation capacitor Cc connected between the input and output terminals of the buffer 22 has a miller frequency compensation for separating the main electrode located at the output of the LDO regulator 20 and the negative electrode located at the input of the buffer 22. Was used for the method. When the capacity of the compensation capacitor Cc is large enough, the negative electrode is pushed to a higher position than the unit gain frequency of the LDO loop. At this time, the minimum capacitance of the compensation capacitor Cc to have sufficient phase margin is proportional to the input capacitance of the buffer 22. If the input capacitance of the buffer 22 is increased, the capacity of the compensation capacitor Cc must also be increased, thereby decreasing the unity gain frequency of the LDO loop.

일반적인 LDO 레귤레이터(20)의 과도 응답 특성은 최대 출력전압 변동과 관련되어 있다. 다시 말해서, 최대 출력전압 변동이 작을수록 과도 응답 특성이 뛰어나게 되는데, 이 과도 응답 특성은 LDO 루프의 응답 속도가 빨라질수록 좋아진다. The transient response characteristic of a typical LDO regulator 20 is related to the maximum output voltage variation. In other words, the smaller the maximum output voltage variation, the better the transient response, and the better the faster the response of the LDO loop.

LDO 루프의 응답 시간은 LDO 루프의 단위 이득 주파수가 클수록, 슬루율 전류가 클수록 짧아지게 된다. 도 2와 같은 LDO 레귤레이터(20)의 슬루율 전류는 모스트랜지스터(M13)와 바이폴라 트랜지스터(Q16)의 드레인 전류의 합과 모스트랜지스터(P채널 MOS FET)(M12)와 모스트랜지스터(M15)의 드레인 전류의 합의 차와 같다.The response time of the LDO loop is shorter as the unit gain frequency of the LDO loop is larger and the slew rate current is larger. The slew rate current of the LDO regulator 20 as shown in FIG. 2 is the sum of the drain currents of the MOS transistor M13 and the bipolar transistor Q16 and the drain of the MOS transistor (P-channel MOS FET) M12 and the MOS transistor M15. It is equal to the difference of sum of the currents.

슬루율 전류를 증가시키기 위해서는 상기 모스트랜지스터(M13)를 통해 흐르는 전류와 바이폴라 트랜지스터(Q16)를 통해 흐르는 전류의 변화율을 증가시켜야 한다. 이를 위해서는 모스트랜지스터(M13)의 트랜스컨덕턴스를 증가시켜야 한다. 특히, 출력 전류가 최대에서 최소로 변할 때에는 상기 모스트랜지스터(M13)가 순간적으로 오프되므로 이의 트랜스컨덕턴스가 0에 가까워 지게 된다.In order to increase the slew rate current, the rate of change of the current flowing through the MOS transistor M13 and the current flowing through the bipolar transistor Q16 must be increased. To this end, the transconductance of the MOS transistor M13 must be increased. In particular, when the output current changes from maximum to minimum, since the MOS transistor M13 is momentarily turned off, its transconductance becomes close to zero.

상기 모스트랜지스터(M13)를 충분히 오랫동안 동작시키기 위해서는 큰 전류를 흘려줄 수 있는 충분한 오버드라이브 전압과 큰 W/L(트랜지스터 채널 폭과 길이 비율)이 필요하지만 모스트랜지스터(N채널 MOS FET)(M6)와 모스트랜지스터(N채널 MOS FET)(M8)의 포화 조건 때문에 오버드라이브 전압은 충분히 커질 수 없고 W/L의 증가는 버퍼(22)의 입력 커패시턴스를 증가시킨다. 이와 같은 버퍼(22)의 입력 커패시턴스의 증가는 보상 커패시터(Cc)의 크기를 증가시켜 LDO 루프의 단위 이득 대역폭의 감소를 야기한다.In order to operate the MOS transistor M13 long enough, a sufficient overdrive voltage and a large W / L (transistor channel width and length ratio) for flowing a large current are required, but a MOS transistor (N-channel MOS FET) M6 is required. Because of the saturation conditions of the N-channel MOS FET (M8) and the overdrive voltage cannot be large enough, the increase in W / L increases the input capacitance of the buffer 22. This increase in the input capacitance of the buffer 22 increases the size of the compensation capacitor Cc, causing a reduction in the unity gain bandwidth of the LDO loop.

따라서, 도 2와 같은 종래의 LDO 레귤레이터는 슬루율 전류와 단위 이득 대역폭이 서로 상충관계에 있으므로 이들을 동시에 증가시켜 과도 응답 특성을 최대화 하는 데에 어려움이 있다.Therefore, the conventional LDO regulator as shown in FIG. 2 has a difficulty in maximizing the transient response characteristics by simultaneously increasing the slew rate current and the unit gain bandwidth.

따라서, 본 발명의 목적은 입력 커패시턴스가 LDO 피드백 루프의 단위 이득 대역폭에 영향을 주지 않는 모스트랜지스터를 통해 패스 트랜지스터의 부스팅전류를 흘려보냄으로써, 슬루율 전류와 단위 이득 대역폭 모두 동시에 증가되어 과도 응답 특성을 개선할 수 있도록 하는데 있다.Accordingly, an object of the present invention is to increase the slew rate current and the unit gain bandwidth simultaneously by passing the boosting current of the pass transistor through the MOS transistor which does not affect the unit gain bandwidth of the LDO feedback loop. To improve.

본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
The objects of the present invention are not limited to the above-mentioned objects. Other objects and advantages of the invention will be more clearly understood by the following description.

상기와 같은 목적을 달성하기 위한 본 발명은, 출력단으로부터 피드백되는 에러전압을 증폭하는 캐스코드 에러 증폭기; 상기 캐스코드 에러 증폭기에 의해 증폭된 전압에 따라 패스 트랜지스터의 구동을 제어하기 위하여 그 패스 트랜지스터의 부스팅전류를 접지단자 측으로 흘려보내되, 입력 커패시턴스가 LDO 피드백 루프의 단위 이득 대역폭에 영향을 주지 않는 모스트랜지스터를 구비한 버퍼; 상기 패스트랜지스터의 구동에 따른 출력전압을 발생하고, 출력전압분압용 저항으로 상기 출력전압을 분배하여 상기 에러전압을 발생하는 출력부를 구비한다.
The present invention for achieving the above object, the cascode error amplifier for amplifying the error voltage fed back from the output stage; In order to control the driving of the pass transistor according to the voltage amplified by the cascode error amplifier, a boosting current of the pass transistor is flowed to the ground terminal, and the input capacitance does not affect the unit gain bandwidth of the LDO feedback loop. A buffer having a transistor; An output unit generates an output voltage according to the driving of the fast transistor, and distributes the output voltage to an output voltage divider resistor to generate the error voltage.

본 발명은 저 드롭아웃 레귤레이터에서 패스 트랜지스터의 부스팅전류를 접지단자 측으로 흘려보낼 때, 입력 커패시턴스가 LDO 피드백 루프의 단위 이득 대역폭에 영향을 주지 않는 모스트랜지스터를 통해 흘려보냄으로써, 슬루율 전류와 단위 이득 대역폭간의 상충관계가 없으므로 슬루율 전류와 단위 이득 대역폭 모두 동시에 증가되어 과도 응답 특성을 개선할 수 있는 효과가 있다.
When the boosting current of a pass transistor flows to the ground terminal in a low dropout regulator, the input capacitance flows through a MOS transistor that does not affect the unit gain bandwidth of the LDO feedback loop, thereby providing a slew rate current and a unit gain. Since there is no trade-off between bandwidths, both the slew rate current and the unity gain bandwidth are increased simultaneously to improve the transient response.

도 1은 종래의 저 드롭아웃 레귤레이터를 간략하게 나타낸 회로도이다.
도 2는 종래의 저 드롭아웃 레귤레이터의 회로도이다.
도 3은 본 발명에 의한 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터의 회로도이다.
도 4a 및 도 4b는 종래 및 본 발명의 LDO 레귤레이터에 대한 각종 특성을 측정한 결과를 나타낸 표이다.
도 5a 및 도 5b는 종래 및 본 발명의 LDO 루프의 단위 이득 주파수를 나타낸 그래프이다.
도 6a 및 도 6b는 종래 및 본 발명의 LDO 레귤레이터의 △Vtr을 나타낸 파형도이다.
도 7a 및 도 7b는 종래 및 본 발명의 LDO 레귤레이터의 라인 레귤레이션을 나타낸 파형도이다.1 is a circuit diagram schematically showing a conventional low dropout regulator.
2 is a circuit diagram of a conventional low dropout regulator.
3 is a circuit diagram of a low dropout regulator having a high slew rate and a high unity gain bandwidth according to the present invention.
4A and 4B are tables showing results of measuring various characteristics of the LDO regulators of the related art and the present invention.
5A and 5B are graphs showing the unit gain frequencies of the LDO loops of the prior art and the present invention.
6A and 6B are waveform diagrams showing ΔVtr of the LDO regulators of the prior art and the present invention.
7A and 7B are waveform diagrams showing line regulation of the LDO regulators of the prior art and the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 저 드롭아웃 레귤레이터의 회로도로서 이에 도시한 바와 같이, 캐스코드 에러 증폭기(31), 버퍼(32), 패스트랜지스터(MP) 및 출력부(33)를 구비한다.FIG. 3 is a circuit diagram of a low dropout regulator according to the present invention, which includes a cascode error amplifier 31, a buffer 32, a fast transistor MP and an output 33. As shown in FIG.

상기 캐스코드 에러 증폭기(31)는 일측 단자에 입력전압(Vin)이 공급되고, 게이트에 일정 바이어스전압(Vb)이 공급되는 모스트랜지스터(Mb); 일측 단자가 상기 모스트랜지스터(Mb)의 타측 단자에 접속되고, 게이트에 밴드갭 기준전압(Vref)이 공급되는 모스트랜지스터(M1); 상기 모스트랜지스터(M1)와 차동결합되어 출력단으로부터 피드백되는 에러전압(Verror)을 차동증폭하는 모스트랜지스터(M2); 일측 단자에 상기 입력전압(Vin)이 공급되고, 게이트가 서로 공통접속된 모스트랜지스터(M3),(M4); 일측 단자가 상기 모스트랜지스터(M3),(M4)의 타측 단자에 각기 접속되고, 게이트가 서로 공통 접속되며, 타측 단자가 상기 모스트랜지스터(M2),(M1)의 타측 단자와 각기 접속된 모스트랜지스터(M5),(M6); 일측 단자가 상기 모스트랜지스터(M5),(M6)의 타측 단자에 각기 접속되고, 게이트가 서로 공통 접속되며, 타측 단자가 접지단자에 접속된 모스트랜지스터(M7),(M8)를 포함한다.The cascode error amplifier 31 includes: a MOS transistor Mb supplied with an input voltage Vin at one terminal and a constant bias voltage Vb at a gate thereof; A MOS transistor M1 having one terminal connected to the other terminal of the MOS transistor Mb and supplied with a bandgap reference voltage Vref to a gate thereof; A morph transistor M2 differentially coupled to the morph transistor M1 to differentially amplify an error voltage Verror fed back from an output terminal; MOS transistors M3 and M4, wherein the input voltage Vin is supplied to one terminal and the gates are commonly connected to each other; One terminal is connected to the other terminals of the MOS transistors M3 and M4, the gates are connected to each other in common, and the other terminal is connected to the other terminals of the MOS transistors M2 and M1, respectively. M5, M6; One terminal includes MOS transistors M7 and M8 connected to the other terminals of the MOS transistors M5 and M6, the gates are connected to each other in common, and the other terminal is connected to the ground terminal.

상기 버퍼(32)는 일측 단자에 상기 입력전압(Vin)이 공급되고, 게이트에 일정 바이어스전압(Vb2)이 공급되는 모스트랜지스터(M12); 일측 단자가 상기 모스트랜지스터(M12)의 타측 단자, 모스트랜지스터(M15)의 타측 단자, 모스트랜지스터(M16)의 일측 단자 및 자신의 바디에 공통 접속되고, 그 공통 접속점이 상기 버퍼의 출력단에 접속된 모스트랜지스터(M13); 일측 단자가 상기 모스트랜지스터(M13)의 타측 단자에 접속되고, 게이트에 일정 바이어스전압(Vb3)이 공급되며, 타측 단자가 접지단자에 접속된 모스트랜지스터(M14); 일측 단자에 상기 입력전압(Vin)이 공급되고, 타측 단자와 게이트가 상기 패스트랜지스터(MP)의 게이트와 공통 접속되어 그 공통접속점이 상기 모스트랜지스터(M13)의 타측 단자에 접속된 모스트랜지스터(M15); 일측 단자가 상기 모스트랜지스터(M15)의 타측 단자에 접속되고, 게이트가 상기 모스트랜지스터(M14)의 일측 단자에 접속되며, 타측 단자가 접지단자에 접속된 모스트랜지스터(M16); 상기 모스트랜지스터(M6)의 타측 단자와 상기 패스트랜지스터(MP)의 타측 단자의 사이에 접속된 보상 커패시터(Cc)를 포함한다.The buffer 32 includes: a MOS transistor M12 having the input voltage Vin supplied to one terminal and a constant bias voltage Vb2 supplied to a gate thereof; One terminal is commonly connected to the other terminal of the MOS transistor M12, the other terminal of the MOS transistor M15, the one terminal of the MOS transistor M16 and its own body, and a common connection point thereof is connected to the output terminal of the buffer. Morph transistor M13; A MOS transistor M14 having one terminal connected to the other terminal of the MOS transistor M13, a constant bias voltage Vb3 supplied to the gate, and the other terminal connected to the ground terminal; The MOS transistor M15 in which the input voltage Vin is supplied to one terminal, the other terminal and the gate are commonly connected to the gate of the fast transistor MP, and a common connection point thereof is connected to the other terminal of the MOS transistor M13. ); A MOS transistor (M16) having one terminal connected to the other terminal of the MOS transistor (M15), a gate connected to the one terminal of the MOS transistor (M14), and the other terminal connected to a ground terminal; The compensation capacitor Cc is connected between the other terminal of the MOS transistor M6 and the other terminal of the fast transistor MP.

상기 출력부(33)는 상기 패스트랜지스터(MP)의 타측 단자와 출력전압(Vout)의 공통 접속점과 접지단자의 사이에 병렬접속된 출력전압분압용 저항(R1,R2), 출력 커패시터(Co), 출력 저항(RL)을 포함한다. The output unit 33 includes output voltage divider resistors R1 and R2 and an output capacitor Co connected in parallel between a common connection point of the other terminal of the fast transistor MP and the output voltage V out and a ground terminal. ) And the output resistor RL.

캐스코드 에러 증폭기(31)의 모스트랜지스터(P채널 MOS FET)(M1)의 게이트에 밴드갭 기준전압(Vref)이 인가되고, 출력전압분압용 저항(R1,R2)에 의해 분배된 에러전압(Verror)이 상기 모스트랜지스터(M1)와 차동결합된 모스트랜지스터(P채널 MOS FET)(M2)의 게이트에 인가된다. 상기 모스트랜지스터(M1),(M2)에 의해 차동증폭된 전압이 버퍼(32)를 통해 패스트랜지스터(MP)의 게이트에 공급되고, 상기 패스트랜지스터(MP)의 동작에 따라 출력전압(Vout)이 발생된다. The bandgap reference voltage Vref is applied to the gate of the MOS transistor (P-channel MOS FET) M1 of the cascode error amplifier 31, and the error voltage distributed by the output voltage dividing resistors R1 and R2 ( Verror) is applied to the gate of the MOS transistor (P-channel MOS FET) M2 which is differentially coupled to the MOS transistor M1. The voltage differentially amplified by the MOS transistors M1 and M2 is supplied to the gate of the fast transistor MP through the buffer 32, and according to the operation of the fast transistor MP, the output voltage V out . Is generated.

따라서, LDO 레귤레이터(30)의 출력전압(Vout)은 상기 밴드갭 기준전압(Vref)의 크기와 출력전압분압용 저항(R1,R2)의 비율에 의해 다음의 [수학식 2]와 같이 결정된다.Accordingly, the output voltage V out of the LDO regulator 30 is determined as shown in Equation 2 by the ratio of the band gap reference voltage Vref and the ratio of the output voltage dividing resistors R1 and R2. do.

Figure 112010086296219-pat00002
Figure 112010086296219-pat00002

그러나, 상기 캐스코드 에러 증폭기(31)의 이득이 무한대가 아니므로 오차가 존재하게 된다. 상기 LDO 레귤레이터(30)의 과도 응답 특성을 설명하면 다음과 같다. However, an error exists because the gain of the cascode error amplifier 31 is not infinite. Referring to the transient response characteristics of the LDO regulator 30 as follows.

출력부(33)의 부하(RL)에 흐르는 출력전류가 갑자기 최소에서 최대로 변할 때 이에 대응하여 상기 패스트랜지스터(MP)가 바로 충분한 전류를 바로 공급할 수 없으므로 그 출력 전류는 출력 커패시터(Co)를 통해 공급된다. 이때, 상기 출력전압(Vout)은 상기 출력 커패시터(Co)로부터 공급된 전류량에 비례하여 낮아지게 된다. 상기 낮아진 출력전압은 에러전압(Verror)으로서 상기 출력전압분압용 저항(R1,R2)에 의해 분배된 후 캐스코드 에러 증폭기(31)의 모스트랜지스터(M2)의 게이트에 전달된다. When the output current flowing through the load RL of the output unit 33 suddenly changes from the minimum to the maximum, the fast transistor MP cannot directly supply sufficient current in response to the output current. Supplied through. At this time, the output voltage (V out ) is lowered in proportion to the amount of current supplied from the output capacitor (Co). The lowered output voltage is divided by the output voltage dividing resistors R1 and R2 as an error voltage Verror and then transferred to the gate of the MOS transistor M2 of the cascode error amplifier 31.

이렇게 전달되는 에러전압(Verror)은 상기 설명에서와 같이 캐스코드 에러 증폭기(31)의 상기 모스트랜지스터(M1),(M2)에 의해 차동증폭된다. 상기 모스트랜지스터(M1),(M2)의 드레인은 게이트가 공통접속된 모스트랜지스터(N채널 MOS FET)(M5,M6)의 소스에 각기 접속되어 있다. 그런데, 입력전압(Vin)의 단자는 게이트가 공통접속된 3쌍의 모스트랜지스터(M3,M4),(M5,M6),(M7,M8)를 각기 통해 접지단자에 연결되어 있다. 상기 모스트랜지스터(M3,M4)는 P채널 MOS FET이고, 상기 모스트랜지스터(M7,M8)는 N채널 MOS FET이다. 그리고, 상기 모스트랜지스터(M4,M6)의 드레인 공통접속점인 제1노드(N1)가 모스트랜지스터(P채널 MOS FET)(M13)의 게이트에 접속되어 있다.The error voltage Verror transmitted as described above is differentially amplified by the MOS transistors M1 and M2 of the cascode error amplifier 31 as described above. The drains of the MOS transistors M1 and M2 are respectively connected to the sources of the MOS transistors (N-channel MOS FETs) M5 and M6 having a common gate connected thereto. However, the terminal of the input voltage V in is connected to the ground terminal through three pairs of MOS transistors M3, M4, M5, M6, and M7, M8 having a common gate connected thereto. The MOS transistors M3 and M4 are P-channel MOS FETs, and the MOS transistors M7 and M8 are N-channel MOS FETs. The first node N1, which is a drain common connection point of the MOS transistors M4 and M6, is connected to the gate of the MOS transistor (P-channel MOS FET) M13.

따라서, 상기 모스트랜지스터(M1),(M2)의 에러신호 증폭에 의해 상기 모스트랜지스터(M13)의 게이트전압이 낮아지게 된다. 이에 따라, 상기 모스트랜지스터(M13)의 소스-게이트간의 전압이 높아지므로 이 모스트랜지스터(M13)의 드레인전류가 이전보다 더 많이 흐르게 된다. 상기 증가된 모스트랜지스터(M13)의 드레인전류에 상응되게 모스트랜지스터(N채널 MOS FET)(M16)의 게이트전압이 상승되므로 이 모스트랜지스터(M16)의 드레인전류도 이전에 비하여 더 많이 흐르게 된다. Therefore, the gate voltage of the MOS transistor M13 is lowered by amplifying the error signals of the MOS transistors M1 and M2. Accordingly, since the voltage between the source and the gate of the MOS transistor M13 increases, the drain current of the MOS transistor M13 flows more than before. Since the gate voltage of the MOS transistor (N-channel MOS FET) M16 is increased to correspond to the increased drain current of the MOS transistor M13, the drain current of the MOS transistor M16 also flows more than before.

상기와 같은 과정을 통해 순간적으로 상승된 상기 모스트랜지스터(M13),(M16)의 전류는 상기 패스트랜지스터(MP)의 입력 커패시턴스로부터 우선적으로 공급된다. 이에 따라, 상기 패스트랜지스터(MP)의 게이트전압이 낮아져 출력노드인 제3노드(N3)에 충분한 전류를 공급할 수 있게 된다. 상기 제3노드(N3)에 공급되는 전류의 일부는 출력 커패시터(Co)로 공급되어 출력전압(Vout)이 다시 높아지므로 상기 에러전압(Verror)은 작아지게 된다.The currents of the MOS transistors M13 and M16 that are instantaneously raised through the above process are preferentially supplied from the input capacitance of the fast transistor MP. Accordingly, the gate voltage of the fast transistor MP is lowered to supply sufficient current to the third node N3 as the output node. A part of the current supplied to the third node N3 is supplied to the output capacitor Co so that the output voltage V out is increased again, thereby reducing the error voltage Verror.

출력부(33)의 부하(RL)에 흐르는 출력전류가 상기와 반대로 갑자기 최대에서 최소로 변할 때 상기 패스트랜지스터(MP)가 공급하던 전류는 모두 상기 출력 커패시터(Co)에 충전된다. 따라서 상기 패스트랜지스터(MP)로부터 공급되는 전류량만큼 출력전압(Vout)이 상승 된다. 상기와 같이 상승된 출력전압은 에러전압(Verror)으로서 상기 출력전압분압용 저항(R1,R2)에 의해 분배된 후 캐스코드 에러 증폭기(31)의 모스트랜지스터(M2)의 게이트에 전달된다. When the output current flowing through the load RL of the output unit 33 suddenly changes from maximum to minimum, the current supplied by the fast transistor MP is charged in the output capacitor Co. Therefore, the output voltage V out is increased by the amount of current supplied from the fast transistor MP. The raised output voltage is distributed by the output voltage dividing resistors R1 and R2 as the error voltage Verror and then transferred to the gate of the MOS transistor M2 of the cascode error amplifier 31.

이렇게 전달되는 에러전압(Verror)은 상기 캐스코드 에러 증폭기(31)의 상기 모스트랜지스터(M1),(M2)에 의해 차동증폭된다. 이때, 상기 모스트랜지스터(M1),(M2)의 에러신호 증폭에 의해 상기 모스트랜지스터(M13)의 게이트전압이 높아지게 된다. 이에 따라, 상기 모스트랜지스터(M13)의 소스-게이트간의 전압이 낮아지므로 이 모스트랜지스터(M13)가 턴오프된다. 이때, 모스트랜지스터(N채널 MOS FET)(M14)로 흘러야할 전류는 모스트랜지스터(N채널 MOS FET)(M16)의 입력 커패시턴스로부터 공급된다. 이에 따라,상기 모스트랜지스터(M16)의 게이트전압이 낮아져 그 모스트랜지스터(M16)도 턴오프된다.The error voltage Verror transmitted in this way is differentially amplified by the MOS transistors M1 and M2 of the cascode error amplifier 31. At this time, the gate voltage of the MOS transistor M13 is increased by amplifying the error signals of the MOS transistors M1 and M2. Accordingly, since the voltage between the source and the gate of the MOS transistor M13 is lowered, the MOS transistor M13 is turned off. At this time, the current to flow to the MOS transistor (N-channel MOS FET) M14 is supplied from the input capacitance of the MOS transistor (N-channel MOS FET) M16. Accordingly, the gate voltage of the MOS transistor M16 is lowered, and the MOS transistor M16 is also turned off.

따라서, 순간적으로 모스트랜지스터(P채널 MOS FET)(M12,M15)로부터 공급되던 전류는 상기 패스트랜지스터(MP)의 입력 커패시턴스로 공급된다. 이에 따라, 상기 패스트랜지스터(MP)의 게이트전압이 상승되어 그 패스트랜지스터(MP)가 턴오프되고, 이로 인하여 이로부터 출력전류가 공급되지 않는다. 이에 의하여, 상기 출력전압분압용 저항(R1,R2)에 흘러야 할 전류는 상기 출력 커패시터(Co)로 공급되어 출력전압(Vout)이 낮아지므로 상기 에러 신호는 작아지게 된다.Therefore, the current supplied from the MOS transistors (P-channel MOS FETs) M12 and M15 instantaneously is supplied to the input capacitance of the fast transistor MP. Accordingly, the gate voltage of the fast transistor MP is increased so that the fast transistor MP is turned off, so that the output current is not supplied therefrom. As a result, the current to flow through the output voltage dividing resistors R1 and R2 is supplied to the output capacitor Co so that the output voltage V out becomes low, thereby reducing the error signal.

과도 응답 특성에서 나타나는 최대 출력전압 변동을 줄이기 위해서는 상기 출력전압분압용 저항(R1,R2)의 접점으로부터 시작되는 LDO 피드백 루프의 응답 속도를 빠르게 해야 하는데, 이는 단위 이득 대역폭과 슬루율 전류를 증가시키는 것에 의해 달성된다. 본 발명에 따른 버퍼(32)의 출력 저항은 다음의 [수학식3]과 같이 표현 된다.
In order to reduce the maximum output voltage variation in the transient response, the response speed of the LDO feedback loop starting from the contacts of the output voltage divider resistors R1 and R2 should be increased, which increases the unit gain bandwidth and the slew rate current. Is achieved by. The output resistance of the buffer 32 according to the present invention is expressed by Equation 3 below.

Figure 112010086296219-pat00003
Figure 112010086296219-pat00003

여기서, 'gm16'는 모스트랜지스터(M16)의 트랜스컨덕턴스, 'gm13'는 모스트랜지스터(M13)의 트랜스컨덕턴스, 'ro13'은 모스트랜지스터(M13)의 출력 저항, gm15는 상기 모스트랜지스터(M15)의 트랜스컨덕턴스를 의미한다. 상기 [수학식3]에서 'ro13 x gm13'은 모스트랜지스터(M13)의 드레인 전류에 반비례 하므로 이 모스트랜지스터(M13)의 드레인 전류는 작게 유지되어야 한다. Here, 'gm16' is the transconductance of the MOS transistor M16, 'gm13' is the transconductance of the MOS transistor M13, 'ro13' is the output resistance of the MOS transistor M13, and gm15 is the MOS15 of the MOS transistor M15. It means transconductance. In Equation 3, since 'ro13 x gm13' is inversely proportional to the drain current of the MOS transistor M13, the drain current of the MOS transistor M13 should be kept small.

상기 부하(RL)에 흐르는 출력전류가 증가하는 것에 대응하여 버퍼(32)의 출력 저항을 작게 만들어 주기 위해서는 상기 모스트랜지스터(M16)의 트랜스컨덕턴스를 증가시켜야 한다. 이를 위해, 상기 출력 전류가 증가하였을 때 상기 모스트랜지스터(M15)를 통해 부스팅된 전류는 상기 모스트랜지스터(M16)을 통해 흘러야 한다. In order to reduce the output resistance of the buffer 32 in response to an increase in the output current flowing in the load RL, the transconductance of the MOS transistor M16 must be increased. To this end, when the output current is increased, the boosted current through the MOS transistor M15 should flow through the MOS transistor M16.

이에 비하여, 도 2와 같은 종래 LDO 레귤레이터(20)에 있어서는 상기 모스트랜지스터(M15)를 통해 부스팅된 전류는 모스트랜지스터(M13)를 통해 흘려 보내므로, 그 모스트랜지스터(M13)의 트랜스컨덕턴스를 증가시켜 주어야 한다.On the other hand, in the conventional LDO regulator 20 as shown in FIG. 2, since the boosted current flows through the MOS transistor M15, the transconductance of the MOS transistor M13 is increased. Should give.

LDO 레귤레이터(30)의 슬루율 전류는 모스트랜지스터(M13),(M16)의 드레인 전류(I13),(I16)의 합과 모스트랜지스터(M12),(M15)의 드레인 전류의 합의 차와 같다. 슬루율 전류를 증가시키기 위해서는 상기 모스트랜지스터(M13),(M16)의 드레인 전류(I13),(I16)의 변화율을 증가시켜야 하고, 이를 위해서는 상기 모스트랜지스터(M16)의 트랜스컨덕턴스를 증가시켜야 한다. The slew rate current of the LDO regulator 30 is equal to the difference between the sum of the drain currents I13 and I16 of the MOS transistors M13 and M16 and the sum of the drain currents of the MOS transistors M12 and M15. In order to increase the slew rate current, the rate of change of the drain currents I13 and I16 of the MOS transistors M13 and M16 must be increased, and for this purpose, the transconductance of the MOS transistor M16 must be increased.

종래의 LDO 레귤레이터(20)와 달리 본 발명의 LDO 레귤레이터(30)에서는 상기 모스트랜지스터(M16)의 입력 커패시턴스는 LDO 피드백 루프의 단위 이득 대역폭에 영향을 주지 않으므로 이 모스트랜지스터(M16)의 W/L 비율은 충분히 증가 될 수 있다. Unlike the conventional LDO regulator 20, in the LDO regulator 30 of the present invention, since the input capacitance of the MOS transistor M16 does not affect the unit gain bandwidth of the LDO feedback loop, the W / L of the MOS transistor M16 is reduced. The ratio can be increased sufficiently.

더구나, 상기 모스트랜지스터(M13)의 드레인 전류(I13)가 작게 유지되므로 그 모스트랜지스터(M13)의 W/L 비율 역시 최소화 될 수 있다. 이는 보상 커패시터(Cc)의 크기를 감소시킴으로써 LDO 피드백 루프의 단위 이득 대역폭을 최대화 할 수 있음을 의미한다. In addition, since the drain current I13 of the MOS transistor M13 is kept small, the W / L ratio of the MOS transistor M13 may also be minimized. This means that the unit gain bandwidth of the LDO feedback loop can be maximized by reducing the size of the compensation capacitor Cc.

따라서, 본 발명의 LDO 레귤레이터(30)는 슬루율 전류와 단위 이득 대역폭간의 상충관계가 없으므로 슬루율 전류와 단위 이득 대역폭 모두 동시에 증가되어 과도 응답 특성을 개선할 수 있게 된다.Therefore, since the LDO regulator 30 of the present invention does not have a trade-off between the slew rate current and the unit gain bandwidth, both the slew rate current and the unit gain bandwidth are simultaneously increased to improve the transient response characteristic.

도 4 내지 도 7은 종래의 LDO 레귤레이터(20)와 본 발명의 LDO 레귤레이터(30)에 대한 각종 측정 결과를 나타낸 것으로, 이에 대하여 비교 설명하면 다음과 같다.4 to 7 illustrate various measurement results of the conventional LDO regulator 20 and the LDO regulator 30 of the present invention.

먼저, 도 4a는 종래의 LDO 레귤레이터의 각종 특성을 측정한 결과를 나타낸 표로서, 최대출력전류: 200mA, 출력 커패시터 : 1μF, 출력전류가 0일 때 LDO 레귤레이터의 소모 전류 : 20μA, 출력 전류가 최대일 때 LDO 레귤레이터의 소모 전류 : 340μA, 드롭아웃 전압 : 0.2V, 출력 전류가 변할 때 출력 전압의 변동을 나타내는 로드 레귤레이션 : 34mV, 입력전압이 변할 때 출력 전압의 변동을 나타내는 라인 레귤레이션 : 2mV/V, PSRR(0-20kHz) : 45dB 이상, 출력 전류가 변할 때 최대 출력 전압 변동을 나타내는 과도 응답 특성 : 1.1% 미만, 칩 면적 : 0.264

Figure 112010086296219-pat00004
, 공정 : 0.35μm CMOS 이다.First, Figure 4a is a table showing the results of measuring the various characteristics of the conventional LDO regulator, the maximum output current: 200mA, output capacitor: 1μF, when the output current is 0, the current consumption of the LDO regulator: 20μA, the output current is the maximum Current consumption of the LDO regulator: 340μA, dropout voltage: 0.2V, load regulation indicating the variation of the output voltage when the output current changes: 34mV, line regulation indicating the variation of the output voltage when the input voltage changes: 2mV / V , PSRR (0-20kHz): 45dB or more, transient response characteristics showing maximum output voltage variation when the output current changes: chip area: less than 1.1%, chip area: 0.264
Figure 112010086296219-pat00004
, Process: 0.35μm CMOS.

이에 비하여 도 4b는 본 발명의 LDO 레귤레이터의 각종 특성을 측정한 결과를 나타낸 표로서, 최대출력전류: 200mA, 출력 커패시터 : 1μF, 출력전류가 0일 때 LDO 레귤레이터의 소모 전류 : 7.63μA, 출력 전류가 최대일 때 LDO 레귤레이터의 소모 전류 : 924μA, 드롭아웃 전압 : 0.2V, 로드 레귤레이션 : 7.8mV, 라인 레귤레이션 : 1mV/V, PSRR(0-20kHz) : 50dB 이상, 과도 응답 특성 : 10.5mV, 칩 면적 : 0.063

Figure 112010086296219-pat00005
, 공정 : 0.18μm high voltage CMOS 이다.4b is a table showing the results of measuring various characteristics of the LDO regulator of the present invention. The maximum output current: 200 mA, the output capacitor: 1 μF, when the output current is 0, the consumption current of the LDO regulator is 7.63 μA, the output current. LDO regulator consumes current at 924 μA, dropout voltage at 0.2 V, load regulation at 7.8 mV, line regulation at 1 mV / V, PSRR (0-20 kHz) at least 50 dB, transient response at 10.5 mV, chip Area: 0.063
Figure 112010086296219-pat00005
, Process: 0.18μm high voltage CMOS.

여기서, 종래의 LDO 레귤레이터에 비하여 본 발명의 LDO 레귤레이터은 로드 레귤레이션 및 라인 레귤레이션이 우수한 것을 학인할 수 있으며, 특히 과도 응답 특성이 우수한 것을 확인할 수 있다.Here, it can be seen that the LDO regulator of the present invention has superior load regulation and line regulation as compared to the conventional LDO regulator, and in particular, it is confirmed that the transient response characteristic is excellent.

도 5a는 종래의 LDO 루프의 UGF(단위 이득 주파수)를 나타낸 것이고, 도 5b는 본 발명의 LDO 루프의 UGF를 나타낸 것이다. UGF가 높을수록 과도 응답 특성이 좋아지는데, 본 발명에 의한 LDO 루프의 UGF가 종래의 LDO 루프의 UGF에 비하여 높은 것을 확인할 수 있다. 그 이유는 상대적으로 작은 보상 커패시터(Cc)를 사용하였기 때문이다.5A shows the UGF (unit gain frequency) of the conventional LDO loop, and FIG. 5B shows the UGF of the LDO loop of the present invention. The higher the UGF, the better the transient response characteristics, but it can be seen that the UGF of the LDO loop according to the present invention is higher than the UGF of the conventional LDO loop. This is because a relatively small compensation capacitor Cc is used.

도 6a는 종래의 LDO 레귤레이터의 △Vtr을 나타낸 것이고, 도 6b는 본 발명의 LDO 레귤레이터의 △Vtr를 나타낸 것이다. △Vtr(출력 전류가 갑자기 변할 때의 최대 출력 전압 변동값, 작을수록 좋음)은 과도 응답 특성을나타내는 지표로서, 종래 LDO 레귤레이터에서는 출력 전류가 0에서 200mA까지 변할 때 출력 전압이 순간적으로 65mV까지 변하는 것에 비하여 본 발명의 LDO 레귤레이터에서는 10.5mV까지 변하는 것을 확인할 수 있었다. 단, 종래 LDO 레귤레이터는 출력 전압이 3.15V일 때의 측정 결과이고, 본 발명의 LDO 레귤레이터는 출력 전압이 3.3V일 때의 측정 결과이다. Fig. 6A shows ΔVtr of the conventional LDO regulator, and Fig. 6B shows ΔVtr of the LDO regulator of the present invention. ΔVtr (the maximum output voltage change when the output current changes suddenly, the smaller the better) is an indicator of the transient response.In conventional LDO regulators, when the output current changes from 0 to 200mA, the output voltage changes instantaneously to 65mV. On the contrary, it was confirmed that the LDO regulator of the present invention changes to 10.5 mV. However, the conventional LDO regulator is a measurement result when the output voltage is 3.15V, the LDO regulator of the present invention is a measurement result when the output voltage is 3.3V.

도 7a는 종래의 LDO 레귤레이터의 라인 레귤레이션을 나타낸 것이고, 도 7b는 본 발명의 LDO 레귤레이터의 라인 레귤레이션을 나타낸 것이다. 라인 레귤레이션이란 입력 전압의 변화 대 출력 전압의 변화를 나타낸 것으로, 이 값이 작을수록 좋다. 입력 전압이 3.5V에서 4.5V로 변할 때, 종래 LDO 레귤레이터의 경우 출력 전압이 3mV 변화된 것에 비하여, 본 발명의 LDO 레귤레이터에서는 출력전압이 1mV 변한 것을 확인할 수 있다. Figure 7a shows the line regulation of a conventional LDO regulator, Figure 7b shows the line regulation of the LDO regulator of the present invention. Line regulation refers to the change in input voltage versus the change in output voltage. The smaller this value is, the better. When the input voltage is changed from 3.5V to 4.5V, it can be seen that the output voltage is changed by 1mV in the LDO regulator of the present invention, compared to the output voltage is changed by 3mV in the conventional LDO regulator.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiment of the present invention has been described in detail above, the scope of the present invention is not limited thereto, and may be implemented in various embodiments based on the basic concept of the present invention defined in the following claims. Such embodiments are also within the scope of the present invention.

30 : LDO 레귤레이터 31 : 에러 증폭기
32 : 버퍼 33 : 출력부30: LDO regulator 31: error amplifier
32: buffer 33: output unit

Claims (6)

출력단으로부터 피드백되는 에러전압을 증폭하는 캐스코드 에러 증폭기;
상기 캐스코드 에러 증폭기에 의해 증폭된 전압에 따라 패스 트랜지스터의 구동을 제어하기 위하여 상기 패스 트랜지스터의 부스팅전류를 접지단자 측으로 흘려보내되,
입력전압의 단자와 접지단자의 사이에 게이트가 상기 패스 트랜지스터의 게이트와 공통접속된 모스트랜지스터와 직렬접속되어 상기 게이트가 상기 패스 트랜지스터의 게이트와 공통접속된 모스트랜지스터를 통해 부스팅된 전류를 상기 접지단자 측으로 흘려주는 모스트랜지스터를 구비한 버퍼; 및
상기 패스트랜지스터의 구동에 따른 출력전압을 발생하고, 출력전압분압용 저항으로 상기 출력전압을 분배하여 상기 에러전압을 발생하는 출력부를 포함하여 구성한 것을 특징으로 하는 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터.
A cascode error amplifier for amplifying the error voltage fed back from the output stage;
In order to control the driving of the pass transistor according to the voltage amplified by the cascode error amplifier, a boosting current of the pass transistor is sent to the ground terminal side,
A ground is connected between a terminal of an input voltage and a ground terminal in series with a MOS transistor commonly connected with the gate of the pass transistor so that the gate is boosted through a MOS transistor commonly connected with the gate of the pass transistor. A buffer having a MOS transistor flowing to the side; And
And a high slew rate and a high unity gain bandwidth, the output unit generating an output voltage according to the driving of the fast transistor and distributing the output voltage to an output voltage divider resistor to generate the error voltage. Low dropout regulator.
제1항에 있어서, 버퍼는
일측 단자에 상기 입력전압이 공급되고, 게이트에 일정 바이어스전압(Vb2)이 공급되는 모스트랜지스터(M12);
일측 단자가 상기 모스트랜지스터(M12)의 타측 단자, 모스트랜지스터(M15)의 타측 단자, 모스트랜지스터(M16)의 일측 단자 및 자신의 바디에 공통 접속되고, 그 공통 접속점이 상기 버퍼의 출력단에 접속된 모스트랜지스터(M13);
일측 단자가 상기 모스트랜지스터(M13)의 타측 단자에 접속되고, 게이트에 일정 바이어스전압(Vb3)이 공급되며, 타측 단자가 접지단자에 접속된 모스트랜지스터(M14);
일측 단자에 상기 입력전압이 공급되고, 타측 단자와 게이트가 상기 패스트랜지스터(MP)의 게이트와 공통 접속되어 그 공통접속점이 상기 모스트랜지스터(M13)의 타측 단자에 접속된 모스트랜지스터(M15);
일측 단자가 상기 모스트랜지스터(M15)의 타측 단자에 접속되고, 게이트가 상기 모스트랜지스터(M14)의 일측 단자에 접속되며, 타측 단자가 접지단자에 접속된 모스트랜지스터(M16)를 포함하여 구성된 것을 특징으로 하는 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터.
The method of claim 1 wherein the buffer is
A MOS transistor (M12) to which the input voltage is supplied to one terminal and a predetermined bias voltage (Vb2) is supplied to a gate;
One terminal is commonly connected to the other terminal of the MOS transistor M12, the other terminal of the MOS transistor M15, the one terminal of the MOS transistor M16 and its own body, and a common connection point thereof is connected to the output terminal of the buffer. Morph transistor M13;
A MOS transistor M14 having one terminal connected to the other terminal of the MOS transistor M13, a constant bias voltage Vb3 supplied to the gate, and the other terminal connected to the ground terminal;
A MOS transistor (M15) in which the input voltage is supplied to one terminal, and the other terminal and the gate are commonly connected to the gate of the fast transistor (MP), and a common connection point thereof is connected to the other terminal of the MOS transistor (M13);
One terminal is connected to the other terminal of the MOS transistor (M15), the gate is connected to one terminal of the MOS transistor (M14), and the other terminal is configured to include a MOS transistor (M16) connected to the ground terminal. Low dropout regulator with high slew rate and high unity gain bandwidth.
제2항에 있어서, 버퍼의 출력 저항은 다음의 [수학식]으로 표현되는 것을 것을 특징으로 하는 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터.
Figure 112010086296219-pat00006

여기서, gm16 : 모스트랜지스터(M16)의 트랜스컨덕턴스, gm13: 모스트랜지스터(M13)의 트랜스컨덕턴스, ro13 : 모스트랜지스터(M13)의 출력 저항, gm15 : 모스트랜지스터(M15)의 트랜스컨덕턴스
3. The low dropout regulator of claim 2, wherein the output resistance of the buffer is expressed by the following Equation.
Figure 112010086296219-pat00006

Where gm16 is the transconductance of the MOS transistor M16, gm13 is the transconductance of the MOS transistor M13, ro13 is the output resistance of the MOS transistor M13, and gm15 is the transconductance of the MOS transistor M15.
제2항에 있어서, 모스트랜지스터(M15)를 통해 부스팅된 전류는 상기 모스트랜지스터(M16)을 통해 흐르는 것을 특징으로 하는 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터.
3. The low dropout regulator of claim 2, wherein the current boosted through the MOS transistor (M15) flows through the MOS transistor (M16).
삭제delete 제2항에 있어서, 저 드롭아웃 레귤레이터의 슬루율 전류는 모스트랜지스터(M13),(M16)의 드레인 전류의 합과 모스트랜지스터(M12),(M15)의 드레인 전류의 합의 차와 같은 것을 특징으로 하는 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터.The slew rate current of the low dropout regulator is equal to the difference between the sum of the drain currents of the MOS transistors M13 and M16 and the sum of the drain currents of the MOS transistors M12 and M15. Low dropout regulator with high slew rate and high unity gain bandwidth.
KR1020100135717A 2010-12-27 2010-12-27 A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth KR101238173B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100135717A KR101238173B1 (en) 2010-12-27 2010-12-27 A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100135717A KR101238173B1 (en) 2010-12-27 2010-12-27 A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth

Publications (2)

Publication Number Publication Date
KR20120073832A KR20120073832A (en) 2012-07-05
KR101238173B1 true KR101238173B1 (en) 2013-02-28

Family

ID=46708122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100135717A KR101238173B1 (en) 2010-12-27 2010-12-27 A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth

Country Status (1)

Country Link
KR (1) KR101238173B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933799B2 (en) 2015-09-22 2018-04-03 Samsung Electronics Co., Ltd. Voltage regulator using a multi-power and gain-boosting technique and mobile devices including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9625932B2 (en) 2012-09-05 2017-04-18 Silicon Works Co., Ltd. Switching mode converter having 100% duty cycle mode and method for controlling thereof
KR102031199B1 (en) * 2012-12-03 2019-10-11 한국전자통신연구원 Voltage regulator having error amplifier of rail-to rail
CN103760943B (en) * 2014-01-13 2016-02-24 合肥工业大学 A kind of slew rate enhancing circuit being applied to LDO
JP6321411B2 (en) * 2014-03-13 2018-05-09 エイブリック株式会社 Voltage detection circuit
CN106292817B (en) * 2016-08-22 2017-12-15 上海集成电路研发中心有限公司 The voltage buffer circuit and system of fast lifting output current
CN108508953B (en) * 2018-06-11 2020-03-24 深圳大学 Novel slew rate enhancement circuit and low dropout regulator
WO2019237220A1 (en) * 2018-06-11 2019-12-19 深圳大学 Novel slew rate enhancement circuit and low dropout regulator
CN112328000B (en) * 2020-09-30 2022-08-26 江苏清微智能科技有限公司 Ultra-low quiescent current quick response circuit and device
KR102591191B1 (en) * 2021-12-29 2023-10-20 한국과학기술원 A Digital-Like Analog Low Dropout Regulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009015810A (en) 2007-07-03 2009-01-22 Holtek Semiconductor Inc Low drop-out voltage regulator with high-performance linear and load regulation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009015810A (en) 2007-07-03 2009-01-22 Holtek Semiconductor Inc Low drop-out voltage regulator with high-performance linear and load regulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933799B2 (en) 2015-09-22 2018-04-03 Samsung Electronics Co., Ltd. Voltage regulator using a multi-power and gain-boosting technique and mobile devices including the same

Also Published As

Publication number Publication date
KR20120073832A (en) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101238173B1 (en) A Low Dropout Regulator with High Slew Rate Current and High Unity-Gain Bandwidth
US10353417B2 (en) Ripple pre-amplification based fully integrated low dropout regulator
CN108235744B (en) Low dropout linear voltage stabilizing circuit
US8154263B1 (en) Constant GM circuits and methods for regulating voltage
US20180157283A1 (en) Low-Dropout Linear Regulator with Super Transconductance Structure
US7218087B2 (en) Low-dropout voltage regulator
US6448750B1 (en) Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain
US7893670B2 (en) Frequency compensation scheme for stabilizing the LDO using external NPN in HV domain
US7492137B2 (en) Series regulator and differential amplifier circuit thereof
US8222877B2 (en) Voltage regulator and method for voltage regulation
US10579084B2 (en) Voltage regulator apparatus offering low dropout and high power supply rejection
KR20140089814A (en) Low drop out regulator
US8188725B2 (en) Voltage regulator and method for voltage regulation
JP2003015750A (en) Dynamic input stage bias for low quiescent current amplifier
JP2003084843A (en) Linear regulator
US8669753B2 (en) Voltage regulator having a phase compensation circuit
CN111176358B (en) Low-power-consumption low-dropout linear voltage regulator
US11487312B2 (en) Compensation for low dropout voltage regulator
US9874889B1 (en) Voltage regulator
CN113467559B (en) Adaptive dynamic zero compensation circuit applied to LDO (low dropout regulator)
US7135912B2 (en) Methods and systems for decoupling the stabilization of two loops
JP2017512341A (en) Low dropout voltage regulator circuit
KR20060046045A (en) Constant voltage outputting circuit
KR20090028282A (en) Low voltage drop out regulator
CN112987841A (en) Novel linear voltage stabilizer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 8