KR101233031B1 - 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치 - Google Patents
반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치 Download PDFInfo
- Publication number
- KR101233031B1 KR101233031B1 KR1020110016445A KR20110016445A KR101233031B1 KR 101233031 B1 KR101233031 B1 KR 101233031B1 KR 1020110016445 A KR1020110016445 A KR 1020110016445A KR 20110016445 A KR20110016445 A KR 20110016445A KR 101233031 B1 KR101233031 B1 KR 101233031B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicon
- containing gas
- silicon film
- gas
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000003672 processing method Methods 0.000 title description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 145
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 145
- 239000010703 silicon Substances 0.000 claims abstract description 145
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 59
- 239000002344 surface layer Substances 0.000 claims abstract description 20
- 238000002407 reforming Methods 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 188
- 238000000034 method Methods 0.000 claims description 100
- 238000012545 processing Methods 0.000 claims description 89
- 230000008569 process Effects 0.000 claims description 69
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 33
- 239000001301 oxygen Substances 0.000 claims description 33
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- 229910052736 halogen Inorganic materials 0.000 claims description 30
- 150000002367 halogens Chemical class 0.000 claims description 30
- 239000010410 layer Substances 0.000 claims description 30
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 17
- 229910000077 silane Inorganic materials 0.000 claims description 17
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 230000004048 modification Effects 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 23
- 239000000356 contaminant Substances 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 247
- 235000012431 wafers Nutrition 0.000 description 49
- 239000011261 inert gas Substances 0.000 description 17
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 239000003779 heat-resistant material Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 silicon fluoride compound Chemical class 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 2
- BCOSEZGCLGPUSL-UHFFFAOYSA-N 2,3,3-trichloroprop-2-enoyl chloride Chemical compound ClC(Cl)=C(Cl)C(Cl)=O BCOSEZGCLGPUSL-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
오염물이나 파티클이 실리콘막 등을 갖는 기판에 혼입됨으로써 기판의 품질이나 반도체 장치의 성능이 열화되는 것을 억제하고, 표면 거칠기가 작은 실리콘막을 형성한다. 기판에 실리콘막을 형성하는 막 형성 공정과, 상기 실리콘막에 산화종을 공급하고, 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질하는 개질 공정과, 상기 산화실리콘막을 제거하는 제거 공정을 갖는 반도체 장치의 제조 방법을 제공함으로써 상기 과제를 해결한다.
Description
본 발명은, 기판을 처리하는 공정을 갖는 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치에 관한 것으로, 특히, 실리콘막(Si막)을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법 및 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
반도체 장치의 제조 공정의 일 공정에서, 인접 셀간 간섭의 회피 및 비트 코스트 저감을 위해서, 실리콘막을 갖는 FG(Floating Gate, 플로팅 게이트) 구조 혹은 실리콘막을 세로 트랜지스터 채널로 하는 TCAT(Terabit Cell Array Transistor, 테라비트 셀 어레이 트랜지스터) 및 BICS(Bit-Cost Scalable, 비트 코스트 스케일러블)가 2 x ㎚(나노미터) 이후의 NAND 플래시 메모리에 응용되는 것이 제안되어 있다.
그러나, 전술한 응용예에 대하여 실리콘막을 적용할 때에 실리콘막의 표면 거칠기(표면 러프니스, Rms)의 문제가 있어, 높은 캐리어 이동도를 유지하는 것이 곤란하게 되어 있고, 반도체 장치의 일부로서 적용된 경우, 적용된 반도체 장치의 성능을 충분히 발휘할 수 없어, 스루풋을 저하시키는 원인이었다.
한편, 특허 문헌 1에서는, 실리콘막을 형성한 후, 연마제를 이용하여 실리콘막의 표면을 연마함으로써, 평탄한 표면을 갖는 실리콘막을 형성하였다.
그러나, 실리콘막의 표면을 연마할 때에 오염물이나 파티클이 발생하고, 그 오염물이나 파티클이 실리콘막 등을 갖는 기판에 혼입됨으로써 기판의 품질이나 반도체 장치의 성능이 열화되게 되는 등의 과제가 생기게 된다.
본 발명은 전술한 과제를 해결하여, 기판의 품질이나 반도체 장치의 성능의 열화를 억제하는 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 따르면, 기판에 실리콘막을 형성하는 막 형성 공정과, 상기 실리콘막에 산화종을 공급하고 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질하는 개질 공정과, 산화실리콘막을 제거하는 제거 공정을 갖는 반도체 장치의 제조 방법을 제공한다.
본 발명의 다른 양태에 따르면, 기판을 처리하는 처리실과, 상기 처리실 내에 적어도 실리콘 함유 가스를 공급하는 실리콘 함유 가스 공급계와, 상기 처리실 내에 적어도 산소 함유 가스를 공급하는 산소 함유 가스 공급계와, 상기 처리실 내에 적어도 할로겐 함유 가스를 공급하는 할로겐 함유 가스 공급계와, 상기 실리콘 함유 가스 공급계가 상기 처리실 내에 적어도 상기 실리콘 함유 가스를 공급하여 상기 기판에 실리콘막을 형성하고, 상기 산소 함유 가스 공급계가 상기 처리실 내에 상기 산소 함유 가스를 공급하고 상기 실리콘막을 열처리하여 실리콘막의 표층을 산화실리콘막으로 개질하고, 상기 할로겐 함유 가스 공급계가 상기 처리실 내에 상기 할로겐 함유 가스를 공급하여 산화실리콘막을 제거하도록 제어하는 컨트롤러를 갖는 기판 처리 장치를 제공한다.
또한 본 발명의 다른 양태에 따르면, 기판에 실리콘막을 형성하는 막 형성 공정과, 상기 실리콘막에 산화종을 공급하고 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질하는 개질 공정과, 상기 산화실리콘막을 제거하는 제거 공정을 갖는 기판 처리 방법을 제공한다.
본 발명에 따르면, 기판의 품질이나 반도체 장치의 성능의 열화를 억제할 수 있다.
도 1은 본 발명의 제1 실시 형태가 적용되는 반도체 제조 장치(10)의 사시도를 도시하는 도면.
도 2는 본 발명의 제1 실시 형태가 적용되는 반도체 제조 장치(10)의 처리로(202) 측면 단면도 및 각 부의 제어 구성을 도시하는 도면.
도 3는 본 발명의 제1 실시 형태에서의 각 공정의 기판의 상태를 도시하는 모식도.
도 4는 비교 샘플법에서의 각 공정의 기판의 상태를 도시하는 모식도.
도 5은 형성되는 실리콘막의 표면 거칠기의 측정 결과의 본 발명의 제1 실시 형태와 비교 샘플과의 비교를 도시하는 도면.
도 6은 아몰퍼스 실리콘막에서의, 막 두께값과 막 두께 면내 균일성과의 관계를 도시하는 도면.
도 2는 본 발명의 제1 실시 형태가 적용되는 반도체 제조 장치(10)의 처리로(202) 측면 단면도 및 각 부의 제어 구성을 도시하는 도면.
도 3는 본 발명의 제1 실시 형태에서의 각 공정의 기판의 상태를 도시하는 모식도.
도 4는 비교 샘플법에서의 각 공정의 기판의 상태를 도시하는 모식도.
도 5은 형성되는 실리콘막의 표면 거칠기의 측정 결과의 본 발명의 제1 실시 형태와 비교 샘플과의 비교를 도시하는 도면.
도 6은 아몰퍼스 실리콘막에서의, 막 두께값과 막 두께 면내 균일성과의 관계를 도시하는 도면.
[제1 실시 형태]
이하에 본 발명의 제1 실시 형태를 도면에 기초하여 설명한다. 도 1은 본 발명의 제1 실시 형태에 따른 기판 처리 장치로서의 반도체 제조 장치(10)의 일례이며, 사시도로 도시한다. 이 반도체 제조 장치(10)는, 배치식 종형 열처리 장치이며, 주요부가 배치되는 케이스(12)를 갖는다. 반도체 제조 장치(10)에는, 예를 들면, Si(실리콘, 규소) 또는 SiC(실리콘 카바이드, 탄화규소) 등으로 구성된 기판으로서의 웨이퍼(200)를 수납하는 기판 수납기로서 후프(foup)(이하, 포드라고 함)(16)가, 웨이퍼 캐리어로서 사용된다. 이 케이스(12)의 정면측에는, 포드 스테이지(18)가 배치되어 있고, 이 포드 스테이지(18)에 포드(16)가 반송된다. 포드(16)에는, 예를 들면 25매의 웨이퍼(200)가 수납되고, 덮개가 닫혀진 상태에서 포드 스테이지(18)에 재치된다.
케이스(12) 내의 정면측으로서, 포드 스테이지(18)에 대향하는 위치에는 포드 반송 장치(20)가 배치되어 있다. 또한, 이 포드 반송 장치(20)의 근방에는 포드 선반(22), 포드 오프너(24) 및 기판 매수 검지기(26)가 배치되어 있다. 포드 선반(22)은 포드 오프너(24)의 상방에 배치되며 포드(16)를 복수개 재치한 상태에서 유지하도록 구성되어 있다. 기판 매수 검지기(26)는 포드 오프너(24)에 인접하여 배치된다. 포드 반송 장치(20)는 포드 스테이지(18)와 포드 선반(22)과 포드 오프너(24) 사이에서 포드(16)를 반송한다. 포드 오프너(24)는 포드(16)의 덮개를 여는 것이고, 기판 매수 검지기(26)는 덮개가 열어진 포드(16) 내의 웨이퍼(200)의 매수를 검지한다.
케이스(12) 내에는 기판 이동 탑재기(28), 기판 지지구로서의 보트(217)가 배치되어 있다. 기판 이동 탑재기(28)는 아암(트위저)(32)을 갖고, 도시하지 않은 구동 수단에 의해, 상하 회전 동작이 가능한 구조로 되어 있다. 아암(32)은 예를 들면 5매의 웨이퍼(200)를 취출할 수 있고, 이 아암(32)을 움직임으로써, 포드 오프너(24)의 위치에 놓여진 포드(16) 및 보트(217) 사이에서 웨이퍼(200)를 반송한다.
도 2는 본 발명의 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 처리로(202)의 개략 구성도로서, 종단면도로서 도시되어 있다.
도 2에 도시되어 있는 바와 같이, 처리로(202)는 가열 기구로서의 히터(206)를 갖는다. 히터(206)는 통 형상이며, 예를 들면 원통 형상이고, 도시하지 않은 유지판으로서의 히터 베이스에 지지됨으로써 수직으로 설치되어 있다.
히터(206)의 내측에는, 히터(206)와 동심원 형상으로 반응관으로서의 프로세스 튜브(203)가 배설되어 있다. 프로세스 튜브(203)는 내부 반응관으로서의 이너 튜브(204)와, 그 외측에 설치된 외부 반응관으로서의 아우터 튜브(205)로 구성되어 있다. 이너 튜브(204)는, 예를 들면 석영(SiO2) 또는 탄화규소(SiC) 등의 내열성 재료로 구성되어 있고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 이너 튜브(204)의 통 중공부에는 처리실(201)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세로 수직 방향으로 다단으로 정렬한 상태에서 수용 가능하게 구성되어 있다. 아우터 튜브(205)는, 예를 들면 석영 또는 탄화규소 등의 내열성 재료로 구성되어 있고, 내경이 이너 튜브(204)의 외경보다도 크며 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있고, 이너 튜브(204)와 동심원 형상으로 설치되어 있다.
아우터 튜브(205)의 하방에는, 아우터 튜브(205)와 동심원 형상으로 매니폴드(209)가 배설되어 있다. 매니폴드(209)는, 예를 들면 스테인레스 등으로 구성되어 있고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)는, 이너 튜브(204)와 아우터 튜브(205)에 계합되어 있고, 이들을 지지하도록 설치되어 있다. 또한, 매니폴드(209)와 아우터 튜브(205) 사이에는 시일 부재로서의 O링(220a)이 설치되어 있다. 매니폴드(209)가 도시하지 않은 히터 베이스에 지지됨으로써, 프로세스 튜브(203)는 수직으로 설치된 상태로 되어 있다. 프로세스 튜브(203)와 매니폴드(209)에 의해 반응 용기가 형성된다.
매니폴드(209)에는 가스 도입부로서의 노즐(230a, 230b, 230c, 230d)이 처리실(201) 내에 연통하도록 접속되어 있고, 노즐(230a, 230b, 230c, 230d)에는 각각 가스 공급관(232a, 232b, 232c, 232d)이 접속되어 있다. 가스 공급관(232a, 232b, 232c, 232d)의 노즐(230a, 230b, 230c, 230d)과의 접속측과 반대측인 상류측에는, 가스 유량 제어기로서의 MFC(매스 플로우 컨트롤러, Mass Flow Controller)(241a, 241b, 241c, 241d) 및 개폐 장치로서의 밸브(310a, 310b, 310c, 310d)를 통하여 실리콘 함유 가스원(300a), 산소 함유 가스원(300b), 할로겐 함유 가스원(300c), 불활성 가스원(300d)이 접속되어 있다. MFC(241a, 241b, 241c, 241d)에는, 가스 유량 제어부(235)가 전기적으로 접속되어 있고(도 2에서 부호 C로 표시), 공급하는 가스의 유량이 원하는 양으로 되도록 원하는 타이밍에서 제어하도록 구성되어 있다.
실리콘 함유 가스로서 예를 들면 실란(SiH4) 가스를 공급하는 노즐(230a)은, 예를 들면 석영제이며, 매니폴드(209)를 관통하도록 매니폴드(209)에 설치되어 있다. 노즐(230a)은, 적어도 1개 설치되어 있고, 히터(206)와 대향하는 영역보다 하방으로서 매니폴드(209)와 대향하는 영역에 설치되며, 실리콘 함유 가스를 처리실(201) 내에 공급하고 있다. 노즐(230a)은, 가스 공급관(232a)에 접속되어 있다. 이 가스 공급관(232a)은, 유량 제어기(유량 제어 수단)로서의 매스 플로우 컨트롤러(241a) 및 밸브(310a)를 통하여 실리콘 함유 가스로서, 예를 들면 실란(SiH4) 가스를 공급하는 실리콘 함유 가스원(300a)에 접속되어 있다. 이 구성에 의해, 처리실(201) 내에 공급하는 실리콘 함유 가스, 예를 들면 실란 가스의 공급 유량, 농도, 분압을 제어할 수 있다. 주로, 실리콘 함유 가스원(300a), 밸브(310a), 매스 플로우 컨트롤러(241a), 가스 공급관(232a), 노즐(230a)에 의해, 가스 공급계로서의 실리콘 함유 가스 공급계가 구성된다.
산소 함유 가스로서 예를 들면 산소(O2) 가스를 공급하는 노즐(230b)은, 예를 들면 석영제이며, 매니폴드(209)를 관통하도록 매니폴드(209)에 설치되어 있다. 노즐(230b)은, 적어도 1개 설치되어 있고, 히터(206)와 대향하는 영역보다 하방으로서 매니폴드(209)와 대향하는 영역에 설치되며, 산소 함유 가스를 처리실(201) 내에 공급하고 있다. 노즐(230b)은, 가스 공급관(232b)에 접속되어 있다. 이 가스 공급관(232b)은, 유량 제어기(유량 제어 수단)로서의 매스 플로우 컨트롤러(241b) 및 밸브(310b)를 통하여 산소 함유 가스로서, 예를 들면 산소 가스를 공급하는 산소 함유 가스원(300b)에 접속되어 있다. 이 구성에 의해, 처리실(201) 내에 공급하는 산소 함유 가스, 예를 들면 산소 가스의 공급 유량, 농도, 분압을 제어할 수 있다. 주로, 산소 함유 가스원(300b), 밸브(310b), 매스 플로우 컨트롤러(241b), 가스 공급관(232b), 노즐(230b)에 의해, 가스 공급계로서의 산소 함유 가스 공급계가 구성된다.
할로겐 함유 가스로서 예를 들면 3불화질소(NF3) 가스를 공급하는 노즐(230c)은, 예를 들면 석영제이며, 매니폴드(209)를 관통하도록 매니폴드(209)에 설치되어 있다. 노즐(230c)은, 적어도 1개 설치되어 있고, 히터(206)와 대향하는 영역보다 하방으로서 매니폴드(209)와 대향하는 영역에 설치되며, 할로겐 함유 가스를 처리실(201) 내에 공급하고 있다. 노즐(230c)은, 가스 공급관(232c)에 접속되어 있다. 이 가스 공급관(232c)은, 유량 제어기(유량 제어 수단)로서의 매스 플로우 컨트롤러(241c) 및 밸브(310c)를 통하여 할로겐 함유 가스로서, 예를 들면 3불화질소 가스를 공급하는 할로겐 함유 가스원(300c)에 접속되어 있다. 이 구성에 의해, 처리실(201) 내에 공급하는 할로겐 함유 가스의 조건, 예를 들면 3불화질소 가스의 공급 유량, 농도, 분압을 제어할 수 있다. 주로, 할로겐 함유 가스원으로서, 예를 들면 할로겐 함유 가스원(300c), 밸브(310c), 매스 플로우 컨트롤러(241c), 가스 공급관(232c), 노즐(230c)에 의해, 가스 공급계로서의 할로겐 함유 가스 공급계가 구성된다.
불활성 가스로서 예를 들면 질소(N2) 가스를 공급하는 노즐(230d)은, 예를 들면 석영제이며, 매니폴드(209)를 관통하도록 매니폴드(209)에 설치되어 있다. 노즐(230d)은, 적어도 1개 설치되어 있고, 히터(206)와 대향하는 영역보다 하방으로서 매니폴드(209)와 대향하는 영역에 설치되며, 불활성 가스를 처리실(201) 내에 공급하고 있다. 노즐(230d)은, 가스 공급관(232d)에 접속되어 있다. 이 가스 공급관(232d)은, 유량 제어기(유량 제어 수단)로서의 매스 플로우 컨트롤러(241d) 및 밸브(310d)를 통하여 불활성 가스로서, 예를 들면, 질소 가스를 공급하는 불활성 가스원(300d)에 접속되어 있다. 이 구성에 의해, 처리실(201) 내에 공급하는 불활성 가스, 예를 들면 질소 가스의 공급 유량, 농도, 분압을 제어할 수 있다. 주로, 불활성 가스원(300d), 밸브(310d), 매스 플로우 컨트롤러(241d), 가스 공급관(232d), 노즐(230d)에 의해, 가스 공급계로서의 불활성 가스 공급계가 구성된다.
밸브(310a, 310b, 310c, 310d), 및 매스 플로우 컨트롤러(241a, 241b, 241c, 241d)에는, 가스 유량 제어부(235)가 전기적으로 접속되어(도 2에서 부호 C로 표시), 원하는 가스 공급량, 가스 공급 개시, 가스 공급 정지 등을 원하는 타이밍에서 제어하도록 구성되어 있다.
또한, 본 실시예에서는, 노즐(230a, 230b, 230c, 230d)을 매니폴드(209)와 대향하는 영역에 설치하였지만, 이에 한하지 않고, 예를 들면, 적어도 일부를 히터(206)와 대향하는 영역에 설치하여, 실리콘 함유 가스 또는 산소 함유 가스 또는 할로겐 함유 가스 또는 불활성 가스를 웨이퍼의 처리 영역에서 공급할 수 있도록 해도 된다. 예를 들면 L자형의 노즐을 1 이상 이용하여, 가스를 공급하는 위치를 웨이퍼의 처리 영역까지 연장시킴으로써, 1 이상의 위치로부터 가스를 웨이퍼 근방에서 공급할 수 있도록 해도 된다. 또한, 매니폴드(209)와 대향하는 영역, 또는 히터(206)와 대향하는 영역 중 어느 것에서도, 노즐을 설치해도 된다.
또한 본 실시예에서는 실리콘 함유 가스로서 실란 가스를 예시하였지만, 이에 한하지 않고, 예를 들면, 디실란(Si2H6) 가스나 트리실란(Si3H8) 가스 등의 고차 실란 가스나 디클로로실란(SiH2Cl2) 가스나 트리클로로실란(SiHCl3) 가스나 테트라클로로실란(SiCl4) 가스를 이용해도 되고, 또한 이들을 조합하여 이용해도 된다.
또한 본 실시예에서는 산소 함유 가스로서 산소(O2) 가스를 예시하였지만, 이에 한하지 않고, 예를 들면, 오존(O3) 가스 등을 이용해도 된다.
또한 본 실시예에서는, 할로겐 함유 가스로서 3불화질소(NF3) 가스를 예시하였지만, 이에 한하지 않고, 예를 들면, 3불화염소(ClF3) 가스, 불소(F2) 가스 등의 불소(F)나 염소(Cl) 등의 할로겐을 함유하는 할로겐 함유 가스를 이용해도 되고, 또한 이들을 조합하여 이용해도 된다.
또한 본 실시예에서는 불활성 가스로서 질소(N2) 가스를 예시하였지만, 이에 한하지 않고, 예를 들면, 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희 가스 등을 이용해도 되고, 또한 질소 가스와 이들 희가스를 조합하여 이용해도 된다.
매니폴드(209)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)은, 이너 튜브(204)와 아우터 튜브(205)의 간극에 의해 형성되는 통 형상 공간(250)의 하단부에 배치되어 있고, 통 형상 공간(250)에 연통하고 있다. 배기관(231)의 매니폴드(209)와의 접속측과 반대측인 하류측에는 압력검출기로서의 압력 센서(245) 및 압력 조정 장치(242)를 통하여 진공 펌프 등의 진공 배기 장치(246)가 접속되어 있어, 처리실(201) 내의 압력이 소정의 압력(진공도)으로 되도록 진공 배기할 수 있도록 구성되어 있다. 압력 조정 장치(242) 및 압력 센서(245)에는, 압력 제어부(236)가 전기적으로 접속되어 있고(도 2에서 부호 B로 표시), 압력 제어부(236)는 압력 센서(245)에 의해 검출된 압력에 기초하여 압력 조정 장치(242)에 의해 처리실(201) 내의 압력이 원하는 압력으로 되도록 원하는 타이밍에서 제어하도록 구성되어 있다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 로 입구 덮개체로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은 매니폴드(209)의 하단에 수직 방향 하측으로부터 당접되도록 되어 있다. 시일 캡(219)은 예를 들면 스테인레스 등의 금속으로 구성되어 있고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는 매니폴드(209)의 하단과 당접하는 시일 부재로서의 O링(220b)이 설치된다. 시일 캡(219)의 처리실(201)과 반대측에는, 보트를 회전시키는 회전 기구(254)가 설치되어 있다. 회전 기구(254)의 회전축(255)은 시일 캡(219)을 관통하여, 후술하는 보트(217)에 접속되어 있고, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은 프로세스 튜브(203)의 외부에 수직으로 설비된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있고, 이에 의해 보트(217)를 처리실(201)에 대하여 반입 반출하는 것이 가능하게 되어 있다. 회전 기구(254) 및 보트 엘리베이터(115)에는, 구동 제어부(237)가 전기적으로 접속되어 있어(도 2에서 부호 A로 표시), 원하는 동작을 하도록 원하는 타이밍에서 제어하도록 구성되어 있다.
기판 유지구로서의 보트(217)는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 구성되어 있고, 복수매의 웨이퍼(200)를 수평 자세로 또한 서로 중심을 일치시킨 상태에서 정렬시켜 다단으로 유지하도록 구성되어 있다. 또한 보트(217)의 하부에는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 구성되어 있으며 원판 형상을 한 단열 부재로서의 단열판(216)이 수평 자세로 다단으로 복수매 배치되어 있어, 히터(206)로부터의 열이 매니폴드(209)측으로 전달되기 어렵게 되도록 구성되어 있다.
프로세스 튜브(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 히터(206)와 온도 센서(263)에는, 온도 제어부(238)가 전기적으로 접속되어 있어(도 2에서 부호 D로 표시), 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(206)에의 통전 상태를 조정함으로써 처리실(201) 내의 온도가 원하는 온도 분포로 되도록 원하는 타이밍에서 제어하도록 구성되어 있다.
가스 유량 제어부(235), 압력 제어부(236), 구동 제어부(237), 온도 제어부(238)는, 조작부, 입출력부도 구성하고, 기판 처리 장치 전체를 제어하는 주제어부(239)에 전기적으로 접속되어 있다. 이들, 가스 유량 제어부(235), 압력 제어부(236), 구동 제어부(237), 온도 제어부(238), 주제어부(239)는 컨트롤러(240)로서 구성되어 있다.
다음으로, 상기 구성에 따른 처리로(202)를 이용하여, 반도체 장치의 제조 공정의 일 공정으로서, CVD(Chemical Vapor Deposition, 화학 기상 성장)법에 의해 웨이퍼(200)에 박막을 형성하는 방법에 대하여 설명한다. 또한, 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(240)에 의해 제어된다.
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 도 2에 도시되어 있는 바와 같이, 복수매의 웨이퍼(200)를 유지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201)에 반입(보트 로딩)된다. 이 상태에서, 시일 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 시일한 상태로 된다.
처리실(201) 내가 원하는 압력(진공도)으로 되도록 진공 배기 장치(246)에 의해 진공 배기된다. 이 때, 처리실(201) 내의 압력은, 압력 센서(245)에 의해 측정되고, 이 측정된 압력에 기초하여 압력 조절기(242)에 의해, 피드백 제어된다. 또한, 처리실(201) 내가 원하는 온도로 되도록 히터(206)에 의해 가열된다. 이 때, 처리실(201) 내가 원하는 온도 분포로 되도록 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(206)에의 통전 상태가 피드백 제어된다. 계속해서, 회전 기구(254)에 의해, 보트(217)가 회전됨으로써, 웨이퍼(200)가 회전된다.
다음으로, 도 2에 도시한 바와 같이 처리 가스로서, 예를 들면 실리콘 함유 가스 공급원(300a)으로부터 실리콘 함유 가스가 공급되고, MFC(241a)에서 원하는 유량으로 되도록 제어된 실리콘 함유 가스는, 가스 공급관(232a)을 유통하여 노즐(230a)로부터 처리실(201) 내에 도입된다. 도입된 실리콘 함유 가스는 처리실(201) 내를 상승하고, 이너 튜브(204)의 상단 개구로부터 통 형상 공간(250)으로 유출되어 배기관(231)으로부터 배기된다. 실리콘 함유 가스는 처리실(201) 내를 통과할 때에 웨이퍼(200)의 표면과 접촉하고, 이 때에 열CVD 반응에 의해 웨이퍼(200)에 막, 예를 들면 실리콘막이 퇴적(디포지션)된다.
미리 설정된 처리 시간이 경과하면, 불활성 가스 공급원(300d)으로부터 불활성 가스가 MFC(241d)에서 원하는 유량으로 되도록 제어되어 공급되어, 처리실(201) 내가 불활성 가스로 치환됨과 함께, 처리실(201) 내의 압력이 상압으로 복귀된다.
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구됨과 함께, 처리 완료 웨이퍼(200)가 보트(217)에 유지된 상태에서 매니폴드(209)의 하단으로부터 프로세스 튜브(203)의 외부로 반출(보트 로딩)된다. 그 후, 처리 완료 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지).
다음으로 본 발명의 제1 실시 형태에서의 막 형성 방법에 대하여, 더욱 상세하게 설명한다. 전술한 반도체 제조 장치(10)를 이용하여, 반도체 장치의 제조 공정의 일 공정으로서 기판에 이하와 같은 수순으로 목적의 막을 형성한다.
도 4는 제1 실시 형태에서의 각 공정의 기판의 상태를 도시하는 모식도이다. 도 4에 도시한 바와 같이 제1 실시 형태에서는, 기판으로 되는 웨이퍼(200)에 실리콘막을 형성하는 막 형성 공정을 행하고, 실리콘막에 산화종을 공급하고, 실리콘막을 열처리하여 실리콘막의 표층을 산화실리콘막으로 개질하는 개질 공정을 행하고, 산화실리콘막을 제거하는 제거 공정을 행한다. 이에 의해 실리콘막이 열처리되어, 실리콘막의 표층이 산화실리콘막으로 개질된다. 이 때에 실리콘막의 표층이 산화실리콘막으로 개질되므로, 실리콘막의 막 두께를 얇게 할 수 있고, 개질된 산화실리콘막은 캡막(Cap막)으로서 구성할 수 있어, 열처리에 수반하여, 발생하게 되는 실리콘막의 표면의 실리콘의 이동을 억제할 수 있다. 이에 의해 표면 거칠기(표면 러프니스)가 작은 실리콘막, 예를 들면 폴리실리콘막(다결정막)을 형성할 수 있다. 상세에 대하여 이하에 설명한다.
각 공정에 대하여 이하에 상세하게 설명한다.
<막 형성 공정>
실리콘 등으로 구성되는 기판으로서의 웨이퍼(200)에 예를 들면, 아몰퍼스 실리콘(비정질 실리콘, amorphous silicon)막(710)을 형성하는 막 형성 공정에 대하여 설명한다. 처리실(201) 내에 적어도 실리콘 함유 가스를 공급하고, 일례로서 CVD법을 이용하여 웨이퍼(200) 상에 아몰퍼스 실리콘막(710)을 15㎚ 이상 80㎚ 이하 정도의 막 두께로 형성하는 것이 바람직하다.
또한, 바람직하게는 웨이퍼(200)에, 산화실리콘막이 형성되어 있는 것이 좋고, 웨이퍼(200)에 형성되어 있는 산화실리콘막에 전술한 방법으로, 아몰퍼스 실리콘막(710)이 형성되는 것이 바람직하다. 이에 의해, 예를 들면, 형성되는 아몰퍼스 실리콘막(710)과 산화실리콘막과의 밀착성이 높아지므로, 형성하는 반도체 장치의 성능이 열화되는 것을 저감하고, 스루풋이 저하되는 것을 억제할 수 있다.
또한, 실리콘 함유 가스로서, 실란 가스(SiH4 가스) 또는, 디실란 가스(Si2H6 가스) 또는 디클로로실란 가스(SiH2Cl2 가스) 등을 들 수 있다.
또한, 바람직하게는 아몰퍼스 실리콘막(710)이 형성될 때, 우선 디실란 가스를 공급하여 실리콘으로 구성되는 시드(Seed)층(710a)을 형성한 후, 실란 가스를 공급하여 형성된 시드층(710a) 상에 실리콘층(710b)을 형성하여 아몰퍼스 실리콘막(710)을 형성하는 것이 좋다.
이에 의해 디실란 가스를 공급하여 시드층(710a)을 형성함으로써 기판인 웨이퍼(200)에 실리콘 결정핵을 균일하게 형성할 수 있고, 그 후의 실란 가스를 공급함으로써, 균일하게 형성된 실리콘 결정핵이 성장하기 때문에, 형성되는 실리콘층(710b)은, 균일하게 형성할 수 있다. 즉, 웨이퍼(200)에 형성되는 실리콘막, 예를 들면, 아몰퍼스 실리콘막(710)은, 전술한 시드층(710a)과 실리콘층(710b)으로 구성됨으로써, 막 두께의 면내 균일성을 양호하게 형성할 수 있다.
또한, 일례로, 본 실시 형태의 처리실(201) 내에서 웨이퍼(200)를 처리할 때의 처리 조건, 즉, 웨이퍼(200)에 디실란 가스에 의한 시드층(710a)을 형성할 때의 처리 조건으로서는,
처리 온도 : 390℃ 이상 480℃ 이하,
처리 압력 : 40Pa 이상 120Pa 이하,
디실란 가스 공급 유량 : 50sccm 이상 500sccm 이하
가 예시되고, 각각의 처리 조건을, 각각의 범위 내의 임의의 값으로 일정하게 유지함으로써 웨이퍼(200)에 실리콘으로 구성되는 시드층(710a)이 형성된다.
또한, 일례로, 본 실시 형태의 처리실(201) 내에서 웨이퍼(200)를 처리할 때의 처리 조건, 즉 시드층(710a)에 실리콘층(710b)을 형성할 때의 처리 조건으로서는,
처리 온도 : 490℃ 이상 540℃ 이하,
처리 압력 : 40Pa 이상 200Pa 이하,
실란 가스 공급 유량 : 500sccm 이상 2000sccm 이하
가 예시되고, 각각의 처리 조건을, 각각의 범위 내의 임의의 값으로 일정하게 유지함으로써 시드층(710a)에 실리콘층(710b)이 형성된다.
전술한 바와 같은 막 형성 공정에 의해, 웨이퍼(200) 상에 표면 거칠기(러프니스)가 작은 아몰퍼스 실리콘막(710)이 형성된다.
또한, 실리콘으로 구성되는 시드층(710a)은 1㎚(나노미터) 이상의 막 두께가 바람직하다. 디실란 가스를 공급함으로써 형성되는 시드층(710a)의 막 두께 1㎚와 실란 가스를 공급함으로써 형성된 실리콘층(710b)의 막 두께 13㎚와의 아몰퍼스 실리콘막(710)이 15㎚로 되었을 때, 스텝 커버리지가 95％ 정도의 높은 스텝 커버리지를 확보할 수 있는 것이 얻어지고 있다. 이에 의해 차세대 3차원 메모리(3D 메모리)에의 응용이 가능하게 된다.
또한, 전술에서는, 디실란 가스와 실란 가스를 이용하여 아몰퍼스 실리콘막(710)을 형성하는 성막 조건을 나타냈지만, 이에 한하지 않고, 실리콘 함유 가스 중 어느 1종의 가스 또는 전술에 예시한 그 밖의 실리콘 함유 가스의 1종류 또는 그 조합을 이용하여 아몰퍼스 실리콘막(710)을 형성해도 된다.
또한, 전술에서는, CVD법에 의한 막 형성에 대하여 설명하였지만, 이에 한하지 않고, 예를 들면 ALD(Atomic Layer Deposition, 원자층 성장)법을 이용해도 된다.
<개질 공정>
계속해서, 실리콘막, 예를 들면 아몰퍼스 실리콘막(710)에 산화종을 공급하고 실리콘막을 열처리하여, 실리콘막의 표층을 산화실리콘막으로 개질하는 개질 공정을 행한다.
처리실(201) 내에 예를 들면, 적어도 산화종으로서, 산소(O2) 가스를 공급하고, 실리콘막, 예를 들면, 아몰퍼스 실리콘막(710)을 열처리하여, 실리콘막의 표층을 산화실리콘막(720)으로 개질한다. 개질 공정에 의해 형성된 산화실리콘막(720)은 2∼50㎚ 정도의 막 두께로 형성되어 있는 것이 바람직하다.
이에 의해, 실리콘막, 예를 들면 아몰퍼스 실리콘막(710)은, 열처리에 의해 폴리실리콘막(다결정 실리콘막)(730)으로 되면서, 공급된 산화종에 의해 아몰퍼스 실리콘막(710)의 표층이 개질되어 산화실리콘막(720)으로 된다. 또한, 이 때, 형성되는 폴리실리콘막(730)의 막 두께는, 아몰퍼스 실리콘막(710)의 막 두께보다도 얇게 형성할 수 있다.
또한, 개질 공정에 의해 형성된 산화실리콘막(720)은 캡막(Cap막)으로서 기능하여, 열처리에 의해 아몰퍼스 실리콘막(710)으로부터 폴리실리콘막(730)으로 개질될 때에, 구성하고 있는 실리콘, 특히 폴리실리콘막(730)과 산화실리콘막(720)과의 계면에 존재하는 실리콘의 이동을 억제할 수 있다. 즉, 폴리실리콘막(730)의 표층의 실리콘이 이동하는 것이 억제되어 있으므로, 후술하는 제거 공정에 의해 노출되는 폴리실리콘막(730)의 표면 거칠기(표면 러프니스, Rms)가 작을 수 있다.
일례로, 본 실시 형태의 처리실(201) 내에서 웨이퍼(200)를 처리할 때의 처리 조건으로서는,
처리 온도 : 700℃ 이상 950℃ 이하,
처리 압력 : 100Pa 이상 100000Pa 이하,
산소 가스 공급 유량 : 4sccm 이상 10sccm 이하
가 예시되고, 각각의 처리 조건을, 각각의 범위 내의 임의의 값으로 일정하게 유지함으로써 실리콘막, 예를 들면 아몰퍼스 실리콘막(710)이 열처리되어 폴리실리콘막(730)으로 되고, 공급된 산화종에 의해 아몰퍼스 실리콘막(710)의 표층이 산화실리콘막(720)으로 개질된다.
아몰퍼스 실리콘막(710)에 산화종을 공급함으로써, 아몰퍼스 실리콘막(710)은 열처리되어 폴리실리콘막(730)으로 되면서, 공급된 산화종에 의해 아몰퍼스 실리콘막(710) 표층은, 산화실리콘막(720)으로 개질 처리된다.
이 때, 산화종에 의해 개질된 산화실리콘막(720)은 캡막(Cap막)으로서 기능하여, 열처리되어 폴리실리콘막(730)을 구성하고 있는 실리콘, 특히 폴리실리콘막(730)과 산화실리콘막(720)과의 계면에서의 실리콘의 이동을 억제할 수 있다. 또한, 산화실리콘막(720)은 아몰퍼스 실리콘막(710)의 표층이 개질 처리됨으로써 형성되어 있으므로, 형성되는 폴리실리콘막(730)은, 얇은 막 두께로 형성할 수 있다. 바꾸어 말하면, 개질 공정에서 공급되는 산화종, 예를 들면, 산소 가스의 공급량이나 처리실 내의 압력(처리 압력)이나 온도(처리 온도) 등의 처리 조건을 제어함으로써, 산화실리콘막(720)으로 개질되는 양, 즉 개질되는 산화실리콘막(720)의 막 두께를 제어할 수 있고, 이에 의해, 폴리실리콘막(730)의 막 두께를 제어할 수 있다.
또한, 본 실시 형태에서는, 산화종으로서 산소 가스를 예시하였지만, 바람직하게는, 산소 가스와 수소 가스를 독립하여 처리실(201) 내에 공급하여 개질 처리를 행하는 것이 좋다. 이에 의해, 산화 반응 초기의 속도가 빠르기 때문에, 실리콘으로 구성되는 웨이퍼(200)에 상이한 2 이상의 면방위를 갖는 경우라도, 실리콘 면방위에 의존한 산화 속도의 차가 생기는 것을 현저하게 작게 할 수 있어, 개질 처리를 균일하게 행할 수 있다. 그러나, 이에 한하지 않고, 예를 들면, H2O 가스를 이용한 방법 등의 산소 함유 가스를 이용한 방법으로 행해도 된다.
<제거 공정>
다음으로, 개질 공정에서 형성된 산화실리콘막(720)을 제거하는 제거 공정을 행한다. 이에 의해, 산화실리콘막(720)이 제거되고, 폴리실리콘막(730)이 노출된다.
처리실(201) 내에 예를 들면, 적어도 3불화질소(NF3) 가스를 공급하고, 드라이 에칭함으로써 형성되어 있는 산화실리콘막(720)을 제거한다.
이 때, 산화실리콘막(720)은, 3불화질소 가스와 반응하고, 산화실리콘막의 실리콘은 3불화질소 가스의 불소와 결합하여 불화실리콘 화합물(SixFy, 단 x, y는 정수)을 형성하고, 산화실리콘막의 산소는 3불화질소 가스의 질소와 결합하여 산화질소 화합물(NOz, 단, z는 정수)을 형성하고, 각각 가스로서 처리실(201)로부터 배기되기 때문에, 산화실리콘막(720)은 제거된다.
이에 의해, 앞에서 설명한 바와 같이 개질 공정에서 웨이퍼(200)에 형성되어 있던 표면 거칠기가 작은 폴리실리콘막(730)을 얻을 수 있다.
본 실시 형태에서는, 3불화질소(NF3) 가스를 예시하였지만, 이에 한하지 않고, 예를 들면 3불화염소(ClF3) 가스, 불소(F2) 가스 등의 불소나 염소를 함유하는 할로겐 함유 가스를 이용해도 된다.
또한, 전술한 드라이 에칭에 의한 제거 방법에 의하지 않고, 반도체 제조 장치(10)로부터 웨이퍼(200)를 반출한 후에, 다른 장치를 이용하여, 약액에 의한 웨트 에칭법에 의해 산화실리콘막(720)을 제거해도 된다. 바람직하게는 예를 들면, 1％로 희석된 희불산 용액을 이용하여 웨트 에칭하여, 산화실리콘막(720)을 제거함으로써, 표면 거칠기가 작은 폴리실리콘막(730)을 형성할 수 있다.
약액으로서 희불산 용액을 이용하였지만, 이에 한하지 않고, 그 밖의 할로겐을 함유하는 용액을 이용해도 되고, 용액의 농도에 대하여, 더욱 고농도이어도 된다.
일련의 처리 완료 후, 처리 가스의 공급을 정지하고, 불활성 가스 공급원으로부터 불활성 가스가 공급되어, 처리실(201) 내가 불활성 가스로 치환됨과 함께, 처리실(201) 내의 압력이 상압으로 복귀된다.
그 후, 승강 모터(122)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구됨과 함께, 처리 완료 웨이퍼(200)가 보트(217)에 유지된 상태에서 매니폴드(209)의 하단으로부터 처리실(201)의 외부로 반출(보트 로딩)되고, 보트(217)에 지지된 모든 웨이퍼(200)가 차가워질 때까지, 보트(217)를 소정 위치에서 대기시킨다. 다음으로, 대기시킨 보트(217)의 웨이퍼(200)가 소정 온도까지 냉각되면, 기판 이동 탑재기(28)에 의해, 보트(217)로부터 웨이퍼(200)를 취출하고, 포드 오프너(24)에 세트되어 있는 빈 포드(16)에 반송하여 수용한다. 그 후, 포드 반송 장치(20)에 의해, 웨이퍼(200)가 수용된 포드(16)를 포드 선반(22), 또는 포드 스테이지(18)에 반송한다. 이와 같이 하여 반도체 제조 장치(10)의 일련의 작용이 완료된다.
<비교>
전술한 방법으로 형성한 폴리실리콘막(730)과, 샘플막(750)으로서 웨이퍼(200)에 폴리실리콘막을 형성한 경우를 비교한다.
여기서 샘플막의 성막 방법에 대하여 설명한다.
도 5는 샘플막을 형성하는 각 공정에서 형성되는 막의 모식도를 도시하고 있다. 우선 웨이퍼(200)에 아몰퍼스 실리콘막(710)을 형성하고 아몰퍼스 실리콘막(710)에 열처리를 실시함으로써, 아몰퍼스 실리콘막(710)을 폴리실리콘막(750)으로 변형하여 샘플막이 형성된다.
또한, 샘플막을 형성할 때의 아몰퍼스 실리콘막(710)의 형성 방법은 전술한 제1 실시 형태 시와 동일하고, 열처리의 공정에 관한 처리 조건은 이하대로 한다.
일례로, 본 실시 형태의 처리실(201) 내에서 웨이퍼(200)에 샘플막(750)을 형성할 때에 아몰퍼스 실리콘막(710)을 열처리하는 처리 조건으로서는,
처리 온도 : 650℃ 이상 950℃ 이하,
처리 압력 : 5000Pa 이상 1000000Pa 이하,
질소 가스 공급 유량 : 500sccm 이상 2000sccm 이하
가 예시되고, 각각의 처리 조건을, 각각의 범위 내의 임의의 값으로 일정하게 유지함으로써 아몰퍼스 실리콘막(710)이 열처리된다.
또한, 열처리하는 기판에 적합한 조건에 따라서 열처리 온도 및 열처리에 필요한 처리 시간을 적절하게 조정하는 것이 바람직하다.
도 6에서 제1 실시 형태의 방법으로 형성된 막의 표면 거칠기와 샘플막(750)의 표면 거칠기를 비교한 결과를 도시하고 있다. 모두, 웨이퍼(200)에 15∼80㎚의 폴리실리콘막(다결정 실리콘막)이 형성되어 있지만, 각각의 표면 거칠기(표면 러프니스, Rms)는 크게 다르다. 샘플막에서의 폴리실리콘막(750)의 표면 러프니스 Rms=0.62㎚로 높은 값을 나타내고 있는 것에 대하여, 제1 실시 형태의 방법으로 형성한 폴리실리콘막(730)의 표면 러프니스 Rms=0.33㎚로 양호한 값이다. 이것은 열처리할 때에, 아몰퍼스 실리콘막의 표면의 실리콘이 열에 의해 이동하게 되기 때문이며, 제1 실시 형태에서는, 아몰퍼스 실리콘막(710)이 열처리되어 폴리실리콘막(730)으로 되면서, 공급되는 산화종에 의해 표층이 산화실리콘막(720)으로 개질됨으로써, 형성되는 산화실리콘막(720)은 캡막(Cap막)으로 되므로, 폴리실리콘막을 구성하고 있는 실리콘, 특히, 폴리실리콘막(730)과 산화실리콘막(720)과의 계면에 존재하는 실리콘의 열처리에 의한 이동을 억제할 수 있기 때문이다. 또한 제거 공정을 거쳐서 노출되는 폴리실리콘막(다결정 실리콘막)(730)은 표면 거칠기(표면 러프니스)가 작은 막을 형성할 수 있다.
또한, 도 7에서는, 아몰퍼스 실리콘막의 막 두께값과 각 막 두께값에서의 막 두께 면내 균일성의 관계를 도시한다. 도 7에서는, 횡축에 성막 시간(min), 종축은, 좌측에 성막된 아몰퍼스 실리콘막의 막 두께값(㎚), 우측에 웨이퍼(200)에 성막된 아몰퍼스 실리콘막의 막 두께 면내 균일성(％)을 각각 나타낸다. 도 7에 도시한 바와 같이, 아몰퍼스 실리콘막은 박막으로 됨에 따라서 면내 균일성이 현저하게 악화되는 경향이 있다. 따라서 반도체 스케일이 작아짐에 따라서, 아몰퍼스 실리콘막을 형성하는 공정만으로는 평탄한 표면을 형성할 수 없어, 적용하는 것이 곤란하게 되는 것이 생각된다.
본 발명의 제1 실시 형태를 이용하여, 표면 거칠기(표면 러프니스)가 작은 폴리실리콘막(730)이 형성되는 것은, 반도체 장치의 스케일이 작아져 실리콘막의 막 두께를 얇게 하는 요구가 커지는 경우에 유용하다. 반도체 장치의 제조 공정 중에서 예를 들면, 실리콘막을 균일하게 형성할 수 있고, 또한, 폴리실리콘막(730) 상에 형성되는 막과의 결합력을 강하게 할 수 있다. 더욱 양호한 성능을 갖는 반도체 장치를 안정적으로 제조할 수 있다.
본 실시 형태에 따르면, 이하에 기재하는 효과 중 적어도 1개 이상의 효과를 발휘한다.
(1) 표면 거칠기가 작은 폴리실리콘막(다결정막)을 형성할 수 있다.
(2) 공급되는 산화종의 공급 조건을 제어함으로써, 형성되는 폴리실리콘막의 막 두께를 제어할 수 있다.
(3) (1)에서, 막 형성 공정에서, 디실란 가스에 의해 형성되는 실리콘으로 구성되는 시드층과 실란 가스에 의해 형성되는 실리콘층을 이용함으로써, 표면 거칠기가 작고, 면내 균일성이 양호한 폴리실리콘막을 형성할 수 있다.
(4) (1)에서, 반도체 제조 공정에서, 실리콘으로 구성되는 절연막을 균일하게 형성할 수 있다.
(5) (1)에서 특히 높은 어스펙트비(Aspect비)를 갖는 트렌치 구조 등에 적용할 때에 양호한 스텝 커버리지(Step Coverage)를 얻을 수 있다.
(6) (1)에서, 폴리실리콘막 상에 형성되는 막과의 결합력을 강하게 할 수 있다.
(7) 양호한 성능을 갖는 반도체 장치를 안정적으로 제조할 수 있어, 스루풋의 향상이 가능하다.
또한, 전술한 실시 형태에서는, 1개의 반도체 제조 장치(10)에서, 일련의 막 형성을 행하였지만, 이에 한하지 않고, 각각의 공정을 각각의 전용의 처리 장치에서 행해도 된다.
또한, 본 발명은 배치식 장치에 한하지 않고 매엽식 장치에도 적용할 수 있다.
또한, 본 발명은 폴리실리콘막의 형성에 관하여 설명하였지만, 그 밖의 에피택셜막 및 CVD막, 예를 들면 질화실리콘막 등에 관해서도 적용할 수 있다.
[부기]
이하에, 본 실시 형태에 따른 바람직한 양태를 부기한다.
[부기 1]
기판에 실리콘막을 형성하는 막 형성 공정과,
상기 실리콘막에 산화종을 공급하고, 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질하는 개질 공정과,
상기 산화실리콘막을 제거하는 제거 공정
을 갖는 반도체 장치의 제조 방법.
[부기 2]
기판을 처리하는 처리실과,
상기 처리실 내에 적어도 실리콘 함유 가스를 공급하는 실리콘 함유 가스 공급계와,
상기 처리실 내에 적어도 산소 함유 가스를 공급하는 산소 함유 가스 공급계와,
상기 처리실 내에 적어도 할로겐 함유 가스를 공급하는 할로겐 함유 가스 공급계와,
상기 실리콘 함유 가스 공급계가 상기 처리실 내에 적어도 상기 실리콘 함유 가스를 공급하여 상기 기판에 실리콘막을 형성하고, 상기 산소 함유 가스 공급계가 상기 처리실 내에 상기 산소 함유 가스를 공급하고 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질하고, 상기 할로겐 함유 가스 공급계가 상기 처리실 내에 상기 할로겐 함유 가스를 공급하여 상기 산화실리콘막을 제거하도록 제어하는 컨트롤러
를 갖는 기판 처리 장치.
[부기 3]
기판에 실리콘막을 형성하는 막 형성 공정과,
상기 실리콘막에 산화종을 공급하고, 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질하는 개질 공정과,
상기 산화실리콘막을 제거하는 제거 공정
을 갖는 기판 처리 방법.
[부기 4]
부기 1에서 막 형성 공정은, 상기 처리실 내에 디실란 가스를 공급하여 상기 기판에 실리콘으로 구성된 시드층을 형성하고, 상기 처리실 내에 실란 가스를 공급하여 상기 시드층에 실리콘막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
[부기 5]
부기 1에서 막 형성 공정은, 상기 처리실 내에 디실란 가스를 공급하여 상기 기판에 실리콘으로 구성된 시드층을 형성하고, 디실란 가스의 공급을 정지한 후에 처리실 내에 실란 가스를 공급하여 상기 시드층에 실리콘막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
[부기 6]
부기 4 또는 5에서, 시드층의 막 두께는 1㎚ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
[부기 7]
상기 제거 공정에서는, 상기 기판에 할로겐 함유 가스를 공급하여, 상기 실리콘 산화막을 제거하는 반도체 장치의 제조 방법.
특정 실시예들이 설명되었지만, 이들 실시예들은 단지 예시를 위해 제시된 것이고, 본 개시의 범위를 한정하기 위한 것이 아니다. 사실상, 본원에 설명된 신규한 방법들 및 장치들은 다양한 다른 형태로 구현될 수 있으며, 또한, 본 개시의 사상에서 벗어나지 않고 본원에 설명된 실시예들의 형태에 다양한 생략, 치환, 및 변경이 행해질 수 있다. 첨부된 청구항들 및 그들의 등가물들은 본 개시의 범위 및 사상 내에 있는 바와 같은 그러한 형태 또는 수정을 포함하는 것으로 의도된다.
10 : 반도체 제조 장치
12 : 케이스
16 : 포드
18 : 포드 스테이지
20 : 포드 반송 장치
22 : 포드 선반
24 : 포드 오프너
26 : 기판 매수 검지기
28 : 기판 이동 탑재기
32 : 아암
115 : 보트 엘리베이터
122 : 승강 모터
200 : 웨이퍼
201 : 처리실
202 : 처리로
203 : 프로세스 튜브
204 : 이너 튜브
205 : 아우터 튜브
206 : 히터
209 : 매니폴드
216 : 단열판
217 : 보트
219 : 시일 캡
220a, 220b : O링
230a, 230b, 230c, 230d : 노즐
231 : 배기관
232 : 가스 공급관
235 : 가스 유량 제어부
236 : 압력 제어부
237 : 구동 제어부
238 : 온도 제어부
239 : 주제어부
240 : 컨트롤러
241a, 241b, 241c, 241d : MFC(매스 플로우 컨트롤러)
242 : 압력 조정 장치
245 : 압력 센서
246 : 진공 배기 장치
250 : 통 형상 공간
254 : 회전 기구
255 : 회전축
263 : 온도 센서
300a : 실리콘 함유 가스 공급원
300b : 산소 함유 가스 공급원
300c : 할로겐 함유 가스 공급원
300d : 불활성 가스 공급원
310a, 310b, 310c, 310d : 밸브(개폐 장치)
700 : 산화실리콘막
710 : 아몰퍼스 실리콘막
710a : 시드층
710b : 아몰퍼스 실리콘층
720 : 산화실리콘막(Cap막)
730 : 폴리실리콘막
750 : 비교 샘플막
12 : 케이스
16 : 포드
18 : 포드 스테이지
20 : 포드 반송 장치
22 : 포드 선반
24 : 포드 오프너
26 : 기판 매수 검지기
28 : 기판 이동 탑재기
32 : 아암
115 : 보트 엘리베이터
122 : 승강 모터
200 : 웨이퍼
201 : 처리실
202 : 처리로
203 : 프로세스 튜브
204 : 이너 튜브
205 : 아우터 튜브
206 : 히터
209 : 매니폴드
216 : 단열판
217 : 보트
219 : 시일 캡
220a, 220b : O링
230a, 230b, 230c, 230d : 노즐
231 : 배기관
232 : 가스 공급관
235 : 가스 유량 제어부
236 : 압력 제어부
237 : 구동 제어부
238 : 온도 제어부
239 : 주제어부
240 : 컨트롤러
241a, 241b, 241c, 241d : MFC(매스 플로우 컨트롤러)
242 : 압력 조정 장치
245 : 압력 센서
246 : 진공 배기 장치
250 : 통 형상 공간
254 : 회전 기구
255 : 회전축
263 : 온도 센서
300a : 실리콘 함유 가스 공급원
300b : 산소 함유 가스 공급원
300c : 할로겐 함유 가스 공급원
300d : 불활성 가스 공급원
310a, 310b, 310c, 310d : 밸브(개폐 장치)
700 : 산화실리콘막
710 : 아몰퍼스 실리콘막
710a : 시드층
710b : 아몰퍼스 실리콘층
720 : 산화실리콘막(Cap막)
730 : 폴리실리콘막
750 : 비교 샘플막
Claims (14)
- 기판에 실리콘막을 형성하는 막 형성 공정과,
상기 실리콘막에 산화종을 공급하고, 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질함과 함께 상기 산화실리콘막으로 되지 않는 부분의 상기 실리콘막을 비도핑 상태의 실리콘막으로 개질하는 개질 공정과,
상기 산화실리콘막을 제거하는 제거 공정
을 갖는 반도체 장치의 제조 방법. - 삭제
- 제1항에 있어서,
상기 막 형성 공정에서 형성되는 상기 실리콘막은, 아몰퍼스 실리콘막이고,
상기 개질 공정에서 상기 산화실리콘막으로 되지 않는 부분의 상기 실리콘막은, 상기 아몰퍼스 실리콘막으로부터 폴리실리콘막으로 개질되는 반도체 장치의 제조 방법. - 제1항에 있어서,
상기 개질 공정과 상기 제거 공정은, 동일한 처리실 내에서 행해지는 반도체 장치의 제조 방법. - 제4항에 있어서,
상기 제거 공정에서, 상기 산화실리콘막은, 할로겐 함유 가스가 공급됨으로써 제거되는 반도체 장치의 제조 방법. - 제1항에 있어서,
상기 개질 공정과 상기 제거 공정은, 서로 다른 장치에서 행해지는 반도체 장치의 제조 방법. - 제6항에 있어서,
상기 제거 공정에서, 상기 산화실리콘막은, 약액에 의한 웨트 에칭법에 의해 제거되는 반도체 장치의 제조 방법. - 제1항에 있어서,
상기 막 형성 공정은, 처리실 내에 디실란 가스를 공급하여 상기 기판에 실리콘으로 구성된 시드층을 형성하고, 상기 처리실 내에 실란 가스를 공급하여 상기 시드층에 실리콘막을 형성하는 반도체 장치의 제조 방법. - 제8항에 있어서,
상기 시드층을 형성할 때에는, 디실란 가스가 공급되고, 상기 시드층에 상기 실리콘막을 형성할 때에는, 실란 가스가 공급되는 반도체 장치의 제조 방법. - 제1항에 있어서,
상기 개질 공정은, 100Pa 이상 100000Pa 이하의 처리 압력 하에서, 상기 실리콘막에 상기 산화종을 공급하는 공정인 반도체 장치의 제조 방법. - 기판을 처리하는 처리실과,
상기 처리실 내에 적어도 실리콘 함유 가스를 공급하는 실리콘 함유 가스 공급계와,
상기 처리실 내에 적어도 산소 함유 가스를 공급하는 산소 함유 가스 공급계와,
상기 처리실 내에 적어도 할로겐 함유 가스를 공급하는 할로겐 함유 가스 공급계와,
상기 실리콘 함유 가스 공급계가 상기 처리실 내에 적어도 상기 실리콘 함유 가스를 공급하여 상기 기판에 실리콘막을 형성하고, 상기 산소 함유 가스 공급계가 상기 처리실 내에 상기 산소 함유 가스를 공급하고 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질함과 함께 상기 산화실리콘막으로 되지 않는 부분의 상기 실리콘막을 비도핑 상태의 실리콘막으로 개질하고, 상기 할로겐 함유 가스 공급계가 상기 처리실 내에 상기 할로겐 함유 가스를 공급하여 상기 산화실리콘막을 제거하도록 제어하는 컨트롤러
를 갖는 기판 처리 장치. - 기판에 실리콘막을 형성하는 막 형성 공정과,
상기 실리콘막에 산화종을 공급하고, 상기 실리콘막을 열처리하여 상기 실리콘막의 표층을 산화실리콘막으로 개질함과 함께 상기 산화실리콘막으로 되지 않는 부분의 상기 실리콘막을 비도핑 상태의 실리콘막으로 개질하는 개질 공정과,
상기 산화실리콘막을 제거하는 제거 공정
을 갖는 기판 처리 방법. - 제1항에 있어서,
상기 개질 공정에서는, 산소 함유 가스 외에 수소 가스를 더 공급하고, 공급할 때는 산소 함유 가스와 수소 가스를 독립하여 공급하는 반도체 장치의 제조 방법. - 제11항에 있어서,
상기 개질하는 것은, 산소 함유 가스 외에 수소 가스를 더 공급하고, 공급할 때는 산소 함유 가스와 수소 가스를 독립하여 공급하는 것을 포함하는 기판 처리 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-038599 | 2010-02-24 | ||
| JP2010038599A JP5495847B2 (ja) | 2010-02-24 | 2010-02-24 | 半導体装置の製造方法、基板処理装置および基板処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110097709A KR20110097709A (ko) | 2011-08-31 |
| KR101233031B1 true KR101233031B1 (ko) | 2013-02-13 |
Family
ID=44476865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110016445A KR101233031B1 (ko) | 2010-02-24 | 2011-02-24 | 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20110207302A1 (ko) |
| JP (1) | JP5495847B2 (ko) |
| KR (1) | KR101233031B1 (ko) |
| CN (1) | CN102194660A (ko) |
| TW (1) | TWI443747B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200030451A (ko) * | 2018-09-12 | 2020-03-20 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5337269B2 (ja) * | 2010-04-27 | 2013-11-06 | 東京エレクトロン株式会社 | アモルファスシリコン膜の成膜方法および成膜装置 |
| JP4967066B2 (ja) * | 2010-04-27 | 2012-07-04 | 東京エレクトロン株式会社 | アモルファスシリコン膜の成膜方法および成膜装置 |
| KR20110122523A (ko) * | 2010-05-04 | 2011-11-10 | 삼성전자주식회사 | 반도체 메모리 소자 및 그의 형성방법 |
| JP5544343B2 (ja) * | 2010-10-29 | 2014-07-09 | 東京エレクトロン株式会社 | 成膜装置 |
| JP5741382B2 (ja) | 2011-09-30 | 2015-07-01 | 東京エレクトロン株式会社 | 薄膜の形成方法及び成膜装置 |
| JP5774439B2 (ja) * | 2011-10-14 | 2015-09-09 | 株式会社日本製鋼所 | レーザ処理装置 |
| JP5829196B2 (ja) * | 2011-10-28 | 2015-12-09 | 東京エレクトロン株式会社 | シリコン酸化物膜の成膜方法 |
| JP6022272B2 (ja) * | 2012-09-14 | 2016-11-09 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP5947710B2 (ja) * | 2012-12-27 | 2016-07-06 | 東京エレクトロン株式会社 | シード層の形成方法、シリコン膜の成膜方法および成膜装置 |
| JP2015070233A (ja) | 2013-09-30 | 2015-04-13 | 株式会社東芝 | 半導体装置の製造方法 |
| CN104701064B (zh) * | 2015-03-26 | 2015-12-09 | 江苏现代电力科技股份有限公司 | 基于柔性分合闸技术的智能集成中压交流真空开关设备 |
| JP6078604B2 (ja) * | 2015-09-24 | 2017-02-08 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系 |
| KR20230132361A (ko) * | 2021-01-25 | 2023-09-15 | 램 리써치 코포레이션 | 열적 에칭에 의한 선택적인 실리콘 트리밍 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185486A (ja) | 1999-12-27 | 2001-07-06 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体膜の形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749440A (en) * | 1985-08-28 | 1988-06-07 | Fsi Corporation | Gaseous process and apparatus for removing films from substrates |
| JP2845303B2 (ja) * | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| JPH06342763A (ja) * | 1993-05-31 | 1994-12-13 | Sanyo Electric Co Ltd | 多結晶半導体膜の形成方法 |
| JPH07162002A (ja) * | 1993-12-06 | 1995-06-23 | Sharp Corp | 半導体膜の製造方法及び薄膜トランジスタの製造方法 |
| US6159866A (en) * | 1998-03-02 | 2000-12-12 | Applied Materials, Inc. | Method for insitu vapor generation for forming an oxide on a substrate |
| JP2000021781A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002110997A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 多結晶薄膜トランジスタの製造方法 |
| JP4456533B2 (ja) * | 2005-06-14 | 2010-04-28 | 東京エレクトロン株式会社 | シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム |
| JP5023004B2 (ja) * | 2008-06-30 | 2012-09-12 | 株式会社日立国際電気 | 基板処理方法及び基板処理装置 |
-
2010
- 2010-02-24 JP JP2010038599A patent/JP5495847B2/ja active Active
-
2011
- 2011-02-23 CN CN2011100484504A patent/CN102194660A/zh active Pending
- 2011-02-23 US US13/033,095 patent/US20110207302A1/en not_active Abandoned
- 2011-02-24 KR KR1020110016445A patent/KR101233031B1/ko active IP Right Grant
- 2011-02-24 TW TW100106184A patent/TWI443747B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185486A (ja) | 1999-12-27 | 2001-07-06 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体膜の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200030451A (ko) * | 2018-09-12 | 2020-03-20 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
| KR102401389B1 (ko) | 2018-09-12 | 2022-05-24 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201142949A (en) | 2011-12-01 |
| US20110207302A1 (en) | 2011-08-25 |
| CN102194660A (zh) | 2011-09-21 |
| JP2011176095A (ja) | 2011-09-08 |
| TWI443747B (zh) | 2014-07-01 |
| KR20110097709A (ko) | 2011-08-31 |
| JP5495847B2 (ja) | 2014-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101233031B1 (ko) | 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치 | |
| JP5393895B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| US8282733B2 (en) | Manufacturing method of semiconductor apparatus | |
| KR100996689B1 (ko) | 반도체장치의 제조방법, 막생성방법 및 기판처리장치 | |
| JP5235142B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP2012216696A (ja) | 基板処理装置及び半導体装置の製造方法 | |
| WO2020189288A1 (ja) | 成膜方法および成膜装置 | |
| JP2012186275A (ja) | 基板処理装置及び半導体装置の製造方法 | |
| JP6475135B2 (ja) | 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具 | |
| KR101070668B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| KR101550590B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치 | |
| US20220301851A1 (en) | Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus | |
| JP4324632B2 (ja) | 半導体装置の製造方法および基板処理装置 | |
| KR101922593B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| CN109891555B (zh) | 低温外延层形成方法 | |
| CN113113284A (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180119 Year of fee payment: 6 |