KR101232932B1 - 와이어 본딩 기계상에서의 본딩 지점 교수 방법과 와이어 루프 검사 방법, 및 이를 수행하는 장치들 - Google Patents

와이어 본딩 기계상에서의 본딩 지점 교수 방법과 와이어 루프 검사 방법, 및 이를 수행하는 장치들 Download PDF

Info

Publication number
KR101232932B1
KR101232932B1 KR1020107021716A KR20107021716A KR101232932B1 KR 101232932 B1 KR101232932 B1 KR 101232932B1 KR 1020107021716 A KR1020107021716 A KR 1020107021716A KR 20107021716 A KR20107021716 A KR 20107021716A KR 101232932 B1 KR101232932 B1 KR 101232932B1
Authority
KR
South Korea
Prior art keywords
bonding
wire
points
teaching
component
Prior art date
Application number
KR1020107021716A
Other languages
English (en)
Other versions
KR20100125368A (ko
Inventor
제레미야 코우이
숀 사베이커
매튜 오드너
마이클 델리
Original Assignee
쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 filed Critical 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Publication of KR20100125368A publication Critical patent/KR20100125368A/ko
Application granted granted Critical
Publication of KR101232932B1 publication Critical patent/KR101232932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/85132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Image Processing (AREA)

Abstract

와이어 본딩 기계 상에 반도체 디바이스의 본딩 지점을 교수하는 방법이 제공된다. 이 방법은 (1)(a) 상기 반도체 디바이스의 제 1 구성요소의 본딩 지점들과, (b) 상기 반도체 디바이스의 제 2 구성요소의 본딩 지점들에 대한 배치 데이터를 상기 와이어 본딩 기계에 제공하는 단계; 및 (2) 상기 제 1 구성요소와 상기 제 2 구성요소의 상기 본딩 지점들의 적어도 일부에 대한 더욱 정확한 배치 데이터를 얻기 위하여, 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하여 상기 반도체 디바이스의 상기 제 1 구성요소와 상기 반도체 디바이스의 상기 제 2 구성요소의 본딩 지점들을 교수하는 단계를 포함한다. 상기 교수하는 단계는 상기 와이어 본딩 기계상에서 와이어 본딩되도록 구성된 순서에 따라 본딩 지점들을 교수함으로써 실시된다.

Description

와이어 본딩 기계상에서의 본딩 지점 교수 방법과 와이어 루프 검사 방법, 및 이를 수행하는 장치들{METHODS OF TEACHING BONDING LOCATIONS AND INSPECTING WIRE LOOPS ON A WIRE BONDING MACHINE, AND APPARATUSES FOR PERFORMING THE SAME}
본 발명은 와이어 본딩 기계의 동작에 관한 것으로, 특히 와이어 본딩 기계상에 본딩 지점을 교수하고, 와이어 루프를 검사하는 개선된 방법에 관한 것이다.
미국 특허출원 제5,119,435호; 제5,119,436호; 제5,125,036호; 제5,600,733호; 및 제6,869,869호는 와이어 본딩 시스템 및 와이어 본딩 시스템을 동작시키는 연관된 방법에 관한 것으로, 그 전부가 본 명세서에 참조로서 포함된다.
반도체 디바이스의 프로세싱 및 패키징에서, 와이어 본딩은 패키지 내에서 2개의 지점간(예를 들어, 반도체 다이의 다이 패드와 리드 프레임의 리드간)에 전기적 상호 접속을 제공하는 주된 방법이 되고 있다. 특히, 와이어 본더(wire bonder; 또한 와이어 본딩 기계로서 잘 알려짐)를 사용하여, 전기적으로 상호 접속되어야 할 각각의 지점 간에 와이어 루프가 형성된다. 도 1a는 와이어 본딩 기계의 일부 예시적 구성 요소들을 도시하며, 이 구성요소들은 광 어셈블리(18; 카메라부(18a)를 포함함), 트랜스듀서(14; 예를 들어, 초음파 트랜스듀서), 본딩 툴(16; 예를 들어, 모세형(capillary) 와이어 본딩 툴, 쇄기형(wedge) 본딩 툴 등), 디바이스 클램프(12), 및 열 블록(10)을 포함한다. 당업자에게 잘 알려진 바와 같이, (다른 도시되지 않은 구성 요소 중에서) 요소들(14, 18, 18a)은 와이어 본딩 기계의 "본드 헤드(bond head)"로서 알려진 부분이고, 이 본드 헤드는 와이어를 본딩(및 교수(teaching)와 같은 그 밖의 동작)하는 동안, xy 테이블을 이용하여 이동한다. 당업자에게 잘 알려진 바와 같이, 와이어가 본딩되어질 디바이스(예를 들어, 기판/리드 프레임 상에 위치된 반도체 다이)는 열 블록(10) 상에 배치되고, 디바이스 클램프(12)에 의해 고정된다. 디바이스가 공간 내에 고정된 후에, 와이어 본딩될 디바이스의 본딩 지점들(bonding locations)간에 와이어 루프를 본딩하는 본딩 툴(16)을 사용하여 와이어 본딩 동작(wire bonding operation)이 수행된다. 와이어 본딩될 디바이스는 디바이스 클램프(12)의 개구(12a)를 통해 접근할 수 있다.
예시적 반도체 디바이스의 일부가 도 1b에서 절단 측면도로 도시된다. 이 디바이스는 기판(100; 예를 들어, 리드 프레임(100))에 의해 지지되는 반도체 다이(102)를 포함한다. 와이어 루프(104)는 (1) 반도체 다이(102; 즉, 다이 패드(102a, 102i 등)) 상의 본딩 지점과, (2) 리드 프레임(100; 리드(100a, 100i 등)) 상의 본딩 지점 사이에 본딩되어 있다. 도 2는 도 1b에 도시된 것과 유사한 디바이스의 평면도이다. 도 2에 도시된 바와 같이, 리드 프레임(100)은 리드(100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j, 100k, 100l)을 포함한다. 또한, 리드 프레임(100)은 리드 프레임 아이(eye) 포인트(100a1, 100a2)를 포함한다. 반도체 다이(102)는 다이 패드(102a, 102b, 102c, 102d, 102e, 102f, 102g, 102h, 102i, 102j, 102k, 102l)를 포함한다. 또한, 반도체 다이(102)는 아이 포인트(102a1, 102a2)를 포함한다. 도 2에 도시된 바와 같이, 와이어 루프(104)는 리드 프레임(100)의 리드 중 하나와 이에 상응하는 반도체 다이(102)의 다이 패드 중 하나 사이에 설치된다. 예를 들어, 와이어 루프(104)는 다이 패드(102a)와 리드(100a) 간에 전기적 상호 접속을 제공한다. 이와 유사하게, 또 다른 와이어 루프(104)는 다이 패드(102b)와 리드(100b)간 에 전기적 상호 접속을 제공한다.
비전 시스템(예를 들어, 패턴 인식 시스템 또는 PRS)을 사용하는 교수 동작(teaching operation)은 주로 와이어 본딩 동작과 관련되어 이용된다. 예를 들어, 와이어 본딩 동작이 일군의 반도체 디바이스(batch of semiconductor device; 리드 프레임상에 탑재된 반도체 다이와 같은 디바이스들) 상에서 수행되기 전에, 일반적으로 샘플 디바이스의 하나의 아이 포인트(또는 복수의 아이 포인트)를 교수하는 것이 소망된다. 또, 샘플 디바이스의 본딩 지점(예를 들어, 반도체 다이의 다이 패드)의 본딩 지점이 교수될 수 있다. 샘플 디바이스를 "교수"함으로써, 샘플 디바이스에 관련된 특정 물리적 데이터가 저장된다(예를 들어, 와이어 본딩 기계의 메모리 내에 저장됨). 이 물리적 데이터는 예를 들어, 처리될(예를 들어, 와이어 본딩될) 일군의 반도체 디바이스 내 각 디바이스의 적절한 배치 또는 정렬을 보장하기 위하여, 일군의 디바이스를 처리하는 동안, 참조(reference)로서 사용될 수 있다.
와이어 본딩 기계상에서의 이러한 교수 동작에 의해, 샘플 디바이스의 본딩 지점과 아이 포인트의 배치에 관한 데이터가 와이어 본딩 기계의 메모리에 처음으로 제공된다. 예를 들어, 이용가능한 배치 데이터(position data)가 없는 샘플 디바이스가 와이어 본딩되는 상황을 고려한다. 이러한 디바이스는 와이어 본딩 기계의 비전 시스템을 사용하여 교수될 수 있다. 그러나, 특정 애플리케이션에서, 와이어 본딩 기계상에서의 교수 동작은 와이어 본딩 기계에 미리 제공된(예를 들어, CAD 데이터 등을 사용하여 오프라인으로 제공됨) 배치 데이터의 확인일 수 있다.
특정 종래 기술(예를 들어, 교수 정보를 선택하고, 스캔하고, 및 저장하는 알고리즘)은 교수 동작의 수행을 위해서 비전 시스템과 함께 사용된다. 많은 종래 시스템에서는, 기판/리드 프레임의 아이 포인트/본딩 지점은 기판 상에 탑재된 반도체의 다이의 아이 포인트/본딩 지점에 대해 독립적으로 교수된다. 예를 들어, 도 3은 기판(100)의 아이 포인트/본딩 지점을 교수하는 예시적 종래 시퀀스를 도시하고, 도 4는 반도체 다이(102)의 아이 포인트/본딩 지점을 교수하는 예시적 종래 시퀀스를 도시한다. 특히 도 3을 참조하면, 아이 포인트(100a1, 100a2)는 제 1 단계(순차 라벨 "a"와 "b"로 도시됨)에서 교수된다. 이어, 리드들이 순차적인 순서로 교수된다. 더 구체적으로, 리드(100a)가 교수(라벨 "1"로 표시됨)된 후에, 리드(100b)가 교수(라벨 "2"로 표시됨)되고, 이어서 리드(100c)가 교수(라벨 "3"으로 표시됨)되고, 리드(100l)가 교수(라벨 "12"로 표시됨)될 때까지 리드들에 대한 교수가 계속된다.
특히 도 4를 참조하면, 아이 포인트(102a1, 102a2)는 제 1 단계(순차 라벨 "a"와 "b"로 도시됨)에서 교수된다. 이어, 반도체 다이(102)의 다이 패드가 순차 적인 순서로 교수된다. 더 구체적으로, 다이 패드(102a)가 교수(라벨 "1"로 표시됨)된 후에, 다이 패드(102b)가 교수(라벨 "2"로 표시됨)되고, 이어서 다이 패드(102c; 라벨 "3"으로 표시됨)가 교수되고, 다이 패드(102l)가 교수(라벨 "12"로 표시됨)될 때까지 다이 패드들에 대한 교수가 계속된다.
도 5는 쿨리케 앤 소파(Kulicke and Soffa) 주식회사에 의해 이미 판매된 오토메틱 골드 볼 본더(Automatic Gold Ball Bonder)를 부가한 모델 1488 상의 선택 사양(option)을 예시하기에 유용한 대안적 방식을 도시한다. 시간을 절약하기 위해서(및 수용가능한 정확도 레벨을 제공하기 위해서), 상호 접속될 본딩 지점은 연속적으로 교수된다. 도 5을 참조하면, 행 "A"는 리드(100a, 100b, 100c) 뿐만 아니고, 다이 패드(102a, 102b, 102c)를 포함한다. 도 5에 도시된 시퀀스에서는, 다이 패드(102a)가 교수(라벨 "1"로 표시됨)된다. 이어서, 리드(100a)가 교수(라벨 "2"로 표시됨)된다. 따라서, 처음에는 행 "A"의 일단에 있는 2개의 본딩 지점이 교수된다. 이어서, 비전 시스템은 행의 타단으로 진행하여, 다이 패드(102c)를 교수(라벨 "3"으로 표시됨)한 후, 리드(100c)를 교수(라벨 "4"로 표시됨)한다. 따라서, 교수 프로세스 중 이 지점에서, 행(A)의 각 종단이 교수된다. 그 후, 시스템은 다이 패드에서 그에 상응하는 리드로 진행하고, 계속해서 다음의 상응하는 다이 패드로 진행한 후, 이어 다음의 상응하는 리드로 진행하면서 행의 2개 종단 사이에 있는 본딩 지점을 교수하도록 구성된다. 도 5에 도시된 바와 같이, 이제 다이 패드(102b; 라벨 "5"로 표시됨)가 교수된 다음, 리드(100b)가 교수(라벨 "6"으로 표시됨)된다. 만약, 행(A)에 추가 본딩 지점들이 존재하면, 그들은 다이 패드로부터 상응하는 리드로, 이어 다음의 상응하는 다이 패드로, 이어 다음의 상응하는 리드로 등으로 진행하면서 교수될 수 있다. 이는 리드(100b)로부터 연장된 지그재그 점선에 의해 예시된다.
상술한 종래 교수 프로세스는 본딩 지점의 간격(및 사이즈)이 상대적으로 클 때, 및/또는 간격이 상대적으로 균일할 때 수용할 수 있는 결과를 제공할 수 있지만, 이 종래 교수 프로세스는 다양한 에러 소스에 영향을 받아 원치 않는 레벨의 측정 편차(measurement variance)를 야기한다. 이러한 종래 기술은 본딩 지점들의 간격(및 간격의 균일성와 본딩 지점의 크기)이 지속적으로 줄어들수록 더 많은 문제를 가지는 경향이 있다.
따라서, 와이어 본딩 기계를 사용하여 본딩 지점을 교수하는 개선된 방법을 제공하는 것이 요구된다.
본 발명의 예시적 실시형태에 따르면, 와이어 본딩 기계상에 반도체 디바이스의 본딩 지점을 교수하는 방법이 제공된다. 이 방법은, (1) (a) 반도체 디바이스의 제 1 구성요소의 본딩 지점들과, (b) 반도체 디바이스의 제 2 구성요소의 본딩 지점들에 대한 배치 데이터를 와이어 본딩 기계에 제공하는 단계; (2) 제 1 구성요소와 제 2 구성요소의 본딩 지점들의 적어도 일부에 대한 더욱 정확한 배치 데이터를 얻기 위해서, 와이어 본딩 기계의 패턴 인식 시스템을 사용하여 반도체 디바이스의 제 1 구성요소와 반도체 디바이스의 제 2 구성요소의 본딩 지점을 교수하는 단계를 포함한다. 교수하는 단계는 와이어 본딩 기계상에서 와이어 본딩되도록 구성된 순서에 따라 본딩 지점을 교수함으로써 실시된다.
본 발명의 또 다른 예시적 실시형태에 따르면, 와이어 본드 기계상에 반도체 디바이스의 본딩 지점을 교수하는 방법이 제공된다. 그 방법은 (1) 와이어 본딩 기계의 패턴 인식 시스템을 사용하여, 반도체 디바이스의 제 1 구성 요소와 반도체 디바이스의 제 2 구성요소의 복수 본딩 지점을 교수하는 단계; 및 (2) 본딩 지점의 반복되는 교수로부터 얻어진 배치 데이터를 사용함으로써 본딩 지점들에 대한 보다 정확한 배치 데이터를 산술적으로 유도하는 단계를 포함하고, 이 교수하는 단계는 와이어 본딩 기계상에 와이어 본딩되도록 구성된 순서에 따라 본딩 지점을 교수함으로써 실시되고, 이 교수하는 단계는 반복되는 교수 단계 각각에 대하여 각 본딩 지점에 대한 배치 데이터를 얻기 위해서 미리 결정된 횟수만큼 본딩 지점의 교수를 반복하는 단계를 포함한다.
본 발명의 또 다른 예시적 실시형태에 따르면, 와이어 본딩 기계상에 반도체 디바이스의 와이어 루프를 검사하는 방법이 제공된다. 그 방법은 (1) 복수의 와이어 루프를 포함하는 반도체 디바이스를 제공하는 단계 - 여기서, 와이어 루프 각각은 반도체 디바이스의 제 1 본딩 지점과 반도체 디바이스의 제 2 본딩 지점 간에 전기적 상호 접속을 제공함-; 및 (2) 와이어 본딩 기계의 패턴 인식 시스템을 사용하여 와이어 루프의 미리 결정된 일부를 검사하는 단계를 포함하고, 이 검사하는 단계는 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 본딩 지점 각각에서 와이어 루프들의 미리 결정된 부분을 스캔하기 위하여 상기 패턴 인식 시스템의 일부를 이동함으로써 실시된다.
또한, 본 발명의 방법은 하나의 장치(예를 들어, 와이어 본딩 기계의 지능부), 또는 컴퓨터 판독 가능 매체(예를 들어, 와이어 본딩 기계에 접속되어 사용되는 컴퓨터 판독가능 매체) 상의 컴퓨터 프로그램 명령어로서 구체화될 수 있다.
본 발명에 따르면, 와이어 본딩 기계를 사용하여 본딩 지점을 교수하는 개선된 방법이 제공된다.
본 발명은 후술하는 상세한 설명을 첨부 도면을 참조하여 읽을 때 가장 잘 이해된다. 일반적인 관례에 따라서, 도면의 다양한 요소(feature)는 척도에 따르지 않았음을 언급해둔다. 이와 반대로, 다양한 요소의 크기는 명료화를 위하여 임의로 확대되거나 축소될 수 있다. 도면에는 다음의 도가 포함된다.
도 1a는 본 발명의 예시적 실시형태에 따라 사용되는 와이어 본딩 기계의 구성요소의 사시도이다.
도 1b는 리드 프레임과 반도체 다이 사이에 전기적 상호 접속을 제공하는 와이어 루프를 포함하는 반도체 디바이스의 절단 측면도이다.
도 2는 리드 프레임과 반도체 다이 사이에 전기적 상호 접속을 제공하는 와이어 루프를 포함하는 반도체 디바이스의 평면 블록도이다.
도 3은 리드 프레임의 리드를 교수하는 종래 기술을 도시하는 리드 프레임의 평면 블록도가다.
도 4는 반도체 다이의 다이 패드를 교수하는 종래 기술을 도시하는 반도체 다이의 평면 블록도이다.
도 5는 반도체 디바이스의 본딩 지점을 교수하는 종래 기술을 도시하는 반도체 디바이스의 평면 블록도이다.
도 6은 본 발명의 예시적 실시형태에 따라서 반도체 디바이스의 본딩 지점을 교수하는 기술을 도시하는 반도체 디바이스의 평면 블록도이다.
도 7은 본 발명의 다른 예시적 실시형태에 따라서 반도체 디바이스의 본딩 지점을 교수하는 기술을 도시하는 반도체 디바이스의 평면 블록도이다.
도 8은 본 발명의 또 다른 예시적 실시형태에 따라서 반도체 디바이스의 본딩 지점을 교수하는 기술을 도시하는 반도체 디바이스의 평면 블록도이다.
도 9는 와이어가 본딩될 복수의 반도체 디바이스에 접근하여 개구를 규정하는 와이어 본딩 기계의 디바이스 클램프의 평면 블록도이며, 이 블록도는 본 발명의 예시적 실시형태에 따라서 반도체 디바이스 중 하나의 본딩 지점을 교수하는 기술을 도시한다.
도 10은 와이어가 본딩될 복수의 반도체 디바이스에 접근하여 개구를 규정하는 와이어 본딩 기계의 디바이스 클램프의 평면 블록도이며, 이 블록도는 본 발명의 다른 예시적 실시형태에 따라서 반도체 디바이스 중 하나의 본딩 지점을 교수하는 기술을 도시한다.
도 11은 와이어가 본딩될 복수의 반도체 디바이스에 접근하여 개구를 규정하는 와이어 본딩 기계의 디바이스 클램프의 평면 블록도이며, 이 블록도는 본 발명의 또 다른 예시적 실시형태에 따라서 반도체 디바이스 중 하나의 본딩 지점을 교수하는 기술을 도시한다.
도 12는 와이어가 본딩될 복수의 반도체 디바이스에 접근하여 개구를 규정하는 와이어 본딩 기계의 디바이스 클램프의 평면 블록도이며, 이 블록도는 본 발명의 예시적 실시형태에 따라서 반도체 디바이스 각각의 본딩 지점을 교수하는 기술을 도시한다.
도 13a는 와이어가 본딩될 다른 복수의 반도체 디바이스에 접근하여 개구를 규정하는 와이어 본딩 기계의 디바이스 클램프의 평면 블록도이며, 이 블록도는 본 발명의 다른 예시적 실시형태에 따라서 반도체 디바이스 중 하나의 본딩 지점을 교수하는 기술을 도시한다.
도 13b는 와이어가 본딩될 다른 복수의 반도체 디바이스에 접근하여 개구를 규정하는 와이어 본딩 기계의 디바이스 클램프의 평면 블록도이며, 이 블록도는 본 발명의 또 다른 예시적 실시형태에 따라서 반도체 디바이스 각각의 본딩 지점을 교수하는 기술을 도시한다.
도 14는 본 발명의 또 다른 예시적 실시형태에 따라서 본딩 지점을 위한 더욱 정확한 배치 데이터가 산술적으로 유도되는 본딩 지점을 교수하는 기술을 도시하는 다이어그램이다.
도 15는 본 발명의 예시적 실시형태에 따라서 와이어 루프의 일부를 검사하는 기술을 도시하는 반도체 디바이스의 평면 블록도가다.
도 16은 본 발명의 다른 예시적 실시형태에 따라서 와이어 루프의 일부를 검사하는 기술을 도시하는 반도체 디바이스의 평면 블록도가다.
도 17은 본 발명의 또 다른 예시적 실시형태에 따라서 와이어 루프의 일부에 대해 보다 정확한 검사 데이터를 산술적으로 유도하여 와이어 루프의 일부를 검사하는 기술을 도시하는 다이어그램이다.
도 18은 본 발명의 예시적 실시형태에 따라서 반도체 디바이스의 본딩 지점을 교수하는 방법 및 추가 단계를 도시하는 플로우 다이어그램이다.
도 19는 본 발명의 예시적 실시형태에 따라서 와이어 본딩 기계의 지능부의 블록도이다.
본 명세서에서 사용되는 바와 같이, 반도체 디바이스의 "구성요소"라는 용어는 와이어 루프를 사용하여 접속될 본딩 지점들을 포함하는 반도체 디바이스의 임의의 두 부분을 지시한다. 예를 들어, 반도체 디바이스의 제 1 구성요소는 본딩 지점들을 포함하는 기판(예를 들어, 리드들을 포함하는 리드 프레임)일 수 있고, 반도체 디바이스의 제 2 구성요소는 기판상에 탑재되는 반도체 다이일 수 있다. 이러한 구성에서, 2 개의 구성요소(예를 들어, 리드 프레임 상의 리드들과, 반도체 다이의 다이 패드들)는 와이어 루프를 사용하여 접속될 수 있다. 다른 실시예에서, 제 1 구성요소와 제 2 구성요소 각각은, 반도체 다이 각각의 다이 패드가 다이-대-다이(die-to-die) 본딩으로 접속될 반도체 다이일 수 있다. 물론, 와이어 루프를 이용하여 상호 접속되는 본딩 지점을 포함하는 다른 구성요소도 고려될 수 있다.
본 명세서에서 사용되는 바와 같이, "와이어 본딩 기계(wire bonding machine)"라는 용어는 와이어 부분을 본딩하기 위해서 사용될 수 있는 임의의 기계류를 광범위하게 가리킨다. 예를 들어, 이 기계는 와이어 루프들을 형성하도록 구성될 수 있다. 다른 실시예에서, 이 기계는 전도 범프(conductive bump)(예를 들어, 와이어를 사용하여 형성되는 스터드 범프(stud bump) 등)을 형성하도록 구성될 수도 있다. 물론, 단일 기계가 와이어 루프, 전도 범프 등을 형성하도록 구성될 수도 있다. 또한, 당업자가 이해할 수 있는 것처럼, 본 발명의 많은 양태는 반도체 디바이스의 전도 범프의 교수 및 검사에 적용할 수 있다.
당업자에게 알려진 것처럼, 와이어 본딩 기계에 아이 포인트와 본딩 지점을 교수하는 것은 아이 포인트와 본딩 지점이 이미지로 스캔되는 프로세스이다. 스캔된 이미지는 아이 포인트/본딩 지점에 대한 정보(예를 들어, 아이 포인트/본딩 지점의 상대적 배치와 같은 정보)를 판단하기 위하여 분석(예를 들어, PRS에 의해)될 수 있다.
본 발명의 다양한 양태는 교수 프로세스/기술/알고리즘에 관한 것이다. 물론, 표현 "교수"의 사용은 초기 교수 동작, 재교수(re-teaching) 동작 등을 포함하는 복수의 교수 동작을 포괄한다.
상술한 것처럼, 아이 포인트와 본딩 지점의 교수는 여러 에러 소스에 영향을 받아 측정 편차를 야기한다. 예시적 에러 소스는 xy 테이블 추종 에러(following error), xy 테이블 매핑 에러, 서보 떨림 에러(servo dither error), 기계 진동 에러(machine vibration error), 히스테리시스(hysteresis) 에러, 온도 변화 에러(thermal drift error), 광학 해상도 에러(optical resolution error), 및 많은 다른 잠재적 에러 소스를 포함한다. 따라서, 아이 포인트와 본딩 지점을 찾아내어 교수하는 프로세스는, 아이 포인트와 본딩 지점의 실제 배치에 배치 불확실성을 도입한다. 이 교수 프로세스 동안, 이들 측정 불확실성은 아이 포인트 지점에 대한 본딩 지점으로 교수되어 버리는 계통적 에러(systematic error)로 되어, 이 교수된 본딩 지점이 와이어 본딩 동작에서 사용될 때 와이어본드 배치 정확도 에러를 유발할 수 있다.
당업자에게 알려진 것처럼, 예를 들어, 와이어 루프의 일부(예를 들어, 와이어 루프의 제 1 볼 본드부)가 주어진 본딩 지점에 정확하게 본딩되었는지를 판단하기 위하여 와이어 루프(또는 와이어 루프의 일부)를 검사하는 것이 때때로 바람직하다. 대개 이러한 검사와 계측 프로세스(metrology process)는, 당업자에 의해 포스트 본드 검사(PBI; post bond inspection)로 불린다. 배치 정확도를 위해서, PBI 동작은 와이어 본더 비전 시스템(예를 들어, 패턴 인식 시스템 또는 PRS)을 사용하여, 본딩된 와이어의 일부를 찾아내고, 이전에 교수된 본딩 지점에 대한(또는 동시에 본딩 지점을 찾음으로써 본딩 지점에 대한) 본딩된 와이어 부분의 배치를 결정한다. 교수 프로세서에서와 같이, 본딩된 와이어를 찾는 것은, 교수된 본딩 지점 배치에 대한 본딩된 와이어의 실제 배치에 위치적 불확실성을 야기하는 다양한 에러 소스에 영향을 받기 쉽다. 또한, PBI 동작이 수행되는 동안 종래 xy 테이블 경로는 에러 소스가 측정 불확실성에 기여하는 방식에 상당한 영향을 미친다.
본 발명의 다양한 예시적 실시형태에 따르면, 와이어 본딩 프로세스 동안에 이동되는 xy 테이블 경로와 교수 프로세스 동안에 이동되는 xy 테이블 경로(방향과 거리를 포함함)를 동일하게 구성함으로써, 교수 프로세서에서 에러 소스 기여가 상당히 감소한다. 이 방식으로 교수 프로세스를 실시함으로써, (1) 교수 동작과, (2) 와이어 본딩 동작 동안에 이동된 xy 테이블 경로 간의 차이에 관한 다양한 에러 기여를 제거(omission)함으로 인해, 교수 프로세스의 정확도가 향상된다. 본 발명의 특정 예시적 실시형태에서, 교수 프로세스는 자동으로 여러 번 반복되어, 각 본딩 지점의 복수 이미지가 얻어지고, 이들 이미지가 본딩 지점을 위한 더욱 정확한 배치 데이터를 얻기 위하여 샘플화(또는 수학적으로 조작됨)될 수 있어, 잠재적 측정 에러가 감소된다.
또한, 실제 와이어 본딩 프로세스 동안에 사용된 xy 테이블 경로와 PBI 프로세스 동안 사용된 경로를 동일하게 함으로써, 특정 예시적 발명의 기술은 PBI 프로세스와 함께 사용되어 검사 프로세스에 대한 에러 소스 기여를 감소시킬 수 있다. 더욱이, 에러 기여를 더 감소시키기 위해서, PBI 동작은 반복되고 샘플화(또는 수학적으로 조작됨)될 수 있다.
도 6은 리드 프레임(100)에 의해 지지되는 반도체 다이(102)를 포함하는 반도체 디바이스를 도시한다. 반도체 다이(102)과 리드 프레임(100)의 도시된 부분은 도 2와 동일하지만, 도 6과 후속 도면에서는 모든 부분에 라벨이 부여되지는 않았다. 예를 들어, 도 6에는 다이 패드(102a, 102b, 102c, 102d, 102g, 102l)에만 라벨이 부여되어 있지만, 도시된 나머지 다이 패드가 도 2에 도시된 것들과 동일하다는 것은 분명하다.
도 6은 본 발명의 예시적 실시 형태에 따른, 아이 포인트와 본딩 지점(도 6에서 본딩 지점은 다이 패드와 리드임)의 교수 방법을 도시한다. 아이 포인트는 미리 결정된 순서에 따라 먼저 교수된다(예를 들어, 본 발명의 예시적 실시형태에 따르면, 아이 포인트를 교수하는 미리 결정된 순서는, 와이어 본딩 동작 동안에 아이 포인트가 교수/스캔될 순서와 동일하다). 도 6에 도시된 실시예에서, 이 순서는 a에서 d까지이고, 즉 리드 프레임 아이 포인트(100a1)가 먼저 교수되고(라벨 "a"로 표시됨), 이어 리드 프레임 아이 포인트(100a2)가 두 번째로 교수되고(라벨 "b"로 표시됨), 그 다음 반도체 다이 아이 포인트(102a1)가 세 번째로 교수된(라벨 "c"로 표시됨) 후에, 반도체 다이 아이 포인트(102a2)가 네 번째로 교수된다(라벨 "d"로 표시됨). 물론, 이 순서는 사실상 실시예이고, 아이 포인트가 교수되는 순서는 다양할 수 있다.
아이 포인트가 교수/스캔된 후에, 본딩 지점이 교수될 수 있다. 도 6에 도시된 실시예에서, 본딩 지점은 와이어가 본딩될 순서(도 6에서 라벨 "1" 부터 라벨 "24"까지의 순서)로 교수된다. 따라서, 예시된 반도체 디바이스(다이(102)와 리드 프레임(100)을 포함함)에 대하여, 와이어 본더 프로그램(wire bonder program)은 와이어를, 다이 패드(102a)에서 리드(100a)로의 와이어로부터 시작하여 본딩하도록 구성된다. 보다 구체적으로, 본딩 프로그램은 다이 패드(102a)에서 와이어 루프의 제 1 본딩을 형성하도록 구성되고, 이어 와이어의 길이를 제 2 본딩 지점(리드(100a))까지 연장하도록 구성되고, 이어 리드(100a)에서 와이어 루프의 제 2 본드를 형성하도록 구성된다. 이것은 도 6에서 다이 패드(102a)는 "1"로 라벨이 부여되고, 리드 (102a)는 "2"로 라벨이 부여된 것으로서 분명해진다. 와이어 본딩될 순서에 따라 본딩 지점을 교수하는 것과 보조를 맞추어, 교수 프로세스는 다이 패드(102b; "3"으로 라벨이 부여됨)에 진행한 후, 리드(100b; "4"로 라벨이 부여됨)까지 계속된다(와이어 루프는 다이 패드(102b)와 리드(100b) 사이에 연장되도록 구성된다). 이어서, 교수 프로세스는 다이 패드(102c; "5"로 라벨이 부여됨)에 진행한 후, 리드(100c; "6"으로 라벨이 부여됨)까지 계속된다. 이어서, 교수 프로세스는 다이 패드(102d; "7"로 라벨이 부여됨)에 진행한 후, 리드(100d; "8"로 라벨이 부여됨)까지 계속되며, 이 교수 프로세스는 다이 패드(102l; "23"으로 라벨이 부여됨)를 교수한 후, 리드(100l; "24"로 라벨이 부여됨)를 교수할 때까지 계속된다. 와이어 본딩될 순서에 따라 본딩 지점을 교수함으로써, 예시적으로 상술된 잠재적 에러 소스의 상당한 부분이 실질적으로 제한되거나 또는 회피될 수 있다.
도 6은 특정 애플리케이션에서 xy 테이블의 예시적 이동 경로(즉, 라벨 "1"에서 "24"까지로 표시됨)를 도시한다. 상술한 바와 같이, 교수 프로세스 동안의 실제 이동 경로는 본딩 지점들이 와이어 본딩되도록 구성된 경로이다. 따라서, 도 6에 도시된 간략화된 실시예(본딩 지점이 "사각" 패턴으로 정렬되고, 반시계 방향으로 교수됨)와 대조적으로, 교수 동작 동안 xy 테이블의 실제 이동은 복수의 경로 중 하나일 수 있다(예를 들어, 전후 이동, 방향 변화, 패닝 인 및 아웃(fanning in and out) 동작 등). 또 다른 실시예에서, 스탠드-오프 스티치 본드 타입(stand-off stitch bond) 와이어 루프(즉, 와이어 루프는 와이어 루프의 나머지와 분리되어 형성되는 전도 범프를 포함하고, 와이어 루프의 나머지 중 일부가 범프의 상단에 본딩됨)는, 도 6의 교수 프로세스와 관련되어 도시된 이동 경로보다 더 복잡한 이동 경로를 갖을 수 있다.
도 6에 도시된 바와 같이, 다이 패드(102a, 102b, 102c)는 일렬로(즉, 개별 축을 따라서)배치되고, 리드(100a, 100b, 100c)도 일렬로(즉, 개별 축을 따라서) 배치된다. 마찬가지로, 다이 패드(102d, 102e, 102e, 102f)도 일렬로(즉, 개별 축을 따라서) 구성되고, 이 축은 다이 패드(102a, 102b, 102c)가 따라서 확장되는 축과 다르다(실제로는 축에 대해 수직임). 따라서, 본 발명의 특정 양태에 따르면, 본딩 지점들은 그들이 와이어 본딩되도록 구성된 순서에 따라 교수될 수 있고, 본딩 지점들은 반도체 디바이스의 하나 이상의 구성요소 상의 적어도 2 개의 개별 축을 따라서 연장되는 본딩 지점들을 포함한다.
본 발명의 특정 예시적 실시형태에 따르면, 교수 프로세스 동안 각 본딩 지점을 여러 번 스캔하는 것이 바람직할 수 있고(만약 희망된다면, 아이 포인트도 교수 프로세스 동안 여러 번 스캔될 수 있음), 스캔과 연관되는 이러한 배치 데이터가 각 본딩 지점을 위한 더욱 정확한 배치 데이터를 결정(및 만약 희망한다면, 아이 포인트를 위하여 더욱 정확한 배치 데이터를 제공함)하는데 집합적으로 사용될 수 있다. 예를 들어, 주어진 본딩 지점의 복수 스캔의 각각에 대한 배치 데이터를 사용함으로써, 그 본딩 지점을 위한 더욱 정확한 배치 데이터가 산술적으로 유도(예를 들어, 각 스캔의 배치 데이터를 평균화하는 등의 수학적으로 조작에 의함)될 수 있다. 각 본딩 지점의 복수 스캔이 달성될 수 있는 다양한 기술이 존재한다. 도 7-8은 이러한 2개의 예시적 기술을 도시한다. 도 7-8의 각각에서 아이 포인트를 교수한 후(예시적 순서 "a"부터 "d"를 따름), 본딩 지점은 아래에 설명되는 것처럼 교수된다.
특히, 도 7을 참조하면, 도시된 반도체 디바이스는 리드 프레임(100)에 의해 지지되는 반도체 다이(102)를 포함한다. 아이 포인트들, 리드들, 및 다이 패드들은 도 2와 도 6에 도시된 것과 동일하다. 도 7은 본딩 지점들이 와이어 본딩되도록 구성된 순서에 따라 교수되는 본딩 지점들(즉, 다이 패드와 리드)을 위한 교수 프로세스를 도시한다는 점에서 도 6과 유사하지만, 도 7은 교수 프로세스 동안 각 본딩 지점의 복수 스캔/이미지가 얻어진다는 점에서 도 6과 다르다. 도 7에 도시된 실시예에서, 와이어 본딩 기계(예를 들어, 와이어 본딩 시스템의 패턴 인식 시스템)는, 본딩 지점들이 와이어 본딩되도록 구성된 순서에 따라 다음 본딩 지점으로 이동하기 전에, 각 본딩 지점의 복수 이미지를 얻는다. 즉, 처음 본딩 지점(즉, 다이 패드(102a))에서, 라벨("1, 2, 3")로 표시된 3개의 이미지가 획득된다. 이어, 교수 프로세스는 라벨("4, 5, 6")로 표시된 3개의 이미지가 획득되는 다음 본딩 지점(즉, 리드(100a))으로 진행한다. 이 교수 프로세스는 본딩 지점들이 와이어 본딩되도록 구성(도 6과 같이)된 순서를 따라 지속하지만, 각 본딩 지점에서 3개의 이미지가 획득된다. 따라서, 본딩 지점들이 와이어 본딩되도록 구성된 순서를 따른 단일 패스(pass)에서, 3개의 이미지가 각 본딩 지점에서 획득된다. 이하에서 보다 자세하게 설명되는 것처럼, 이러한 복수 이미지는 각 본딩 지점의 배치에 대한 보다 정확한 단일 표현(representation)에 도달하기 위해 집합적으로 사용될 수 있다.
특히, 도 8을 참조하면, 도시된 반도체 디바이스는 리드 프레임(100)에 의해 지지되는 반도체 다이(102)를 포함한다. 아이 포인트들, 리드들, 및 다이 패드들은 도 2, 6, 및 7에 도시된 것과 동일하다. 도 8은 본딩 지점들이 와이어 본딩되도록 구성된 순서에 따라 교수되는 본딩 지점들(즉, 다이 패드와 리드)을 위한 교수 프로세스가 도시된다는 점에서 도 6과 유사하지만, 도 8은 도 7과 같이, 교수 프로세스 동안 각 본딩 지점의 복수 스캔이 획득된다는 점에서 도 6과 다르다. 도 8에 도시된 실시예에서, 와이어 본딩 기계(예를 들어, 와이어 본딩 시스템의 패턴 인식 시스템)은 다중 패스를 통해 각 본딩 지점에 대한 복수 이미지를 얻으며, 각 패스는 본딩 지점들이 와이어 본딩되도록 구성된 순서에 따라 수행된다. 즉, 첫 번째 본딩 지점(즉, 다이 패드(102a))에서, 라벨("1, 25, 49")로 표시된 3개의 이미지를 취득한다. 다음 본딩 지점(즉, 리드(100a))은 라벨("2, 26, 50")로 표시된 3개의 이미지가 획득됨을 예시한다. 달리 설명하면, 최초 패스를 통해, 다이 패드(102a)에서 이미지(라벨 "1"로 표시됨)가 획득되고, 리드(100a)에서 이미지(라벨 "2"로 표시됨)가 획득되고, 다이 패드(102b)에서 이미지(라벨 "3"으로 표시됨)가 획득되며, 리드(100l)에서 이미지(라벨 "24"로 표시됨)가 획득될 때까지 계속하여 최초 패스가 완료된다. 최초 패스가 완료된 후(각 본딩 지점에 대해 1개씩, 총 24개의 이미지를 획득함), 두 번째 패스가 다이 패드(102a; 라벨 "25"로 표시됨)에서 시작되어, 리드(100a)에서 하나의 이미지(라벨 "26"로 표시됨)가 획득되고, 이 획득 과정을 계속하여 리드(100l)에서 이미지(라벨 "48"로 표시됨)가 획득되면 두 번째 패스가 완료된다. 두 번째 패스가 완료된 후(각 본딩 지점에 대해 1개씩, 총 24개의 이미지를 획득함), 세 번째 패스가 다이 패드(102a; 라벨 "49"로 표시됨)에서 시작되어, 리드(100a)에서 이미지(라벨 "50"로 표시됨)가 획득되고, 이 획득 과정을 계속하여 리드(100l)에서 이미지(라벨 "72"로 표시됨)가 획득되면 세 번째 패스를 완료한다. 각 패스 사이에서, 아이 포인트(예를 들어, 아이 포인트(100a1, 100a2, 102a1, 102a2, 또는 아이 포인트의 일부)가 다시 스캔(및 아이 포인트는 아이 포인트를 위하여 보다 정확한 배치 데이터를 얻기 위해 각 과정과 관련되어 여러 번 스캔될 수 있음)될 수 있다). 따라서, 본딩 지점들이 와이어 본딩되도록 구성된 순서를 따라서 행해진 3회의 패스를 통해서, 3개의 이미지가 각 본딩 지점에서 획득된다. 아래에서 보다 자세하게 설명되는 것처럼, 이러한 복수 이미지는 각 본딩 지점의 배치에 대해 단일의 보다 정확한 표현에 도달하기 위하여 집합적으로 사용될 수 있다.
본 명세서에서 설명된 예시적 기술을 사용함으로써, 본딩 지점을 위한 개선된 배치 데이터가 유도되어, 와이어 본딩 기계의 메모리에 저장될 수 있다. 일군의 디바이스를 와이어 본딩할 때, 이 개선된 배치 데이터는 임의의 본딩 지점을 재교수하지 않고, 일군의 디바이스를 본딩하는데 사용될 수 있다. 그러나, 둘 이상의 샘플 디바이스의 본딩 지점들을 교수하는 것이 바람직할 수 있다.
도 9는 디바이스 클램프(106)의 평면도(도 1a에 도시된 디바이스 클램프(12)와 유사함)이다. 디바이스 클램프(106)는, 본딩 툴을 사용하여 와이어 본딩될 디바이스에 접근할 수 있는 개구/윈도우(106a)를 규정한다. 당업자에게 알려진 바와 같이, 와이어 본딩될 복수의 디바이스가 리드 프레임 스트립(leadframe strip)상에 있을 수 있고, 리드 프레임 스트립은 와이어 본딩될 디바이스의 부분이 디바이스 클램프 개구 내에 배치되도록 인덱스된다. PRS를 사용하여 디바이스의 이 부분이 교수된 후에, 리드 프레임 스트립 상에 있는 디바이스의 다른 부분이 교수(또는 이후에 와이어 본딩)되기 위하여 디바이스 클램프 개구 내에 배치(와이어 본딩 인덱서 시스템을 사용함)될 수 있다. 다시 도 9를 참조하면, 리드 프레임 스트립(100A)은 디바이스 클램프(106)의 아래에 배치된다(도 9에서는 리드 프레임 스트립(100A)의 일부만을 볼 수 있음). 개구(106a)를 통해, 리드 프레임 스트립(100A) 상에 와이어 본딩될 디바이스의 일부가 와이어 본딩을 위해서 접근될 수 있다. 즉, 반도체 다이(102; 리드 프레임(100)에 의해 지지됨), 반도체 다이(202; 리드 프레임(200)에 의해 지지됨), 반도체 다이(302; 리드 프레임(300)에 의해 지지됨), 및 반도체 다이(402; 리드 프레임(400)에 의해 지지됨)는 개구(106a)를 통해 접근될 수 있다. 도 9에 도시된 바와 같이, 반도체 다이(102)와 리드 프레임(100) 상의 본딩 지점은 도 6에 도시된 것과 동일한 방식으로 교수된다(본딩 지점들은 와이어 본딩되도록 구성된 순서에 따라 교수됨). 본 발명의 예시적 실시형태에 따라 교수(또는 재교수)되는 것은 샘플 디바이스일 수 있다. 따라서, 반도체 다이(102)와 리드 프레임(100)에 대한 본딩 지점들의 더욱 정확한 배치 데이터가 도 9와 같이 교수된 후에, 이 더욱 정확한 배치 데이터는 와이어가 본딩될 일군의 디바이스(여기서, 일군의 디바이스는 리드 프레임(200)에 의해 지지되는 반도체 다이(202), 리드 프레임(300)에 의해 지지되는 반도체 다이(302), 및 리드 프레임(400)에 의해 지지되는 반도체 다이(402)를 포함할 수 있음)에 적용될 수 있다.
도 7-8과 관련하여 상술한 것처럼, 도 10-11은 여러 번 스캔할 수 있는 본 발명의 예시적 실시형태에 따라 교수되는 샘플 디바이스의 본딩 지점을 도시한다. 즉, 도 10은 도 7에 도시된 반도체 다이(102)와 리드 프레임(100)의 본딩 지점에 상응하는 방식으로 교수되는 반도체 다이(102)와 리드 프레임(100)의 본딩 지점을 도시한다. 마찬가지로, 도 11은 도 8에 도시된 반도체 다이(102)와 리드 프레임(100)의 본딩 지점에 상응하는 방식으로 교수되는 반도체 다이(102)와 리드 프레임(100)의 본딩 지점을 도시한다. 이 샘플 디바이스의 교수 프로세스 동안 각 본딩 지점의 복수 스캔을 수행하는 정확한 방법론에 상관없이, 각 복수 스캔 동안에 얻어진 배치 데이터가 실제 본딩 지점의 더 정확한 표현을 얻기 위해 집합적으로 이용될 수 있다. 이어서, 각 스캔으로부터의 집합적 배치 데이터를 이용하여 얻은 배치 데이터는 일군의 반도체 디바이스(여기서, 일군의 디바이스는 리드 프레임(200)에 의해 지지되는 반도체 다이(202), 리드 프레임(300)에 의해 지지되는 반도체 다이(302), 리드 프레임(400)에 의해 지지되는 반도체 다이(402)를 포함할 수 있음)를 와이어 본딩할 때 사용될 수 있다.
도 12는 둘 이상의 샘플 디바이스의 본딩 지점들이 각 본딩 지점에 대한 더욱 정확한 배치 데이터를 얻기 위해서 본 발명에 따라 교수되는 것을 도시한다. 즉, 도 12에서, 개구(106a)를 통해 접근할 수 있는 4개의 디바이스 각각(즉, 리드 프레임(100)에 의해 지지되는 반도체 다이(102), 리드 프레임(200)에 의해 지지되는 반도체 다이(202), 리드 프레임(300)에 의해 지지되는 반도체 다이(302), 리드 프레임(400)에 의해 지지되는 반도체 다이(402))이 본 발명의 기술에 따라 교수된다. 복수의 디바이스를 교수함으로써, 실제 와이어 본딩 프로세스 동안에 각 본딩 지점에 대한 더욱 정확한 배치 데이터를 획득하기 위해서 이용(예를 들어, 산술 평균과 같은 임의의 통계적/수학적 분석을 통함)될 수 있는 배치 데이터의 추가적 샘플이 획득된다.
도 9-12와 유사하게, 도 13a-13b는 개구(106a)를 규정하는 디바이스 클램프(106)를 도시하지만, 도 13a-13b는 디바이스 클램프(106)의 개구(106a) 아래의 배치로 인덱스된 리드 프레임 스트립(100A)의 다른 부분을 도시한다. 즉, 도 13a-13b 내 개구(106a)를 통해 접근 가능한 4개의 디바이스는, 리드 프레임(500)에 의해 지지되는 반도체 다이(502), 리드 프레임(600)에 의해 지지되는 반도체 다이(602), 리드 프레임(700)에 의해 지지되는 반도체 다이(702), 및 리드 프레임(800)에 의해 지지되는 반도체 다이(802)이다. 도 13a-13b는 본딩 지점에 대한 더욱 정확한 배치 데이터를 얻기 위해서 수행될 수 있는 추가적 교수 동작들의 부가적 실시예를 도시한다.
도 13a는 도 6과 도 9에서 도시된 방법으로 교수되는 하나의 디바이스(즉, 리드 프레임(500)에 의해 지지되는 반도체 다이(502))를 도시한다. 즉, 도 13a는 디바이스 클램프 개구를 통해 접근 가능한 하나의 디바이스(도 9, 10, 11에 도시됨) 또는 복수 디바이스(도 12에 도시됨)를 교수한 후를 도시하며, 디바이스의 새로운 그룹을 다음 본딩 지점에 인덱싱한 후 추가적 디바이스(또는 도 13b의 추가적 디바이스)들이 교수될 수 있음을 도시한다.
따라서, 본 발명에 따라서 복수의 교수/스캔 동작을 수행함으로써 얻어지는 배치 데이터를 개선시키는 다양한 방법이 존재한다는 것은 분명하다. 설명된 일부 방법들을 요약하면, (1) 교수되는 단일 샘플 디바이스는 각 본딩 지점에 대한 배치 데이터의 복수 샘플을 얻기 위하여 각 본딩 지점에 대해 복수 스캔을 받을 수 있고(예를 들어, 도 7-8과 10-11에 도시됨); 복수의 샘플 디바이스는 각 본딩 지점에 대한 배치 데이터의 복수 예를 얻기 위하여 각각 한 번씩 스캔될 수 있으며(예를 들어, 도 12와 도 13b에 도시됨); 복수의 샘플 디바이스는 각 본딩 지점에 대한 배치 데이터의 복수 샘플을 얻기 위하여 각 본딩 지점에 대해 복수 스캔을 받을 수 있다(예를 들어, 도 12와 도 13b에 도시됨). 물론, 다른 변경도 고려된다. 어떤 기술이 이용되더라도, 특정 본딩 지점에 대한 배치 데이터의 다양한 샘플링이 얻어진다. 이들 다양한 샘플링의 예시적 사용은, 실제 와이어 본딩 동작(예를 들어, 일군의 디바이스를 위함)이 수행될 때 유용한 더욱 정확한 배치 데이터를 산술적으로 유도하는 것이다.
도 14는 실제 와이어 본딩 동작이 수행될 때 사용을 위한 더욱 정확한 배치 데이터를 산술적으로 유도하기 위하여 다양한 샘플링을 사용하는 예시적 기술을 설명하는데 유용한 도면이다. 각 본딩 지점이 단일 패스에서 3번 스캔되는 도 7에 도시된 실시예를 다시 고려한다. 그러므로, 3개의 이미지가 각 본딩 지점에서 취득된다. 다이 패드(102a)에서 획득된 3개의 이미지를 고려하면, 다이 패드(102a)의 하나의 이미지는 도 14의 이미지(1401)일 수 있고; 다이 패드(102a)의 다른 이미지는 도 14의 이미지(1402)일 수 있고; 다이 패드(102a)의 또 다른 이미지는 도 14의 이미지(1403)일 수 있다. 3개의 이미지(즉, 1401, 1402, 1403)는 오직 산술적 도해를 위하여 도 14에서 좌표축의 세트 상에 표시된다. 따라서, 이미지 각각은 좌표축(여기서, 좌표축은 와이어 본딩 기계 상에 있는 반도체 다이의 좌표계 내 위치를 예시함)상의 배치를 갖는다. 이 배치 데이터는 복수의 방식(예를 들어, 다이 패드의 상단, 다이 패드의 하단, 다이 패드의 좌측단, 다이 패드의 우측단, 다이 패드의 중앙, 이것들의 조합 등) 중 하나로 설명될 수 있다. 만약 각 다이 패드의 중앙에 의해 표현될 배치 데이터를 고려하면, 이미지(1401)에 대한 배치 데이터(x,y 관점에서 보면)는 (x=4.8, y=4.4)이고, 이미지(1402)에 대한 배치 데이터는 (x=5.7, y=4.2)이고, 이미지(1403)에 대한 배치 데이터는 (x=5.1, y=3.7)이다. 이어서, 집합적 배치 데이터가 다이 패드(102a)에 대한 더욱 정확한 배치 데이터를 산술적으로 유도하기 위하여 수학적으로 조작될 수 있다. 예를 들어, 집합적 배치 데이터는 다이 패드(102a)에 대한 더욱 정확한 배치 데이터를 유도하기 위하여 평균화될 수 있다.
집합적 배치 데이터를 평균화하는 예시적 수학식은 아래와 같다.
Figure 112010062695519-pct00001
여기서, x 배치의 평균이 결정되고(각 이미지의 중심 포인트의 x 배치를 사용함), y 배치의 평균이 결정된다(각 이미지의 중심 포인트의 y 배치를 사용함). 3 데이터 포인트로부터의 배치 데이터를 상술된 예시적 수학식에 대입하면, 아래와 같은 관계가 제공된다.
Figure 112010062695519-pct00002
이와 같이, 배치 데이터(이 실시예에서, 배치 데이터는 각 이미지의 중심 포인트 평균을 계산하여 산출됨)는 (x=5.2, y=4.1)이다. 이 중심 포인트는 도 14에서 포인트(1400a)로 도시되고, 전체 다이 패드의 평균 배치는 실선 박스(1400)로 도시된다.
따라서, 도 14에 관련되어 상술되어진 것처럼, 복수의 기술 중 임의의 기술을 통해 얻어진 다양한 스캔이 평균화되거나, 또는 각 본딩 지점에 대한 더욱 정확한 배치 데이터를 산술적으로 유도하기 위하여 수학적으로 조작될 수 있다. 이어서, 이 더욱 정확한 배치 데이터(각 본딩 지점에 대한)는 일군의 반도체 디바이스를 와이어 본딩할 때 사용하기 위하여 와이어 본딩 기계의 메모리(예를 들어, 본딩 프로그램으로)에 저장될 수 있다. 유사한 기술들이 아이 포인트의 복수 스캔을 획득할 때, 아이 포인트에 대한 더욱 정확한 배치 데이터를 제공하기 위하여 이용될 수 있다.
도 14와 관련되어 상술한 실시예는 도 7(단일 패스를 통해 각 본딩 위치에서 3개의 이미지가 획득됨)에 도시된 실시예와 관련되어 설명되었지만, 이것은 예시라는 것이 분명하다. 따라서, 도 14와 관련되어 상술한 기술(또는 그 밖의 다른 산술적 조작 기술)은 복수의 기술 중 하나를 사용하여 취득된 복수 이미지에 적용될 수 있다. 또한, 3개의 이미지가 도 14의 실시예와 관련되어 사용되지만, 임의 개수의 이미지가 각 본딩 지점에 대한 더욱 정확한 배치 데이터를 산술적으로 유도하기 위해, 획득되어 이용될 수 있다.
또한, 본 발명의 교수 기술을 사용하여 실현되는 이점(예를 들어, 상술된 에러 소스의 영향을 상당히 제한함)은, 이미 형성된 와이어 루프에 대한 검사 기술(예를 들어, PBI)에 또한 사용될 수 있다. 예를 들어, 도 15는 리드 프레임(100; 도 2, 6 등에 도시됨)에 의해 지지되는 반도체 다이(102)를 도시하고, 와이어 루프(104)는 패드(다이 패드(102a, 102b) 등)와 리드(예를 들어, 리드(100a, 100b) 등) 각각 사이에 전기적 상호 접속을 제공한다. 각 와이어 루프는 반도체 다이(102)의 다이 패드 상에 형성된 제 1 본드부(예를 들어, 볼 본드(104a))와 리드 프레임(100)의 리드에 형성된 제 2 본드부(예를 들어, 스티치 본드부(104b))를 각각 포함한다. 대개, 와이어 루프의 제 1 본드부(볼 본드부)에 대한 검사가 요구된다. 예를 들어, 제 1 본드부와 각 아이 포인트 지점에 대한 다른 정보들 중 볼 본드부의 직경, 다이 패드에 대한 볼 본드부의 배치(예를 들어, 다이 패드 배치는 아이 포인트를 스캐닝함으로써 판단될 수 있고, 다이 패드 배치는 본 명세서에서 설명한 교수 기술로부터 알 수 있음)를 판단하는 것이 바람직할 수 있다.
도 15에서, 와이어 루프(104)에 대한 검사는 이미 설명된 특정 에러 소스의 잠재성을 실질적으로 제한하기 위하여, 와이어 루프가 와이어 본딩된 경로를 따른다. 그러므로, 도 15에 도시된 바와 같이, PRS의 이미지 장비는 1부터 24의 순서에 따라 이동한다(예를 들어, 도 15에 도시된 동작은 아이 포인트(100a1, 100a2, 102a1, 102a2) 각각을 1번 또는 여러 번 스캔한 후에 실시될 수 있음). 이 점에 있어서, PRS는 먼저 반도체 다이(102)의 다이 패드(102a; 라벨 "1"로 표시됨)로 이동하고, 이어서 리드 프레임(100)의 리드(100a; 라벨 "2"로 표시됨)로 이동한 후에, 다이 패드(102b; 라벨 "3"으로 표시됨)로 이동하고, PRS가 리드(100l; 라벨 "24"로 표시됨)에 도달할 때까지 계속 이동한다. 특정 애플리케이션에서는 각 본딩 지점(제 1 본딩 지점과 제 2 본딩 지점을 포함함)에 대한 이미지/배치 데이터를 획득하는 것이 바람직할 수 있고, 특정 실시형태에서는 특정 본딩 지점상에 있는 와이어 루프의 일부를 검사하는 것만이 소망될 수도 있다. 예를 들어, 와이어 루프의 제 1 본딩부(예를 들어, 도 15에서, 와이어 루프의 제 1 본드부는 반도체 다이(102)의 각 다이 패드상에 형성된 볼 본드부임)에 대한 검사만이 소망될 수 있다. 그럼에도 불구하고, 도 15에서 도시된 방식(제 2 본딩 지점으로의 이동을 포함함)으로 PRS의 이미지 장비를 이동시키는 것이 유리할 수 있다.
대안적으로, 도 16에 도시된 다른 실시예에서는, 검사될 본딩 지점으로 PRS 시스템의 관련 부분을 이동시키는 것이 소망될 수 있다. 도 16에서, 임의의 소망된 정렬/재정렬이 아이 포인트(예를 들어, 아이 포인트(100a1, 100a2, 102a1, 102a2))를 스캐닝함으로써 실시된 후, 이동 경로는 다이 패드(102a; 라벨 "1"로 표시됨)에서 시작되어, 다이 패드(102b; 라벨 "2"로 표시됨)로 진행된 후, 다이 패드(102c; 라벨 "3"으로 표시됨)로 진행되며, 다이 패드(102l; 라벨 "12"로 표시됨)에서 마지막 이미지가 획득될 때까지 이동 경로가 지속된다. 도 16에 도시된 경로는, 와이어 루프가 형성(도 16 참조)된 경로를 따르지 않으며, 잠재적 에러 소스의 교정에 관련된 특정 이점을 제공하지 않는다. 그럼에도 불구하고, 앞서 언급된 많은 이점은, 예를 들어, 경로가 본 명세서에서 설명한 본 발명의 교수 기술을 통해 이미 얻어진 본딩 지점 배치 데이터를 이용하는 경우에 여전히 제공된다.
또한, 본 명세서에서 설명한 검사 기술은, 본딩 지점의 교수와 관련하여 이미 설명한 방식으로 반복될 수 있다. 예를 들어, 검사될 와이어 루프의 미리 결정된 부분의 복수 이미지를 단일 패스(도 7에서 본딩 지점을 교수하는 것과 관련되어 설명됨)에서 획득할 수 있고; 검사될 와이어 루프의 미리 결정된 부분의 복수 이미지를 다중 패스(도 8에서 본딩 지점을 교수하는 것과 관련되어 설명됨)에서 획득할 수도 있고; 검사될 와이어 루프의 미리 결정된 부분의 복수 이미지를 다중 패스의 단일 패스 각각에서 복수 이미지를 얻음으로써 획득할 수 있다(즉, 도 7-8에서 본딩 지점을 교수하는 것과 관련되어 설명된 기술들의 조합).
도 17은 와이어 루프의 일부를 검사하는데 사용되는 더욱 정확한 배치 데이터를 산술적으로 유도하기 위하여 다양한 샘플링을 사용하는 예시적 기술을 설명하는데 유용한 도면이다. 도 14에서 이미 설명한 것처럼, 스캔된 와이어 루프의 제 1 볼 본드부(실질적으로 원형 이미지) 각각이 단일 패스에서 3번 스캔되는 실시예를 고려한다. 따라서, 3개의 이미지가 각각의 제 1 볼 본드부에서 획득된다. 만약, 특정 와이어 루프의 볼 본드부(예를 들어, 도 15에 도시된 와이어 루프(104)의 볼 본드부(104a))에서 취해진 3개의 이미지를 고려하면, 이미지들에는 도 17에서 1701, 1702, 및 1703으로 라벨이 부여된다. 3개의 이미지(즉, 1701, 1702, 1703)는 오직 수학적 도해를 위하여 도 17에서 좌표 축의 세트 상에 표시된다. 따라서, 이들 이미지 각각은 좌표축 상에 배치를 갖는다. 배치 데이터는 복수의 방식(예를 들어, 볼 본드의 중앙, 중앙으로부터 볼 본드의 반경, 볼 본드의 직경, 이것들의 조합 등) 중 임의 방식으로 설명될 수 있다. 각 볼 본드의 중심에 의해 표현되는 배치 데이터를 고려하면, 각 중심 포인트는 도 14와 관련되어 상술된 것처럼, x 좌표와 y 좌표 관점으로 얻어질 수 있다. 이어서, 이 x, y 배치는 각 볼 본드에 대한 더욱 정확한 배치 데이터(예를 들어, 중심 포인트)를 산술적으로 유도하기 위하여, 수학적으로 조작(평균화)될 수 있다. 볼 본드의 중심 포인트는 도 17에 포인트(1700a)로 도시되고, 전체 볼 본드의 평균은 실선 원(1700)으로 도시된다. PBI 동안 볼 본드의 더욱 정확한 배치 데이터를 얻음으로써(볼 본드부의 복수 스캔에 대한 수학적 조작을 통함), 더욱 정확한 PBI 결과를 얻을 수 있다.
본 명세서에서 설명된 본 발명의 다양한 예시적 실시형태에 따라서 개선된 검사 데이터를 제공함으로써, 많은 이점을 얻을 수 있다. 예를 들어, 당업자에게 알려진 바와 같이, 본딩 툴(예를 들어, 도 1의 본딩 툴(16))과, 본딩 툴에 인접한 본드 헤드에 의해 운반되는 광학 어셈블리(예를 들어, 도 1의 카메라부(18a))의 일부 간에 오프셋이 존재한다. 오프셋(종종 "크로스헤어 오프셋(crosshair offset)"으로 불림)이 높은 정확도로 알려지는 것이 중요하다. 예를 들어, 교수 프로세스(예를 들어, 카메라부(18a)를 사용하여 본딩 지점과 아이 포인트를 교수함)가 수행된 후, 와이어 본딩 기계의 본드 헤드는 와이어 본딩 동작을 수행하는데 본딩 툴을 사용하기 위해 이동된다. 만약, 오프셋이 정확하게 알려지지 않다면, 본딩 툴은 와이어 본딩 동작을 위해 소망되는 위치에 있지 않고, 결과적으로 와이어 본드가 다이 패드 상의 잠재적으로 바람직하지 않은 지점에 형성될 수 있다. 오프셋과 연관된 잠재적 에러가 (1)이미지 동작(PRS를 사용함)을 수행할 때와, 이와 대비되는 (2)와이어 본딩 동작(본딩 툴을 사용함)을 수행할 때 서로 다르기 때문에, 더욱 복잡해진다. 또한, 오프셋은 온도 영향 등으로 인해, 시간 경과(교수 프로세스 또는 와이어 본딩 프로세스 중 하나가 수행되는 동안)에 따라 변화할 수 있다. 본 발명에 따라서 더욱 정확한 검사 데이터를 유도함으로써, 오프셋에서의 소정 불확정성이 보상되어, 더욱 정확한 와이어 본딩 프로세스를 제공할 수 있다.
상술한 검사 기술은 대부분 와이어 루프의 제 1 본드부의 검사에 관한 것이지만, 본 발명은 이것에 제한되지 않는다. 본 발명의 기술은 와이어 루프의 다양한 부분(예를 들어, 제 2 본드부)에 적용될 수 있다.
도 18은 본 발명의 다양한 예시적 실시형태를 도시하는 플로우 다이어그램이다. 당업자에 의해 이해되는 것처럼, 이 플로우 다이어그램에 포함된 특정 단계가 생략될 수 있고, 특정 부가 단계가 추가될 수도 있으며, 이 단계들의 순서가 도시된 순서와 달라질 수도 있다.
보다 구체적으로, 도 18의 플로우 다이어그램은 (1) 반도체 디바이스의 본딩 지점을 교수하는 단계, 및 (2) 와이어 루프를 형성하고 검사하는 단계를 포함한다. 단계(1800)에서, 와이어 본딩 기계에는 (1) 반도체 디바이스의 제 1 구성요소의 본딩 지점과, (2) 반도체 디바이스의 제 2 구성요소의 본딩 지점에 대한 배치 데이터가 제공된다. 예를 들어, 도 6에 도시된 반도체 디바이스(제 1 구성요소와 제 2 구성요소가 반도체 다이(102)와 리드 프레임(100)임)를 참조하면, 반도체 다이(102)의 다이 패드와 리드 프레임(100)의 리드에 대한 배치 데이터가 제공될 수 있다. 이 데이터는, 예를 들어, 교수 프로세스를 통해 제공될 수 있고, 또는 오프라인 데이터(예를 들어, CAD 데이터 등)에 의해 제공될 수 있다. 단계(1802)에서, 와이어 본딩 기계의 PRS 시스템을 사용하여, 제 1 구성요소와 제 2 구성요소 각각의 아이 포인트가 스캔된다. 다시, 도 6에 도시된 실시예를 참조하면, 리드 프레임 아이 포인트(102a1, 102a2) 뿐만 아니라, 아이 포인트(100a1, 100a2)도 PRS에 의해 미리 결정된 순서에 따라 교수될 수 있다.
단계(1804)에서, 반도체 디바이스의 제 1 구성요소와 반도체 디바이스의 제 2 구성요소의 본딩 지점은, 와이어 본딩 기계의 PRS를 사용하여 교수되어, 제 1 구성요소와 제 2 구성요소의 본딩 지점의 적어도 일부에 대한 더욱 정확한 배치 데이터를 얻는다. 교수 단계는 와이어 본딩되도록 구성된 순서에 따라 본딩 지점들을 와이어 본딩 기계 상에 교수함으로써 실시될 수 있다. 예를 들어, 도 6은 다이 패드(102a; 라벨 "1")에서 시작해서 리드(100l; 라벨 "24")에서 종료되는 본딩 지점들의 교수 순서를 도시한다. 단계(1806)에서, 단계(1804)의 교수 단계(및 단계(1802)의 아이 포인트 스캔 단계)는 미리 결정된 횟수만큼 반복된다. 예를 들어, 도 7-8을 참조하면, 도 6에서 도시된 교수 프로세스를 반복하는 2가지 실시예가 도시된다. 단계(1808)에서, 본딩 지점에 대한 더욱 정확한 배치 데이터는 본딩 지점의 반복된 교수로부터 얻어진 배치 데이터를 사용하여 산술적으로 유도된다. 예를 들어, 도 14는 주어진 본딩 지점의 3개 스캔으로부터 얻어진 배치 데이터를 평균화하는 방법을 도시한다.
단계(1810)에서, 와이어 루프는 더욱 정확한 배치 데이터를 사용하여 제 1 구성요소와 제 2 구성요소 상의 본딩 지점 사이에 형성된다. 예를 들어, 도 15는 반도체 다이(102)의 다이 패드 중 하나와 리드 프레임(100)의 리드 중 하나 사이에 전기적 상호 연결을 제공하는 와이어 루프(104)를 도시한다. 단계(1812)에서, 와이어 루프의 적어도 일부는, 와이어 본딩 기계의 PRS를 사용하여 검사된다. 예를 들어, 도 15-16는 와이어 루프(104)의 일부(예를 들어, 제 1 볼 본드부)를 스캐닝하는 예시적 기술을 도시한다.
도 19는 본 발명의 특정 예시적 기술과 관련되어 사용될 수 있는 와이어 본딩 기계의 지능부(1900)의 블록도이다. 와이어 본딩 기계의 지능부(1900)는 제어 시스템(1902)과 패턴 인식 시스템(1904)을 포함한다. 패턴 인식 시스템(1904)은 (a) 반도체 디바이스의 제 1 구성요소(예를 들어, 반도체 다이(102)의 다이 패드) 의 본딩 지점과, (b) 반도체 디바이스의 제 2 구성요소(예를 들어, 리드 프레임(100)의 리드)의 본딩 지점을 교수하도록 구성된다. 제어 시스템(1902)은 산술 유닛(1902a)을 포함한다. 제어 시스템(1902)은 패턴 인식 시스템(1904)의 동작을 제어하도록 구성되어, 패턴 인식 시스템(1904)은 본딩 지점이 와이어 본딩되도록 구성된 순서에 따라 제 1 구성요소와 제 2 구성요소의 본딩 지점을 교수한다. 이 점에 있어서, 도 19에 도시된 것처럼, 특정 정보가 제어 시스템(1902)과 패턴 인식 시스템(1904) 간에 교환된다. 예를 들어, 제어 시스템(1902)은 패턴 인식 시스템(1904)의 동작에 관련된 명령어를 패턴 인식 시스템(1904)으로 전송한다. 부가적으로, 패턴 인식 시스템(1904)은 이미지를 제어 시스템(1902)으로 전송한다. 만약, 교수 프로세스에서 복수 이미지가 본딩 지점에서 획득되면(또는 검사 프로세스에서 복수 이미지가 와이어 루프의 미리 결정된 부분에서 획득되면), 산술 유닛(1902a)은 더욱 정확한 배치 데이터(또는 검사 프로세스에서 검사 데이터)를 산술적으로 유도하기 위하여 이미지 데이터를 사용할 수 있다. 물론, 이러한 구성요소들은 사실상 예시이고, 와이어 본딩 기계 분야의 당업자에게 알려진 것처럼, 여러 형식으로 제공될 수 있다. 예를 들어, 패턴 인식 시스템(1904)의 일부가 제어 시스템(1902)의 일부가 되는 것이 고려될 수도 있다.
본 발명이 대부분 하나 이상의 샘플 디바이스 상에서 실시되는 교수 동작(이 교수 동작이 수행된 후 일군의 반도체 디바이스에 와이어 본딩 동작(와이어 본딩 동작은 샘플 디바이스(들)의 교수로부터 유도된 더욱 정확한 배치 데이터를 사용함)이 수행됨)에 관련하여 설명하였지만, 본 발명은 이에 제한되지 않는다. 본 발명에 따르면, 시스템 변경(예를 들어, 온도 변화, 기계 변화 등)을 보상하기 위하여, 와이어 본딩 프로세스 동안 본 발명의 소정 교수 기술을 다른 간격(interval)으로 수행하는 것이 바람직하다. 따라서, 미리 결정된 간격으로 재교수 동작(본 명세서에서 설명되거나 청구된 본 발명의 기술 중 임의의 기술을 사용함)을 수행하는 것이 바람직하다. 예를 들어, 이러한 미리 결정된 간격은 시간 기반 간격(예를 들어, 와이어 본딩을 수행하는 동안 15분 마다, 와이어 본딩을 수행하는 동안 6시간 마다 등), 와이어 루프 수 기반 간격(예를 들어, 와이어 본딩을 수행하는 동안 형성된 천 개의 와이어 루프 마다 한번), 디바이스 기반 간격(와이어 본딩된 100개의 디바이스 마다 한번)일 수 있다. 특정 간격으로 재교수 동작이 수행됨으로써, 와이어 본딩 기계의 실제 현재 상태 및 와이어 본딩될 디바이스에 보다 적합하게 적용될 수 있는 개선된 배치 데이터가 유도될 수 있다.
본 발명의 특정 예시적 실시형태가 와이어 본딩되도록 구성된 순서에 따라 본딩 지점(및/또는 아이 포인트)을 교수하는 것과 관련되어 설명되었다. 본 발명의 이러한 실시형태에 관련하여, xy 테이블 경로 방향 및 거리는 교수 동안에도 와이어 본딩 동안에 구성된 경로 방향 및 거리와 동일할 수 있다. 그러나, 본 발명의 특정 실시형태에서, 교수 프로세스 동안 xy 테이블 이동의 소정 다른 특성은 와이어 본딩 프로세스를 위해 구성된 xy 테이블 이동을 추종할 수 있다. 예를 들어, 교수 프로세스 동안 소정 이동을 위한 속도, 가속도, 및 이동 시간이 와이어 본드 프로세스를 위해 구성된 xy 테이블 이동을 추종할 수 있다. 이는 소정 애플리케이션에서 개선된 정확도 레벨을 제공할 수 있지만, 소정 동작에서는 실용적이지 않을 수도 있다. 예를 들어, 제 1 본딩 지점에서 제 2 본딩 지점(예를 들어, 다이 패드(102a)에서 리드(100a))으로 와이어 루핑의 이동 동안, xy 테이블의 속도는 와이어 루핑 사이클의 다른 부분 동안에 변하는 경향이 있다. 또한, 이로 인해 와이어 본딩/루핑 동작을 위해 상대적으로 긴 시간이 소요되게 된다. 이 복잡도(및 시간 손실)의 레벨은 교수 동작 동안은 바람직하지 않을 수 있다. 그럼에도 불구하고, 이러한 접근법은, 희망하는 경우, 그 밖의 이동(예를 들어, 와이어 루프를 다음 와이어 루프의 제 1 본딩 지점으로 완료한 후의 이동, 아이 포인트에서 제 1 본딩 지점으로의 이동 등)에서 채택될 수 있다.
본 발명의 특정 예시적 실시형태는 아이 포인트가 교수/스캔되고 그 후 본딩 지점이 와이어 본딩되도록 구성된 순서에 따라서 교수/스캔되는 교수 동작과 관련하여 설명되었다. 하지만 당업자에게 이해되는 것처럼, 교수 동작 동안, 아이 포인트가 스캔된 후에 아이 포인트에서 제 1 본딩 지점으로의 이동은 와이어 본딩 동작 동안의 상응하는 이동과 다르게 되는 경향이 있다. 이는 이미 설명한 카메라부와 본딩 툴 간의 오프셋에 기인한다. 와이어 본딩 동작 동안, 마지막 아이 포인트 스캔(카메라부가 아이 포인트의 위에 있음)에서 제 1 본딩 지점(본딩 툴이 제 1 본딩 지점의 위에 있음)으로의 이동은, 그 이동의 소망되는 위치적 제어 포인트(desired positional control point)가 카메라부에서 본딩 툴로 변화하는 이동이다. 하지만, 이것은 카메라부가 교수 동작 동안에 아이 포인트와 제 1 본딩 지점에서 이동의 소망하는 위치적 제어 포인트에 있기 때문에, 교수 시퀀스 동안에 해당하지 않는다. 따라서, 소정 애플리케이션에서는, 교수 동작 동안 마지막 아이 포인트 스캔에서 제 1 본딩 지점으로의 이동과 관련하여, 오프셋을 교정하는 것이 바람직할 수 있다.
본 명세서에서 제공된 다양한 예시는 각 본딩 지점이 교수 프로세스 동안에 교수되고, 본딩된 와이어부 각각이 검사 프로세스 동안에 검사됨을 예시하지만, 본 발명은 이것에 제한되지 않는다. 교수 프로세스 동안, 본딩 지점의 일부만이 실제로 교수될 수 있다는 것은 분명하다. 마찬가지로, 검사 동작 동안, 본딩된 부분의 일부만이 실제로 검사될 수 있다는 것은 분명하다.
본 발명은 복수의 대안적 매체에 구현될 수 있다. 예를 들어, 이 기술은 소프트웨어로서 현존하는 컴퓨터 시스템/서버(와이어 본딩 기계와 관련되어 사용되는 컴퓨터 시스템, 또는 와이어 본딩 기계에 집적된 컴퓨터 시스템) 상에 인스톨될 수 있다. 또한, 이 기술은 본 발명의 기술과 관련된 컴퓨터 명령어(예를 들어, 컴퓨터 프로그램 명령어)를 포함하는 컴퓨터 판독가능 매체(예를 들어, 고체 메모리, 광학 디스크, 자기 디스크, 무선 주파수 전송 매체, 음성 주파수 전송 매체 등)로부터 동작할 수 있다.
본 발명은 구체적 실시형태를 참조하여 도시되고 설명되었지만, 본 발명은 제시된 상세(detail)로 제한되지 않는다. 오히려, 청구범위 등가물의 범위와 영역 내에서 본 발명을 벗어나지 않으면서 상세한 내용에 대하여 다양한 변형이 만들어질 수 있다.
1900: 와이어 본딩 기계
1902: 제어 시스템
1902a: 산술 유닛
1904: 패턴 인식 시스템

Claims (48)

  1. 와이어 본딩 기계상에 반도체 디바이스의 본딩 지점들을 교수하는 방법으로서,
    (1)(a1) 상기 반도체 디바이스의 제 1 구성요소의 본딩 지점들, 및 (a2) 상기 반도체 디바이스의 제 2 구성요소의 본딩 지점들에 대한 배치 데이터를 상기 와이어 본딩 기계에 제공하는 단계; 및
    (2) 상기 제 1 구성요소와 상기 제 2 구성요소의 상기 본딩 지점들의 적어도 일부에 대한 더욱 정확한 배치 데이터를 얻기 위하여, 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하여 상기 반도체 디바이스의 상기 제 1 구성요소와 상기 반도체 디바이스의 상기 제 2 구성요소의 본딩 지점들을 교수하는 단계를 포함하고,
    상기 교수하는 단계는 상기 와이어 본딩 기계상에서 와이어 본딩되도록 구성된 순서에 따라 상기 본딩 지점들을 교수함으로써 실시되는 것을 특징으로 하는 방법.
  2. 청구항 1에 있어서, 상기 교수하는 단계는
    제 1 구성요소와 제 2 구성요소 중 적어도 하나상에서 적어도 2개의 개별 축을 따라 연장되는 본딩 지점들을 교수하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 청구항 1에 있어서, 상기 제 1 구성요소는 반도체 다이이고,
    상기 제 2 구성요소는 그 위에 상기 반도체 다이가 탑재되는 기판이며,
    상기 교수 단계는 상기 와이어 본딩 기계 상에서 와이어 본딩되도록 구성된 순서에 따라 상기 반도체 다이와 상기 기판 각각 상의 상기 본딩 지점들을 교수하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 청구항 1에 있어서, 상기 단계 (1)과 상기 단계 (2)의 사이에,
    상기 제 1 구성요소와 상기 제 2 구성요소 각각의 아이 포인트들을 스캔하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 청구항 1에 있어서, 상기 교수하는 단계는 미리 결정된 횟수만큼 상기 본딩 지점들의 교수를 반복하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 청구항 5에 있어서, 상기 반복되는 각각의 교수 단계 이전에,
    제 1 구성요소와 제 2 구성요소 각각의 아이 포인트들을 스캐닝하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  7. 청구항 5에 있어서, 상기 본딩 지점들의 교수를 반복하는 단계의 적어도 일부는, 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되도록 구성된 순서에 따라 실시되는 단일 패스에서 연속적으로 실시되고,
    상기 패턴 인식 시스템은 본딩 지점이 와이어 본딩되는 본딩 지점들의 순서에 따라 다음 본딩 지점으로 이동하기 전에 각 본딩 지점에서 복수 이미지를 얻는 것을 특징으로 하는 방법.
  8. 청구항 5에 있어서, 상기 본딩 지점의 교수를 반복하는 단계의 적어도 일부는, 상기 와이어 본딩 기계상에서 본딩 지점이 와이어가 본딩되도록 구성된 순서에 따라 다중 패스에서 연속적으로 실시되고,
    상기 패턴 인식 시스템은 다중 패스의 각각 동안에 각 본딩 지점에서 적어도 하나의 이미지를 얻는 것을 특징으로 하는 방법.
  9. 청구항 5에 있어서, 상기 본딩 지점의 상기 반복된 교수로부터 얻어진 배치 데이터를 이용함으로써, 상기 본딩 지점들에 대한 더욱 정확한 배치 데이터를 산술적으로 유도하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 청구항 9에 있어서, 상기 더욱 정확한 배치 데이터를 산술적으로 유도하는 단계는,
    상기 반복된 교수 단계 각각으로부터 얻은 각 본딩 지점에 대한 배치 데이터를 평균화하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 청구항 1에 있어서, 상기 더욱 정확한 배치 데이터를 사용하여 상기 제 1 구성요소상에 본딩 지점들과 상기 제 2 구성요소상에 본딩 지점들 사이에 와이어 루프들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 청구항 11에 있어서, 상기 와이어 루프들의 적어도 일부를 검사하는 단계를 더 포함하고,
    상기 검사하는 단계는 상기 와이어 루프들의 일부를 스캔하기 위하여 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 청구항 12에 있어서, 상기 검사하는 단계는 상기 와이어 루프들의 일부인 제 1 본드부를 스캔하기 위하여 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하는 단계를 포함하고,
    상기 검사하는 단계는 상기 와이어 루프들의 다른 부분을 검사하지 않고 연속적이고 순서대로 상기 와이어 루프들의 상기 제 1 본드부를 스캔함으로써 실시되는 것을 특징으로 하는 방법.
  14. 청구항 12에 있어서, 상기 검사하는 단계는
    상기 와이어 본딩 기계상에서 와이어 본딩되는 순서에 따라 상기 와이어 루프들의 각 본딩 지점에서 상기 와이어 루프들의 일부를 스캔하기 위하여, 상기 와이어 본딩 기계의 상기 패턴 인식 시스템을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 청구항 14에 있어서, 상기 검사하는 단계는
    상기 와이어 루프들의 적어도 일부인 제 1 볼 본드부를 스캔하는 단계와,
    상기 스캔된 볼 본드부의 스캔된 위치를 상기 각 본딩 지점 상에 있는 상기 제 1 볼 본드부의 소망 위치와 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 청구항 14에 있어서, 상기 검사하는 단계는 미리 결정된 횟수만큼 반복되고,
    상기 검사 단계의 반복은
    (a) 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 실시되는 단일 패스에서 연속적으로 실시되고, 상기 패턴 인식 시스템은 상기 본딩 지점이 와이어가 본딩되는 순서에 따라 다음 본딩 지점으로 이동하기 전에 상기 각 본딩 지점에서 복수 이미지를 얻고, 또는
    (b) 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 실시된 다중 패스에서 연속적으로 실시되고, 상기 패턴 인식 시스템은 상기 다중 패스의 각 패스가 수행되는 동안, 상기 각 본딩 지점에서 적어도 하나의 이미지를 얻는 것을 특징으로 하는 방법.
  17. 컴퓨터로 하여금 와이어 본딩 기계 상에 반도체 디바이스의 본딩 지점을 교수하는 방법을 구현시키는 컴퓨터 프로그램 명령어를 포함하는 컴퓨터 판독가능 매체로서,
    상기 교수하는 방법은
    (1)(a1) 상기 반도체 디바이스의 제 1 구성요소의 본딩 지점들, 및 (a2) 상기 반도체 디바이스의 제 2 구성요소의 본딩 지점들에 대한 배치 데이터를 상기 와이어 본딩 기계에 제공하는 단계; 및
    (2) 상기 제 1 구성요소와 상기 제 2 구성요소의 상기 본딩 지점들의 적어도 일부에 대한 더욱 정확한 배치 데이터를 얻기 위하여, 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하여 상기 반도체 디바이스의 상기 제 1 구성요소와 상기 반도체 디바이스의 상기 제 2 구성요소의 본딩 지점들을 교수하는 단계를 포함하고,
    상기 교수하는 단계는 상기 와이어 본딩 기계상에서 와이어 본딩되도록 구성된 순서에 따라 상기 본딩 지점들을 교수함으로써 실시되는 것을 특징으로 하는 컴퓨터 판독가능 매체.
  18. 와이어 본딩 기계로서,
    (a) 반도체 디바이스의 제 1 구성요소의 본딩 지점들과, (b) 상기 반도체 디바이스의 제 2 구성요소의 본딩 지점들을 교수하는 패턴 인식 시스템; 및
    본딩 지점이 와이어 본딩되도록 구성된 순서에 따라 상기 패턴 인식 시스템이 상기 제 1 구성요소와 상기 제 2 구성요소의 본딩 지점들을 교수하도록 하기 위하여, 상기 패턴 인식 시스템의 동작을 제어하도록 구성된 제어 시스템을 구비하는 것을 특징으로 하는 와이어 본딩 기계.
  19. 와이어 본드 기계상에 반도체 디바이스의 본딩 지점을 교수하는 방법으로서,
    (1) 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하여, 상기 반도체 디바이스의 제 1 구성 요소와 상기 반도체 디바이스의 제 2 구성요소의 복수 본딩 지점을 교수하는 단계 - 여기서, 상기 교수하는 단계는 상기 와이어 본딩 기계상에 와이어 본딩되도록 구성된 순서에 따라 본딩 지점들을 교수함으로써 실시되고, 상기 교수하는 단계는 반복되는 교수 단계 각각에 대하여 각 본딩 지점에 대한 배치 데이터를 얻기 위하여 미리 결정된 횟수만큼 상기 본딩 지점의 교수를 반복하는 단계를 포함함 - ; 및
    (2) 상기 본딩 지점들의 반복되는 교수로부터 얻어진 배치 데이터를 사용하여 상기 본딩 지점들에 대한 더욱 정확한 배치 데이터를 산술적으로 유도하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 청구항 19에 있어서, 상기 본딩 지점들의 교수를 반복하는 단계의 적어도 일부는, 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되도록 구성된 순서에 따라 실시되는 단일 패스에서 연속적으로 실시되고,
    상기 패턴 인식 시스템은 본딩 지점이 와이어 본딩되는 순서에 따라 다음 본딩 지점으로 이동하기 전에 각 본딩 지점에서 복수 이미지를 얻는 것을 특징으로 하는 방법.
  21. 청구항 19에 있어서, 상기 본딩 지점들의 교수를 반복하는 단계의 적어도 일부는, 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되도록 구성된 순서에 따라 실시되는 다중 패스에서 연속적으로 실시되고,
    상기 패턴 인식 시스템은 상기 다중 패스의 각각 동안에 각 본딩 지점에서 적어도 하나의 이미지를 얻는 것을 특징으로 하는 방법.
  22. 청구항 19에 있어서, 상기 더욱 정확한 배치 데이터를 산술적으로 유도하는 단계는,
    상기 반복되는 교수 단계 각각으로부터 얻은 각 본딩 지점에 대한 배치 데이터를 평균화하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 청구항 19에 있어서, 상기 교수하는 단계는
    상기 제 1 구성요소와 상기 제 2 구성요소 중 적어도 하나상에서 적어도 2개의 개별 축을 따라 연장되는 본딩 지점들을 교수하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 청구항 19에 있어서, 단계 (1) 이전에,
    상기 반도체 디바이스의 상기 제 1 구성요소와 상기 제 2 구성요소의 본딩 지점들에 대한 배치 데이터를 상기 와이어 본딩 기계에 제공하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  25. 청구항 19에 있어서, 상기 제 1 구성요소는 반도체 다이이고,
    상기 제 2 구성요소는 그 위에 상기 반도체 다이가 탑재되는 기판이며,
    상기 교수하는 단계는 상기 와이어 본딩 기계상에서 와이어 본딩되도록 구성된 순서에 따라 상기 반도체 다이와 상기 기판 각각 상의 상기 본딩 지점들을 교수하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 청구항 19에 있어서, 상기 반복되는 각각의 교수 단계 이전에,
    상기 제 1 구성요소와 상기 제 2 구성요소 각각의 아이 포인트들을 스캔하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  27. 청구항 19에 있어서, 상기 더욱 정확한 배치 데이터를 사용하여 상기 제 1 구성요소 상의 본딩 지점들과 상기 제 2 구성요소 상의 본딩 지점들 사이에 와이어 루프들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  28. 청구항 19에 있어서, 상기 와이어 루프들의 적어도 일부를 검사하는 단계를 더 포함하고,
    상기 검사하는 단계는 상기 와이어 루프들의 일부를 스캔하기 위하여 상기 와이어 본딩 기계의 상기 패턴 인식 시스템을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  29. 청구항 28에 있어서, 상기 검사하는 단계는 상기 와이어 루프들의 일부인 제 1 본드부를 스캔하기 위하여 상기 와이어 본드 기계의 패턴 인식 시스템을 사용하는 단계를 포함하고,
    상기 검사하는 단계는 상기 제 1 본드부들 중 하나에서 상기 제 1 본드부들 중 다른 것까지 연속적으로 진행하여 상기 와이어 루프들의 상기 제 1 본드부를 스캔함으로써 실시되는 것을 특징으로 하는 방법.
  30. 청구항 28에 있어서, 상기 검사하는 단계는
    상기 와이어 본딩 기계상에서 와이어 본딩되는 순서에 따라 상기 와이어 루프들의 각 본딩 지점에서 상기 와이어 루프들의 일부를 스캔하기 위하여, 상기 와이어 본딩 기계의 상기 패턴 인식 시스템을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  31. 청구항 30에 있어서, 상기 검사하는 단계는
    상기 와이어 루프들의 적어도 일부인 제 1 볼 본드부를 스캔하는 단계;
    상기 스캔된 볼 본드부의 스캔된 볼 본드 위치를 상기 각 본딩 지점 상에 있는 상기 제 1 볼 본드부의 소망 위치와 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  32. 청구항 30에 있어서, 상기 검사하는 단계는 미리 결정된 횟수만큼 반복되고,
    상기 검사 단계의 반복은
    (a) 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 실시되는 단일 패스에서 연속적으로 실시되고, 상기 패턴 인식 시스템은 상기 본딩 지점이 와이어 본딩되는 순서에 따라 다음 본딩 지점으로 이동하기 전에 상기 각 본딩 지점에서 복수 이미지를 얻고, 또는
    (b) 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 실시되는 다중 패스에서 연속적으로 실시되고, 상기 패턴 인식 시스템은 상기 다중 패스 중 각 패스가 수행되는 동안, 상기 각 본딩 지점에서 적어도 하나의 이미지를 얻는 특징으로 하는 방법.
  33. 와이어 본딩 기계로서,
    (a) 반도체 디바이스의 제 1 구성요소의 본딩 지점들과, (b) 상기 반도체 디바이스의 제 2 구성요소의 본딩 지점들을 교수하는 패턴 인식 시스템; 및
    상기 패턴 인식 시스템의 동작을 제어하도록 구성된 제어 시스템을 구비하고,
    상기 제어 시스템은
    (1) 본딩 지점이 와이어 본딩되도록 구성된 순서에 따라 상기 패턴 인식 시스템이 상기 제 1 구성요소와 상기 제 2 구성요소의 본딩 지점들을 교수하고, (2) 상기 패턴 인식 시스템이 미리 결정된 횟수만큼 상기 본딩 지점의 교수를 반복하여, 반복된 교수 단계들의 각각에 대하여 각 본딩 지점에 대한 배치 데이터를 얻도록 제어하고,
    상기 제어 시스템은 상기 반복되는 상기 본딩 지점들의 교수 단계로부터 얻어진 상기 배치 데이터를 이용함으로써 상기 본딩 지점들에 대한 더욱 정확한 배치 데이터를 산술적으로 유도하도록 구성되는 것을 특징으로 하는 와이어 본딩 기계.
  34. 와이어 본딩 기계상에 있는 반도체 디바이스의 와이어 루프들을 검사하는 방법으로서,
    (1) 복수의 와이어 루프를 포함하는 반도체 디바이스를 제공하는 단계 - 여기서, 상기 와이어 루프 각각은 상기 반도체 디바이스의 제 1 본딩 지점과 상기 반도체 디바이스의 제 2 본딩 지점 사이에 전기적 상호 접속을 제공함-; 및
    (2) 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하여 상기 와이어 루프들의 미리 결정된 일부를 검사하는 단계를 포함하고,
    상기 검사하는 단계는 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 상기 본딩 지점 각각에서 상기 와이어 루프들의 상기 미리 결정된 부분을 스캔하기 위하여 상기 패턴 인식 시스템의 일부를 이동함으로써 실시되는 것을 특징으로 하는 방법.
  35. 청구항 34에 있어서, 상기 반도체 디바이스는 반도체 다이와, 그 위에 상기 반도체 다이가 탑재되는 기판을 포함하고,
    상기 검사하는 단계는 상기 와이어 루프들의 제 1 본드부를 포함하는 상기 와이어 루프들의 미리 결정된 일부를 검사하는 단계를 포함하고,
    상기 와이어 루프들의 상기 제 1 본드부는 상기 반도체 다이 또는 상기 기판상에 형성되는 것을 특징으로 하는 방법.
  36. 청구항 34에 있어서, 상기 반도체 디바이스는 상기 제 1 본딩 지점을 포함하는 제 1 구성요소와, 상기 제 2 본딩 지점을 포함하는 제 2 구성요소를 포함하고,
    상기 방법은 상기 (1) 단계와 상기 (2) 단계의 사이에, 상기 제 1 구성요소와 상기 제 2 구성요소 각각의 아이 포인트들을 스캔하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  37. 청구항 34에 있어서, 상기 검사하는 단계는 미리 결정된 횟수만큼 상기 와이어 루프들의 미리 결정된 부분에 대한 검사를 반복하는 단계를 포함하고, 상기 검사 데이터는 상기 반복되는 검사 단계 각각 동안 얻어지는 것을 특징으로 하는 방법.
  38. 청구항 37에 있어서, 상기 반도체 디바이스는 상기 제 1 본딩 지점을 포함하는 제 1 구성요소와, 상기 제 2 본딩 지점을 포함하는 제 2 구성요소를 포함하고,
    상기 방법은 상기 반복되는 검사 단계 각각의 이전에, 상기 제 1 구성요소와 상기 제 2 의 구성요소 각각의 아이 포인트들을 스캔하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  39. 청구항 37에 있어서, 상기 와이어 루프들의 미리 결정된 부분의 검사를 반복하는 단계의 적어도 일부는, 상기 와이어 본딩 기계상에서 와이어 루프가 와이어 본딩되는 순서에 따라 실시되는 단일 패스에서 연속적으로 실시되고,
    상기 패턴 인식 시스템은 본딩 지점이 와이어 본딩되는 순서에 따라 다음 본딩 지점으로 이동하기 전에 상기 와이어 루프들의 상기 미리 결정된 부분의 각각에서 복수 이미지를 얻는 것을 특징으로 하는 방법.
  40. 청구항 37에 있어서, 상기 와이어 루프들의 미리 결정된 부분의 검사를 반복하는 단계의 적어도 일부는, 상기 와이어 본딩 기계 상에서 본딩 지점이 와이어 본딩되는 순서대로 실시되는 다중 패스에서 연속적으로 실시되고,
    상기 패턴 인식 시스템은 상기 다중 패스의 각 패스가 수행되는 동안, 상기 와이어 루프들의 상기 미리 결정된 부분의 각각에서 적어도 한개의 이미지를 얻는 것을 특징으로 하는 방법.
  41. 청구항 37에 있어서, 상기 와이어 루프들의 상기 미리 결정된 부분에 대한 반복 검사로부터 얻어진 검사 데이터를 사용하여 상기 와이어 루프들의 상기 미리 결정된 부분에 대한 더욱 정확한 검사 데이터를 산술적으로 유도하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  42. 청구항 41에 있어서, 상기 더욱 정확한 검사 데이터를 산술적으로 유도하는 단계는, 상기 반복되는 검사 단계 각각으로부터 얻어진 상기 본딩 지점들 각각에 대한 상기 검사 데이터를 평균화하는 단계를 포함하는 것을 특징으로 하는 방법.
  43. 청구항 34에 있어서, 상기 검사하는 단계는
    상기 와이어 루프들의 적어도 일부인 제 1 볼 본드부를 스캔하는 단계;
    상기 스캔된 볼 본드부의 스캔된 볼 본드 위치와 상기 본딩 지점 각각 상에 상기 제 1 볼 본드부의 소망 위치를 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  44. 청구항 34에 있어서, (3) 다른 반도체 디바이스상에서 와이어 루프들의 미리 결정된 부분을 검사하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  45. 청구항 44에 있어서, 상기 단계 (3)은 상기 다른 반도체 디바이스상에서 와이어 루프들의 제 1 본드부를 스캔하기 위하여 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하는 단계를 포함하고,
    상기 단계 (3)은 상기 와이어 루프들의 임의의 다른 부분을 검사하지 않고 순서에 따라 연속해서 상기 와이어 루프들의 상기 제 1 본드부를 스캔함으로써 실시되는 것을 특징으로 하는 방법.
  46. 컴퓨터로 하여금 와이어 본딩 기계상에서 반도체 디바이스의 와이어 루프들을 검사하는 방법을 구현시키는 컴퓨터 프로그램 명령어를 포함하는 컴퓨터 판독가능 담체(carrier)로서,
    상기 방법은
    (1) 복수의 와이어 루프를 포함하는 반도체 디바이스를 제공하는 단계 - 여기서, 상기 와이어 루프 각각은 상기 반도체 디바이스의 제 1 본딩 지점과 상기 반도체 디바이스의 제 2 본딩 지점 사이에 전기적 상호 접속을 제공함-; 및
    (2) 상기 와이어 본딩 기계의 패턴 인식 시스템을 사용하여 상기 와이어 루프들의 미리 결정된 일부를 검사하는 단계를 포함하고,
    상기 검사하는 단계는 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 상기 본딩 지점 각각에서 상기 와이어 루프들의 상기 미리 결정된 부분을 스캔하기 위하여 상기 패턴 인식 시스템의 일부를 이동함으로써 실시되는 것을 특징으로 하는 컴퓨터 판독가능 담체.
  47. 와이어 본딩 기계로서,
    상기 와이어 본딩 기계를 사용하여 이미 본딩된 와이어 루프들의 일부를 검사하는 패턴 인식 시스템- 여기서, 상기 와이어 루프들 각각은 반도체 디바이스의 제 1 본딩 지점과 상기 반도체 디바이스의 제 2 본딩 지점 사이에 전기적 상호 접속을 제공함-; 및
    상기 와이어 루프들의 미리 결정된 일부와 관련된 검사 데이터를 얻기 위하여 상기 패턴 인식 시스템의 동작을 제어하도록 구성된 제어 시스템을 포함하고,
    상기 제어 시스템은 상기 와이어 본딩 기계상에서 본딩 지점이 와이어 본딩되는 순서에 따라 본딩 지점들 각각에서 상기 와이어 루프들의 상기 미리 결정된 일부를 스캔하기 위하여 상기 패턴 인식 시스템의 일부를 이동시키도록 구성된 것을 특징으로 하는 와이어 본딩 기계.
  48. 삭제
KR1020107021716A 2008-02-29 2008-02-29 와이어 본딩 기계상에서의 본딩 지점 교수 방법과 와이어 루프 검사 방법, 및 이를 수행하는 장치들 KR101232932B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/055407 WO2009108202A1 (en) 2008-02-29 2008-02-29 Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same

Publications (2)

Publication Number Publication Date
KR20100125368A KR20100125368A (ko) 2010-11-30
KR101232932B1 true KR101232932B1 (ko) 2013-02-13

Family

ID=41016391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021716A KR101232932B1 (ko) 2008-02-29 2008-02-29 와이어 본딩 기계상에서의 본딩 지점 교수 방법과 와이어 루프 검사 방법, 및 이를 수행하는 장치들

Country Status (5)

Country Link
US (1) US20120024089A1 (ko)
JP (1) JP5685353B2 (ko)
KR (1) KR101232932B1 (ko)
CN (1) CN102017109A (ko)
WO (1) WO2009108202A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9677493B2 (en) 2011-09-19 2017-06-13 Honeywell Spol, S.R.O. Coordinated engine and emissions control system
JP5164230B1 (ja) * 2011-09-28 2013-03-21 株式会社カイジョー ボンディング装置
US9650934B2 (en) 2011-11-04 2017-05-16 Honeywell spol.s.r.o. Engine and aftertreatment optimization system
US20130111905A1 (en) 2011-11-04 2013-05-09 Honeywell Spol. S.R.O. Integrated optimization and control of an engine and aftertreatment system
US8752751B2 (en) * 2012-07-13 2014-06-17 Asm Technology Singapore Pte Ltd Lead frame support plate and window clamp for wire bonding machines
EP3051367B1 (en) 2015-01-28 2020-11-25 Honeywell spol s.r.o. An approach and system for handling constraints for measured disturbances with uncertain preview
EP3056706A1 (en) 2015-02-16 2016-08-17 Honeywell International Inc. An approach for aftertreatment system modeling and model identification
EP3091212A1 (en) 2015-05-06 2016-11-09 Honeywell International Inc. An identification approach for internal combustion engine mean value models
EP3125052B1 (en) 2015-07-31 2020-09-02 Garrett Transportation I Inc. Quadratic program solver for mpc using variable ordering
US10272779B2 (en) 2015-08-05 2019-04-30 Garrett Transportation I Inc. System and approach for dynamic vehicle speed optimization
US10415492B2 (en) 2016-01-29 2019-09-17 Garrett Transportation I Inc. Engine system with inferential sensor
US10124750B2 (en) 2016-04-26 2018-11-13 Honeywell International Inc. Vehicle security module system
US10036338B2 (en) 2016-04-26 2018-07-31 Honeywell International Inc. Condition-based powertrain control system
US11199120B2 (en) 2016-11-29 2021-12-14 Garrett Transportation I, Inc. Inferential flow sensor
CN110268521B (zh) * 2017-02-03 2023-06-23 黑塞有限公司 用于将接合产品固定在接合器的工作区域中的方法
US11057213B2 (en) 2017-10-13 2021-07-06 Garrett Transportation I, Inc. Authentication system for electronic control unit on a bus
TWI697656B (zh) 2017-12-20 2020-07-01 日商新川股份有限公司 線形狀檢查裝置以及線形狀檢查方法
US10763236B2 (en) * 2018-01-09 2020-09-01 Kulicke And Soffa Industries, Inc. Systems and methods of operating wire bonding machines including clamping systems
JP2020034280A (ja) * 2018-08-27 2020-03-05 多摩川精機株式会社 マグネットワイヤ接合方法及び接合構造
US11540399B1 (en) * 2020-04-09 2022-12-27 Hrl Laboratories, Llc System and method for bonding a cable to a substrate using a die bonder
US20220230314A1 (en) * 2021-01-15 2022-07-21 Kulicke And Soffa Industries, Inc. Intelligent pattern recognition systems for wire bonding and other electronic component packaging equipment, and related methods
WO2023158625A1 (en) * 2022-02-15 2023-08-24 Kulicke And Soffa Industries, Inc. Methods of determining a sequence for creating a plurality of wire loops in connection with a workpiece
CN114633042B (zh) * 2022-05-19 2022-08-30 深圳市大族封测科技股份有限公司 球焊质量监控方法、控制器及***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759073A (en) * 1985-11-15 1988-07-19 Kulicke & Soffa Industries, Inc. Bonding apparatus with means and method for automatic calibration using pattern recognition
US5600733A (en) * 1993-11-01 1997-02-04 Kulicke And Soffa Investments, Inc Method for locating eye points on objects subject to size variations
US6468813B1 (en) * 2000-05-01 2002-10-22 Advanced Semiconductor Engineering, Inc. Method of automatically identifying and skipping defective work pieces for wire-bonding operation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299134A (ja) * 1987-05-29 1988-12-06 Hitachi Ltd ワイヤボンディング方法
DE69004452T2 (de) * 1989-02-13 1994-03-10 Bayer Agrochem Kk Nitroverbindungen als Insektizide.
US5119436A (en) * 1990-09-24 1992-06-02 Kulicke And Soffa Industries, Inc Method of centering bond positions
JP2913565B2 (ja) * 1991-01-31 1999-06-28 株式会社新川 ワイヤループ曲がり検査方法及びその装置
JPH05315389A (ja) * 1991-03-22 1993-11-26 Shinkawa Ltd ワイヤボンデイング装置のボンデイング座標データ入力方法及び装置
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
JP3462298B2 (ja) * 1995-04-27 2003-11-05 芝浦メカトロニクス株式会社 ワイヤボンディング装置
JPH11191568A (ja) * 1997-12-25 1999-07-13 Shinkawa Ltd ワイヤボンディング方法及び装置
CN1211178C (zh) * 2000-05-04 2005-07-20 德克萨斯仪器股份有限公司 减少集成电路焊接机焊接程序误差的***与方法
US20020014515A1 (en) * 2000-08-02 2002-02-07 Koduri Sreenivasan K. Method of self-correcting bond placement errors of integrated circuit bonders
JP4467175B2 (ja) * 2000-12-22 2010-05-26 株式会社新川 ボンディングデータ設定装置および方法
KR100548795B1 (ko) * 2004-02-09 2006-02-02 삼성전자주식회사 자동 와이어 본딩 시스템의 본더 뷰어 시스템
JP4234661B2 (ja) * 2004-09-30 2009-03-04 株式会社カイジョー ワイヤボンディングにおけるボールの検査方法
KR101133130B1 (ko) * 2006-03-28 2012-04-06 삼성테크윈 주식회사 기준 본드 패드들을 이용한 본딩 좌표 보정 방법
KR101267197B1 (ko) * 2007-03-13 2013-05-27 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 본딩 기계의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759073A (en) * 1985-11-15 1988-07-19 Kulicke & Soffa Industries, Inc. Bonding apparatus with means and method for automatic calibration using pattern recognition
US5600733A (en) * 1993-11-01 1997-02-04 Kulicke And Soffa Investments, Inc Method for locating eye points on objects subject to size variations
US6468813B1 (en) * 2000-05-01 2002-10-22 Advanced Semiconductor Engineering, Inc. Method of automatically identifying and skipping defective work pieces for wire-bonding operation

Also Published As

Publication number Publication date
US20120024089A1 (en) 2012-02-02
JP5685353B2 (ja) 2015-03-18
JP2011514673A (ja) 2011-05-06
WO2009108202A1 (en) 2009-09-03
CN102017109A (zh) 2011-04-13
KR20100125368A (ko) 2010-11-30

Similar Documents

Publication Publication Date Title
KR101232932B1 (ko) 와이어 본딩 기계상에서의 본딩 지점 교수 방법과 와이어 루프 검사 방법, 및 이를 수행하는 장치들
US7719297B2 (en) Probe apparatus and method for measuring electrical characteristics of chips and storage medium therefor
US5585738A (en) Probe system having vertical height detection and double focal image pickup coinciding with probe contact in height adjustment
US4759073A (en) Bonding apparatus with means and method for automatic calibration using pattern recognition
CN107038697A (zh) 用于诊断半导体晶圆的方法和***
JP2986142B2 (ja) プローブ方法
US8100317B2 (en) Method of teaching eyepoints for wire bonding and related semiconductor processing operations
KR0169845B1 (ko) 와이어 본딩부의 볼 검출방법 및 검출장치
KR100786421B1 (ko) 집적 회로 본더의 본드 프로그램 오류를 감소시키는시스템 및 방법
JP7450272B2 (ja) 重なり合うボンドワイヤのループ高さの測定
US20060217817A1 (en) System and method to customize bond programs compensating integrated circuit bonder variability
US20120128229A1 (en) Imaging operations for a wire bonding system
JPH1070143A (ja) 半導体ダイ位置合わせ方法及び装置
JP2008117968A (ja) プローバ
KR102601518B1 (ko) 클램핑 시스템을 포함하는 와이어 본딩 기계를 작동하는 시스템 및 방법
JPH09148387A (ja) 半導体製品の処理装置
US6597963B2 (en) System and method to recreate illumination conditions on integrated circuit bonders
JP3152737B2 (ja) ウェハープロービング装置におけるステージ移動方法
JP2003167032A (ja) 半導体チップの位置測定方法及び位置制御方法
JP2021514117A (ja) プローブヘッドの自動化された組み立てのための装置および方法
JPH0897241A (ja) リードボンディング位置の検出順位決定方法、およびその装置
JPH0758164A (ja) 処理装置および方法
JPH0477461B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 7