KR101232069B1 - Light emitting device and method fabricating the same - Google Patents

Light emitting device and method fabricating the same Download PDF

Info

Publication number
KR101232069B1
KR101232069B1 KR1020120028855A KR20120028855A KR101232069B1 KR 101232069 B1 KR101232069 B1 KR 101232069B1 KR 1020120028855 A KR1020120028855 A KR 1020120028855A KR 20120028855 A KR20120028855 A KR 20120028855A KR 101232069 B1 KR101232069 B1 KR 101232069B1
Authority
KR
South Korea
Prior art keywords
phosphor
semiconductor layer
layer
pattern
thin film
Prior art date
Application number
KR1020120028855A
Other languages
Korean (ko)
Inventor
김태근
김수진
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020120028855A priority Critical patent/KR101232069B1/en
Application granted granted Critical
Publication of KR101232069B1 publication Critical patent/KR101232069B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device and a manufacturing method thereof are provided to reduce threading dislocation density by forming a fluorescent thin film layer with a buried fluorescent pattern on an undoped semiconductor layer. CONSTITUTION: An active layer(120) is contacted with a first conductive semiconductor layer(110). A second conductive semiconductor layer(130) is formed on an opposite surface to a contact surface with the first conductive semiconductor layer. A reflection layer(140) is formed on an opposite surface to a contact surface with the active layer. A support substrate is attached to an opposite surface to a contact surface with the second conductive semiconductor layer. A fluorescent thin film layer is formed by burying a fluorescent pattern in an undoped semiconductor layer.

Description

발광 소자 및 그 제조 방법 {Light emitting device and method fabricating the same}Light emitting device and manufacturing method thereof {Light emitting device and method fabricating the same}

본 발명은 발광 소자 및 그 제조 방법에 관한 것으로, 특히 별도의 외부 패키징 없이 내부에 형광체 패턴을 형성하여 고순도의 백색광을 방출하는 단일칩 발광 소자의 구현을 가능하게 하는 발광 소자 및 그 제조 방법에 관한 것이다. The present invention relates to a light emitting device and a method for manufacturing the same, and more particularly, to a light emitting device and a method for manufacturing the same to enable the implementation of a single-chip light emitting device that emits high purity white light by forming a phosphor pattern therein without a separate external packaging. will be.

발광 소자는 전기 에너지를 빛 에너지로 변환하여 빛을 외부로 방출하는 소자이다. 이러한 발광 소자는 일 예로 발광 다이오드(light emitting diode; LED)를 포함한다.The light emitting device converts electrical energy into light energy and emits light to the outside. Such a light emitting device includes, for example, a light emitting diode (LED).

최근, 질화갈륨계(GaN) 발광 다이오드(light-emitting diodes; LEDs)는 질화갈륨(GaN)의 금속유기화학기상 증착법(metal-organic chemical vapor deposion; MOCVD) 및 분자선 성장법(molecular-beam epitaxial growth; MBE) 등의 성장법 및 새로운 공정 기술의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색(Red), 녹색(Green), 청색(Blue), 자외선 발광 다이오드로 구현되고 있다.Recently, gallium nitride-based (GaN) light-emitting diodes (LEDs) have been developed for metal-organic chemical vapor deposition (MOCVD) and molecular-beam epitaxial growth of gallium nitride (GaN). Based on growth methods such as MBE and new process technologies, red, green, blue, and ultraviolet light emitting diodes capable of high brightness and white light are realized.

현재 질화갈륨계 물질을 이용한 발광 다이오드를 포함하는 발광 소자에서 백색광을 구현하는 데는 크게 네 가지 방법이 있다. 첫번째 방법은 몰딩 수지에 분산된 파우더 형태의 YAG(Yttrium Aluminum Garnet)계 황색 형광체를 청색 발광 다이오드에 별도로 도포하는 방법이다. 두번째 방법은 몰딩 수지에 분산된 파우더 형태의 적, 녹, 청색의 형광체를 자외선 발광 다이오드에 별도로 도포하는 방법이다. 세번째 방법은 멀티 칩으로 적, 녹, 청색의 세가지 발광 다이오드 칩을 조합하여 제작되는 방법이다. 네번째 방법은 보색 관계를 갖는 주황색과 청록색을 갖는 두 개의 발광 다이오드를 조합하여 제작되는 방법이다. Currently, there are four methods for implementing white light in a light emitting device including a light emitting diode using a gallium nitride-based material. The first method is a method of separately applying a YAG (Yttrium Aluminum Garnet) -based yellow phosphor in powder form dispersed in a molding resin to a blue light emitting diode. The second method is a method of separately applying red, green, and blue phosphors in powder form dispersed in a molding resin to an ultraviolet light emitting diode. The third method is a multi-chip manufactured by combining three light emitting diode chips of red, green, and blue. The fourth method is a combination of two light emitting diodes having orange and cyan colors with complementary colors.

위 네 가지 방법 중, 가장 널리 사용되는 방법은 첫번째 방법이다. 이 첫번째 방법에 의해 제조된 발광 소자는 청색 발광 다이오드로부터 발생되는 청색광이 황색 형광체를 여기시켜 황색광을 방출되게 하고 청색광과 황색이 혼합된 백색광을 방출시킨다. 위와 같은 첫번째 방법에 의해 제조되어 백색광을 방출시키는 발광 소자에서, 황색 형광체의 발광 효율은 약 90%정도로 높으며, 청색 발광 다이오드의 발광 효율도 비교적 높다. 이에 따라, 첫번째 방법이 백색광을 구현하는 발광 소자를 제작하는 데 유리하며, 그 제조 공정도 용이하다. 그런데, 첫번째 방법에 의해 제조되어 백색광을 방출시키는 발광 소자에서 청색과 황색의 파장 간격이 넓어 색 분리가 발생된다. 그리고, 첫번째 방법에서 사용되는 파우더 형태의 형광체가 몰딩 수지에 균일하게 분산되는데 있어서 한계가 있다. 이로 인해, 색좌표가 동일한 발광 소자의 양산이 어려우며, 조명용 광원에서 중요 요소인 색온도와 연색 지수(Color Rendering Index: CRI)의 조절이 어려운 문제점이 있다. 이러한 문제점은 네번째 방법에서도 동일하게 나타난다.Of the above four methods, the most widely used is the first method. In the light emitting device manufactured by this first method, blue light generated from a blue light emitting diode excites a yellow phosphor to emit yellow light, and emits white light in which blue light and yellow are mixed. In the light emitting device manufactured by the first method as described above to emit white light, the luminous efficiency of the yellow phosphor is about 90% high, and the luminous efficiency of the blue light emitting diode is also relatively high. Accordingly, the first method is advantageous for manufacturing a light emitting device for implementing white light, and the manufacturing process is easy. However, in the light emitting device manufactured by the first method and emitting white light, the wavelength separation between blue and yellow is wide, and color separation occurs. In addition, there is a limit in that the powder-type phosphor used in the first method is uniformly dispersed in the molding resin. For this reason, it is difficult to mass-produce light emitting devices having the same color coordinates, and it is difficult to control color temperature and color rendering index (CRI), which are important factors in an illumination light source. This problem is the same in the fourth method.

위와 같은 문제를 해결하기 위해 두번째 방법이 시도되었다. 이 두번째 방법은 발광 소자가 넓은 발광 스펙트럼을 갖게 하여 색 안정성을 확보하게 하고, 색온도 및 연색 지수의 조절을 용이하게 하였으나, 적색 형광체의 낮은 발광 효율(약 40%)로 인해 색 재현성을 떨어지게 하는 문제가 있다. 또한, 자외선 발광 다이오드의 발광 효율이 낮아 고휘도의 백색광을 방출하는 발광 소자의 제작에 한계가 있다. A second method was attempted to solve the above problem. This second method allows the light emitting device to have a broad emission spectrum to secure color stability and to easily control the color temperature and color rendering index, but to reduce color reproducibility due to the low luminous efficiency (about 40%) of the red phosphor. There is. In addition, the luminous efficiency of the ultraviolet light emitting diode is low, there is a limit in the production of a light emitting device that emits high brightness white light.

한편, 세번째 방법은 발광 다이오드 칩 각각의 불균일한 동작 전압과 주변 온도에 따라 불균일한 광 출력을 발생시켜 백색광을 방출하는 발광 소자의 색좌표가 달라지게 하는 문제가 있다.On the other hand, the third method has a problem in that the color coordinates of the light emitting device emitting white light are generated by generating uneven light output according to uneven operating voltage and ambient temperature of each LED chip.

본 발명의 목적은 별도의 외부 패키징 없이 내부에 형광체 패턴을 형성하여 고순도의 백색광을 방출하는 단일칩 발광 소자의 구현을 가능하게 하는 발광 소자 및 그 제조 방법을 제공하는 데 있다.It is an object of the present invention to provide a light emitting device and a method of manufacturing the same, which enables the implementation of a single chip light emitting device that emits high purity white light by forming a phosphor pattern therein without a separate external packaging.

상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 발광 소자는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층에 접하는 활성층; 상기 활성층 중 상기 제 1 도전형 반도체층과 접하는 면의 반대 면에 형성된 제 2 도전형 반도체층; 상기 제 2 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 형성된 반사층; 상기 반사층 중 상기 제 2 도전형 반도체층과 접하는 면의 반대 면에 부착되는 지지 기판; 상기 제 1 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 형성된 전극; 및 상기 제 1 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 상기 전극의 측부 주변에 배치되며, 언도프드 반도체층에 형광체 패턴이 매립되어 형성된 형광체 박막층을 포함하는 것을 특징으로 한다. A light emitting device according to an embodiment of the present invention for achieving the above object is a first conductivity type semiconductor layer; An active layer in contact with the first conductivity type semiconductor layer; A second conductive semiconductor layer formed on an opposite surface of the active layer in contact with the first conductive semiconductor layer; A reflective layer formed on a surface opposite to a surface of the second conductive semiconductor layer in contact with the active layer; A support substrate attached to an opposite surface of the reflective layer in contact with the second conductive semiconductor layer; An electrode formed on an opposite surface of the first conductive semiconductor layer in contact with the active layer; And a phosphor thin film layer disposed around the side of the electrode on an opposite side of the first conductive semiconductor layer in contact with the active layer and having a phosphor pattern embedded in an undoped semiconductor layer.

상기 형광체 패턴은 서로 이격되게 배열되는 복수의 제 1 형광체를 포함하는 제 1 형광체 패턴과, 상기 제 1 형광체 패턴의 하부에 배치되며 서로 이격되게 배열되는 복수의 제 2 형광체를 포함하는 제 2 형광체 패턴을 포함할 수 있다.The phosphor pattern may include a first phosphor pattern including a plurality of first phosphors spaced apart from each other, and a second phosphor pattern including a plurality of second phosphors disposed below the first phosphor pattern and arranged spaced apart from each other. It may include.

상기 제 1 형광체는 도트 형상으로 배열되며, 상기 제 2 형광체는 도트 형상으로 배열되고, 상기 제 1 형광체와 상기 제 2 형광체는 수평 방향에서 서로 교대로 위치할 수 있다. The first phosphor may be arranged in a dot shape, the second phosphor may be arranged in a dot shape, and the first phosphor and the second phosphor may be alternately positioned in the horizontal direction.

상기 제 1 형광체는 스트라이프 형상으로 배열되며, 상기 제 2 형광체는 스트라이프 형상으로 배열되고, 상기 제 1 형광체와 상기 제 2 형광체는 수평 방향에서 서로 교대로 위치할 수 있다.The first phosphor may be arranged in a stripe shape, the second phosphor may be arranged in a stripe shape, and the first phosphor and the second phosphor may be alternately positioned in the horizontal direction.

상기 제 1 형광체와 상기 제 2 형광체는 황색 형광체일 수 있다.The first phosphor and the second phosphor may be yellow phosphors.

상기 형광 박막층은 상기 전극보다 두꺼울 수 있다.The fluorescent thin film layer may be thicker than the electrode.

상기 제 1 도전형은 n형이며, 상기 제 2 도전형은 p형일 수 있다.The first conductivity type may be n-type, and the second conductivity type may be p-type.

상기 언도프드 반도체층은 언도프드 GaN으로 형성될 수 있다.The undoped semiconductor layer may be formed of undoped GaN.

또한 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 발광 소자 제조 방법은 기판을 준비하는 기판 준비 단계; 언도프드 반도체층에 형광체 패턴이 매립되어 형성된 형광체 박막층을 상기 기판 상에 형성하는 형광체 박막층 형성 단계; 상기 형광체 박막층 중 상기 기판과 접하는 면의 반대 면에 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층을 순차적으로 형성하는 발광 구조물 형성 단계; 상기 제 2 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 반사층을 형성하고, 상기 반사층 중 상기 제 2 도전형 반도체층과 접하는 면의 반대 면에 지지 기판을 부착시키고, 상기 기판을 제거하는 반사층 형성 및 지지 기판 부착 단계; 및 상기 형광체 박막층의 선택적 식각에 의해 노출되는 상기 제 1 도전형 반도체층 상에 전극을 형성하는 전극 형성 단계를 포함하는 것을 특징으로 한다.In addition, the light emitting device manufacturing method according to an embodiment of the present invention for achieving the above object comprises a substrate preparation step of preparing a substrate; A phosphor thin film layer forming step of forming a phosphor thin film layer formed by embedding a phosphor pattern in an undoped semiconductor layer on the substrate; A light emitting structure forming step of sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on opposite surfaces of the phosphor thin film layer in contact with the substrate; Forming a reflective layer on a surface opposite to a surface of the second conductive semiconductor layer in contact with the active layer, attaching a support substrate to a surface opposite to the surface of the second conductive semiconductor layer in contact with the active layer, and removing the substrate; Forming a reflective layer and attaching a support substrate; And forming an electrode on the first conductive semiconductor layer exposed by selective etching of the phosphor thin film layer.

상기 기판 준비 단계는 상기 기판 상에 언도프드 반도체층을 형성하고 상기 언도프드 반도체층 상에 제 1 형광체를 증착시키는 과정을 포함할 수 있다.The preparing of the substrate may include forming an undoped semiconductor layer on the substrate and depositing a first phosphor on the undoped semiconductor layer.

상기 형광체 박막층 형성 단계는 상기 제 1 형광체를 패터닝하여 형성되는 제 1 형광체 패턴을 성장 방법에 의해 상기 언도프드 반도체층에 매립시키고, 상기 언도프드 반도체층 상에 제 2 형광체를 증착하고 패터닝하여 형성되는 제 2 형광체 패턴을 성장 방법에 의해 상기 언도프드 반도체층에 매립시키는 과정을 포함할 수 있다.The forming of the phosphor thin film layer may include forming a first phosphor pattern formed by patterning the first phosphor in the undoped semiconductor layer by a growth method, and depositing and patterning a second phosphor on the undoped semiconductor layer. And embedding a second phosphor pattern in the undoped semiconductor layer by a growth method.

상기 제 1 형광체의 패터닝은 상기 제 1 형광체 상에 배치되는 제 1 산화막 패턴을 마스크로 사용하여 이루어지며, 상기 언도프드 반도체층의 성장 방법은 에피텍셜 측면 과성장 방법일 수 있다.The patterning of the first phosphor is performed using a first oxide layer pattern disposed on the first phosphor as a mask, and the growth method of the undoped semiconductor layer may be an epitaxial side overgrowth method.

상기 제 2 형광체의 패터닝은 상기 제 2 형광체 상에 배치되는 제 2 산화막 패턴을 마스크로 사용하여 이루어지며, 상기 언도프드 반도체층의 성장 방법은 에피텍셜 측면 과성장 방법일 수 있다.The patterning of the second phosphor is performed using a second oxide film pattern disposed on the second phosphor as a mask, and the growth method of the undoped semiconductor layer may be an epitaxial side overgrowth method.

상기 형광체 박막층 형성 단계에서, 상기 제 1 형광체 패턴은 도트 형상을 가지는 복수의 제 1 형광체가 서로 이격되게 배열되어 이루어지며, 상기 제 2 형광체 패턴은 도트 형상을 가지는 복수의 제 2 형광체가 서로 이격되게 배열되어 이루어지며, 상기 1 형광체 패턴의 제 1 형광체와 상기 제 2 형광체 패턴의 제 2 형광체는 수평 방향에서 서로 교대로 위치할 수 있다. In the forming of the phosphor thin film layer, the first phosphor pattern is formed by arranging a plurality of first phosphors having a dot shape spaced apart from each other, and the second phosphor pattern is arranged so that a plurality of second phosphors having a dot shape are spaced apart from each other. The first phosphor of the first phosphor pattern and the second phosphor of the second phosphor pattern may be alternately positioned in the horizontal direction.

상기 형광체 박막층 형성 단계에서, 상기 제 1 형광체 패턴은 스트라이프 형상을 가지는 복수의 제 1 형광체가 서로 이격되게 배열되어 이루어지며, 상기 제 2 형광체 패턴은 스트라이프 형상을 가지는 복수의 제 2 형광체가 서로 이격되게 배열되어 이루어지며, 상기 1 형광제 패턴의 제 1 형광체와 상기 제 2 형광체 패턴의 제 2 형광체는 수평 방향에서 서로 교대로 위치할 수 있다.In the forming of the phosphor thin film layer, the first phosphor pattern is formed by arranging a plurality of first phosphors having a stripe shape to be spaced apart from each other, and the second phosphor pattern has a plurality of second phosphors having a stripe shape so as to be spaced apart from each other. The first phosphor of the first phosphor pattern and the second phosphor of the second phosphor pattern may be alternately positioned in the horizontal direction.

상기 전극 형성 단계에서, 상기 형광체 박막층의 선택적 식각은 마스크 패턴을 이용하여 이루어질 수 있다.In the electrode forming step, selective etching of the phosphor thin film layer may be performed using a mask pattern.

상기 전극 형성 단계에서, 상기 전극은 상기 형광체 박막층보다 작은 두께를 가지도록 형성될 수 있다.In the electrode forming step, the electrode may be formed to have a thickness smaller than the phosphor thin film layer.

본 발명의 실시예에 따른 발광 소자는 언도프드 반도체층에 형광체 패턴을 매립시켜 형성된 형광체 박막층을 내부에 배치되게 함으로써, 기존에 파우더 형태의 형광체가 분산된 몰딩 수지를 이용한 별도의 외부 패키징 없이 고효율 및 고순도의 백색광을 방출하는 단일칩 발광 소자의 구현을 가능하게 할 수 있다. In the light emitting device according to the embodiment of the present invention, a phosphor thin film layer formed by embedding a phosphor pattern in an undoped semiconductor layer is disposed therein, thereby providing high efficiency and efficiency without a separate external packaging using a molding resin in which powder phosphor is dispersed. It may be possible to implement a single chip light emitting device that emits high purity white light.

또한, 본 발명의 실시예에 따른 발광 소자의 제조 방법은 기판 상에 성장 방법을 이용하여 언도프드 반도체층에 형광체 패턴이 매립된 형광체 박막층을 형성시킴으로써, 기판 상에 도전형 반도체층이 배치된 경우 기판과 도전형 반도체층 사이의 큰 격자 부정합과 열적 팽창 계수 차이로 인해 발생하는 침투 전위 밀도(threading dislocation density)를 줄이게 할 수 있다.In addition, in the method of manufacturing a light emitting device according to an embodiment of the present invention, when a conductive semiconductor layer is disposed on a substrate by forming a phosphor thin film layer in which a phosphor pattern is embedded in an undoped semiconductor layer by using a growth method on the substrate. It is possible to reduce the threading dislocation density caused by the large lattice mismatch and thermal expansion coefficient difference between the substrate and the conductive semiconductor layer.

이에 따라, 본 발명의 실시예에 따른 발광 소자의 제조 방법은 우수한 표면 형태(morphology)와 결정질(crystal quality)을 가지는 발광 구조물을 형성하여 발광 구조물의 발광 강도와 전류 주입 효율을 향상시킴으로써, 고효율의 백색광을 방출하는 발광 소자를 구현하게 할 수 있다Accordingly, the method of manufacturing the light emitting device according to the embodiment of the present invention forms a light emitting structure having excellent surface morphology and crystal quality to improve the light emission intensity and current injection efficiency of the light emitting structure, It is possible to implement a light emitting device that emits white light

도 1은 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 2는 도 1의 형광체 박막층을 보여주는 평면도이다.
도 3은 도 1의 형광체 박막층의 또다른 예를 보여주는 평면도이다.
도 4는 도 1의 발광 소자의 제조 방법을 설명하기 위한 흐름도이다.
도 5a 내지 도 5i는 도 4의 발광 소자 제조 방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view of a light emitting device according to an embodiment of the present invention.
FIG. 2 is a plan view illustrating the phosphor thin film layer of FIG. 1.
3 is a plan view illustrating another example of the phosphor thin film layer of FIG. 1.
4 is a flowchart for describing a method of manufacturing the light emitting device of FIG. 1.
5A to 5I are cross-sectional views illustrating a method of manufacturing the light emitting device of FIG. 4.

이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 상세히 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 발광 소자의 단면도이고, 도 2는 도 1의 형광체 박막층을 보여주는 평면도이고, 도 3은 도 1의 형광체 박막층의 또다른 예를 보여주는 평면도이다.1 is a cross-sectional view of a light emitting device according to an embodiment of the present invention, FIG. 2 is a plan view showing the phosphor thin film layer of FIG. 1, and FIG. 3 is a plan view showing another example of the phosphor thin film layer of FIG.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 발광 소자(100)는 제 1 도전형 반도체층(110), 활성층(120), 제 2 도전형 반도체층(130), 반사층(140), 지지 기판(150), 전극(160) 및 형광체 박막층(170)을 포함한다. 이러한 발광 소자(100)는 수직 구조 발광 다이오드를 구현할 수 있다.1 and 2, a light emitting device 100 according to an embodiment of the present invention may include a first conductive semiconductor layer 110, an active layer 120, a second conductive semiconductor layer 130, and a reflective layer ( 140, a support substrate 150, an electrode 160, and a phosphor thin film layer 170. The light emitting device 100 may implement a vertical structure light emitting diode.

상기 제 1 도전형 반도체층(110)은 예를 들어 n형 반도체층으로 구현될 수 있다. 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The first conductivity-type semiconductor layer 110 may be implemented as, for example, an n-type semiconductor layer. The n-type semiconductor layer contains a semiconductor material, for example, having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, etc. may be selected, and n-type dopants such as Si, Ge, Sn, and the like may be doped.

상기 활성층(120)은 제 1 도전형 반도체층(110)에 접한다. 상기 활성층(120)은 예를 들어 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 물질을 포함하여 형성할 수 있으며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있다. 이러한 활성층(120)은 제 1 도전형 반도체층(110) 및 제 2 도전형 반도체층(130)의 전자 및 정공의 재결합(recombination) 과정에서 발생되는 에너지에 의해 빛을 생성할 수 있다. The active layer 120 is in contact with the first conductivity type semiconductor layer 110. And the active layer 120, for example, include a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) It may be formed, and may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW: Multi Quantum Well), a quantum dot structure or a quantum line structure. The active layer 120 may generate light by energy generated during recombination of electrons and holes of the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130.

상기 제 2 도전형 반도체층(130)은 활성층(120) 중 제 1 도전형 반도체층(110)과 접하는 면의 반대 면에 형성되며, 예를 들어 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예를 들어 InAlGaN, GaN, AlGaN,AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductivity-type semiconductor layer 130 is formed on the opposite side of the surface of the active layer 120 in contact with the first conductivity-type semiconductor layer 110, for example, may be implemented as a p-type semiconductor layer. The p-type semiconductor layer contains a semiconductor material, for example, having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN and the like may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

위와 같은 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)은 실질적으로 광을 방출하는 발광 구조물(LES)을 형성한다. The first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 as described above form a light emitting structure LES that emits light substantially.

상기 반사층(140)은 제 2 도전형 반도체층(130) 중 활성층(120)과 접하는 면의 반대 면에 형성된다. 이러한 반사층(140)은 활성층(120)으로부터 발생하는 빛을 제 1 도전형 반도체층(110)의 외부로 방출할 수 있도록 반사 물질, 예를 들어 Ag, Ni, Al, Rh, , Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. The reflective layer 140 is formed on a surface opposite to the surface of the second conductive semiconductor layer 130 that contacts the active layer 120. The reflective layer 140 is a reflective material, for example, Ag, Ni, Al, Rh, Pd, Ir, to emit light emitted from the active layer 120 to the outside of the first conductivity-type semiconductor layer 110 Materials such as Ru, Mg, Zn, Pt, Au, and the like may be included.

상기 지지 기판(150)은 반사층(140) 중 제 2 도전형 반도체층(130)과 접하는 면의 반대 면에 부착된다. 상기 지지 기판(150)은 발광 구조물(LES)을 지지하며, 전극(160)과 함께 발광 구조물에 전압을 인가한다. 상기 지지 기판(150)은 제 2 도전형 반도체층(130)에 전류가 흐르도록 도전성 물질, 예를 들어 Cu, Au, Ni, Mo, Cu-W 및 캐리어 웨이퍼(예를 들어, Si, Ge GaAs, ZnO, Sic 등) 중 적어도 어느 하나로 형성될 수 있다.  The support substrate 150 is attached to a surface opposite to a surface of the reflective layer 140 that contacts the second conductive semiconductor layer 130. The support substrate 150 supports the light emitting structure LES and applies a voltage to the light emitting structure together with the electrode 160. The support substrate 150 may be formed of a conductive material such as Cu, Au, Ni, Mo, Cu-W, and a carrier wafer (eg, Si, Ge GaAs) such that current flows through the second conductivity-type semiconductor layer 130. , ZnO, Sic, etc.).

한편, 도시하진 않았지만, 반사층(150)과 지지 기판(150) 사이에는 배리어 금속 및 본딩 금속 중 적어도 어느 하나를 포함하는 접착층이 형성될 수 있다. 상기 접착층은 지지 기판(150)을 본딩 방식으로 반사층에 형성하는 경우 형성될 수 있으며, 지지 기판(150)을 도금 또는 증착 방식에 의해 형성하는 경우 생략될 수 있다. 상기 접착층은 예를 들어 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다. 그리고, 상기 반사층(140)과 지지 기판(150) 사이에 제 2 도전형 반도체층(130)에 전류가 흐르도록 별도의 전극이 형성될 수 있다. 이 경우, 상기 지지 기판(150)은 절연성 물질로 형성될 수 있다. Although not shown, an adhesive layer including at least one of a barrier metal and a bonding metal may be formed between the reflective layer 150 and the support substrate 150. The adhesive layer may be formed when the support substrate 150 is formed on the reflective layer by bonding, and may be omitted when the support substrate 150 is formed by plating or deposition. The adhesive layer may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta. In addition, a separate electrode may be formed between the reflective layer 140 and the support substrate 150 to allow a current to flow in the second conductive semiconductor layer 130. In this case, the support substrate 150 may be formed of an insulating material.

상기 전극(160)은 제 1 도전형 반도체층(110) 중 활성층(120)과 접하는 면의 반대 면에 패터닝되어 형성된다. 이러한 전극(160)은 제 1 도전층 반도층(110)에 전류를 공급하기 위한 전도성 물질, 예를 들어 Ti, Cr, Al, Cu 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다.The electrode 160 is formed by patterning the surface opposite to the surface of the first conductive semiconductor layer 110 that contacts the active layer 120. The electrode 160 may be formed of a single layer or a plurality of layers of a conductive material for supplying current to the first conductive layer semiconducting layer 110, for example, a material selected from the group consisting of Ti, Cr, Al, Cu, and Au. Can be formed.

상기 형광체 박막층(170)은 제 1 도전형 반도체층(110) 중 활성층(120)과 접하는 면의 반대 면에 전극(160)의 측부 주변에 배치되며, 발광 구조물(LES)의 활성층(120)에서 발광된 빛을 흡수하여 파장이 변경된 빛을 방출한다. 상기 형광체 박막층(170)은 전극(160)보다 두껍게 형성될 수 있다. 이러한 형광체 박막층(170)은 발광 소자(100)의 내부에 배치됨으로써, 기존에 파우더 형태의 형광체가 분산된 몰딩 수지를 이용한 별도의 외부 패키징 없이 백색광을 방출하는 단일칩 발광 소자의 구현을 가능하게 할 수 있다. The phosphor thin film layer 170 is disposed around the side of the electrode 160 on the opposite side of the surface of the first conductivity-type semiconductor layer 110 in contact with the active layer 120, in the active layer 120 of the light emitting structure LES It absorbs the emitted light and emits light with a changed wavelength. The phosphor thin film layer 170 may be formed thicker than the electrode 160. Since the phosphor thin film layer 170 is disposed inside the light emitting device 100, it is possible to implement a single chip light emitting device that emits white light without a separate external packaging using a molding resin in which a phosphor in the form of powder is dispersed. Can be.

상기 형광체 박막층(170)은 언도프드 반도체층(171)에 형광체 패턴(172, 173)이 매립되어 형성된다. 여기서, 상기 형광체 패턴(172, 173)은 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173)으로 구분될 수 있다.The phosphor thin film layer 170 is formed by filling the phosphor patterns 172 and 173 in the undoped semiconductor layer 171. The phosphor patterns 172 and 173 may be divided into a first phosphor pattern 172 and a second phosphor pattern 173.

상기 언도프드 반도체층(171)은 성장 방법에 의해 제 1 도전형 반도체층(110) 상에 형성되며, 예를 들어 언도프드 GaN으로 형성될 수 있다.The undoped semiconductor layer 171 is formed on the first conductivity type semiconductor layer 110 by a growth method, and may be formed of, for example, undoped GaN.

상기 제 1 형광체 패턴(172)은 패터닝 방법에 의해 도 2에 도시된 바와 같이 도트 형상을 가지며 서로 이격되게 배열되는 복수의 제 1 형광체(P1)를 포함하여 구성될 수 있다. 상기 제 1 형광체(P1)는 예를 들어, Eu-silicate와 같은 황색 형광체일 있다. 여기서 상기 발광 구조물(LES)의 활성층(120)으로부터 방출되는 광이 청색이면, 제 1 형광체 패턴(172)은 청색광을 흡수하여 백색광을 방출한다. 한편, 제 1 형광체 패턴(172)의 다른 예로, 도 3에 도시된 바와 같이 스트라이프 형상을 가지며 서로 이격되게 배열되는 복수의 제 1 형광체(P1)를 포함하는 제 1 형광체 패턴(172')이 형성 가능하다.As illustrated in FIG. 2, the first phosphor pattern 172 may include a plurality of first phosphors P1 having a dot shape and arranged to be spaced apart from each other. The first phosphor P1 may be, for example, a yellow phosphor such as Eu-silicate. If the light emitted from the active layer 120 of the light emitting structure LES is blue, the first phosphor pattern 172 absorbs blue light and emits white light. Meanwhile, as another example of the first phosphor pattern 172, as shown in FIG. 3, a first phosphor pattern 172 ′ having a stripe shape and including a plurality of first phosphors P1 arranged to be spaced apart from each other is formed. It is possible.

상기 제 2 형광체 패턴(173)은 제 1 형광체 패턴(172)의 하부에 배치되며 패터닝 방법에 의해 도 2에 도시된 바와 같이 도트 형상을 가지며 서로 이격되게 배열되는 복수의 제 2 형광체(P2)를 포함하여 구성될 수 있다. 상기 제 2 형광체(P2)는 예를 들어, Eu-silicate와 같은 황색 형광체일 있다. 여기서, 상기 발광 구조물(LES)의 활성층(120)으로부터 방출되는 광이 청색이면, 제 2 형광체 패턴(173)도 청색광을 흡수하여 백색광을 방출한다. The second phosphor pattern 173 is disposed under the first phosphor pattern 172 and has a plurality of second phosphors P2 arranged in a dot shape and spaced apart from each other as shown in FIG. 2 by a patterning method. It can be configured to include. The second phosphor P2 may be, for example, a yellow phosphor such as Eu-silicate. If the light emitted from the active layer 120 of the light emitting structure LES is blue, the second phosphor pattern 173 also absorbs blue light and emits white light.

상기 제 1 형광체(P1)와 제 2 형광체(P2)는 나노 사이즈를 가지며 수평 방향에서 서로 교대로 위치할 수 있다. 이는 제 1 형광체(P1)와 제 2 형광체(P2)가 동일 수직선상에 위치하면 발광 구조물(LES)의 활성층(120)으로부터 방출되는 광의 일부가 제 1 형광체(P1)와 제 2 형광체(P2)를 거치지 않고 외부로 방출될 수 있기 때문이다. 그럼 발광 구조물(LES)로부터 방출되는 빛과 제 1 형광체(P1) 및 제 2 형광체(P2)의 광 결합-변환 효율이 낮아져 고순도의 백색광이 생성되기 어렵다. 한편, 제 2 형광체 패턴(173)의 다른 예로, 도 3에 도시된 바와 같이 스트라이프 형상을 가지며 서로 이격되게 배열되는 복수의 제 2 형광체(P2)를 포함하는 제 2 형광체 패턴(173')이 형성 가능하다.The first phosphor P1 and the second phosphor P2 may have a nano size and may be alternately positioned in the horizontal direction. When the first phosphor P1 and the second phosphor P2 are positioned on the same vertical line, part of the light emitted from the active layer 120 of the light emitting structure LES is the first phosphor P1 and the second phosphor P2. This is because it can be released to the outside without going through. Then, the light coupling-conversion efficiency of the light emitted from the light emitting structure LES and the first phosphor P1 and the second phosphor P2 is low, so that high-purity white light is hardly generated. Meanwhile, as another example of the second phosphor pattern 173, as shown in FIG. 3, a second phosphor pattern 173 ′ having a stripe shape and including a plurality of second phosphors P2 arranged to be spaced apart from each other is formed. It is possible.

이와 같이 구성되는 형광체 박막층(170)은 원하는 파장 변환의 특성을 가지는 형광체를 형성하기 위해 약 1000℃~1100℃ 고온 어닐링 열처리가 필요한 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173)을 언도프드 반도체층(171)을 통해 발광 소자(100)의 내부에 배치되게 할 수 있다. 한편, 언도프드 반도체층(171)이 없다면 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173)은 발광 구조물(LES)의 내부에 형성될 수 있지만, 이 경우 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173)의 형성시 필요한 고온 어닐링 열처리의 온도에 의해 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(110)의 특성이 파괴될 수 있다. 특히, 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173)이 제 1 도전형 반도체층(110)의 내부에 형성되면, 제 1 도전형 반도체층(110)의 특성 파괴로 인해 전류 주입 효율이 감소하게 된다.The phosphor thin film layer 170 configured as described above removes the first phosphor pattern 172 and the second phosphor pattern 173 which require about 1000 ° C to 1100 ° C high temperature annealing heat treatment to form a phosphor having a desired wavelength conversion characteristic. The light emitting device 100 may be disposed in the light emitting device 100 through the pad semiconductor layer 171. Meanwhile, if the undoped semiconductor layer 171 is not present, the first phosphor pattern 172 and the second phosphor pattern 173 may be formed inside the light emitting structure LES. In this case, the first phosphor pattern 172 and the first phosphor pattern 172 may be formed. The characteristics of the first conductivity type semiconductor layer 110, the active layer 120, and the second conductivity type semiconductor layer 110 may be destroyed by the temperature of the high temperature annealing heat treatment necessary for forming the second phosphor pattern 173. In particular, when the first phosphor pattern 172 and the second phosphor pattern 173 are formed inside the first conductivity type semiconductor layer 110, current injection efficiency may occur due to the destruction of characteristics of the first conductivity type semiconductor layer 110. This decreases.

또한, 상기 형광체 박막층(170)은 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173)의 이중 패턴을 통해 언도프드 반도체층(171)의 내부에서 형광체의 밀도를 증가시켜 발광 구조물(LES)로부터 방출되는 광과의 광 결합-변환을 향상시켜 고순도의 백색광이 방출되게 할 수 있다. 여기서, 상기 고순도의 백색광이 방출되게 하기 위해서, 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173) 간의 거리, 제 1 형광체 패턴(172)과 제 2 형광체 패턴(173) 각각의 두께, 제 1 형광체 패턴(172)과 제 2 형광체(173)의 패턴 형상이 조절될 수 있다. In addition, the phosphor thin film layer 170 increases the density of the phosphor inside the undoped semiconductor layer 171 through a double pattern of the first phosphor pattern 172 and the second phosphor pattern 173 to emit light (LES). The light coupling-conversion with light emitted from the film can be enhanced to allow white light of high purity to be emitted. Here, in order to emit the high purity white light, the distance between the first phosphor pattern 172 and the second phosphor pattern 173, the thickness of each of the first phosphor pattern 172 and the second phosphor pattern 173, and The pattern shape of the first phosphor pattern 172 and the second phosphor 173 may be adjusted.

상기와 같이 본 발명의 일 실시예에 따른 발광 소자(100)는 언도프드 반도체층(171)에 제 1 형광체 패턴((172)과 제 2 형광체 패턴(172)을 매립시켜 형성된 형광체 박막층(170)을 내부에 배치되게 함으로써, 기존에 파우더 형태의 형광체가 분산된 몰딩 수지를 이용한 별도의 외부 패키징 없이 고효율 및 고순도의 백색광을 방출하는 단일칩 발광 소자의 구현을 가능하게 할 수 있다.
As described above, the light emitting device 100 according to the exemplary embodiment of the present invention includes the phosphor thin film layer 170 formed by embedding the first phosphor pattern 172 and the second phosphor pattern 172 in the undoped semiconductor layer 171. By disposing the inside, it is possible to implement a single chip light emitting device that emits high efficiency and high purity white light without a separate external packaging using a molding resin in which a phosphor in the form of powder is dispersed.

다음은 본 발명의 일 실시예에 따른 발광 소자(100)의 제조 방법에 대해 설명하기로 한다. Next, a method of manufacturing the light emitting device 100 according to an embodiment of the present invention will be described.

도 4는 도 1의 발광 소자의 제조 방법을 설명하기 위한 흐름도이고, 도 5a 내지 도 5i는 도 4의 발광 소자 제조 방법을 설명하기 위한 단면도들이다.4 is a flowchart illustrating a method of manufacturing the light emitting device of FIG. 1, and FIGS. 5A to 5I are cross-sectional views illustrating the method of manufacturing the light emitting device of FIG. 4.

도 4를 참조하면, 본 발명의 일 실시예에 따른 발광 소자(100)의 제조 방법은 기판 준비 단계(S10), 형광체 박막층 형성 단계(S20), 발광 구조물 형성 단계(S30), 반사층 형성 및 지지 기판 부착 단계(S40), 및 전극 형성 단계(S50)를 포함한다. Referring to FIG. 4, the method of manufacturing the light emitting device 100 according to the exemplary embodiment of the present invention may include preparing a substrate (S10), forming a phosphor thin film layer (S20), forming a light emitting structure (S30), and forming and supporting a reflective layer. And a substrate attaching step S40 and an electrode forming step S50.

도 5a를 참조하면, 상기 기판 준비 단계(S10)는 기판(10)을 준비하는 단계이다. 상기 기판 준비 단계(S10)는 기판(10) 상에 언도프드 반도체층(171a)을 형성하고, 언도프드 반도체층(171a) 상에 전면적으로 제 1 형광체(172a)를 증착시키는 과정을 포함한다. 상기 제 1 형광체(172a)의 증착은 스퍼터링 등의 증착 방법에 의해 이루어질 수 있다. Referring to FIG. 5A, the substrate preparation step S10 is a step of preparing the substrate 10. The substrate preparing step S10 may include forming an undoped semiconductor layer 171a on the substrate 10 and depositing the first phosphor 172a on the entire surface of the undoped semiconductor layer 171a. The deposition of the first phosphor 172a may be performed by a deposition method such as sputtering.

도 5b 내지 5f를 참조하면, 상기 형광체 박막층 형성 단계(S20)는 언도프드 반도체층(도 5f의 171)에 형광체 패턴(도 5f의 172, 173)이 매립되어 형성된 형광체 박막층(170)을 기판(10) 상에 형성하는 단계이다.5B through 5F, the phosphor thin film layer forming step (S20) may include a phosphor thin film layer 170 formed by filling phosphor patterns (172 and 173 in FIG. 5F) in an undoped semiconductor layer (171 in FIG. 5F). 10) forming on.

상기 형광체 박막층 형성 단계(S20)는 제 1 형광체(도 5a의 172a)를 패터닝하여 형성되는 제 1 형광체 패턴(172)을 성장 방법에 의해 언도프드 반도체층(도 5c의 171b)에 매립시키고, 상기 언도프드 반도체층(도 5c의 171b) 상에 제 2 형광체(173a)를 증착하고 패터닝하여 형성되는 제 2 형광체 패턴(173)을 성장 방법에 의해 언도프드 반도체층(도 5f의 171)에 매립시키는 과정을 포함한다. In the forming of the phosphor thin film layer (S20), the first phosphor pattern 172 formed by patterning the first phosphor (172a of FIG. 5A) is embedded in an undoped semiconductor layer (171b of FIG. 5C) by a growth method, and A second phosphor pattern 173 formed by depositing and patterning a second phosphor 173a on the undoped semiconductor layer (171b of FIG. 5C) is embedded in the undoped semiconductor layer (171 of FIG. 5F) by a growth method. Process.

구체적으로, 상기 형광체 박막층 형성 단계(S20)에서 제 1 형광체(172a)의 패터닝은 도 5b에 도시된 바와 같이 제 1 산화막 패턴(20)을 마스크로 사용하여 이루어질 수 있다. 이러한 제 1 형광체(172a)의 패터닝에 따라 서로 이격되게 배열되는 복수의 제 1 형광체(P1)를 포함하는 제 1 형광체 패턴(172)이 형성된다. 상기 제 1 형광체(172a)의 패터닝 이후에는 제 1 산화막 패턴(20)이 제거된다. 상기 제 1 산화막 패턴(20)은 실리콘 산화막(SiO2)으로 형성될 수 있다.Specifically, patterning of the first phosphor 172a in the phosphor thin film layer forming step S20 may be performed using the first oxide layer pattern 20 as a mask. According to the patterning of the first phosphor 172a, a first phosphor pattern 172 including a plurality of first phosphors P1 arranged to be spaced apart from each other is formed. After patterning the first phosphor 172a, the first oxide layer pattern 20 is removed. The first oxide layer pattern 20 may be formed of a silicon oxide layer (SiO 2 ).

그리고, 상기 형광체 박막층 형성 단계(S20)에서 제 1 형광체 패턴(172)의 매립은 언도프드 반도체층(도 5b의 171a)을 성장 방법에 의해 성장시킴으로써 이루어질 수 있다. 이러한 언도프드 반도체층(도 5b의 171a)의 성장에 따라 도 5c에 도시된 바와 같이 제 1 형광체 패턴(172)이 언도프드 반도체층(171b)에 매립된다. 상기 성장 방법은 에피텍셜 측면 과성장(Epitaxial Lateral Overgrowth; ELOG) 방법일 수 있다. 한편, 상기 제 1 형광체 패턴(172)이 하나의 층으로 형성되지 않고 복수의 제 1 형광체(P1)를 포함하는 패턴으로 형성되는 이유는 언도프드 반도체층(도 5b의 171a)의 성장이 용이하게 이루어지게 하기 위함이다.In the phosphor thin film layer forming step S20, the filling of the first phosphor pattern 172 may be performed by growing an undoped semiconductor layer (171a of FIG. 5B) by a growth method. As the undoped semiconductor layer (171a of FIG. 5B) grows, the first phosphor pattern 172 is embedded in the undoped semiconductor layer 171b as shown in FIG. 5C. The growth method may be an epitaxial lateral overgrowth (ELOG) method. The reason why the first phosphor pattern 172 is not formed as a single layer but rather as a pattern including a plurality of first phosphors P1 is easy to grow the undoped semiconductor layer (171a of FIG. 5B). To make it happen.

그리고, 상기 형광체 박막층 형성 단계(S20)에서 제 2 형광체(173a)의 증착은 도 5d에 도시된 바와 같이 스퍼터링 등의 증착 방법에 의해 이루어질 수 있다. The deposition of the second phosphor 173a in the phosphor thin film layer forming step S20 may be performed by a deposition method such as sputtering as illustrated in FIG. 5D.

그리고, 상기 형광체 박막층 형성 단계(S20)에서 제 2 형광체(173a)의 패터닝은 도 5e에 도시된 바와 같이 제 2 산화막 패턴(30)을 마스크로 사용하여 이루어질 수 있다. 이러한 제 2 형광체(173a)의 패터닝에 따라 서로 이격되게 배열되는 복수의 제 2 형광체(P2)를 포함하는 제 2 형광체 패턴(173)이 형성된다. 여기서, 상기 제 2 형광체(P2)는 제 1 형광체(P1)와 수평 방향에서 서로 교대로 배치되도록 형성된다. 상기 제 2 형광체(173a)의 패터닝 이후에는 제 2 산화막 패턴(30)이 제거된다. 상기 제 2 산화막 패턴(30)은 실리콘 산화막(SiO2)으로 형성될 수 있다.The second phosphor 173a may be patterned in the phosphor thin film layer forming step S20 by using the second oxide layer pattern 30 as a mask. According to the patterning of the second phosphor 173a, a second phosphor pattern 173 including a plurality of second phosphors P2 arranged to be spaced apart from each other is formed. Here, the second phosphor P2 is formed to be alternately disposed with the first phosphor P1 in the horizontal direction. After patterning the second phosphor 173a, the second oxide layer pattern 30 is removed. The second oxide layer pattern 30 may be formed of a silicon oxide layer (SiO 2 ).

그리고, 상기 형광체 박막층 형성 단계(S20)에서 제 2 형광체 패턴(173)의 매립은 언도프드 반도체층(도 5e의 171b)을 성장 방법에 의해 성장시킴으로써 이루어질 수 있다. 이러한 언도프드 반도체층(도 5e의 171b)의 성장에 따라 도 5f에 도시된 바와 같이 제 2 형광체 패턴(173)이 언도프드 반도체층(171)에 매립된다. 상기 성장 방법은 에피텍셜 측면 과성장(Epitaxial Lateral Overgrowth; ELOG) 방법일 수 있다. 한편, 상기 제 2 형광체 패턴(173)도 하나의 층으로 형성되지 않고 복수의 제 2 형광체(P2)를 포함하는 패턴으로 형성되는 이유는 언도프드 반도체층(도 5e의 171b)의 성장이 용이하게 이루어지게 하기 위함이다.In the phosphor thin film layer forming step S20, the filling of the second phosphor pattern 173 may be performed by growing an undoped semiconductor layer (171b of FIG. 5E) by a growth method. As the undoped semiconductor layer (171b of FIG. 5E) grows, the second phosphor pattern 173 is embedded in the undoped semiconductor layer 171 as shown in FIG. 5F. The growth method may be an epitaxial lateral overgrowth (ELOG) method. On the other hand, the second phosphor pattern 173 is not formed as a single layer but is formed as a pattern including a plurality of second phosphors P2. The reason why the undoped semiconductor layer (171b of FIG. 5E) is easily grown is as follows. To make it happen.

도 5g를 참조하면, 상기 발광 구조물 형성 단계(S30)는 형광체 박막층(173) 중 기판(10)과 접하는 면의 반대 면에 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)을 순차적으로 형성하는 발광 구조물(LES)을 형성하는 단계이다. Referring to FIG. 5G, in the forming of the light emitting structure S30, the first conductive semiconductor layer 110, the active layer 120, and the second conductive layer may be formed on opposite surfaces of the phosphor thin film layer 173 that contact the substrate 10. A step of forming a light emitting structure LES that sequentially forms the type semiconductor layer 130.

상기 발광 구조물 형성 단계(S30)에서, 상기 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)은 PVD(Physical vapor depostion), CVD(Chemical Vapor Deposition), PLD(Plasma Laser Deposition), 이중형의 열증착기(Dual-type thermal evaporatior), 스퍼터링(Sputtering), MOCVD(Metal Organic Chemical Vapor Depostin) 등의 증착 방법에 의해 형광체 박막층(170) 상에 순차적으로 형성된다. 된다. 상기 제 1 도전형 반도체층(110), 활성층(120) 및 제 2 도전형 반도체층(130)에 대해서는 앞에서 자세히 설명되었으므로 중복된 설명은 생략하기로 한다.  In the step of forming the light emitting structure (S30), the first conductive semiconductor layer 110, the active layer 120 and the second conductive semiconductor layer 130 is PVD (Physical Vapor Depostion), CVD (Chemical Vapor Deposition), It is sequentially formed on the phosphor thin film layer 170 by a deposition method such as plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, metal organic chemical vapor deposition (MOCVD), or the like. do. Since the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 have been described in detail above, redundant descriptions thereof will be omitted.

도 5h를 참조하면, 상기 반사층 형성 및 지지 기판 부착 단계(S40)는 제 2 도전형 반도체층(130) 중 활성층(120)과 접하는 면의 반대 면에 반사층(140)을 형성하고, 반사층(140) 중 제 2 도전형 반도체층(130)과 접하는 면의 반대 면에 지지 기판(150)을 부착시키고, 기판(10)을 제거하는 단계이다. Referring to FIG. 5H, in the forming of the reflective layer and attaching the supporting substrate (S40), the reflective layer 140 is formed on the opposite side of the second conductive semiconductor layer 130, which is in contact with the active layer 120, and the reflective layer 140 is formed. ) And attaching the support substrate 150 to the opposite side of the surface in contact with the second conductivity-type semiconductor layer 130, and removing the substrate 10.

구체적으로, 상기 반사층 형성 및 지지 기판 부착 단계(S40)에서 지지 기판(150)은 도금 또는 증착 방식에 의해 반사층(140)에 부착되거나, 반사층(140)과 지지 기판(150) 사이에 개재되는 접착층(미도시)을 통한 본딩 방식에 의해 반사층(140)에 부착될 수 있다. 여기서, 상기 지지 기판(150)은 전류가 흐를 수 있도록 도전성 물질로 형성될 수 있으나, 반사층(140)과 지지 기판(150) 사이에 별도의 전극이 형성되는 경우 절연성 물질로 형성될 수 있다. In detail, in the forming of the reflective layer and attaching the supporting substrate (S40), the supporting substrate 150 is attached to the reflective layer 140 by plating or deposition, or an adhesive layer interposed between the reflective layer 140 and the supporting substrate 150. It may be attached to the reflective layer 140 by a bonding method (not shown). Here, the support substrate 150 may be formed of a conductive material so that a current can flow, but may be formed of an insulating material when a separate electrode is formed between the reflective layer 140 and the support substrate 150.

상기 반사층(140)이 형성되고 지지 기판(150)이 부착된 이후에는 기판(110)이 레이저 리프트 오프(Laser Lift-Off; LLO) 방식에 의해 제거될 수 있다. 상기 기판(10)이 제거되면 형광체 박막층(170)이 노출된다.After the reflective layer 140 is formed and the supporting substrate 150 is attached, the substrate 110 may be removed by a laser lift-off (LLO) method. When the substrate 10 is removed, the phosphor thin film layer 170 is exposed.

도 5h 및 도 5i를 참조하면, 상기 전극 형성 단계(S50)는 형광체 박막층(170)의 선택적 식각에 의해 노출되는 제 1 도전형 반도체층(110) 상에 전극(170)을 형성하는 단계이다. 5H and 5I, the electrode forming step S50 is a step of forming the electrode 170 on the first conductive semiconductor layer 110 exposed by selective etching of the phosphor thin film layer 170.

상기 형광체 박막층(170)의 선택적 식각은 도 5h에 도시된 바와 같이 마스크 패턴(40)을 이용하여 이루어질 수 있다. 여기서, 상기 마스크 패턴(40)은 포토레지스트 패턴 또는 금속 패턴일 수 있다. Selective etching of the phosphor thin film layer 170 may be performed using the mask pattern 40 as shown in FIG. 5H. The mask pattern 40 may be a photoresist pattern or a metal pattern.

상기 전극(160)은 형광체 박막층(170)의 선택적 식각에 의해 노출되는 제 1 도전형 반도체층(110) 상에 증착 방법 등을 이용해 도전성 물질을 증착시켜 형성될 수 있다. 상기 전극(160)은 형광체 박막층(170)보다 작은 두께를 가지도록 형성될 수 있다The electrode 160 may be formed by depositing a conductive material on the first conductive semiconductor layer 110 exposed by selective etching of the phosphor thin film layer 170 using a deposition method or the like. The electrode 160 may be formed to have a thickness smaller than that of the phosphor thin film layer 170.

상기와 같이 본 발명의 일 실시예에 따른 발광 소자(100)의 제조 방법은 기판(10) 상에 성장 방법을 이용하여 언도프드 반도체층(171)에 형광체 패턴(172, 173)이 매립된 형광체 박막층(170)을 형성시킴으로써, 기판(10) 상에 제 1 도전형 반도체층(110)이 배치된 경우 기판(10)과 제 1 도전형 반도체층(110) 사이의 큰 격자 부정합과 열적 팽창 계수 차이로 인해 발생하는 약 108 ~1010cm-2 침투 전위 밀도를 약 105 ~106cm- 2 로 줄이게 할 수 있다.As described above, in the method of manufacturing the light emitting device 100 according to the exemplary embodiment of the present invention, a phosphor in which phosphor patterns 172 and 173 are embedded in an undoped semiconductor layer 171 by using a growth method on a substrate 10. By forming the thin film layer 170, a large lattice mismatch and thermal expansion coefficient between the substrate 10 and the first conductive semiconductor layer 110 when the first conductive semiconductor layer 110 is disposed on the substrate 10. About 10 8 to 10 10 cm -2 caused by the difference It can be reduced to 2 - penetration dislocation density of about 10 5 ~ 10 6 cm.

이에 따라, 본 발명의 일 실시예에 따른 발광 소자(100)의 제조 방법은 우수한 표면 형태(morphology)와 결정질(crystal quality)을 가지는 발광 구조물(LES)을 형성하여 발광 구조물(LES)의 발광 강도와 전류 주입 효율을 향상시킴으로써, 고효율의 백색광을 방출하는 발광 소자를 구현하게 할 수 있다. Accordingly, the method of manufacturing the light emitting device 100 according to the embodiment of the present invention forms the light emitting structure LES having excellent surface morphology and crystal quality, thereby generating light emission intensity of the light emitting structure LES. By improving the eddy current injection efficiency, it is possible to implement a light emitting device emitting high efficiency white light.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation and that those skilled in the art will understand that various modifications and equivalent arrangements may be made therein It will be possible.

100: 발광 소자 110: 제 1 도전성 반도체층
120: 활성층 130: 제 2 도전성 반도체층
140: 반사층 150: 지지 기판
160: 전극 170: 형광체 박막층
171: 언도프드 반도체층 172, 172': 제 1 형광체 패턴
173, 173': 제 2 형광체 패턴
100: light emitting element 110: first conductive semiconductor layer
120: active layer 130: second conductive semiconductor layer
140: reflective layer 150: support substrate
160: electrode 170: phosphor thin film layer
171: Undoped semiconductor layer 172, 172 ′: first phosphor pattern
173, 173 ': second phosphor pattern

Claims (17)

제 1 도전형 반도체층;
상기 제 1 도전형 반도체층에 접하는 활성층;
상기 활성층 중 상기 제 1 도전형 반도체층과 접하는 면의 반대 면에 형성된 제 2 도전형 반도체층;
상기 제 2 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 형성된 반사층;
상기 반사층 중 상기 제 2 도전형 반도체층과 접하는 면의 반대 면에 부착되는 지지 기판;
상기 제 1 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 형성된 전극; 및
상기 제 1 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 상기 전극의 측부 주변에 배치되며, 언도프드 반도체층에 형광체 패턴이 매립되어 형성된 형광체 박막층을 포함하는 것을 특징으로 하는 발광 소자.A first conductivity type semiconductor layer;
An active layer in contact with the first conductivity type semiconductor layer;
A second conductive semiconductor layer formed on an opposite surface of the active layer in contact with the first conductive semiconductor layer;
A reflective layer formed on a surface opposite to a surface of the second conductive semiconductor layer in contact with the active layer;
A support substrate attached to an opposite surface of the reflective layer in contact with the second conductive semiconductor layer;
An electrode formed on an opposite surface of the first conductive semiconductor layer in contact with the active layer; And
And a phosphor thin film layer disposed around the side of the electrode on an opposite side of the first conductive semiconductor layer in contact with the active layer and having a phosphor pattern embedded in an undoped semiconductor layer. 제 1 항에 있어서,
상기 형광체 패턴은 서로 이격되게 배열되는 복수의 제 1 형광체를 포함하는 제 1 형광체 패턴과, 상기 제 1 형광체 패턴의 하부에 배치되며 서로 이격되게 배열되는 복수의 제 2 형광체를 포함하는 제 2 형광체 패턴을 포함하는 것을 특징으로 하는 발광 소자. The method of claim 1,
The phosphor pattern may include a first phosphor pattern including a plurality of first phosphors spaced apart from each other, and a second phosphor pattern including a plurality of second phosphors disposed below the first phosphor pattern and arranged spaced apart from each other. Light emitting device comprising a. 제 2 항에 있어서,
상기 제 1 형광체는 도트 형상으로 배열되며,
상기 제 2 형광체는 도트 형상으로 배열되고,
상기 제 1 형광체와 상기 제 2 형광체는 수평 방향에서 서로 교대로 위치하는 것을 특징으로 하는 발광 소자. The method of claim 2,
The first phosphor is arranged in a dot shape,
The second phosphor is arranged in a dot shape,
And the first phosphor and the second phosphor are alternately positioned in the horizontal direction. 제 2 항에 있어서,
상기 제 1 형광체는 스트라이프 형상으로 배열되며,
상기 제 2 형광체는 스트라이프 형상으로 배열되고,
상기 제 1 형광체와 상기 제 2 형광체는 수평 방향에서 서로 교대로 위치하는 것을 특징으로 하는 발광 소자. The method of claim 2,
The first phosphor is arranged in a stripe shape,
The second phosphor is arranged in a stripe shape,
And the first phosphor and the second phosphor are alternately positioned in the horizontal direction. 제 2 항에 있어서,
상기 제 1 형광체와 상기 제 2 형광체는 황색 형광체인 것을 특징으로 하는 발광 소자.The method of claim 2,
And the first phosphor and the second phosphor are yellow phosphors. 제 1 항에 있어서,
상기 형광 박막층은 상기 전극보다 두꺼운 것을 특징으로 하는 발광 소자.The method of claim 1,
The fluorescent thin film layer is light emitting device, characterized in that the thicker than the electrode. 제 1 항에 있어서,
상기 제 1 도전형은 n형이며, 상기 제 2 도전형은 p형인 것을 특징으로 하는 발광 소자.The method of claim 1,
Wherein the first conductivity type is n-type and the second conductivity type is p-type. 제 1 항에 있어서,
상기 언도프드 반도체층은 언도프드 GaN으로 형성되는 것을 특징으로 하는 발광 소자. The method of claim 1,
And the undoped semiconductor layer is formed of undoped GaN. 기판을 준비하는 기판 준비 단계;
언도프드 반도체층에 형광체 패턴이 매립되어 형성된 형광체 박막층을 상기 기판 상에 형성하는 형광체 박막층 형성 단계;
상기 형광체 박막층 중 상기 기판과 접하는 면의 반대 면에 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층을 순차적으로 형성하는 발광 구조물 형성 단계;
상기 제 2 도전형 반도체층 중 상기 활성층과 접하는 면의 반대 면에 반사층을 형성하고, 상기 반사층 중 상기 제 2 도전형 반도체층과 접하는 면의 반대 면에 지지 기판을 부착시키고, 상기 기판을 제거하는 반사층 형성 및 지지 기판 부착 단계; 및
상기 형광체 박막층의 선택적 식각에 의해 노출되는 상기 제 1 도전형 반도체층 상에 전극을 형성하는 전극 형성 단계를 포함하는 것을 특징으로 하는 발광 소자 제조 방법. A substrate preparation step of preparing a substrate;
A phosphor thin film layer forming step of forming a phosphor thin film layer formed by embedding a phosphor pattern in an undoped semiconductor layer on the substrate;
A light emitting structure forming step of sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on opposite surfaces of the phosphor thin film layer in contact with the substrate;
Forming a reflective layer on a surface opposite to a surface of the second conductive semiconductor layer in contact with the active layer, attaching a support substrate to a surface opposite to the surface of the second conductive semiconductor layer in contact with the active layer, and removing the substrate; Forming a reflective layer and attaching a support substrate; And
And forming an electrode on the first conductive semiconductor layer exposed by selective etching of the phosphor thin film layer. 제 9 항에 있어서,
상기 기판 준비 단계는 상기 기판 상에 언도프드 반도체층을 형성하고 상기 언도프드 반도체층 상에 제 1 형광체를 증착시키는 과정을 포함하는 것을 특징으로 하는 발광 소자 제조 방법. The method of claim 9,
The substrate preparation step includes forming an undoped semiconductor layer on the substrate and depositing a first phosphor on the undoped semiconductor layer. 제 10 항에 있어서,
상기 형광체 박막층 형성 단계는 상기 제 1 형광체를 패터닝하여 형성되는 제 1 형광체 패턴을 성장 방법에 의해 상기 언도프드 반도체층에 매립시키고, 상기 언도프드 반도체층 상에 제 2 형광체를 증착하고 패터닝하여 형성되는 제 2 형광체 패턴을 성장 방법에 의해 상기 언도프드 반도체층에 매립시키는 과정을 포함하는 것을 특징으로 하는 발광 소자 제조 방법. 11. The method of claim 10,
The forming of the phosphor thin film layer may include forming a first phosphor pattern formed by patterning the first phosphor in the undoped semiconductor layer by a growth method, and depositing and patterning a second phosphor on the undoped semiconductor layer. And embedding a second phosphor pattern into the undoped semiconductor layer by a growth method. 제 11 항에 있어서,
상기 제 1 형광체의 패터닝은 상기 제 1 형광체 상에 배치되는 제 1 산화막 패턴을 마스크로 사용하여 이루어지며,
상기 언도프드 반도체층의 성장 방법은 에피텍셜 측면 과성장 방법인 것을 특징으로 하는 발광 소자 제조 방법. The method of claim 11,
The patterning of the first phosphor is performed using a first oxide film pattern disposed on the first phosphor as a mask.
The method of growing the undoped semiconductor layer is an epitaxial side overgrowth method. 제 11 항에 있어서,
상기 제 2 형광체의 패터닝은 상기 제 2 형광체 상에 배치되는 제 2 산화막 패턴을 마스크로 사용하여 이루어지며,
상기 언도프드 반도체층의 성장 방법은 에피텍셜 측면 과성장 방법인 것을 특징으로 하는 발광 소자 제조 방법. The method of claim 11,
The patterning of the second phosphor is performed using a second oxide film pattern disposed on the second phosphor as a mask.
The method of growing the undoped semiconductor layer is an epitaxial side overgrowth method. 제 11 항에 있어서,
상기 형광체 박막층 형성 단계에서,
상기 제 1 형광체 패턴은 도트 형상을 가지는 복수의 제 1 형광체가 서로 이격되게 배열되어 이루어지며,
상기 제 2 형광체 패턴은 도트 형상을 가지는 복수의 제 2 형광체가 서로 이격되게 배열되어 이루어지며,
상기 1 형광체 패턴의 제 1 형광체와 상기 제 2 형광체 패턴의 제 2 형광체는 수평 방향에서 서로 교대로 위치하는 것을 특징으로 하는 발광 소자 제조 방법. The method of claim 11,
In the phosphor thin film layer forming step,
The first phosphor pattern is formed by arranging a plurality of first phosphors having a dot shape spaced apart from each other,
The second phosphor pattern is formed by arranging a plurality of second phosphors having a dot shape spaced apart from each other,
The first phosphor of the first phosphor pattern and the second phosphor of the second phosphor pattern are alternately located in the horizontal direction. 제 11 항에 있어서,
상기 형광체 박막층 형성 단계에서,
상기 제 1 형광체 패턴은 스트라이프 형상을 가지는 복수의 제 1 형광체가 서로 이격되게 배열되어 이루어지며,
상기 제 2 형광체 패턴은 스트라이프 형상을 가지는 복수의 제 2 형광체가 서로 이격되게 배열되어 이루어지며,
상기 1 형광제 패턴의 제 1 형광체와 상기 제 2 형광체 패턴의 제 2 형광체는 수평 방향에서 서로 교대로 위치하는 것을 특징으로 하는 발광 소자 제조 방법. The method of claim 11,
In the phosphor thin film layer forming step,
The first phosphor pattern is formed by arranging a plurality of first phosphors having a stripe shape spaced apart from each other,
The second phosphor pattern is formed by arranging a plurality of second phosphors having a stripe shape spaced apart from each other.
The first phosphor of the first phosphor pattern and the second phosphor of the second phosphor pattern are alternately positioned in the horizontal direction. 제 11 항에 있어서,
상기 전극 형성 단계에서,
상기 형광체 박막층의 선택적 식각은 마스크 패턴을 이용하여 이루어지는 것을 특징으로 하는 발광 소자 제조 방법.The method of claim 11,
In the electrode forming step,
The selective etching of the phosphor thin film layer is made using a mask pattern. 제 11 항에 있어서,
상기 전극 형성 단계에서,
상기 전극은 상기 형광체 박막층보다 작은 두께를 가지도록 형성되는 것을 특징으로 하는 발광 소자 제조 방법. The method of claim 11,
In the electrode forming step,
The electrode is a light emitting device manufacturing method characterized in that it is formed to have a thickness smaller than the phosphor thin film layer.
KR1020120028855A 2012-03-21 2012-03-21 Light emitting device and method fabricating the same KR101232069B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120028855A KR101232069B1 (en) 2012-03-21 2012-03-21 Light emitting device and method fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120028855A KR101232069B1 (en) 2012-03-21 2012-03-21 Light emitting device and method fabricating the same

Publications (1)

Publication Number Publication Date
KR101232069B1 true KR101232069B1 (en) 2013-02-12

Family

ID=47899310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120028855A KR101232069B1 (en) 2012-03-21 2012-03-21 Light emitting device and method fabricating the same

Country Status (1)

Country Link
KR (1) KR101232069B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130718A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device and lighting system having the same
KR20180130845A (en) * 2017-05-30 2018-12-10 엘지전자 주식회사 Display device using semiconductor light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090080217A (en) * 2008-01-21 2009-07-24 엘지전자 주식회사 Nitride light emitting device
KR100993074B1 (en) 2009-12-29 2010-11-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090080217A (en) * 2008-01-21 2009-07-24 엘지전자 주식회사 Nitride light emitting device
KR100993074B1 (en) 2009-12-29 2010-11-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130718A (en) * 2014-05-14 2015-11-24 엘지이노텍 주식회사 Light emitting device and lighting system having the same
KR102163978B1 (en) * 2014-05-14 2020-10-12 엘지이노텍 주식회사 Light emitting device and lighting system having the same
KR20180130845A (en) * 2017-05-30 2018-12-10 엘지전자 주식회사 Display device using semiconductor light emitting device
KR102357645B1 (en) 2017-05-30 2022-02-04 엘지전자 주식회사 Display device using semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP5726255B2 (en) III-nitride light emitting device comprising a light emitting layer with reduced strain
CN105576108B (en) Light emitting device
KR100993074B1 (en) Light emitting device, method for fabricating the same and light emitting device package
TWI416757B (en) Polychromatic wavelengths led and manufacturing method thereof
KR101134731B1 (en) Light emitting device and method for fabricating the same
JP2012114184A (en) Light-emitting diode
JP2010514190A (en) Semiconductor light emitting device configured to emit light of a plurality of wavelengths
KR20050021237A (en) Light-emitting device and manufacturing method thereof
KR101047652B1 (en) Light emitting device and manufacturing method
TWI493747B (en) Light emitting diodes and manufacture thereof
KR101322927B1 (en) Light emitting diode device and method for fabricating the same
KR20120086594A (en) Light emitting device
KR101039880B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
KR101114047B1 (en) Light emitting device and method for fabricating the same
US9178110B2 (en) Light-emitting device and method for manufacturing same
KR101232069B1 (en) Light emitting device and method fabricating the same
KR102237149B1 (en) Light emitting device and lighting system
JP2011029640A (en) Light-emitting device package, and method for fabricating the same
CN210092086U (en) Semiconductor light emitting device
KR102251237B1 (en) Light emitting device
KR102249624B1 (en) Light emitting structure and Light emitting device having the same
KR20110101427A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR100999695B1 (en) Semiconductor light emitting device and fabrication method thereof
KR102199997B1 (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 8