KR101224154B1 - 써지 흡수기를 갖는 엘이디 조명 및 그 제조방법 - Google Patents
써지 흡수기를 갖는 엘이디 조명 및 그 제조방법 Download PDFInfo
- Publication number
- KR101224154B1 KR101224154B1 KR1020120013205A KR20120013205A KR101224154B1 KR 101224154 B1 KR101224154 B1 KR 101224154B1 KR 1020120013205 A KR1020120013205 A KR 1020120013205A KR 20120013205 A KR20120013205 A KR 20120013205A KR 101224154 B1 KR101224154 B1 KR 101224154B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- zinc oxide
- ceramic
- paste
- mol
- Prior art date
Links
- 239000006096 absorbing agent Substances 0.000 title claims abstract description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 159
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 147
- 239000011787 zinc oxide Substances 0.000 claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000006071 cream Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 86
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 46
- 239000011733 molybdenum Substances 0.000 claims description 46
- 229910052750 molybdenum Inorganic materials 0.000 claims description 41
- 238000007639 printing Methods 0.000 claims description 31
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 28
- 239000010931 gold Substances 0.000 claims description 26
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000004332 silver Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052709 silver Inorganic materials 0.000 claims description 18
- 238000007650 screen-printing Methods 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 238000001035 drying Methods 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000003068 static effect Effects 0.000 claims description 11
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 claims description 7
- 238000005553 drilling Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910015320 MoMn Inorganic materials 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 4
- 230000000996 additive effect Effects 0.000 claims description 4
- 210000002435 tendon Anatomy 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 13
- 238000005245 sintering Methods 0.000 description 13
- 229910001020 Au alloy Inorganic materials 0.000 description 12
- 238000007689 inspection Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910001182 Mo alloy Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000002845 discoloration Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical class [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- SHXWCVYOXRDMCX-UHFFFAOYSA-N 3,4-methylenedioxymethamphetamine Chemical compound CNC(C)CC1=CC=C2OCOC2=C1 SHXWCVYOXRDMCX-UHFFFAOYSA-N 0.000 description 1
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000110847 Kochia Species 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- -1 compound compound Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- WSUTUEIGSOWBJO-UHFFFAOYSA-N dizinc oxygen(2-) Chemical compound [O-2].[O-2].[Zn+2].[Zn+2] WSUTUEIGSOWBJO-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thermistors And Varistors (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
본 발명은 경관 조명이나 가로등, 방폭등 및 투광등에 적용되는 LED및 LED조명에 관한 것으로, 써지(surge) 전압 또는 정전기(static electricity) 흡수용 산화아연 배리스터(ZnO varistor)를 조명용 고출력 LED(lighting emitting diode)용 패키지의 내부에 내장하는 것이며, 구체적으로는 외부에서 급작스럽게 유입되어 LED소자에 인가되는 써지 전압 또는 정전기를 기존의 제너 다이오드(Zener diode) 대신 산화아연 배리스터가 내장된 세라믹 패키지가 이를 자체적으로 흡수하여 패키지 내에 부착된 고출력 LED 소자를 보호할 수 있게 하는 써지 흡수기를 내장하는 LED 조명기의 제조 방법에 관한 것이다.
Description
본 발명은 경관 조명등이나 가로등, 방폭등 및 투광등에 적용되는 LED 조명에 관한 것으로, 써지(surge) 전압 또는 정전기(static electricity) 흡수용 산화아연 배리스터(ZnO varistor)를 LED(lighting emitting diode) 조명기나 고출력 LED 조명기의 내부에 내장하는 것이며, 구체적으로는 외부에서 급작스럽게 유입되어 LED 소자에 인가되는 써지 전압 또는 정전기를 기존의 제너 다이오드(Zener diode) 대신 산화아연 배리스터가 내장된 세라믹 패키지가 이를 자체적으로 흡수하여 패키지 내에 부착된 LED 소자를 보호할 수 있게 하는 써지 흡수기를 내장하는 LED, 조명용 LED 분야에 사용되는 모듈 및 그 제조 방법에 관한 것이다. 이를 위해 대전류가 주입되는 본 발명의 조명용 LED는 세라믹 그린시트(green sheet)상에 써지 전압이나 정전기를 흡수하는 산화아연 배리스터를 프린팅(printing), 인쇄 또는 반도체 증착 기법을 사용하여 형성하며, 이를 세라믹 패키지 내부에 형성된 관통 구멍(through hole)을 통하여 LED 소자와 전기회로적으로 병렬 또는 직렬로 연결하고, 그 전극으로는 몰리맹건 페이스트(MoMn paste)를 사용하여 산화아연 배리스터 패턴(pattern), 몰리맹건 페이스트와 세라믹 그린시트를 동시에 소결하는 제작 기법을 포함한다.
일반적으로 조명용 LED나 LED 조명기의 조립에 사용되는 패키지는 그 내부에 써지 또는 정전기 흡수 소자로 반도체 제너 다이오드를 내장하며, 이를 LED 소자에 병렬로 연결하여 외부에서 순간적으로 급격하게 인가되는 고전압를 차단하게 하고 있다. 이는 고출력 대면적인 조명용 LED 소자가 화합물 반도체라는 근원적인 결정 결함(crystal defect)의 발생 요소로 인해 소자 제작 시에 발생하는 역방향 누설 전류에 취약한 근본적인 결함 요소에 대처하고자 함이다. 특히 자외선광이나 청색광 또는 녹색광을 발광하는 갈륨나이트라이드(GaN) 계열의 반도체 소자는 사파이어(sapphire) 기판 위에 갈륨나이트라이드 반도체 층을 형성하기 때문에 조명용 LED에서 요구하는 칩의 대면적화가 진행될수록 실리콘(Si)이나 갈륨비소(GaAs)계열의 소자에 비해 반도체의 결정 결함이 훨씬 많이 발생되며, 이를 회피할 수 없다는 것은 주지의 사실이다.
청색광 또는 녹색광을 발광하는 반도체 LED는 소자 제작 시, 사파이어 기판을 이용하여 반도체 결정을 성장시키고 이를 소자화하는데, 사파이어라는 물질의 기본 구성은 α-Al2O3로 이루어져 있으며, 그 위에 갈륨나이트라이드를 고온에서 유기금속화합물(metal organic compound material)을 분산하여 반도체 결정을 성장시키는 방식을 사용하고 있다. 하지만 사파이어와 갈륨나이트라이드의 격자정수(lattice constant)가 서로 다르기 때문에 그로 인한 반도체 결정의 결함으로 인해 발생하는 역방향 누설 전류에 대해서는 아직까지도 뚜렷한 해결 방안이 제시되지 못하고 있다.
이로 인해 기존의 자외선이나 청색광 또는 녹색광을 발광하는 반도체 소자의 패키지 내부에는 발광 소자 1개에 대해 1:1로 써지 흡수용 제너 다이오드를 도 1의 c)처럼 역방향이 되게 병렬 회로로 구성하여 조립하고 있다. 일반적으로 역방향 전압에 대한 누설 전류의 허용 제한은 현재 상용화되어 시판하고 있는 LED의 경우, -5(V)의 역방향 전압 조건 하에서 갈륨비소 계열 소자는 -2(㎂) 이하로 규제하고 있으며, 자외선, 청색 또는 녹색광을 발광하는 갈륨나이트라이드 계열의 소자에서는 -2~-10 (㎂) 이하로 규제하는 것이 대부분이다. 다시 말해, 화합물 반도체의 결정이 갖고 있는 근원적인 결정 결함으로 인한 반도체 품질의 내구성 및 신뢰성에 그 한계를 인정하지 않을 수 없는 것이 현재의 실정이며, 이를 회피하는 수단으로 사용하는 것이 제너 다이오드를 조명용 LED 칩에 대하여 역방향으로 병렬 연결하여 외부에서 인가되는 써지 전압이나 급작스런 고전압에 대해 대응하고자 하는 수단이다.
기존에 써지 전압 또는 정전기 흡수용 소자를 내장하는 조명용 LED나 LED 조명기의 소자는 도 1에서 예를 든 것처럼 구리 재질의 리드 프레임으로 제작된 음(-) 전극 11과 양(+) 전극 12에 수지로 몰딩된 패키지 15로 구성되며, 그 내부에 반도체 LED 칩 13과 제너 다이오드 14를 도전성 페이스트 16을 이용하여 부착하는 구조로 되어 있으며, 그 개략적인 조립 방식은 도 2에서 예시한 공정 순서의 예와 같다.
도 1의 b)에서 예시한 패키지 구조는 상부 전극이 음극(-)인 수직형 구조를 갖는 칩(chip) 구조이며, 이러한 구조의 LED는 정상 동작 시에는 전극 11에 (-) 전자가 유입되어 전극 12를 통하여 흐르면서 발광하는 개념이지만, 전극 11에 (+) 전류, 전극 12에 (-) 전류가 인가될 경우, 역 바이어스(reverse bias) 상태가 되면서 갈륨나이트라이드 반도체 결정의 취약함으로 인하여 다이오드를 구성하는 p-n 접합(junction)이 순간적으로 파괴되고, 이로 인해 소자가 정상 동작을 하지 못하거나 대부분은 소자 자체가 완전히 파괴되는 현상이 발생한다. 이처럼 원치 않는 외부 요인으로 인해 발생하는 순간적인 역 바이어스 상태로 인해 인가되는 역전류(reverse current)의 흐름을 방지하고자 자외선, 청색광 또는 녹색광을 발광하는 조명용 LED 발광소자에서는 제너 다이오드를 LED에 대해 역방향으로 병렬 연결하여 LED 소자에 인가되는 써지 전압을 제너 다이오드를 통해서 흡수 또는 바이패스(by pass)시키는 역할을 수행하고 있다.
하지만 도 2의 제너 다이오드를 조립하는 공정 순서를 살펴 보면, LED 소자의 보호를 위한 제너 다이오드 삽입 공정(도2의 공정 번호 S21, S22, S23, S27)의 증가로 인하여 최소한 총 4회의 공정이 기본적으로 추가되며, 이로 인해 조립 공정 시간의 증가 및 그로 인한 생산량 감소, 단위 공정 추가로 인한 불량율 증가, 설비 투자 비용의 증대, 작업 인원 증가로 인한 노무비 증가, 자재 단가의 추가 부담 등 제조 업체의 입장에서 보면 제너 다이오드를 한 개 삽입함으로써 추가적으로 발생하는 비용 증대는 현재 시판되고 있는 조명용 LED의 판매 단가를 고려한다면 실로 LED를 제조하는 업체의 입장에서는 적지 않은 부담을 주는 것이 사실이다.
본 발명은 써지 전압 또는 정전기 흡수용 산화아연 배리스터를 조명용 LED나 패키지의 내부에 구성하고, 세라믹 패키지와 산화아연 배리스터 및 그 전극과 내부 회로를 함께 제작하여 동시에 소결함으로써 패키지 구조를 더욱 간단하게 하고 대전류가 주입되는 조명용 LED 소자의 안정적인 동작을 구현하는 것에 관한 것으로, 더욱 구체적으로는 외부에서 급작스럽게 LED 소자에 인가되는 써지 전압 또는 정전기에 대해 이를 흡수하여 LED 소자를 보호하는 역할을 하는 산화아연 배리스터를 세라믹 그린시트 위에 형성하고 이를 몰리맹건 페이스트와 함께 고온에서 동시에 소결하여 제작함으로써 추후, 조립 공정에서 써지 전압이나 정전기를 회피하기 위한 보호 소자인 제너 다이오드 부착 공정이 별도로 요구되지 않는 간단하고 단순한 조명용 LED 세라믹 패키지의 구조 및 그 제조 방법에 관한 것이다.
본 발명의 다른 목적은 기존의 제너 다이오드 대신 산화아연 배리스터를 조명용LED나 LED 조명기의 패키지 내에 내장함으로써 LED의 조립 공정 중, 제너 다이오드를 부착하기 위해 발생하는 공정 시간 증가 및 생산량 감소, 단위 공정 추가로 인한 불량율 증가, 설비 투자 비용 증대, 작업 인원 증가, 자재 단가의 추가 부담 등을 절감하며, 공정을 단순화 하고 이로 인하여 그 생산량을 보다 증대시키는데 있다.
본 발명은 경관 조명이나 가로등, 방폭등 및 투광등에 적용되는 LED 조명에 있어서, 레이저 천공에 의한 복수 개의 관통구멍들이 형성되고, 산화아연을 포함하는 써지 흡수용 배리스터를 내부에 내장하는 구조인 세라믹 패키지 또는 세라믹 그린시트; 및 상기 세라믹 그린시트 상에 써지 전압이나 정전기를 흡수하기 위해 스크린 프린팅이나 인쇄, 스퍼터링을 통하여 상기 세라믹 패키지 또는 세라믹 그린시트 상에 형성하거나, 세라믹 기판 상에 형성하는 젤 또는 크림 형태의 산화아연 배리스터;를 포함하며, 상기 써지 흡수기를 내장하는 조명용 LED 세라믹 패키지 내부의 도전성 회로 구성을 몰리맹건으로 이루어진 페이스트를 사용하여 구성되고, 상기 세라믹 그린시트(green sheet)상에 써지 전압이나 정전기를 흡수하는 산화아연 배리스터를 프린팅(printing), 인쇄 또는 반도체 증착 기법을 사용하여 형성하며, 이를 세라믹 패키지 내부에 형성된 복수개의 관통 구멍(through hole)을 통하여 LED 소자와 전기회로적으로 병렬 또는 직렬로 연결하고, 그 전극으로는 몰리맹건 페이스트(MoMn paste)를 사용하여 산화아연 배리스터 패턴(pattern), 몰리맹건 페이스트와 세라믹 그린시트를 동시에 소결하여 제작하는 것을 특징으로 한다.
상기 산화아연 배리스터의 전극은 상기 세라믹 패키지 또는 세라믹 그린시트의 상부 전극, 하부전극 및 내부에 적층 회로를 구성하기 위하여, 주성분이 몰리맹건으로 이루어지며, 그 구성은 규소가 0.1~5wt%, 금 또는 은이 0~5wt% 첨가된 페이스트를 사용하여 전체 100wt%로 이루어진다.
상기 산화아연 배리스터의 전극은 상기 세라믹 패키지 또는 세라믹 그린시트의 상부 전극, 하부전극 및 내부에 적층 회로를 구성하기 위하여, 주성분이 몰리맹건으로 이루어지며, 그 구성은 규소가 0.1~5wt%, 금 또는 은이 0~5wt% 첨가된 페이스트를 사용하여 전체 100wt%로 이루어진다.
삭제
상기 그린시트 내에 내장되는 배리스터는 첨가물 성분으로는 Bi2O3 0.5~1.5(mol%), CoO 0.1~1.5(mol%), MnO2 0.1~1.0(mol%), Sb2O3 0.05~1.5(mol%), Cr2O3 0.05~ 0.5(mol%) 중 2가지 이상을 첨가하고, 나머지를 산화아연으로 하여 100(mol%)를 이룬다.
삭제
본 발명은 적층하고자 하는 세라믹 그린시트를 준비하는 단계와, 상기 세라믹 그린시트 상에 관통 구멍을 형성하기 위해, 레이저 천공에 의한 구멍 형성이나 기구적인 가공물을 이용하여 그린시트 상에 그 구멍을 형성하는 단계와, 규소가 첨가된 몰리맹건 페이스트나 금 또는 은을 합금으로 하는 페이스트를 준비하여, 상기 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트의 인쇄 또는 스크린 프린팅 작업 단계와, 상기 몰리맹건 또는 금 또는 은을 합금으로 하는 페이스트가 인쇄된 상기 세라믹 그린시트 기판을 건조하는 단계와, 크림 또는 젤 형태로 혼합된 산화아연 파우더의 혼합물을 준비하여, 프린팅 공정을 통하여 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트가 인쇄된 세라믹 그린시트 상에 스크린 프린팅하는 단계와;
상기 산화아연이 인쇄된 세라믹 그린시트 기판의 건조 공정 후, 상기 세라믹 그린시트를 적층 가압 공정을 통하여 하나의 세라믹 패키지로 이루는 단계와, 상기 산화아연을 주성분으로 이루어진 배리스터를 1,000~1,300℃의 온도 범위에서 동시에 소성하여 내(耐)써지용 배리스터가 세라믹 패키지의 내부에 내장되게 하는 단계로 이루어진다.
상기 산화아연 배리스터의 전극을 몰리맹건으로 형성하는 단계가 더 포함되되, 그 구성은 규소가 0.1~5wt%, 금 또는 은이 0~5wt% 첨가된 페이스트를 사용하여 전체 100wt%로 이루어진다.
상기 그린시트 내에 내장되는 배리스터는 첨가물 성분은 Bi2O3 0.5~1.5(mol%), CoO 0.1~1.5(mol%), MnO2 0.1~1.0(mol%), Sb2O3 0.05~1.5(mol%), Cr2O3 0.05~0.5(mol%) 중 2가지 이상을 첨가하고, 나머지를 산화아연으로 하여 100(mol%)를 이루는 단계가 더 포함되어 이루어진다.
본 발명에 의한 효과로는 써지 흡수기를 갖는 LED 조명 제조 및 조립 공정에서 소요되는 자재 단가의 절감 및 공정의 단순화, 설비투자 비용 점감 등을 그 대표적인 예로 들 수 있으며, 해당 효과는 다음과 같다.
첫째, 반도체 소자인 제너 다이오드 칩을 세라믹 소재인 산화아연 계열의 재질을 사용함으로써 써지 전압의 흡수가 가능한 조명용 LED 세라믹 패키지의 대량 생산이 가능하기에 세라믹 패키지 사용자가 제너 다이오드를 조립 공정에서 사용하면서 소요되는 비용을 낮출 수 있으며, 아울러 반도체 공정보다도 훨씬 구현하기 쉬운 프린팅이나, 인쇄 공정 기술을 도입함으로써 기존의 제너 다이오드에 비해 대량으로 손쉽게 써지 전압이나 정전기 흡수용 소자를 조명용 LED 세라믹 패키지의 내부에 일괄적으로 제작할 수 있고, 회로 구성의 용도에 맞게 그 소자를 적층 방식으로도 적용할 수 있기에 세라믹 패키지의 내부 공간을 보다 크게 사용할 수 있어 고출력 대면적의 조명용 LED 칩을 손쉽게 장착할 수 있으며, 따라서 패키지 내부 공간을 더욱 효율적으로 활용할 수 있다.
둘째, 세라믹 패키지를 사용하는 사용자의 입장에서는 제너 다이오드 조립에 소요되는 은 페이스트나 금선 등의 귀금속 자재를 필요로 하지 않기에, 기존에 발생하던 공정 자재 단가의 획기적인 절감이 가능하고, 이로 인해 추가적으로 발생하는 조립 공정의 단순화로 설비투자 비용의 절감, 검사 설비 투자의 절감 및 노무비 절감, 수율 증가 등의 반사이익이 기대되며, 그에 따라 조립 공정에서 수반되는 경비 또한 획기적으로 감소시킬 수 있다. 실제, 가격 절감 면에서 본다면, 제너 다이오드 부착에 따라 수반되는 공정과 해당 부품의 회로 구성을 위해 소요되는 자재 단가는 은 페이스트, 금선 등을 포함해 최소한 “5\/개” 이상의 자재 단가 및 공정 비용이 절감될 것으로 예상되며, 보통 LED소자의 패키지를 갖고 있는 업체는 최소 “수천만개/월” 이상의 생산 능력을 갖추고 있기에 본 발명에 의한 단가 인하 효과는 실로 크다고 할 수 있을 것이다.
셋째, 본 발명에 의한 패키지 재료는 세라믹 재질이기에, 조명용 LED 칩을 외부 환경으로부터 보호해 주는 패키지 재료의 내구성이 뛰어나며, 특히 대전류를 사용하면서 필수적으로 발열이 생성되는 조명용 LED에 대하여는 열적으로나 충격, 내습성에 대한 특성이 우수하기에 일반적으로 구리 재질의 리드프레임을 사용하는 에폭시 계열 패키지가 갖지 못하는 고온에서의 동작 불안정성, 장시간 소자 구동 시에 발생되는 패키지 수지의 변색으로 인한 광량 저하 등의 단점을 극복할 수 있다는 점에서도 훌륭한 경쟁력을 갖고 있다고 할 수 있다.
넷째, 본 발명에 의한 산화아연 배리스터가 내장된 세라믹 패키지는 기존의 세라믹 패키지가 산화알루미늄과 규소(SiO2)의 중량비를 대략 50wt% 정도로 하여, 세라믹 소결에서는 비교적 저온이라고 할 수 있는 저온소성(LTCC: Low Temperature Co-fired Ceramic)법으로 900℃ 이하의 온도에서 제작하기에 열전도도가 2~4W/mk인데 반해, 본 발명을 통해 제작되는 고온 동시 소성법은 산화알루미늄을 90wt% 이상 순도로 적용 가능하기에 1,000~1,300℃ 정도의 고온(고온소성 (HTCC: High Temperature Co-fired Ceramic)에서 소결되며, 산화아연 배리스터와 몰리맹건 페이스트가 동시에 소결되기에, 열전도도가 10W/mk 이상으로 우수한 고출력 대면적의 조명용 LED 세라믹 패키지를 저렴하게 제작할 수 있다.
도 1은 종래의 기술에 따른 LED 패키지의 내부를 나타낸 개략도이다.
도 2는 종래 기술에 따른 일반적인 LED용 패키지의 공정 순서 예이다.
도 3은 본 발명에 의한 산화아연 배리스터 내장형 조명용 LED 세라믹 패키지 구조도의 한 예이다.
도 4는 산화아연 배리스터가 내장된 하부 세라믹 패키지 구조의 3중 적층 예이다.
도 5와 도6은 세라믹 패키지 구조에서 전극 금속인 몰리맹건 페이스트 형성 및 산화아연 배리스터가 형성되는 적층 구조의 예이다.
도 7은 벌크(bulk) 상태로 제작된 산화아연 배리스터의 전류-전압(I-V) 특성 곡선의 한 예이다
도 8은 본 발명에 의해 제작된 산화아연 배리스터가 내장된 세라믹 패키지의 제조 공정 순서의 한 예이다
도 9는 스크라이브 라인(Scribe line) 또는 V-노치(notch)가 삽입된 세라믹 그린시트의 한 예이다.
도 2는 종래 기술에 따른 일반적인 LED용 패키지의 공정 순서 예이다.
도 3은 본 발명에 의한 산화아연 배리스터 내장형 조명용 LED 세라믹 패키지 구조도의 한 예이다.
도 4는 산화아연 배리스터가 내장된 하부 세라믹 패키지 구조의 3중 적층 예이다.
도 5와 도6은 세라믹 패키지 구조에서 전극 금속인 몰리맹건 페이스트 형성 및 산화아연 배리스터가 형성되는 적층 구조의 예이다.
도 7은 벌크(bulk) 상태로 제작된 산화아연 배리스터의 전류-전압(I-V) 특성 곡선의 한 예이다
도 8은 본 발명에 의해 제작된 산화아연 배리스터가 내장된 세라믹 패키지의 제조 공정 순서의 한 예이다
도 9는 스크라이브 라인(Scribe line) 또는 V-노치(notch)가 삽입된 세라믹 그린시트의 한 예이다.
본 발명이 이루고자 하는 기술적 과제는 기존의 반도체 제너 다이오드를 대신하기 위해 제안된 것으로, 산화아연 배리스터를 써지 흡수기로 내장하는 고출력 대면적의 조명용 LED 패키지는 제너 다이오드의 장착 없이 세라믹 패키지 제작 단계에서 써지 흡수용 산화아연 배리스터를 패키지 내부에 내장하는 방식으로 형성할 수 있기에, 조립 공정이나 사용자가 소자를 취급하는 과정에서 발생할 수 있는 써지 전압을 흡수하고, 이를 순간적인 열로 소모 발산함으로써 고가의 LED 소자를 보호하고, LED 소자가 안정되게 동작시킬 수 있다.
또한, 본 발명에 의한 써지 흡수기를 구비하는 고출력 조명용 LED 세라믹 패키지는 세라믹 패키지 제작 과정 중에 배리스터를 조명용 LED 세라믹 패키지 내부에 형성하기에 세라믹 패키지 제작 공정과 동일한 공정을 이용하여 동시에 제작이 가능하므로 LED를 사용하는 사용자의 입장에서는 칩 조립 시에 발생하는 공정을 기존 공정에 비해 보다 단순화하고, 간략하게 할 수 있다.
본 발명에 의하면 제너 다이오드 대신 산화아연 배리스터를 LED용 패키지 내부에 구비함으로써 세라믹 패키지 내의 내부 용적을 충분히 활용하여 기존의 LED칩에 비해 제너 다이오드가 차지하는 공간만큼 보다 크기가 증대된 고출력 대면적의 조명용의 LED 칩을 부착할 수 있기에 광량을 보다 증대시킬 수 있고, 또한 도전성 페이스트와 제너 다이오드로 인해 외부로 방출되지 못하고 내부에서 흡수되던 광량을 외부로 방출할 수 있기에 기존의 세라믹 패키지 구조에 비해 더욱 많은 광량을 외부로 방출시킬 수 있다.
예를 들어 도3 등에서 보는 바와 같이 본 발명에서 제작되는 써지 흡수기를 내장하는 조명용 LED에 있어서는, 산화아연을 주성분으로 하는 배리스터를 내부에 내장하는 구조인 세라믹 패키지 또는 세라믹 그린시트(50)와, 스크린 프린팅이나 인쇄, 스퍼터링을 통하여 상기 세라믹 패키지 또는 세라믹 그린시트 상에 형성하거나, 세라믹 기판 상에 형성하는 젤 또는 크림 형태의 산화아연 배리스터(43)를 포함하여 구성된다.
여기에서 상기 산화아연 배리스터의 전극은 상기 세라믹 패키지 또는 세라믹 그린시트의 상부 전극, 하부전극 및 내부에 적층 회로를 구성하기 위하여, 주성분이 몰리맹건으로 이루어지며, 그 구성은 규소 0.1~5wt%, 금 또는 은이 0~5wt%가 첨가된 페이스트를 사용하여 전체 100wt%로 이루어지고, 상기 그린시트 내에 내장되는 배리스터는 첨가물 성분으로는 Bi2O3 0.5~1.5(mol%), CoO 0.1~1.5(mol%), MnO2 0.1~1.0(mol%), Sb2O3 0.05~1.5(mol%), Cr2O3 0.05~0.5(mol%) 중 2가지 이상을 첨가하고, 나머지를 산화아연으로 하여 100(mol%)를 이루어지며, 상기 써지 흡수기를 내장하는 LED용 세라믹 패키지 내부의 도전성 회로 구성을 몰리맹건으로 이루어진 페이스트를 사용하여 구성한다.
이하 본 발명의 구성을 구체적으로 살펴보면, 본 발명에 따른 써지 흡수기를 구비하는 조명용 LED의 패키지 구조는 세라믹 그린시트 상에 산화아연 배리스터를 주요 성분으로 하는 배리스터를 설치하고, 이를 조명용 LED 소자에 직렬 또는 병렬로 연결할 수 있게 세라믹 패키지 내부에 관통 구멍을 형성하며, 각각의 관통 구멍 내에는 전기가 도통될 수 있는 도전성 몰리맹건 페이스트를 충진하고, 산화아연 배리스터의 전극으로는 세라믹 그린시트 및 산화아연 배리스터와 그 소결 온도가 유사한 몰리맹건을 주 성분으로 하는 도전성 페이스트를 사용하여 이들 세가지를 동시에 소결하는 방식으로 구성된 것이다.
바람직하기로는, 세라믹 패키지 제작 시 그 소결(sintering) 온도는 산화알루미늄의 소결 온도와 산화아연을 그 주성분으로 하는 배리스터 및 몰리맹건을 주요 성분으로 하는 도전성 페이스트의 소결 온도가 1,000~1,300℃ 정도의 서로 유사한 소결 온도 범위를 갖는 것이다.
더욱 바람직하기로는, 세라믹 패키지 내부에 다양하게 부착되는 고출력 대면적의 조명용 LED 소자에 대응하여 복수 개의 배리스터를 패키지 내부에 장착하는 것을 고려한다면 적층 형태의 세라믹 패키지 구조를 갖게 하고, 각각의 층에 필요에 따른 관통 구멍과 전극을 형성하여 세라믹 패키지 내부에서 구성되는 전기적인 회로 구성의 요구에 대응하는 다양한 회로를 구성할 수 있게 하는 것이다.
또한, 상기 적층 형태의 세라믹 패키지 구조에서 내부에 회로를 형성하는 도전성 페이스트로는 산화아연과 세라믹 패키지의 소결 온도의 동시 소결 온도를 고려하여 열전도도(52W/˚mk)가 우수하고, 높은 융점을 갖는 것으로 선택하며, 그에 적합한 것의 대표적인 한 예로는 몰리브데늄(원소기호 Mo : Molybdenum)과 맹거니즈(원소 기호 Mn : Manganese)를 주 성분으로 하는 몰리맹건 종류의 페이스트를 사용하는 것이 바람직하나 본 발명에서는 반드시 이에 한정하는 것은 아니며, 1,000~1,300℃ 정도의 온도에서 열처리가 가능한 금 또는 은의 합금으로 이루어진 도전성 페이스트 종류의 것이면 바람직하다.
이하, 첨부된 도면들을 참조로 본 발명의 바람직한 실시 예에 대해서 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구 범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 안되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 하나의 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형된 예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명의 바람직한 실시 예로서 따른 써지 흡수기의 역할을 하는 산화아연 배리스터가 내장된 조명용 LED 패키지 구조도의 예이며, 도 3에서 a)의 세라믹 패키지를 A-A’을 기준으로 단면 절단 시, 도3의 b)와 같은 단면 구조를 보이게 된다. 상기 도면에서 41은 세라믹 패키지의 음(-) 전극이며, 42는 세라믹 패키지의 양(+) 전극이다. 이러한 전극 41과 42는 복수개의 구멍으로 이루어져 하부 세라믹 44 내부를 관통하여 형성하며, 그 역할은 세라믹 패키지 내부에서의 회로 구성 및 조명용 LED 소자가 동작되면서 발생하는 고열을 외부로 방출하거나 세라믹과 금속의 층간 결합을 위해 메탈라이즈(metallize)하고자 몰리맹건을 주요 성분으로 규소(SiO2)를 첨가하거나 금 또는 은의 합금을 첨가 성분으로 하는 열전도성 도전체 페이스트로 충진되어 있다. 도 3의 예에서는 단지 세라믹 패키지의 기판이 1개인 층(layer)만을 갖는 예(즉, (a) 3중 구조를 갖는 하부 세라믹 시트 구조도의 각 층별 상면 예, (b) 3중 구조를 갖는 하부 세라믹 시트 구조도의 각 층별 측면 예, (c) 3중 적층구조를 갖는 하부 세라믹 시트의 각 층별 측면 예)를 보였지만, 필요에 따라서 도 4와 같은 다수 개의 세라믹 그린시트 층에 다수 개의 산화아연 배리스터를 프린팅하는 기법을 이용하여 내장하며, 이를 적층 세라믹 형태로 세라믹 패키지 내부에 필요로 하는 회로를 구성할 수도 있다. 도3과 도4의 45는 LED 소자에서 발광된 빛을 외부로 반사시켜 주는 반사경 역할을 하는 세라믹으로 이루어진 미러(mirror) 구조의 상부 시트이다.
도 5는 본 발명에 의한 산화아연 배리스터를 내장하여 제작되는 세라믹 패키지의 구체적인 실시 예를 보인 것이다. 먼저 도 5의 a)는 산화알루미늄을 주요 성분으로 하는 세라믹 그린시트 51로, 이를 도 5의 b)처럼 시트 표면 상에 원하는 구멍을 레이저 천공에 의한 방법이나 기구적인 가공물을 이용하여 그 구멍을 형성한다. 이 때 형성하는 구멍은 세라믹 패키지 내부에 구성하고자 하는 소자 숫자, 회로 구성 형태, 열방출의 원활성 등을 고려하여 임의로 선택할 수 있다. 구멍이 형성된 세라믹 그린시트는 스크린 프린팅 기법이나 인쇄, 스퍼터링 등의 방법을 이용하여 필요로 하는 패턴 53을 형성하고, 도 5의 c)와 f)처럼 몰리맹건 페이스트를 충진시키는데, 본 발명의 도면 예에서는 f)처럼 스크린 프린팅 기법으로 몰리맹건 페이스트를 충진시키는 세라믹 그린시트의 한 예를 보였다. 이렇게 도전성 몰리맹건 페이스트를 원하는 모양과 크기의 형태에 맞추어 제작된 세라믹 그린시트 f)는 건조 과정을 통하여 몰리맹건 페이스트를 건조시킨다.
그 후, 도 6의 g)처럼 산화아연 분말(powder)이 바인더(binder)와 혼합된 젤 또는 크림을 스크린 프린팅 기법을 이용하여 원하는 내(耐)써지 용량을 갖는 크기나 모양으로 세라믹 그린시트 상에 그 패턴을 형성한다. 희망하는 패턴 크기의 산화아연이 프린팅된 세라믹 그린시트 f)는 건조 공정을 통해 프린팅된 산화아연을 건조시킨다. 산화아연의 건조가 완료된 세라믹 그린시트는 도 6의 h)와 같은 모양으로 여러 겹을 적층하여 원하는 내(耐)써지 용량과 수량만큼의 배리스터 패턴을 갖는 적층 세라믹 패키지 형태를 이루며, 이 적층된 세라믹 그린시트를 가압하여 단일 소자화된 세라믹 패키지를 만든다. 적층이 완료된 세라믹 그린시트는 원하는 회로 형성을 위해 사전에 그 위치가 정해진 몰리맹건 페이스트의 접촉 위치 내에서 일치되게 그 조절이 가능하며, 희망하는 산화아연 배리스터를 도 6의 h)처럼 세라믹 패키지의 내부에 다층 형태로 적층시킬 수 있음은 물론이다. 이렇게 적층 방식으로 형성된 세라믹 그린시트를 약 1,000~ 1,300℃의 온도에서 2시간 정도 고온 소결하면, 내(耐)써지 기능을 갖는 산화아연 배리스터가 내장된 세라믹 패키지를 완성할 수 있다.
본 발명에서 제안된 배리스터용 소자는 그 주요 성분인 산화아연을 95~98(mol%)로 하며, 그 외의 첨가물 성분으로는 Bi2O3 0.5~1.5mol%, CoO 0.1~1.5mol%, MnO2 0.1~1.0mol%, Sb2O3 0.05~1.5mol%, Cr2O3 0.05~0.5mol%로 이 중에서 적어도 2개 이상의 것을 혼합하는 것을 특징으로 한다. 도 7은 본 조성에 의한 산화아연 배리스터의 동작 상태를 보조적으로 확인하기 위한 의미에서 제작한 것으로, 시편으로 제작된 소자의 전기적인 전류-전압(I-V) 특성을 확인하기 위하여 제작 측정한 것이다. 본 시편에서는 단순히 산화아연 배리스터의 성능을 사전에 확인하기 위해 시편 두께를 2mm, 시편 직경을 15mm의 원형으로 제작하였으며, 해당 시편의 양면에는 전극 형성을 위하여 도전성 은 페이스트를 도포하였다. 본 예시에서는 그 크기나 형태가 본 발명의 구성 내용과 다르고, 전기적 특성의 값 또한 다를 수 있지만, 소자가 갖는 전기적인 전류-전압(I-V) 특성 곡선에서 보이는 전기적인 유형은 소자의 크기에 비례하여 유사한 형태를 보일 것으로 판단된다.
한편 본 발명에 따른 써지 흡수기를 내장하는 고출력 대면적의 조명용 LED 세라믹 패키지 제조 방법은 적층하고자 하는 세라믹 그린시트를 준비하는 단계와, 상기 세라믹 그린시트 상에 관통 구멍을 형성하기 위해, 레이저 천공에 의한 구멍 형성이나 기구적인 가공물을 이용하여 그린시트 상에 그 구멍을 형성하는 단계와, 규소가 첨가된 몰리맹건 페이스트나 금 또는 은을 합금으로 하는 페이스트를 준비하여, 상기 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트의 인쇄 또는 스크린 프린팅 작업 단계와, 상기 몰리맹건 또는 금 또는 은을 합금으로 하는 페이스트가 인쇄된 상기 세라믹 그린시트 기판을 건조하는 단계와, 크림 또는 젤 형태로 혼합된 산화아연 파우더의 혼합물을 준비하여, 프린팅 공정을 통하여 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트가 인쇄된 세라믹 그린시트 상에 스크린 프린팅하는 단계와, 상기 산화아연이 인쇄된 세라믹 그린시트 기판의 건조 공정 후, 상기 세라믹 그린시트를 적층 가압 공정을 통하여 하나의 세라믹 패키지로 이루는 단계와, 상기 산화아연을 주성분으로 이루어진 배리스터를 1,000~ 1,300℃의 온도 범위에서 동시에 소성하여 내(耐)써지용 배리스터가 세라믹 패키지의 내부에 내장되게 하는 단계로 이루어지는 것이 바람직하다.
여기에서 본 발명은 상기 산화아연 배리스터의 전극을 몰리맹건으로 형성하는 단계가 더 포함되되, 그 구성은 규소가 0.1~5wt%, 금 또는 은이 0~5wt% 첨가된 페이스트를 사용하여 전체 100wt%로 이루어지거나, 상기 그린시트 내에 내장되는 배리스터는 첨가물 성분은 Bi2O3 0.5~1.5(mol%), CoO 0.1~1.5(mol%), MnO2 0.1~1.0(mol%), Sb2O3 0.05~1.5(mol%), Cr2O3 0.05~0.5(mol%) 중 2가지 이상을 첨가하고, 나머지를 산화아연으로 하여 100(mol%)를 이루는 단계가 더 포함되어 이루어질 수도 있다.
구체적인 예를 들어, 도 8은 본 발명에 의해 제작되는 산화아연 배리스터가 내장된 세라믹 패키지의 제조 공정도이다. 도8에서 S70은 적층하고자 하는 세라믹 그린시트를 준비하는 공정이며, 그 수량은 적층하는 숫자에 따라 1개 또는 다수개로 이루어지고, S71은 공정에 투입하여 첫 번째로 실시하는 공정간 검사 단계로서 세라믹 그린 시트 상의 얼룩, 이물, 변색, 흠, 찍힘, 찢어짐, 크기 등의 검사를 실시하는 공정이다. S72는 세라믹 그린시트 상에 관통 구멍을 형성하는 공정으로, 레이저 천공에 의한 구멍 형성이나 기구적인 가공물을 이용하여 그린시트 상에 그 구멍을 형성하며, S73은 두 번째로 실시하는 그린시트 검사 공정으로, 구멍 형성 과정에서 발생될 수 있는 세라믹 그린 시트의 찢어짐이나 구멍 위치의 틀어짐, 이물이나 먼지 부착, 변색 등으로 인해 발생하는 불량품을 선별 제거하는 공정이다. S74는 공정 자재로 투입되는 규소가 첨가된 몰리맹건 페이스트나 금 또는 은을 합금으로 하는 페이스트를 준비하는 단계이며, S75는 상기 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트의 인쇄 또는 스크린 프린팅 작업의 해당 공정을 표기한 것이다.
또한 S76은 스크린 프린팅 종료 후, 이루어지는 그린시트 검사공정으로, 프린팅 과정에서의 이물 혼입, 먼지 부착, 프린팅 패턴의 번짐, 페이스트의 충진 또는 인쇄 불량 등을 검사한다.
S77은 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트가 인쇄된 세라믹 그린시트 기판의 건조 공정이며, S78은 네 번째 그린시트 검사 공정으로, 프린팅된 패턴의 변색이나 들뜸, 얼룩, 이물 부착, 미 건조 등을 검사하는 검사 공정이다.
S79는 크림 또는 젤 형태로 혼합된 산화아연 파우더의 혼합물을 준비하는 공정으로, 이를 S80의 프린팅 공정을 통하여 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트가 인쇄된 세라믹 그린시트 상에 스크린 프린팅을 하게 된다. 프린팅된 그린시트는 S81의 공정을 통하여 또 다시 S76처럼 프린팅 과정에서의 이물 혼입, 먼지 부착, 프린팅 패턴의 번짐, 산화아연 패턴의 미완성 또는 인쇄 불량 등을 검사한다.
S82는 산화아연이 인쇄된 세라믹 그린시트 기판의 건조 공정이며, 이 공정이 완료된 후, 이들 세라믹 그린시트는 S83의 적층 가압 공정을 통하여 하나의 세라믹 패키지를 이룰 수 있는 형태를 갖게 된다.
적층이 완료된 그린시트는 S84의 소결 공정을 통하여 비로서 세라믹 패키지라고 할 수 있는 제품화가 이루어지는데, 그 소결 온도는 1,000 ~1,300℃의 온도 범위에서 약 2시간 정도 유지하여 소결하며, 시간당 온도 상승율은 “200℃/시간”로 유지한다. 소결이 완료된 세라믹 시트는 S85의 시트 검사 공정을 통하여 이물, 변색, 패턴의 들뜸, 세라믹 시트의 비틀어짐이나 변형, 크랙(crack), 기포 등을 검사한다. 이러한 검사 공정을 거쳐 양품을 선별한 후에는 고출력 레이저를 이용하여 세라믹 시트를 각각 하나의 소자로 개별 분리할 수 있는 스크라이빙 라인 또는 V-노치를 형성하는 S86 공정을 거치게 되며, 그 후, S87의 포장 공정을 통하여 최종적으로 완제품화 된다.
도 9는 세라믹 시트를 개별 소자로 분리하기 위하여 레이저에 의한 스크라이빙 또는 유리를 절단하는 다이아몬드(diamond) 펜처럼 그 끝 단이 뾰족한 다이아몬드 팁(tip)으로 세라믹 시트 표면에 선을 그어주는 기법으로 세라믹 시트의 표면 또는 배면에 스크라이브 라인 또는 V-노치가 형성된 예를 보인 것이다. 도9 (a)는 스크라이브 라인(Scribe line) 또는 V-노치(notch)의 구성 예이고, 도9 (b)는 산화알미늄 기판의 아랫면 전극을 보여준다.
상기 도면에서 91은 조명용 LED 칩이 내장될 공간이며, 92는 본 제품을 사용하게 될 사용자를 위한 작업의 편리성을 목적으로 개별 패키지로의 분리를 위한 스크라이브 라인 또는 V-노치 부위의 예시를 나타낸 것이다.
11 : 구리Cu) 재질의 리드 프레임(lead frame)으로 제작된 패키지의 음(-) 전극
12 : 구리 재질의 리드 프레임으로 제작된 패키지의 양(+) 전극
13 : 반도체 LED 칩(chip)
14 : 제너 다이오드
15 : 프라스틱(plastic) 또는 수지(epoxy 또는 resin)로 봉합(molding)된 패키지
16 : 소자를 패키지에 결합하는 도전성 은(Ag) 페이스트
17 : 형광체(phosphor)
18 : 외부 회로와의 결선을 위한 내부의 금선(Au wire)
S20 : LED 칩을 패키지에 장착하기 위해 기존에 구리 재질로 된 제작된 리드 프레임 준비 공정
S21 : 제너 다이오드 부착을 위한 도전성 은 페이스트 주입 공정
S22 : 써지 전압이나 정전기를 흡수하기 위한 제너 다이오드 부착 공정
S23 : 도전성 은 페이스트를 열처리 방식을 이용하여 경화시키는 경화 공정
S24 : LED 칩의 부착을 위한 도전성 은 페이스트 주입 공정
S25 : 발광 소자인 LED칩을 리드 프레임 내에 부착하기 위한 부착 공정
S26 : 도전성 은 페이스트를 열처리 방식을 이용하여 경화시키는 경화 공정
S27 : 제너 다이오드와 LED 칩을 전기회로적으로 외부와 결선하기 위한 금선의 결선 공정
S28 : 백색광(white color)을 만들기 위하여 LED 칩 위에 도포해 주는 형광체 주입 공정
S29 : 리드 프레임을 개별화된 단위 소자로 분리시키기 위한 절단 및 분리 공정
S30 : 개별로 분리된 소자를 각각의 전기광학적인 특성 별로 등급 분류하는 분류 공정
S31 : 등급 별로 분류된 소자를 테이핑(tapping) 또는 포장하는 하는 포장 공정
41 : 열방출 및 외부 회로와의 회로 구성을 위해 몰리맹건, 금 또는 은의 합금으로 채워진 조명용 LED 세라믹 패키지의 음(-) 전극
42 : 열방출 및 외부 회로와의 회로 구성을 위해 몰리맹건, 금 또는 은의 합금으로 채워진 조명용 LED 세라믹 패키지의 양(+) 전극
43 : 스크린 프린팅(screen printing), 인쇄 또는 스퍼터링 등의 기법으로 형성된 써지 전압 흡수용 산화아연 배리스터
44 : 세라믹 패키지의 하부 본체
45 : 형광체가 채워지는 세라믹 패키지의 상부
50 : 세라믹 그린시트
51 : 회로 구성을 위한 구멍(hole)
52 : 몰리맹건 페이스트가 도포, 충진된 세라믹 그린시트의 음(-) 전극
53 : 몰리맹건 페이스트가 도포, 충진된 세라믹 그린시트의 양(+) 전극
54 : 열방출을 위하여 구멍에 충진된 몰리맹건 페이스트
55 : 몰리맹건 페이스트
56 : 스크린 프린팅용 블레이드(blade)
57 : 프린팅을 위해 패턴이 형성된 스크린
58 : 크림(cream) 또는 젤(gel) 형태의 산화아연 혼합물
59 : 프린팅된 산화아연 배리스터의 패턴
61 : 소자가 파괴된 상태의 산화아연 배리스터 전류-전압(I-V) 특성 곡선
62 : 산화아연 배리스터의 정상적인 전류-전압(I-V) 특성 곡선
S70 : 세라믹 그린시트 기판 준비 공정
S71 : 첫 번째 그린시트 검사공정
S72 : 관통 구멍 형성 공정
S73 : 두 번째 그린시트 검사 공정
S74 : 몰리맹건, 금 또는 은의 합금 페이스트
S75 : 몰리맹건, 금 또는 은의 합금 페이스트의 인쇄 또는 스크린 프린팅 공정
S76 : 세 번째 그린시트 검사 공정
S77 : 페이스트가 인쇄된 세라믹 그린시트 기판의 건조 공정
S78 : 네 번째 그린시트 검사공정
S79 : 크림 또는 젤 형태의 산화아연 파우더 혼합물
S80 : 크림 또는 젤 형태 산화아연 혼합물의 스크린 프린팅 공정
S81 : 다섯 번째 그린시트 검사공정
S82 : 산화아연 파우더가 인쇄된 세라믹 그린시트 기판의 건조 공정
S83 : 세라믹 그린시트 기판의 적층 가압 공정
S84 : 세라믹 그린시트 기판의 소결
S85 : 소결된 세라믹 시트의 검사 공정
S86 : 레이저를 이용한 세라믹 시트 및 기판의 스크라이빙 또는 V-노치 형성 공정
S87 : 세라믹 시트의 포장 공정
91 : LED 칩이 패키지 내부에 장착될 공간
92 : 스크라이브 라인 또는 V-노치
95 : 써어미스터 전극 1
96 : 써어미스터 전극 2
97 : 세라믹 패키지의 양(+) 전극
98 : 세라믹 패키지의 음(-) 전극
12 : 구리 재질의 리드 프레임으로 제작된 패키지의 양(+) 전극
13 : 반도체 LED 칩(chip)
14 : 제너 다이오드
15 : 프라스틱(plastic) 또는 수지(epoxy 또는 resin)로 봉합(molding)된 패키지
16 : 소자를 패키지에 결합하는 도전성 은(Ag) 페이스트
17 : 형광체(phosphor)
18 : 외부 회로와의 결선을 위한 내부의 금선(Au wire)
S20 : LED 칩을 패키지에 장착하기 위해 기존에 구리 재질로 된 제작된 리드 프레임 준비 공정
S21 : 제너 다이오드 부착을 위한 도전성 은 페이스트 주입 공정
S22 : 써지 전압이나 정전기를 흡수하기 위한 제너 다이오드 부착 공정
S23 : 도전성 은 페이스트를 열처리 방식을 이용하여 경화시키는 경화 공정
S24 : LED 칩의 부착을 위한 도전성 은 페이스트 주입 공정
S25 : 발광 소자인 LED칩을 리드 프레임 내에 부착하기 위한 부착 공정
S26 : 도전성 은 페이스트를 열처리 방식을 이용하여 경화시키는 경화 공정
S27 : 제너 다이오드와 LED 칩을 전기회로적으로 외부와 결선하기 위한 금선의 결선 공정
S28 : 백색광(white color)을 만들기 위하여 LED 칩 위에 도포해 주는 형광체 주입 공정
S29 : 리드 프레임을 개별화된 단위 소자로 분리시키기 위한 절단 및 분리 공정
S30 : 개별로 분리된 소자를 각각의 전기광학적인 특성 별로 등급 분류하는 분류 공정
S31 : 등급 별로 분류된 소자를 테이핑(tapping) 또는 포장하는 하는 포장 공정
41 : 열방출 및 외부 회로와의 회로 구성을 위해 몰리맹건, 금 또는 은의 합금으로 채워진 조명용 LED 세라믹 패키지의 음(-) 전극
42 : 열방출 및 외부 회로와의 회로 구성을 위해 몰리맹건, 금 또는 은의 합금으로 채워진 조명용 LED 세라믹 패키지의 양(+) 전극
43 : 스크린 프린팅(screen printing), 인쇄 또는 스퍼터링 등의 기법으로 형성된 써지 전압 흡수용 산화아연 배리스터
44 : 세라믹 패키지의 하부 본체
45 : 형광체가 채워지는 세라믹 패키지의 상부
50 : 세라믹 그린시트
51 : 회로 구성을 위한 구멍(hole)
52 : 몰리맹건 페이스트가 도포, 충진된 세라믹 그린시트의 음(-) 전극
53 : 몰리맹건 페이스트가 도포, 충진된 세라믹 그린시트의 양(+) 전극
54 : 열방출을 위하여 구멍에 충진된 몰리맹건 페이스트
55 : 몰리맹건 페이스트
56 : 스크린 프린팅용 블레이드(blade)
57 : 프린팅을 위해 패턴이 형성된 스크린
58 : 크림(cream) 또는 젤(gel) 형태의 산화아연 혼합물
59 : 프린팅된 산화아연 배리스터의 패턴
61 : 소자가 파괴된 상태의 산화아연 배리스터 전류-전압(I-V) 특성 곡선
62 : 산화아연 배리스터의 정상적인 전류-전압(I-V) 특성 곡선
S70 : 세라믹 그린시트 기판 준비 공정
S71 : 첫 번째 그린시트 검사공정
S72 : 관통 구멍 형성 공정
S73 : 두 번째 그린시트 검사 공정
S74 : 몰리맹건, 금 또는 은의 합금 페이스트
S75 : 몰리맹건, 금 또는 은의 합금 페이스트의 인쇄 또는 스크린 프린팅 공정
S76 : 세 번째 그린시트 검사 공정
S77 : 페이스트가 인쇄된 세라믹 그린시트 기판의 건조 공정
S78 : 네 번째 그린시트 검사공정
S79 : 크림 또는 젤 형태의 산화아연 파우더 혼합물
S80 : 크림 또는 젤 형태 산화아연 혼합물의 스크린 프린팅 공정
S81 : 다섯 번째 그린시트 검사공정
S82 : 산화아연 파우더가 인쇄된 세라믹 그린시트 기판의 건조 공정
S83 : 세라믹 그린시트 기판의 적층 가압 공정
S84 : 세라믹 그린시트 기판의 소결
S85 : 소결된 세라믹 시트의 검사 공정
S86 : 레이저를 이용한 세라믹 시트 및 기판의 스크라이빙 또는 V-노치 형성 공정
S87 : 세라믹 시트의 포장 공정
91 : LED 칩이 패키지 내부에 장착될 공간
92 : 스크라이브 라인 또는 V-노치
95 : 써어미스터 전극 1
96 : 써어미스터 전극 2
97 : 세라믹 패키지의 양(+) 전극
98 : 세라믹 패키지의 음(-) 전극
Claims (7)
- 경관 조명이나 가로등, 방폭등 및 투광등에 적용되는 LED 조명에 있어서,
레이저 천공에 의한 복수 개의 관통구멍들이 형성되고, 산화아연을 포함하는 써지 흡수용 배리스터를 내부에 내장하는 구조인 세라믹 패키지 또는 세라믹 그린시트; 및
상기 세라믹 그린시트 상에 써지 전압이나 정전기를 흡수하기 위해 스크린 프린팅이나 인쇄, 스퍼터링을 통하여 상기 세라믹 패키지 또는 세라믹 그린시트 상에 형성하거나, 세라믹 기판 상에 형성하는 젤 또는 크림 형태의 산화아연 배리스터;를 포함하며,
상기 써지 흡수기를 내장하는 조명용 LED 세라믹 패키지 내부의 도전성 회로 구성을 몰리맹건으로 이루어진 페이스트를 사용하여 구성되고, 상기 세라믹 그린시트(green sheet)상에 써지 전압이나 정전기를 흡수하는 산화아연 배리스터를 프린팅(printing), 인쇄 또는 반도체 증착 기법을 사용하여 형성하며, 이를 세라믹 패키지 내부에 형성된 복수개의 관통 구멍(through hole)을 통하여 LED 소자와 전기회로적으로 병렬 또는 직렬로 연결하고, 그 전극으로는 몰리맹건 페이스트(MoMn paste)를 사용하여 산화아연 배리스터 패턴(pattern), 몰리맹건 페이스트와 세라믹 그린시트를 동시에 소결하여 제작하는 것을 특징으로 하는 써지 흡수기를 갖는 LED 조명. - 제1항에 있어서,
상기 산화아연 배리스터의 전극은,
상기 세라믹 패키지 또는 세라믹 그린시트의 상부 전극, 하부전극 및 내부에 적층 회로를 구성하기 위하여, 몰리맹건(MoMn)으로 이루어지며, 그 구성은 규소가 0.1~5wt%, 금 또는 은이 0~5wt% 첨가된 페이스트를 사용하여 전체 100wt%로 이루어지는 것을 특징으로 하는 써지 흡수기를 갖는 LED 조명. - 제1항에 있어서,
상기 그린시트 내에 내장되는 배리스터는 첨가물 성분으로는 Bi2O3 0.5~1.5(mol%), CoO 0.1~1.5(mol%), MnO2 0.1~1.0(mol%), Sb2O3 0.05~1.5(mol%), Cr2O3 0.05~0.5(mol%) 중 2가지 이상을 첨가하고, 나머지를 산화아연으로 하여 100(mol%)를 이루는 것을 특징으로 하는 써지 흡수기를 갖는 LED 조명. - 삭제
- 적층하고자 하는 세라믹 그린시트를 준비하는 단계와;
상기 세라믹 그린시트 상에 관통 구멍을 형성하기 위해, 레이저 천공에 의한 구멍 형성이나 기구적인 가공물을 이용하여 그린시트 상에 그 구멍을 형성하는 단계와;
규소가 첨가된 몰리맹건 페이스트나 금 또는 은을 합금으로 하는 페이스트를 준비하여, 상기 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트의 인쇄 또는 스크린 프린팅 작업 단계와;
상기 몰리맹건 또는 금 또는 은을 합금으로 하는 페이스트가 인쇄된 상기 세라믹 그린시트 기판을 건조하는 단계와;
크림 또는 젤 형태로 혼합된 산화아연 파우더의 혼합물을 준비하여, 프린팅 공정을 통하여 몰리맹건이나 금 또는 은을 합금으로 하는 페이스트가 인쇄된 세라믹 그린시트 상에 스크린 프린팅하는 단계와;
상기 산화아연이 인쇄된 세라믹 그린시트 기판의 건조 공정 후, 상기 세라믹 그린시트를 적층 가압 공정을 통하여 하나의 세라믹 패키지로 이루는 단계와;
상기 산화아연을 포함하는 배리스터를 1,000~1,300℃의 온도 범위에서 동시에 소성하여 내(耐)써지용 배리스터가 세라믹 패키지의 내부에 내장되게 하는 단계;
로 이루어지는 것을 특징으로 하는 써지 흡수기를 갖는 LED 조명의 제조 방법. - 제5항에 있어서,
상기 산화아연 배리스터의 전극을 몰리맹건으로 형성하는 단계가 더 포함되되, 그 구성은 규소가 0.1~5wt%, 금 또는 은이 0~5wt% 첨가된 페이스트를 사용하여 전체 100wt%로 이루어지는 것을 특징으로 하는 써지 흡수기를 갖는 LED 조명의 제조 방법. - 제5항에 있어서,
상기 그린시트 내에 내장되는 배리스터는 첨가물 성분은 Bi2O3 0.5~1.5(mol%), CoO 0.1~1.5(mol%), MnO2 0.1~1.0(mol%), Sb2O3 0.05~1.5(mol%), Cr2O3 0.05~0.5(mol%) 중 2가지 이상을 첨가하고, 나머지를 산화아연으로 하여 100(mol%)를 이루는 단계;가 더 포함되어 이루어지는 것을 특징으로 하는 써지 흡수기를 갖는 LED 조명의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120013205A KR101224154B1 (ko) | 2012-02-09 | 2012-02-09 | 써지 흡수기를 갖는 엘이디 조명 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120013205A KR101224154B1 (ko) | 2012-02-09 | 2012-02-09 | 써지 흡수기를 갖는 엘이디 조명 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101224154B1 true KR101224154B1 (ko) | 2013-01-21 |
Family
ID=47842231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120013205A KR101224154B1 (ko) | 2012-02-09 | 2012-02-09 | 써지 흡수기를 갖는 엘이디 조명 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101224154B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10236280B2 (en) | 2017-07-12 | 2019-03-19 | Samsung Electronics Co., Ltd. | Light emitting device package and display device using the same |
| CN113545171A (zh) * | 2018-12-05 | 2021-10-22 | 亮锐有限责任公司 | 照明模块的载体基座模块 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070004189A (ko) * | 2005-07-04 | 2007-01-09 | 삼성전기주식회사 | 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법 |
| KR20070059484A (ko) * | 2005-12-06 | 2007-06-12 | (주) 래트론 | Ｌｅｄ 실장용 패키지 |
| KR20080055564A (ko) * | 2006-12-15 | 2008-06-19 | 조인셋 주식회사 | 평판형 칩 배리스터 |
| KR20090090718A (ko) * | 2008-02-22 | 2009-08-26 | 삼성전기주식회사 | 무수축 세라믹 기판 및 그 제조 방법 |
-
2012
- 2012-02-09 KR KR1020120013205A patent/KR101224154B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070004189A (ko) * | 2005-07-04 | 2007-01-09 | 삼성전기주식회사 | 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법 |
| KR20070059484A (ko) * | 2005-12-06 | 2007-06-12 | (주) 래트론 | Ｌｅｄ 실장용 패키지 |
| KR20080055564A (ko) * | 2006-12-15 | 2008-06-19 | 조인셋 주식회사 | 평판형 칩 배리스터 |
| KR20090090718A (ko) * | 2008-02-22 | 2009-08-26 | 삼성전기주식회사 | 무수축 세라믹 기판 및 그 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10236280B2 (en) | 2017-07-12 | 2019-03-19 | Samsung Electronics Co., Ltd. | Light emitting device package and display device using the same |
| CN113545171A (zh) * | 2018-12-05 | 2021-10-22 | 亮锐有限责任公司 | 照明模块的载体基座模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4882439B2 (ja) | 発光装置およびその製造方法 | |
| JP4101468B2 (ja) | 発光装置の製造方法 | |
| CN104300068B (zh) | 发光装置及其制造方法 | |
| US7687823B2 (en) | Light-emitting apparatus and method of producing the same | |
| JP4055373B2 (ja) | 発光装置の製造方法 | |
| US8575630B2 (en) | Light emitting device, light emitting device unit, and method for fabricating light emitting device | |
| CN101878540B (zh) | 发光装置及其制造方法 | |
| JP5307364B2 (ja) | 蛍光体含有ガラスの製造方法及び固体素子デバイスの製造方法 | |
| TW200926445A (en) | Fabricating method of photoelectric device and packaging structure thereof | |
| CN105280781B (zh) | 一种倒装白光led器件及其制作方法 | |
| KR101221492B1 (ko) | 온도 조절용 써어미스터를 내장하는 ｌｅｄ 및 ｌｅｄ 조명 및 그 제조방법 | |
| JP5200471B2 (ja) | 発光装置およびその製造方法 | |
| TW201440265A (zh) | 一種結合磊晶結構與封裝基板爲一體之整合式ｌｅｄ元件及其製作方法 | |
| CN108807639A (zh) | 发光装置 | |
| JP5077282B2 (ja) | 発光素子搭載用パッケージおよび発光装置 | |
| JP2000216434A (ja) | 発光ダイオ―ド及びその形成方法 | |
| TWI644454B (zh) | Light-emitting diode structure | |
| KR101224154B1 (ko) | 써지 흡수기를 갖는 엘이디 조명 및 그 제조방법 | |
| JP3858829B2 (ja) | 発光ダイオードの形成方法 | |
| TWI495160B (zh) | 覆晶式發光二極體及其製法與應用 | |
| US8247247B2 (en) | Method of manufacturing LED module | |
| US20140001500A1 (en) | Led light bar | |
| KR101396586B1 (ko) | 하이브리드 발광 소자 | |
| TW201324847A (zh) | 覆晶式發光二極體及其製法與應用 | |
| KR102552655B1 (ko) | 발광소자 패키지 및 광원 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |