KR101211250B1 - 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치 - Google Patents

모드 변환 장치, 그 방법 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR101211250B1
KR101211250B1 KR1020050102102A KR20050102102A KR101211250B1 KR 101211250 B1 KR101211250 B1 KR 101211250B1 KR 1020050102102 A KR1020050102102 A KR 1020050102102A KR 20050102102 A KR20050102102 A KR 20050102102A KR 101211250 B1 KR101211250 B1 KR 101211250B1
Authority
KR
South Korea
Prior art keywords
control signal
clock
clock signal
display mode
filters
Prior art date
Application number
KR1020050102102A
Other languages
English (en)
Other versions
KR20070045628A (ko
Inventor
장동훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050102102A priority Critical patent/KR101211250B1/ko
Publication of KR20070045628A publication Critical patent/KR20070045628A/ko
Application granted granted Critical
Publication of KR101211250B1 publication Critical patent/KR101211250B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

외부의 디스플레이 모드 변경에 따른 화상불량을 방지하는 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치이 개시된다. 개시된 본 발명은 디스플레이 모드 변경에 따른 클럭 주파수를 비교하기 위한 비교부와, 비교된 결과에 상응하는 클럭 신호를 생성하기 위한 복수의 클럭 신호 생성부 및 각 클럭 신호 생성부로부터 발생된 노이즈를 제거하기 위한 복수의 필터를 포함하는 것을 특징으로 한다.
본 발명은 비교부 또는 인식부, 복수의 신호 생성부 및 복수의 필터를 구비함으로서, 외부의 디스플레이 모드 변경의 급격한 구동 주파수 변경에 따른 화상 품질을 개선하는 효과가 있다.
디스플레이 모드 변경, 인식부, 모드 변환 장치, 연결 수단, 필터부

Description

모드 변환 장치, 그 방법 및 이를 구비한 표시 장치{MODE CONVERTING, DEVICE MODE CONVERTING METHOD, AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명에 따른 액정표시장치의 구동장치를 나타내는 도면.
도 2는 도 1의 제 1 실시예의 그래픽 카드를 나타내는 도면.
도 3은 도 1의 제 1 실시예의 타이밍 컨트롤러를 나타내는 도면.
도 4는 본 발명에 따른 액정표시장치의 구동장치를 나타내는 제 2 실시예의 도면.
도 5는 본 발명에 따른 액정표시장치의 구동장치를 나타내는 제 3 실시예의 도면.
*도면의 주요 부분에 대한 부호의 설명*
100, 300, 400 : 액정 패널 112, 312, 412 : 게이트 드리아버
114, 314, 414 : 데이터 드라이버 120 : 그래픽 카드
121, 321 : 비교부 123 : 제 1 클럭 신호 생성부
124 : 제 2 클럭 신호 생성부 131, 133, 333 : 제 1 필터
132, 134, 334 : 제 2 필터 140, 340, 440 : 타이밍 컨트롤러
143, 343 : 제 1 제어 신호 생성부 144, 344 : 제 2 제어 신호 생성부
150 : 공통 전압 생성부 423 : 인식부
431 : 필터부 443 : 제어 신호 생성부
451 : 연결 수단
본 발명은 표시 장치에 관한 것으로, 특히 디스플레이 모드 변경시의 화상품질 저하를 개선할 수 있는 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치에 관한 것이다.
최근, 음극선관(CRT : cathode ray tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시 장치(LCD : lquid crystal display), 전계 방출 표시 장치(FED : field emission display), 플라즈마 디스플레이 패널(PDP : plasma display panel) 및 일렉트로 루미네센스(EL : electro Luminescence) 표시 장치 등이 있다.
상기 액정표시장치는 매트릭스 형태로 배열된 다수의 픽셀들과 상기 픽셀들 각각에 공급될 비디오 신호를 제어하기 위한 다수의 제어용 스위치 즉, 박막 트랜지스터(TFT)들로 구성된 액정패널에서 각 픽셀을 제어하여 백라이트 유닛에서 공급된 광의 투과량을 조절하여 화면에 원하는 화상을 표시하게 된다.
상기 액정표시장치는 그래픽 카드에서 데이터 신호, 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 이네이블(DE)신호 및 클럭 신호 등이 타이밍 컨트롤러로 공급된다.
상기 타이밍 컨트롤러는 상기 그래픽 카드로부터 공급된 신호들을 이용하여 게이트 드라이버를 제어하기 위한 게이트 제어 신호를 생성하고, 상기 데이터 드라이버를 제어하기 위한 데이터 제어 신호를 생성한다.
상기 게이트 제어 신호와 데이터 제어 신호가 액정패널에 인가되어 영상이 디스플레이된다.
상기 타이밍 컨트롤러는 게이트 제어 신호 및 데이터 제어 신호의 노이즈를 제거하는 필터(Filter)를 포함한다.
통상, 액정표시장치는 다양한 디스플레이 모드가 지원된다. 이러한 경우, 사용자에 의해 외부의 디스플레이 모드가 변경되면, 상기 수직동기신호, 수평동기신호, 데이터 이네이블신호 및 클럭 신호가 변경되고, 변경된 상기 수직동기신호, 수평동기신호, 데이터 이네이블신호 및 클럭 신호는 타이밍 컨트롤러에 공급된다.
예를 들어, 16:9 모드에서 27Mhz의 주파수 신호가 설정되어 있고, 4:3 모드에서 42Mhz의 주파수 신호가 설정되어 있을때, 사용자가 상기 16:9 모드에서 4:3 모드로 변경됨에 따라 27Mhz의 주파수 신호가 42Mhz의 주파수 신호로 급격히 변경되어 상기 타이밍 컨트롤러에 인가되고, 상기 타이밍 컨트롤러에서는 상기 변경된 주파수 신호를 반영한 게이트 제어 신호와 데이터 제어 신호를 게이트 드라이버와 데이터 드라이버에 전송한다.
종래의 경우에는 특정 모드에 따른 주파수에 대해서 필터가 설계되어 있다. 예컨대, 16:9 모드에 따른 27Mhz의 주파수 신호에 대해서만 필터가 설계되어 있다. 이러한 경우, 4:3 모드로 변경되는 경우, 주파수는 42Mhz로 변경된다. 이에 따라, 상기 필터는 27Mhz의 주파수 신호에 대해서만 노이즈를 제거하도록 설계되어 있으므로, 4:3 모드에 따른 42Mhz에 대해서는 노이즈를 제거하지 못하게 됨으로써, 제거되지 않은 노이즈에 의해 원하는 화상을 얻지 못하게 되어 화상 품질이 저하되는 문제가 있다.
본 발명은 디스플레이 모드의 변경에 따른 노이즈를 억제하여 화상 품질의 저하를 방지할 수 있는 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명의 제 1 실시예에 따른 모드 변환 장치는,
디스플레이 모드 변경에 따른 클럭 주파수를 비교하기 위한 비교부;
상기 비교 결과에 상응하는 클럭 신호를 생성하기 위한 복수의 클럭 신호 생성부; 및
상기 각 클럭 신호 생성부로부터 발생된 노이즈를 제거하기 위한 복수의 필터; 를 포함하는 것을 특징으로 한다.
본 발명의 제 2 실시예에 따른 모드 변환 방법은,
디스플레이 모드 변경에 따른 클럭 주파수를 비교하는 단계;
상기 인식된 클럭 주파수에 따라 해당하는 클럭 신호를 생성하는 단계;
상기 클럭 신호의 노이즈를 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 제 3 실시예에 따른 모드 변환 장치는,
디스플레이 모드 변경에 따른 클럭 신호를 비교하기 위한 비교부;
상기 비교 결과에 상응하는 클럭 신호를 이용하여 제어 신호를 생성하기 위한 복수의 제어 신호 생성부; 및
상기 생성된 제어 신호에 대한 노이즈를 제거하는 복수의 필터; 를 포함하는 것을 특징으로 한다.
본 발명의 제 4 실시예에 따른 모드 변환 방법은,
디스플레이 모드 변경에 따른 클럭 신호를 비교하는 단계;
상기 비교된 클럭 신호에 따라 해당하는 제어 신호를 생성하는 단계;
상기 제어 신호의 노이즈를 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 제 5 실시예에 따른 표시 장치는,
디스플레이 모드 변경에 따른 클럭 주파수를 비교하여 그 비교 결과에 따른 클럭 신호를 생성하고, 상기 클럭 신호의 노이즈를 제거하는 제 1 모드 변환 장치;
상기 노이즈가 제거된 클럭 신호를 이용하여 제어 신호를 생성하고, 상기 제어 신호의 노이즈를 제거하는 제 2 모드 변환 장치; 및
상기 제어 신호에 따라 소정의 데이터를 표시하는 표시패널을 포함하는 것을 특징으로 한다.
본 발명의 제 6 실시예에 따른 표시 장치는,
디스플레이 모드 변경에 따른 클럭 신호를 비교하여 그 비교 결과에 상응하는 클럭 신호를 이용하여 제어 신호를 생성하고, 상기 제어 신호의 노이즈를 제거 하는 모드 변환 장치; 및
상기 제어 신호에 따라 소정의 데이터 신호를 표시하는 표시패널;을 포함하는 것을 특징으로 한다.
본 발명의 제 7 실시예에 따른 모드 변환 장치는,
소정의 클럭 신호에 상응하는 디스플레이 모드를 인식하기 위한 인식부;
상기 인식된 디스플레이 모드에 따른 제어 신호를 생성하기 위한 제어 신호 생성부;
상기 생성된 제어 신호에 대한 노이즈를 제거하기 위한 복수의 필터;
상기 제어 신호를 상기 복수의 필터 중 어느 하나로 입력되도록 선택하는 연결 수단; 을 포함하는 것을 특징으로 한다.
본 발명의 제 8 실시예에 따른 모드 변환 방법은,
디스플레이 모드 변경에 따른 클럭 신호를 인식하는 단계;
상기 클럭 신호를 이용하여 제어 신호를 생성하는 단계;
상기 제어 신호의 노이즈를 제거하기 위한 필터로 연결하는 단계;
상기 제어 신호의 노이즈를 제거하는 단계; 를 포함하는 것을 특징으로 한다.
본 발명의 제 9 실시예에 따른 표시 장치는,
디스플레이 모드 변경에 따른 클럭 신호를 인식하여 소정의 제어 신호를 생성하고, 생성된 제어 신호의 노이즈를 제거하는 모드 변환 장치;
상기 제어 신호에 따라 소정의 데이터를 표시하는 표시 패널; 을 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정표시장치를 구체적으로 설명한다.
도 1은 본 발명에 따른 액정표시장치의 구동장치를 나타내는 도면이다.
도 1에 도시된 바와 같이, 본 발명의 액정표시장치는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고 화상이 표시되는 액정패널(100)과, 상기 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(112)와, 상기 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(114)와, 상기 액정패널(100)의 기준전압인 공통전압(Vcom)을 생성하는 공통전압 생성부(160)를 포함한다.
상기 액정패널(100)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열되고, 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성되어 있다. 또한, 상기 액정패널(100)은 2개의 유리기판과, 상기 유리기판 상에 충진된 액정으로 이루어진다. 상기 액정은 공통전압(Vcom)과 상기 데이터라인(DL1 ~ DLm)을 통해 공급된 데이터 전압간의 전위차에 의해 구동되어 상기 액정패널(100) 상에 화상을 표시하게 된다.
상기 박막트랜지스터(TFT)는 스위칭 소자로 상기 게이트라인(GL0 ~ GLn)과 전기적으로 연결되어 있으며, 상기 게이트라인(GL0 ~ GLn)으로 스캔신호 즉, 게이트 하이 전압(VGH)이 공급되면, 턴-온(turn-on)되고 상기 게이트라인(GL0 ~ GLn)으로 게이트 로우 전압(VGL)이 공급되면, 턴-오프(turn-off)된다.
상기 박막트랜지스터(TFT)가 턴-온(turn-on)되면, 상기 데이터라인(DL1 ~ DLm)을 통해 데이터 전압이 상기 박막트랜지스터(TFT)의 드레인 전극과 연결된 화소전극 상에 공급된다. 상기 박막트랜지스터(TFT)가 턴-오프(turn-off) 되면, 상기 화소전극은 상기 박막트랜지스터(TFT)가 턴-온(turn-on)될때까지 즉, 다음 프레임이 되어 게이트 하이 전압(VGH)이 공급될 때까지 상기 데이터 전압을 유지하게 된다.
상기 게이트 드라이버(112)는 상기 타이밍 컨트롤러(140)로부터 생성된 게이트 제어 신호에 따라 상기 게이트라인(GL0 ~ GLn)에 스캔신호 즉, 게이트 하이 전압(VGH)을 순차적으로 공급한다. 상기 게이트라인(GL0 ~ GLn)으로 상기 게이트 하이 전압(VGH)이 공급되면, 위에서 언급한 바와 같이, 상기 박막트랜지스터(TFT)는 턴-온(turn-on)된다.
상기 데이터 드라이버(114)는 상기 타이밍 컨트롤러(140)로부터 생성된 데이터 제어 신호에 따라 상기 데이터라인(DL1 ~ DLm)으로 데이터 전압을 공급한다. 상기 데이터 드라이버(114)는 상기 타이밍 컨트롤러(140)로부터 공급된 R, G, B 데이터 신호를 상기 R, G, B 데이터신호에 대응하는 아날로그 전압으로 변경하여 상기 데이터라인(DL1 ~ DLm)으로 공급한다.
상기 타이밍 컨트롤러(140)는 그래픽 카드(120)로부터 공급된 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호 및 클럭 신호(DCLK)를 이용하여 상기 게이트 드라이버(112)를 제어하는 게이트 제어 신호와 상기 데이터 드라이버(114)를 제어하는 데이터 제어 신호를 생성한다. 또한, 상기 타이밍 컨트롤러(140)는 상기 그래픽 카드(120)로부터 R, G, B 데이터 신호를 공급받아 1 수평 라인분씩 정렬하여 상기 데이터 드라이버(114)로 공급한다.
상기 공통전압 생성부(160)는 도시되지 않은 전원 공급부로부터 공급된 전원전압(Vdd)을 이용하여 상기 액정패널(100) 상에 주입된 액정의 기준전압이 되는 공통전압(Vcom)을 생성하게 된다. 상기 공통전압(Vcom)은 상기 액정패널(100) 상에 도시되지 않은 공통전극으로 공급되어 상기 액정의 기준전압이 된다.
도 2 및 도 3은 본 발명의 제 1 실시예의 그래픽 카드와 타이밍 컨트롤러를 나타내는 도면이다.
도 1 및 도 2에 도시된 바와 같이, 그래픽 카드(120)는 외부의 디스플레이 모드의 급격한 변경에 따라 변경된 구동 주파수를 비교하기 위한 비교부(121)를 포함하고, 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호 및 클럭 신호(DCLK) 등을 생성하는 제 1 및 제 2 클럭 신호 생성부(123, 124)와, 상기 제 1 및 제 2 클럭 신호 생성부(123, 124)에서 생성되는 신호의 노이즈를 제거하는 제 1 및 제 2 필터(131, 132)를 포함한다.
상기 그래픽 카드(120)는 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호 및 클럭 신호(DCLK) 등을 상기 타이밍 컨트롤러(140)에 공급한다.
상기 비교부(121)는 기준 주파수가 35MHz로 정해지며, 35MHz 보다 높은 구동 주파수는 제 1 클럭 신호 생성부(123) 라인으로 공급되고, 35MHz 보다 낮은 구동 주파수는 제 2 클럭 신호 생성부(124) 라인으로 공급된다.
상기 비교부(121)의 기준 주파수가 35Mhz로 정해지는 것은 일반적인 외부의 디스플레이 모드 변경에 따른 주파수가 27Mhz ~ 42Mhz 로 변하기 때문이다.
상기 디스플레이 모드 변경에 따른 구동 주파수는 상기 그래픽 카드(120) 내부의 비교부(121)에 의해 비교되고, 상기 제 1 클럭 신호 생성부(123) 또는 제 2 클럭 신호 생성부(124)에 공급되어 클럭 신호(DCLK)가 생성된다.
상기 제 1 클럭 신호 생성부(123)에서는 비교부(121)에서 비교된 35Mhz 보다 높은 주파수 신호의 클럭 신호(DCLK)가 생성되고, 상기 제 2 클럭 신호 생성부(124)에서는 상기 비교부(121)에서 인식된 35Mhz 보다 낮은 주파수 신호의 클럭 신호(DCLK)가 생성된다.
이때, 상기 제 1 클럭 신호 생성부(123)에서 생성되는 노이즈를 포함한 신호는 제 1 필터(131)에 의해 제거되고, 상기 제 2 클럭 신호 생성부(124)에서 생성되는 노이즈를 포함한 신호는 제 2 필터(132)에 의해 제거된다.
상기 제 1 필터(131)는 제 1 클럭 신호 생성부(123)에서 생성되는 신호의 노이즈를 제거할 수 있도록 35Mhz보다 높은 주파수의 주기를 갖도록 설계되고, 상기 제 2 필터(132)는 제 2 클럭 신호 생성부(124)에서 생성되는 신호의 노이즈를 제거할 수 있도록 35Mhz보다 낮은 주파수의 주기를 갖도록 설계된다.
상기 비교부(121)의 기준 주파수는 35Mhz로 한정되지 않고, 디스플레이 모드 변경의 구동 주파수에 따라 변경될 수도 있고, 상기 클럭 신호 생성부와 필터의 개수도 인식부(121)의 기준 주파수에 따라 다수개로 배치될 수 있다.
도 1, 도 2 및 도 3에 도시된 바와 같이, 상기 타이밍 컨트롤러(140)는 그래픽 카드(120)로부터 공급되는 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호 및 클럭 신호(DCLK) 등을 이용하여 제어 신호를 생성하는 제 1 및 제 2 제어 신호 생성부(143, 144)와, 상기 제 1 및 제 2 제어 신호 생성부(143, 144)에서 생성된 신호의 노이즈를 제거하는 제 1 및 제 2 필터(133, 134)를 포함한다.
상기 제 1 제어 신호 생성부(143)는 35Mhz 보다 높은 주파수의 제어 신호가 생성되고, 제 2 제어 신호 생성부(144)는 35Mhz 보다 낮은 주파수의 제어 신호가 생성된다.
외부 디스플레이 모드 변경에 따른 상기 제 1 클럭 신호 생성부(123)에서 생성된 클럭 신호(DCLK)를 이용하여 제 1 제어 신호 생성부(143)에서 제어 신호가 생성되고, 상기 제 2 클럭 신호 생성부(124)에서 생성된 클럭 신호(DCLK)를 이용하여 제 2 제어 신호 생성부(144)에서 제어 신호가 생성된다.
상기 제 1 필터(133)는 35MHz 보다 높은 주파수 신호의 노이즈를 제거할 수 있게 설계되고, 상기 제 2 필터(134)는 35MHz 보다 낮은 주파수 신호의 노이즈를 제거할 수 있게 설계된다.
상기 제 1 제어 신호 생성부(143)에서 생성되는 제어 신호의 노이즈는 제 1 필터(133)를 통해서 제거되고, 상기 제 2 제어 신호 생성부(144)에서 공급되는 제어 신호의 노이즈는 제 2 필터(134)를 통해서 제거된다.
상기 제 1 필터(133) 또는 제 2 필터(134)에서 노이즈가 제거된 제어 신호는 상기 게이트 드라이버 및 데이터 드라이버에 공급된다.
상기와 같은 본 발명에 따른 제 1 실시예의 액정표시 장치 구동방법에 관해 설명한다.
상기 디스플레이 모드 변경에 따른 구동 주파수는 상기 그래픽 카드(120) 내 부의 비교부(121)에 의해 기준 주파수(35Mhz)와 비교되어 제 1 클럭 신호 생성부(123) 또는 제 2 클럭 신호 생성부(124)에 공급된다.
상기 제 1 클럭 신호 생성부(123)에서는 비교부(121)에서 비교된 35Mhz 보다 높은 주파수 신호의 클럭 신호(DCLK)가 생성되고, 상기 제 2 클럭 신호 생성부(124)에서는 상기 비교부(121)에서 비교된 35Mhz 보다 낮은 주파수 신호의 클럭 신호(DCLK)가 생성된다.
이때, 상기 제 1 클럭 신호 생성부(123)에서 생성되는 클럭 신호(DCLK)의 노이즈는 제 1 필터(131)에 의해 제거되고, 상기 제 2 클럭 신호 생성부(124)에서 생성되는 클럭 신호(DCLK)의 노이즈는 제 2 필터(132)에 의해 제거된다.
상기 타이밍 컨트롤러(140)에서는 제 1 클럭 신호 생성부(123)에서 공급되는 클럭 신호(DCLK)를 이용하여 제 1 제어 신호 생성부(143)에서 제어 신호가 생성되고, 상기 제 2 클럭 신호 생성부(124)에서 공급되는 클럭 신호(DCLK)를 이용하여 제 2 제어 신호 생성부(144)에서 제어 신호가 생성된다.
상기 제 1 또는 제 2 제어 신호 생성부(143, 144)에서 생성된 제어 신호는 제 1 또는 제 2 필터(133, 134)를 통해 노이즈가 제거되고, 상기 노이즈가 제거된 제어 신호는 게이트 드라이버(112) 및 데이터 드라이버(114)에 공급된다.
상기 타이밍 컨트롤러(140)로부터 상기 게이트 드라이버(112) 및 데이터 드라이버(114)로 공급되는 제어 신호에 의해 상기 액정패널(100)에 영상이 디스플레이된다.
도 4는 본 발명에 따른 액정표시장치의 구동장치를 나타내는 제 2 실시예의 도면이다.
도 4에 도시된 바와 같이, 제 2 실시예에 따른 액정표시장치는 영상을 디스플레이하는 액정패널(300)과, 상기 액정패널(300)을 구동하는 게이트 드라이버(312) 및 데이터 드라이버(314)와, 상기 게이트 드라이버(312) 및 데이터 드라이버(314)를 제어하는 타이밍 컨트롤러(340)와, 광을 공급하는 백라이트 어셈블리(미도시)를 포함한다.
상기 액정표시장치는 별도의 그래픽 카드를 포함하지 않고, 도시되지는 않았지만 시스템에서 구동 주파수에 의한 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호 및 클럭 신호(DCLK) 등이 공급된다.
상기 타이밍 컨트롤러(340)는 상기 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호, 클럭 신호(DCLK)를 이용하여 데이터 드라이버(312)를 제어하는 게이트 제어 신호와, 데이터 드라이버(314)를 제어하는 데이터 제어 신호를 생성한다.
상기 타이밍 컨트롤러(340)는 외부의 디스플레이 모드 변경에 따른 구동 주파수의 클럭 신호(DCLK)를 비교하기 위한 비교부(321)를 포함한다. 여기서, 상기 비교부(321)은 35Mhz의 기준 주파수를 갖는다.
상기 타이밍 컨트롤러(340)는 기준 주파수(35Mhz)보다 높은 주파수의 제어 신호를 생성하는 제 1 제어 신호 생성부(343)와, 기준 주파수(35Mhz)보다 낮은 주파수의 제어 신호를 생성하는 제 2 제어 신호 생성부(344)를 포함한다.
상기 타이밍 컨트롤러(340)는 제 1 제어 신호 생성부(343)에서 생성된 제어 신호의 노이즈를 제거하는 제 1 필터(333)와, 상기 제 2 제어 신호 생성부(344)에서 생성된 제어 신호의 노이즈를 제거하는 제 2 필터(334)를 더 포함한다.
상기 시스템에서 공급되는 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호 및 클럭 신호(DCLK)는 상기 타이밍 컨트롤러(340)의 비교부(321)에서 기준 주파수(35Mhz)에 비교되어 상기 제 1 제어 신호 생성부(343) 또는 제 2 제어 신호 생성부(344)에 공급되고, 상기 제 1 제어 신호 생성부(343) 또는 제 2 제어 신호 생성부(344)에서 제어 신호가 생성된다.
상기 타이밍 컨트롤러(340)는 외부의 디스플레이 모드 변경에 따라 다수의 기준 주파수를 갖는 비교부와, 다수의 제어 신호 생성부 및 다수의 필터를 포함할 수도 있다.
상기 액정표시장치는 비교부(321)와 복수의 제어 신호 생성부(343, 344) 및 복수의 필터(333, 334)를 구성하여 외부의 디스플레이 모드 변경에 따른 주파수 신호를 출력하여 화상품질을 개선할 수 있다.
도 5는 본 발명에 따른 액정표시장치의 구동장치를 나타내는 제 3 실시예의 도면이다.
도 5에 도시된 바와 같이, 제 3 실시예의 액정표시장치는 액정패널(400)과, 상기 액정을 구동하는 게이트 드라이버(412) 및 데이터 드라이버(414)와 상기 게이트 드라이버(412) 및 데이터 드라이버(414)를 제어하는 타이밍 컨트롤러(440)를 포함한다.
상기 액정표시장치는 도 4의 제 2 실시예와 같이 별도의 그래픽 카드를 포함 하지 않고, 도시되지 않은 시스템에서 디스플레이 모드 변경에 따른 구동 주파수의 수직/수평동기신호(Vsync, Hsync), 데이터 이네이블(DE) 신호 및 클럭 신호(DCLK) 등이 공급된다.
상기 타이밍 컨트롤러(440)에는 디스플레이 모드 변경에 따른 구동 주파수의 클럭 신호(DCLK)를 인식하고, 연결 수단(451)을 제어하는 인식부(421)와, 상기 인식부(421)에서 인식된 클럭 신호(DCLK)를 이용하여 제어 신호를 생성하는 제어 신호 생성부(443)와, 상기 연결 수단(451)에 연결된 필터부(431)를 포함한다.
상기 인식부(421)는 변경이 가능한 다수의 디스플레이 모드가 미리 설정되어 있다.
상기 필터부(431)는 디스플레이 모드 변경에 의한 제어 신호의 노이즈를 제거하기 위한 다수의 필터를 포함하고, 상기 각각의 필터는 디스플레이 모드에 따라 주파수가 설정되어 설계된다.
상기 디스플레이 모드에 따른 제어 신호가 생성되면 연결 수단(451)과 연결된 필터부(431) 중 디스플레이 모드의 해당하는 필터에 의해 노이즈가 제거된다.
상기 연결 수단(451)으로는 일반적으로 멀티플렉서(Mux)로 설계되고, 필터부(431)의 다수개 필터들과 연결되어 있다. 이와 같이, 연결 수단(451)을 설계하는 것은 비용이 많이 들고, 부피가 커지는 제어 신호 생성부(443)를 다수개 두지 않고, 하나 만으로 구현할 수 있게 하는 효과가 있다.
따라서, 본 발명에 따른 액정표시장치는 비교부 또는 인식부, 복수의 신호 생성부 및 복수의 필터를 구비하여 외부의 디스플레이 모드 변경에 따른 구동 주파 수에 따라 변경된 주파수는 신호 생성부에서 클럭 신호 및 제어 신호를 생성하고, 해당되는 필터에서 노이즈를 제거함으로서, 급격한 디스플레이 모드 변경에 따른 화상 품질을 개선할 수 있다. 여기서, 본 발명은 상기 액정표시장치에 한정되지 않고, 표시 패널이 구비되는 표시 장치에 이용될 수 있다.
또한, 본 발명에 따른 표시 장치는 인식부, 신호 생성부, 연결 수단 및 복수의 필터를 구비하여 디스플레이 모드 변경에 따른 신호를 생성하고, 해당되는 필터에서 노이즈를 제거함으로서, 화상 품질을 개선할 수 있다.
본 발명은 비교부, 복수의 신호 생성부 및 복수의 필터를 구비함으로서, 외부의 디스플레이 모드 변경의 급격한 구동 주파수 변경에 따른 화상 품질을 개선하는 효과가 있다.
또한, 본 발명은 인식부, 신호 생성부, 연결 수단 및 복수의 필터를 구비함으로서, 외부의 디스플레이 모드 변경의 급격한 구동 주파수 변경에 따른 화상 품질을 개선하는 효과가 있다.
이상 설명한 내용을 통해 통상의 지식을 가진 자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능할 것이다.

Claims (14)

  1. 디스플레이 모드 변경에 따른 클럭 주파수를 비교하기 위한 비교부;
    상기 비교 결과에 상응하는 클럭 신호를 생성하기 위한 복수의 클럭 신호 생성부; 및
    상기 복수의 클럭 신호 생성부로부터 발생된 노이즈를 제거하기 위해 상기 복수의 클럭 신호 생성부와 1대1로 대응되도록 연결된 복수의 필터를 포함하는 것을 특징으로 하는 모드 변환 장치.
  2. 삭제
  3. 디스플레이 모드 변경에 따른 클럭 주파수를 비교하는 단계;
    복수의 클럭 신호 생성부에 의해 상기 비교 결과에 상응하는 클럭 주파수에 따라 해당하는 클럭 신호를 생성하는 단계;
    상기 복수의 클럭 신호 생성부와 1대1로 대응되도록 연결된 복수의 필터에 의해 상기 클럭 신호의 노이즈를 제거하는 단계;를 포함하는 것을 특징으로 하는 모드 변환 방법.
  4. 디스플레이 모드 변경에 따른 클럭 신호를 비교하기 위한 비교부;
    상기 비교 결과에 상응하는 클럭 신호를 이용하여 제어 신호를 생성하기 위한 복수의 제어 신호 생성부; 및
    상기 생성된 제어 신호에 대한 노이즈를 제거하는 복수의 필터를 포함하고,
    상기 복수의 필터는 상기 복수의 제어 신호 생성부와 1대1로 대응되도록 연결된 것을 특징으로 하는 모드 변환 장치.
  5. 삭제
  6. 디스플레이 모드 변경에 따른 클럭 신호를 비교하는 단계;
    복수의 제어 신호 생성부에 의해 상기 비교된 클럭 신호에 따라 해당하는 제어 신호를 생성하는 단계;
    상기 복수의 제어 신호 생성부와 1대1로 대응되도록 연결된 복수의 필터에 의해 상기 제어 신호의 노이즈를 제거하는 단계;를 포함하는 것을 특징으로 하는 모드 변환 방법.
  7. 디스플레이 모드 변경에 따른 클럭 주파수를 비교하여 그 비교 결과에 따른 복수의 클럭 신호를 생성하는 복수의 클럭 신호 생성부와, 상기 복수의 클럭 신호 생성부와 1대1로 대응되도록 연결되어 상기 클럭 신호의 노이즈를 제거하는 복수의 제1 필터를 포함하는 제 1 모드 변환 장치;
    상기 노이즈가 제거된 클럭 신호를 이용하여 복수의 제어 신호를 생성하는 복수의 제어 신호 생성부와, 상기 복수의 제어 신호 생성부와 1대1로 대응되도록 연결되어 상기 제어 신호의 노이즈를 제거하는 복수의 제2 필터를 포함하는 제 2 모드 변환 장치; 및
    상기 제어 신호에 따라 소정의 데이터를 표시하는 표시패널을 포함하는 것을 특징으로 하는 표시 장치.
  8. 디스플레이 모드 변경에 따른 클럭 신호를 비교하여 그 비교 결과에 상응하는 복수의 클럭 신호를 이용하여 제어 신호를 생성하는 복수의 제어 신호 생성부와, 상기 복수의 제어 신호 생성부와 1대1로 대응되도록 연결되어 상기 제어 신호의 노이즈를 제거하는 복수의 필터를 포함하는 모드 변환 장치; 및
    상기 제어 신호에 따라 소정의 데이터 신호를 표시하는 표시패널;을 포함하는 것을 특징으로 하는 표시 장치.
  9. 소정의 클럭 신호에 상응하는 디스플레이 모드를 인식하기 위한 인식부;
    상기 인식된 디스플레이 모드에 따른 제어 신호를 생성하기 위한 제어 신호 생성부;
    상기 생성된 제어 신호에 대한 노이즈를 제거하기 위한 복수의 필터;
    상기 제어 신호를 상기 복수의 필터 중 어느 하나로 입력되도록 선택하는 연결 수단; 을 포함하는 것을 특징으로 하는 모드 변환 장치.
  10. 제 9 항에 있어서,
    상기 제어 신호는 상기 클럭 신호를 이용하여 생성되는 것을 특징으로 하는 모드 변환 장치.
  11. 제 9 항에 있어서,
    상기 인식 수단에는 변경이 가능한 다수의 디스플레이 모드가 미리 설정되어 있는 것을 특징으로 하는 모드 변환 장치.
  12. 제 9 항에 있어서,
    상기 연결 수단은 상기 제어 신호 생성부와 상기 복수의 필터 사이에 연결되는 것을 특징으로 하는 모드 변환 장치.
  13. 디스플레이 모드 변경에 따른 클럭 신호를 인식하는 단계;
    상기 클럭 신호를 이용하여 제어 신호를 생성하는 단계;
    상기 제어 신호의 노이즈를 제거하기 위한 필터로 연결하는 단계;
    상기 제어 신호의 노이즈를 제거하는 단계; 를 포함하는 것을 특징으로 하는 모드 변환 방법.
  14. 디스플레이 모드 변경에 따른 클럭 신호를 인식하여 소정의 제어 신호를 생성하고, 생성된 상기 제어 신호의 노이즈를 제거하기 위한 필터로 연결하고, 상기 제어 신호의 노이즈를 제거하는 모드 변환 장치;
    상기 제어 신호에 따라 소정의 데이터를 표시하는 표시 패널; 을 포함하는 것을 특징으로 하는 표시 장치.
KR1020050102102A 2005-10-28 2005-10-28 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치 KR101211250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050102102A KR101211250B1 (ko) 2005-10-28 2005-10-28 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102102A KR101211250B1 (ko) 2005-10-28 2005-10-28 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20070045628A KR20070045628A (ko) 2007-05-02
KR101211250B1 true KR101211250B1 (ko) 2012-12-11

Family

ID=38271331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102102A KR101211250B1 (ko) 2005-10-28 2005-10-28 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치

Country Status (1)

Country Link
KR (1) KR101211250B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043625B1 (ko) * 2013-01-31 2019-11-12 엘지디스플레이 주식회사 주파수 보정 방법 및 이를 이용한 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001215915A (ja) 2000-02-03 2001-08-10 Sanyo Electric Co Ltd 表示装置
JP2002140029A (ja) 2000-11-06 2002-05-17 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路およびその駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001215915A (ja) 2000-02-03 2001-08-10 Sanyo Electric Co Ltd 表示装置
JP2002140029A (ja) 2000-11-06 2002-05-17 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路およびその駆動方法

Also Published As

Publication number Publication date
KR20070045628A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
US20050253794A1 (en) Impulse driving method and apparatus for liquid crystal device
US10650761B2 (en) Displaying image on low refresh rate mode and device implementing thereof
US20050078076A1 (en) Scan driver, display device having the same, and method of driving display device
JP2006309226A (ja) 表示パネルとこれを具備した表示装置、及びその駆動方法
US20080042930A1 (en) Circuit and method for driving an LCD panel capable of reducing water-like waveform noise
US8072445B2 (en) Driving device and display apparatus having the same
JP2008165239A (ja) 液晶表示装置及びその駆動方法
US20100171725A1 (en) Method of driving scan lines of flat panel display
KR101127854B1 (ko) 게이트 구동 장치와 이를 이용한 화상 표시 장치
US9697785B2 (en) Display device
KR101232527B1 (ko) 데이터 변조장치, 이를 구비한 액정표시장치 및 그의구동방법
KR102138664B1 (ko) 표시장치
KR101510882B1 (ko) 액정표시장치 및 그 구동방법
KR20070025662A (ko) 액정표시장치 및 그의 구동방법
US20070085799A1 (en) Liquid crystal display apparatus, device of drivng the same and method of driving the same
KR101211250B1 (ko) 모드 변환 장치, 그 방법 및 이를 구비한 표시 장치
KR20190029053A (ko) 표시장치 및 그 구동방법
KR100577300B1 (ko) 액정표시장치의 구동방법
KR101213924B1 (ko) 액정표시장치 및 그의 구동방법
KR101343499B1 (ko) 액정표시장치
KR20070069408A (ko) 옵션 처리 장치 및 표시장치
KR20060113179A (ko) 액정표시장치
KR20090040139A (ko) 액정표시장치의 잔류전압 제거회로
JP4162625B2 (ja) 陰極線管インパルス式画像表示を模擬する方法
KR101633120B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 8