KR101203721B1 - 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법 - Google Patents

버스트 통신 수신 시스템의 프레임 동기 장치 및 방법 Download PDF

Info

Publication number
KR101203721B1
KR101203721B1 KR1020080117083A KR20080117083A KR101203721B1 KR 101203721 B1 KR101203721 B1 KR 101203721B1 KR 1020080117083 A KR1020080117083 A KR 1020080117083A KR 20080117083 A KR20080117083 A KR 20080117083A KR 101203721 B1 KR101203721 B1 KR 101203721B1
Authority
KR
South Korea
Prior art keywords
value
signal
correlation
sample
burst
Prior art date
Application number
KR1020080117083A
Other languages
English (en)
Other versions
KR20100058324A (ko
Inventor
함영권
송윤정
이수인
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080117083A priority Critical patent/KR101203721B1/ko
Publication of KR20100058324A publication Critical patent/KR20100058324A/ko
Application granted granted Critical
Publication of KR101203721B1 publication Critical patent/KR101203721B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법에 관한 것이다.
본 발명은 버스트 방식의 통신 수신 시스템에서 다른 사용자로부터 수신되는 버스트마다 신호 크기가 일정치 않은 상황에서 안정적으로 정확한 프레임 동기를 수행할 수 있으며, 프레임 동기가 이루어진 뒤의 크기가 일정한 버스트 신호를 이용하여 버스트당 정확한 자동 이득 제어를 수행할 수 있다.
Figure R1020080117083
버스트 방식, 프레임 동기, 코릴레이션 상대값, 자동 이득 제어

Description

버스트 통신 수신 시스템의 프레임 동기 장치 및 방법{Apparatus and method of frame detection and automatic gain control for burst mode communication systems}
본 발명은 버스트 방식 환경에서의 통신 수신 시스템에 관한 것으로, 보다 상세하게는 버스트 통신 수신 시스템의 프레임 동기 장치 및 이를 이용한 프레임 동기 획득과 자동 이득 제어 방법에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-S-005-01, 과제명: HFC 망에서의 IP 기반 초고속 멀티미디어 전송기술 개발].
버스트 방식의 통신은 송신부에서 버스트가 전송되는 시작부분에 짧은 프리엠블을 붙여 프레임을 전송한다. 수신부에서는 프리엠블을 이용하여 버스트 단위로 프레임 동기, 타이밍 동기, 주파수/위상 동기, 복조/디코딩 등을 수행한다.
이와 같은 버스트 방식의 통신 모드에서는 프레임에 신호가 없이 잡음만 있는 구간이 있을 수 있고, 버스트마다 다른 사용자로부터 프레임이 수신될 수도 있다. 따라서, 수신 신호의 크기가 프레임마다 다를 수 있다. 특히 레인징 구간에서 의 수신 신호의 크기는 제각각일 수 있다.
따라서 신호에 대하여 동기 및 복조를 제대로 수행하기 위해서는, 버스트 신호의 신호 레벨과 상관없이 프레임 동기를 수행할 수 있어야 한다. 이를 위해, 종래에는 프레임 동기를 얻기 위하여 입력 신호와 이미 알고 있는 신호열과의 코릴레이션(correlation)을 구하고, 이 값이 임계값을 넘으면 프레임의 시작점으로 설정하였다. 그러나, 입력신호 레벨이 변할 경우, 임계값을 설정하는데 어려움이 있다.
그러므로, 버스트 통신 모드에서 매치 필터 뒤 그리고 프레임 동기 앞에 자동 이득 제어(AGC: Automatic Gain Control)를 위치시키는 것은, 잡음 구간도 원하는 기준 레벨로 증폭시키는 결과를 가져온다. 이에 따라 버스트 신호와 잡음 구간의 경계 지점을 명확하지 않게 하여, 프레임 동기를 포함한 이후의 동작에 오류를 발생시킬 가능성을 높여준다.
따라서, 본 발명은 수신되는 버스트마다 수신 신호의 크기가 일정치 않은 상황에서, 안정적인 프레임 동기와 정확한 자동 이득 제어를 수행할 수 있는 프레임 동기 장치 및 방법을 제공한다.
상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 하나의 특징인 버스트 방식의 통신 환경에서 수신 시스템으로 입력되는 수신 신호의 프레임을 동기화하는 장치는,
미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 상기 샘플 단위의 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 코릴레이션 계산기; 상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 각각 계산하는 코릴레이션 상대값 계산기; 상기 복수의 코릴레이션 상대값과 미리 설정한 기준 임계값을 비교하여, 상기 기준 임계값보다 큰 값을 나타내는 복수의 코릴레이션 상대값에 대한 신호들을 추출하는 임계치 초과 신호 추출기; 상기 추출한 신호들 중 가장 큰 값을 갖는 신호를 탐색하는 최대 샘플 신호 탐색기; 및 상기 최대 샘플 신호 탐색기에서 탐색한 신호를 토대로 상기 수신 신호의 프레임 동기 시작점을 선택하여 상기 샘플 단위의 수신 신호를 동기화한 후 출력하는 신호 선택기를 포함한다.
상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 또 다른 특징인 버 스트 방식의 통신 환경에서 수신 시스템으로 입력되는 신호의 프레임을 동기화하는 방법은,
미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 샘플 단위의 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 단계; 상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 계산하는 단계; 상기 복수의 코릴레이션 상대값 중 미리 설정한 기준 임계값을 초과하는 복수의 코릴레이션 상대값에 대한 신호를 추출하는 단계; 및 기준 임계값을 초과하는 상기 보수의 코릴레이션 상대값 중 최대값을 나타내는 코릴레이션 상대값에 대한 샘플 신호를 추출하고, 추출한 샘플 신호를 이용하여 수신 신호를 동기화하는 단계를 포함한다.
따라서 본 발명은 버스트 방식의 통신 시스템의 수신부에서 버스트마다 신호 크기가 일정치 않은 상황에서 안정적으로 정확한 프레임 동기를 수행할 수 있다. 또한, 프레임 동기가 이루어진 뒤의 크기가 일정한 버스트 신호를 이용하여 버스트당 정확한 자동 이득 제어를 수행할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사 한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하 도면을 참조로 하여, 본 발명의 실시예에 따른 수신 시스템과 그에 따른 프레임 동기 및 이득 제어 방법에 대하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 버스트 통신 수신 시스템의 구조도이다.
도 1에 도시된 바와 같이, 수신 시스템은 전 디지털형 피드포워드(All digital feedforward)의 구조를 가지며, RF 수신부(100), 아날로그 디지털 변환부(200), 매치 필터부(300), 프레임 동기부(400), 자동 이득 제어부(500), 심볼 타이밍 동기부(600), 주파수/위상 보상부(700) 및 복조/디코더부(800)를 포함한다.
RF 수신부(100)는 송신 시스템으로부터 송출된 아날로그 고주파 신호에서, 수신 시스템이 원하는 대역의 고주파 신호를 기저대역(Baseband) 신호로 하향 변환(down conversion)한다. 이때 송신 시스템으로부터 송출된 아날로그 고주파 신호는 버스트 단위로 수신 시스템으로 수신되며, 이하 수신 신호를 버스트 신호라고도 지칭한다.
아날로그 디지털 변환부(ADC: Analog to Digital Conversion)(200)는 RF 수 신부(100)에서 기저대역 신호로 하향 변환되어 출력된 아날로그 신호를 일정 주기로 샘플링하여 디지털 신호로 변환한다. 여기서 일정 주기는 시스템 설계시마다 달리 적용될 수 있다. 그리고 본 발명의 실시예에서는 일정 주기를 심볼 주기의 4배라고 가정하여 설명하기로 한다. 즉, 하나의 심볼 내에 4개의 샘플 값이 존재하며, 이를 샘플 단위의 신호 즉, 샘플 신호라 지칭한다.
매치 필터부(300)는 아날로그 디지털 변환부(200)에서 변환된 디지털 신호를 수신하여 인접 심볼 간섭(ISI: Inter Symbol Interference)을 줄여 신호의 신호대 잡음비(SNR: Signal to Noise Ratio)가 개선된 디지털 신호를 출력한다.
프레임 동기부(400)는 매치 필터부(300)에서 출력된 신호대 잡음비가 개선된 버스트 단위의 디지털 신호를 수신하고, 이를 토대로 버스트 신호의 시작 위치를 찾는다. 이를 위해, 프레임 동기부(400)에서는 버스트 단위의 디지털 신호로부터 코릴레이션 상대값을 계산한다. 이에 대해서는 이후 상세히 설명하기로 한다.
그리고, 자동 이득 제어부(500)는 프레임 동기부(400)에서 출력된 버스트 단위의 수신 신호의 크기를 일정하게 유지시켜준다.
심볼 타이밍 동기부(600)는 프레임 동기부(400)와 자동 이득 제어부(500)를 통해 수신 신호의 시작점이 찾아지고 크기가 일정 레벨로 유지된 수신 신호의 정확한 타이밍을 찾는다.
주파수/위상 보상부(700)는 버스트 단위의 데이터 내에 포함되어 있으며 수신 시스템이 미리 알고 있는 프리앰블 데이터열을 이용하여, 송수신 주파수/위상 옵셋을 추정하고 보상한다.
복조/디코더부(800)는 버스트 단위의 수신 신호의 심볼을 복조하고, 오류가 포함된 결과에 대해서는 전방오류수정(FEC: Forward Error Correction)에 의해 디코딩 과정을 거쳐 오류가 보정된 최종 데이터를 얻는다.
다음은 상기에서 설명한 프레임 동기부(400)의 구조에 대하여 도 2를 참조로 상세히 설명하기로 한다. 도 2를 설명하기 앞서, 본 발명의 실시예는 송신 시스템에서 전송되는 신호의 프레임 동기를 위해, 송신 시스템은 송신 신호의 앞 부분에 프리앰블(Preamble)를 두어 전송한다.
이때 프리앰블은 이미 수신 시스템에 저장되어 있는 CAZAC(Constant Amplitude Zero Auto-Correlation) 시퀀스와 동일한 것을 보내는 것으로 가정한다. 본 발명의 실시예에서는 CAZAC 시퀀스를 이용하는 것을 예로 하여 설명하나, CAZAC 시퀀스의 성질과 비슷한 성질을 가지는 어떠한 시퀀스(예를 들어, M-Sequence 등)를 사용해도 무방하다. 여기서 버스트 신호는 아날로그 디지털 변환부(200)에서 심볼 주기의 4배로 샘플링되었기 때문에, 심볼당 4배 오버 샘플되어 입력된 샘플 신호가 된다.
도 2는 본 발명의 실시예에 따른 프레임 동기부의 구조도이다.
도 2에 도시된 바와 같이, 프레임 동기부(400)는 코릴레이션 계산기(410), 코릴레이션 상대값 계산기(420), 임계치 초과 신호 추출기(430), 최대 샘플 신호 탐색기(440) 및 신호 선택기(450)를 포함한다.
코릴레이션 계산기(410)는 샘플 단위로 입력되는 버스트 신호와 CAZAC 시퀀스간에 코릴레이션 값을 구한다. 그리고 구한 코릴레이션 값을 이용하여 샘플 단위 의 코릴레이션 상대값을 구한다. 그리고 나서, 코릴레이션 상대값과 기준 임계값과 비교하고, 미리 설정한 임계값보다 큰 임계값을 보이는 코릴레이션 상대값들에 대한 신호들을 검출한다.
그리고 검출된 신호들 중 가장 큰 신호를 구하면, 구한 신호가 발생한 시점이 샘플 단위의 프레임 동기 시점이 된다. 코릴레이션 계산기(410)에 대해 도 3을 참조로 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 코릴레이션 계산기의 예시도이다.
도 3에 도시된 바와 같이, 코릴레이션 계산기(410)는 복수의 곱셈기(411-1 ～ 411-16), 덧셈기(412) 및 절대값 계산기(413)를 포함한다.
복수의 곱셈기(411-1 ～ 411-16)는 샘플 단위로 입력된 버스트 신호(이하, 입력 샘플 신호라 지칭)와 이미 저장하고 있는 각각 CAZAC 시퀀스를 곱한다. 입력 샘플 신호는 4배로 오버 샘플링된 신호이며, x로 표기한다. 곱셈기(411-1 ～ 411-16)는 CAZAC 시퀀스의 엘리먼트 수(예를 들어, 16개) 만큼 존재하며, 첫 번째 곱셈기(411-1)는 입력 샘플 신호 xk와 CAZAC 시퀀스 C15를 곱하고, 두 번째 곱셈기(411-2)는 입력 샘플 신호 xk -4와 CAZAC 시퀀스 C14를 곱한다.
덧셈기(412)는 복수의 곱셈기(411-1 ～ 411-16)에서 입력 샘플 신호와 CAZAC 시퀀스가 각각 곱해져 출력된 16개의 값을 더하고, 절대값 계산기(413)는 덧셈기(412)에서 더해져 출력된 값에 절대값을 계산하여 입력 샘플 신호에 대한 코릴레이션 값으로 출력한다. 이때 코릴레이션 값으로 출력되는 값은 다음 수학식 1과 같 이 표현할 수 있으며, 샘플 단위가 된다.
Figure 112008080958226-pat00001
이와 같이 절대값 계산기(413)에서 출력된 코릴레이션 값은 상기 도 2의 코릴레이션 상대값 계산기(420)로 입력된다. 코릴레이션 상대값 계산기(420)는 코릴레이션 계산기(410)에서 계산된 코릴레이션 값을 이용하여 코릴레이션 상대값을 계산하며, 다음 수학식 2를 이용하여 계산한다.
Figure 112008080958226-pat00002
여기서 k는 임의의 샘플 시점을 의미하고, N은 임의의 기간을 의미한다. 그리고 Window는 윈도우 크기를 의미한다. 여기서 N 값과 Window 값은 시스템 설계자에 의해 다양하게 바뀔 수 있으며, 본 발명의 실시예에서는 N을 3이라 가정하여 설명한다.
임의의 샘플 시점 k에 대한 코릴레이션 상대값은 이 시점의 코릴레이션 값을 이 시점의 샘플보다 임의의 기간(N) 뒤의 일정 윈도우 내에 들어오는 샘플 신호들의 코릴레이션 값의 평균으로 나누어 구한다. 이때, 본 발명의 실시예에서 코릴레이션 상대값을 구하는 이유는 CAZAC 시퀀스의 코릴레이션 값을 기준 임계값과 바로 비교하기에는 어려움이 있기 때문이다.
즉, 다른 사용자로부터 입력되는 버스트의 신호 레벨에 따라 CAZAC 시퀀스의 코릴레이션 절대값이 크게 변화하기 때문에, 적당한 임계값을 잡을 수 없게 된다. 그러나, 코릴레이션 상대값은 입력되는 버스트의 신호 레벨에 거의 무관한 값을 갖는다. 여기서 N 값은 CAZAC 시퀀스의 자기 상관 값의 천이 영역을 피하고 작은 값으로 안정화되기 시작하는 시점을 고려하여 선택한다.
그리고 윈도우의 크기는 잡음효과를 줄이고 CAZAC 시퀀스의 자기상관 값이 계속 나타나는 영역이 선택될 수 있도록 설정한다. 이는 CAZAC 시퀀스 코릴레이션 특성을 고려한 것이다.
임계치 초과 신호 추출기(430)는 CAZAC 시퀀스의 자기상관 값의 특성을 고려하여 임계치를 설정한다. 여기서 자기상관 값의 특성을 고려하여 임계치를 설정하는 방법에 대해서는 이미 알려진 사항으로, 본 발명의 실시예에서는 상세한 설명을 생략하기로 한다. 그리고 프레임 검출률이 충분히 높도록 임계치를 설정하므로, 심볼 구간 동안 몇 개의 샘플이 임계치를 넘을 수는 있다.
최대 샘플 신호 탐색기(440)는 임계치 초과 샘플 지점의 앞뒤 일정 구간 샘플들(예를 들어, 앞뒤로 2개의 샘플)의 코릴레이션 상대값 중 최대값을 가지는 샘플을 찾는다. 이는 샘플 단위의 정확도를 가진 프레임 동기를 위해서다. 여기서 일정 구간으로 앞뒤 2개의 샘플을 살피는 것은, 본 발명의 실시예에서는 4배 오버 샘플링을 예로 하였기 때문이다.
신호 선택기(450)는 최대 샘플 신호 탐색기(440)에서 찾은 최대 코릴레이션 상대값에 해당하는 동기 지점을 토대로 CAZAC 신호의 길이 등을 고려하여, 입력 샘 플 신호의 프레임의 시작점을 선택한다. 즉, 버스트 신호의 시작점을 찾아 이 시작점으로부터 이후의 샘플들을 자동 이득 제어부(500)로 출력한다.
다음은 본 발명의 실시예에 따른 자동 이득 제어부(500)에 대하여 도 4를 참조로 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 자동 이득 제어부의 예시도이다.
도 4에 도시된 바와 같이, 자동 이득 제어부(500)는 샘플 신호 평균 크기값 출력기(510), 이득 계산기(520) 및 곱셈기(530)를 포함한다.
샘플 신호 평균 크기값 출력기(510)는 어느 시점의 레벨 값 즉, 샘플 신호 평균 크기값을 계산하여 이득 계산기(520)로 출력한다. 여기서 샘플 신호 평균 크기값 출력기(510)에서 출력되는 레벨 값은 다음 수학식 3과 같이 구할 수 있다. 그리고 도 4에 도시된 샘플 신호 평균 크기값 출력기(510)의 구성 요소들의 동작 방법은 이미 알려진 사항으로, 본 발명의 실시예에서는 상세한 설명을 생략하기로 한다.
Figure 112008080958226-pat00003
이득 계산기(520)는 자동 이득 제어의 이득(이하, ‘AGC_gain’라 지칭)을 다음 수학식 4와 같이 구한다.
Figure 112008080958226-pat00004
수학식 4는 원하는 기준 전력 값(ref_power)을 AGC를 적용할 시점보다 뒤에 입력될 일정 윈도우 내의 신호들의 평균 전력을 나눈 결과임을 의미한다.
여기서 AGC를 적용할 시점보다 뒤에 입력될 일정 윈도의 내의 신호들의 평균 전력값을 이용하는 이유는 프레임 동기 이전의 신호를 이용하지 않기 위함이다. 즉, 프레임이 시작되기 전의 잡음 구간과 같은 구간이 신호의 평균 레벨 계산에 사용되지 않기 위함이다. 이는 하나의 버스트 내의 신호 레벨의 변화가 거의 없는 경우에 유리하다.
자동 이득 제어를 위한 계산은 통신 채널의 성격에 따라 AGC_gain을 구할 때에 사용한 윈도우 크기의 블록 단위로 계산할 수도 있다. 또한, 하나의 버스트 내에서는 페이딩이 없는 경우, 처음에 구한 AGC_gain을 버스트 최종까지 사용할 수도 있다.
곱셈기(530)는 프레임 동기부(400)에서 출력된 입력 샘플 신호와 이득 계산기(520)에서 계산된 AGC_gain 값을 곱(xk * AGC_gain)하고, 그 결과인 일정 크기의 입력 샘플 신호를 상기 도 1의 심볼 타이밍 동기부(600)로 전달한다.
다음은 상기 도 3 및 도 4에서 설명한 프레임 동기부(400)와 자동 이득 제어부(500)를 이용하여 프레임을 동기화하고 자동 이득 제어하는 방법에 대하여 도 5를 참조로 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 버스트 통신 수신 시스템에서의 프레임 동기 및 자동 이득 제어 방법에 대한 흐름도이다.
도 5에 도시된 바와 같이, 샘플 단위의 디지털 신호(이하 ‘샘플 신호’라 지칭)가 프레임 동기부(400)로 입력되면(S100), 코릴레이션 계산기(410)는 입력된 샘플 신호와 CAZAC 시퀀스간 코릴레이션을 계산한다. 이때, 샘플 신호는 4배로 오버샘플링 된 신호라 가정하며, 프레임 동기부(400)로 입력되는 샘플 신호가 생성되기까지의 과정은 이미 알려진 사항으로 본 발명의 실시예에서는 상세한 설명을 생략하기로 한다..
코릴레이션 계산기(410)가 입력된 샘플 신호와 CAZAC 시퀀스간 코릴레이션을 계산하면(S110), 코릴레이션 상대값 계산기(420)는 계산된 코릴레이션 결과를 이용하여 샘플단위의 코릴레이션 상대값을 구한다(S120). 코릴레이션 상대값 계산기(420)가 코릴레이션 상대값을 구하면 임계치 초과 신호 추출기(430)는 임의로 설정한 임계치를 초과하는 모든 신호를 추출한다(S130).
그리고 최대값 샘플 신호 탐색기(440)는 추출된 임계치를 초과하는 모든 신호 중에 가장 큰 값을 나타내는 최대값 샘플 신호를 탐색한다(S140). S140 단계에서 탐색된 샘플 신호는 프레임 동기를 위한 기준 시점으로 사용된다. 신호 선택기(450)는 최대값 샘플 신호 탐색기(440)에서 탐색한 최대 코릴레이션 상대값에 해당하는 동기 지점을 토대로 프레임 동기부(400)로 입력된 입력 샘플 신호의 버스트 시작점을 선택하여, 이 점을 시작점으로 입력 샘플 신호를 자동 이득 제어부(500)로 출력한다(S150). 그러면 자동 이득 제어부(500)는 S150 단계에서 프레임 동기가 수행되어 출력된 신호에 대하여 자동 이득 제어를 수행하여 출력한다(S160).
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 버스트 통신 수신 시스템의 구조도이다.
도 2는 본 발명의 실시예에 따른 프레임 동기부의 구조도이다.
도 3은 본 발명의 실시예에 따른 코릴레이션 계산기의 예시도이다.
도 4는 본 발명의 실시예에 따른 자동 이득 제어부의 예시도이다.
도 5는 본 발명의 실시예에 따른 버스트 통신 수신 시스템에서의 프레임 동기 및 자동 이득 제어 방법에 대한 흐름도이다.

Claims (11)

  1. 버스트 방식의 통신 환경에서 수신 시스템으로 입력되는 수신 신호의 프레임을 동기화하는 장치에 있어서,
    미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 코릴레이션 계산기;
    상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 각각 계산하는 코릴레이션 상대값 계산기;
    상기 복수의 코릴레이션 상대값과 미리 설정한 기준 임계값을 비교하여, 상기 기준 임계값보다 큰 값을 나타내는 복수의 코릴레이션 상대값에 대한 신호들을 추출하는 임계치 초과 신호 추출기;
    상기 추출한 신호들 중 가장 큰 값을 갖는 신호를 탐색하는 최대 샘플 신호 탐색기; 및
    상기 최대 샘플 신호 탐색기에서 탐색한 신호를 토대로 상기 수신 신호의 프레임 동기 시작점을 선택하여 상기 샘플 단위의 수신 신호를 동기화한 후 출력하는 신호 선택기
    를 포함하는 프레임 동기 장치.
  2. 제1항에 있어서,
    상기 코릴레이션 계산기는,
    상기 샘플 단위의 수신 신호와 시퀀스를 곱하여 상기 시퀀스의 엘리먼트 수만큼의 값을 출력하는 곱셈기;
    상기 곱셈기에서 출력되는 상기 시퀀스 엘리먼트 수 만큼의 값을 더하여 출력하는 덧셈기; 및
    상기 덧셈기에서 출력된 값에 절대값을 계산하여 상기 코릴레이션 값으로 출력하는 절대값 계산기
    를 포함하는 프레임 동기 장치.
  3. 제1항에 있어서,
    상기 코릴레이션 상대값 계산기는 미리 설정한 시점의 코릴레이션 값을, 상기 미리 설정한 시점에 대한 샘플 신호보다 미리 설정한 기간 뒤의 설정 값 내에 포함된 샘플 신호들의 코릴레이션 값의 평균으로 나누어 상기 코릴레이션 상대값을 계산하는 프레임 동기 장치.
  4. 제3항에 있어서,
    상기 미리 설정한 기간은 시퀀스의 자기 상관값의 천이 영역을 피하고 미리 설정한 값으로 안정화되기 시작하는 시점을 고려하여 설정한 기간이고, 상기 설정 값은 상기 시퀀스의 자기 상관 값이 지속적으로 나타나는 영역을 고려하여 설정한 값인 프레임 동기 장치.
  5. 제1항에 있어서,
    상기 신호 선택기에서 출력된 프레임이 동기화된 상기 버스트 신호를 수신하여, 상기 버스트 신호의 크기가 일정 크기로 유지되도록 제어하는 자동 이득 제어 장치
    를 더 포함하는 프레임 동기 장치.
  6. 제5항에 있어서,
    상기 자동 이득 제어 장치는,
    샘플 신호 평균 크기값을 계산하는 샘플 신호 평균 크기값 출력기;
    상기 계산한 샘플 신호 평균 크기값과 미리 설정한 기준 전력 값을 이용하여 이득 값을 계산하는 이득 계산기; 및
    상기 샘플 단위의 수신 신호와 상기 이득 계산기에서 계산된 이득 값을 곱하여, 미리 설정한 크기의 샘플 신호로 출력하는 곱셈기
    를 포함하는 프레임 동기 장치.
  7. 버스트 방식의 통신 환경에서 수신 시스템으로 입력되는 신호의 프레임을 동기화하는 방법에 있어서,
    미리 설정한 배수로 오버 샘플링된 후 샘플 단위로 입력되는 수신 신호와 시퀀스 간의 복수의 코릴레이션 값을 계산하는 단계;
    상기 복수의 코릴레이션 값을 이용하여 복수의 코릴레이션 상대값을 계산하 는 단계;
    상기 복수의 코릴레이션 상대값 중 미리 설정한 기준 임계값을 초과하는 복수의 코릴레이션 상대값에 대한 신호를 추출하는 단계; 및
    기준 임계값을 초과하는 상기 복수의 코릴레이션 상대값 중 최대값을 나타내는 코릴레이션 상대값에 대한 샘플 신호를 추출하고, 추출한 샘플 신호를 이용하여 수신 신호를 동기화하는 단계
    를 포함하는 동기화 방법.
  8. 제7항에 있어서,
    상기 최대값을 나타내는 코릴레이션 상대값에 대한 샘플 신호의 시점은 상기 수신 신호에 대한 프레임 동기를 맞추는 기준 시점인 동기화 방법.
  9. 제7항에 있어서,
    동기화한 수신 신호의 크기가 미리 설정한 일정 크기를 유지하도록 자동 이득 제어를 수행하는 단계
    를 포함하는 동기화 방법.
  10. 제9항에 있어서,
    상기 자동 이득 제어를 수행하는 단계는,
    상기 동기화한 수신 신호를 이용하여, 상기 수신 신호에 대한 평균 크기 값을 계산하여 출력하는 단계;
    상기 출력된 평균 크기 값과 상기 기준 전력 값을 이용하여 이득 값을 계산하여 출력하는 단계; 및
    상기 수신 신호에 상기 출력된 이득 값을 곱하여 자동 이득 제어를 수행하는 단계;
    를 포함하는 동기화 방법.
  11. 제10항에 있어서,
    상기 이득 값은 미리 설정된 기준 전력값을, 자동 이득 제어를 적용할 시점보다 뒤에 입력될 설정 값 내의 신호들의 평균 전력으로 나누어 계산된 값인 동기화 방법.
KR1020080117083A 2008-11-24 2008-11-24 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법 KR101203721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080117083A KR101203721B1 (ko) 2008-11-24 2008-11-24 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080117083A KR101203721B1 (ko) 2008-11-24 2008-11-24 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100058324A KR20100058324A (ko) 2010-06-03
KR101203721B1 true KR101203721B1 (ko) 2012-11-21

Family

ID=42359991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080117083A KR101203721B1 (ko) 2008-11-24 2008-11-24 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101203721B1 (ko)

Also Published As

Publication number Publication date
KR20100058324A (ko) 2010-06-03

Similar Documents

Publication Publication Date Title
EP1618696B1 (en) Frequency synchronization apparatus and frequency synchronization method
US7729414B2 (en) Guard interval analysis method and apparatus
JP5038630B2 (ja) 反復的なプリアンブル信号を有する直交周波数の分割多重伝送方式信号の受信方法
US7616723B2 (en) Method for symbol timing synchronization and apparatus thereof
JP2003069546A (ja) 復調タイミング生成回路および復調装置
EP2517384B1 (en) Delay, gain and phase estimation for measurement receivers
KR100943169B1 (ko) 통신시스템에서 프레임 동기 및 주파수 동기를 동시에획득하는 장치 및 그 방법
US6522706B1 (en) Delay spread estimation for multipath fading channels
US8401125B2 (en) Receiving apparatus and method with no oversampling analog to digital conversion
US7573953B2 (en) Method and apparatus for estimating SFO in digital receiver, and method and apparatus for compensating for sampling frequency using the estimated SFO in the digital receiver
US7227834B1 (en) Synchronizing pulse generating method and method of receiving OFDM signal
KR100555709B1 (ko) 디지털 수신기의 채널 프로파일을 이용한 심벌 타이밍오류 검출장치 및 그의 심벌 타이밍 오류 검출방법
JP4373469B2 (ja) ディジタル放送受信機及び同期検出方法
US7075997B1 (en) OFDM frame synchronization
CN110601718A (zh) 扩频通信捕获方法、装置及***
US8040990B2 (en) Method and apparatus for estimating sampling frequency offset, and sampling timing recovery loop including the apparatus
KR100929776B1 (ko) 리커시브 복조 장치 및 방법
GB2353681A (en) OFDM symbol synchronisation
KR101203721B1 (ko) 버스트 통신 수신 시스템의 프레임 동기 장치 및 방법
KR100720582B1 (ko) 디지털 방송 수신기의 동기 장치 및 그 방법
KR100584475B1 (ko) 디지털 텔레비젼 타이밍 옵셋 보상 알고리즘
US8503586B2 (en) Receiving apparatus and method with clock drift estimation and compensation
US20110206168A1 (en) Channel estimator
KR102574425B1 (ko) 기저대역의 ofdm 수신 장치 및 그 장치에서의 샘플 클럭 오류 추정 방법
JP3892855B2 (ja) 受信装置および周波数ドリフト低減回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180911

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 8