KR101199753B1 - Nano electrode fabrication method - Google Patents

Nano electrode fabrication method Download PDF

Info

Publication number
KR101199753B1
KR101199753B1 KR1020110016225A KR20110016225A KR101199753B1 KR 101199753 B1 KR101199753 B1 KR 101199753B1 KR 1020110016225 A KR1020110016225 A KR 1020110016225A KR 20110016225 A KR20110016225 A KR 20110016225A KR 101199753 B1 KR101199753 B1 KR 101199753B1
Authority
KR
South Korea
Prior art keywords
type
deposition
semiconductor layer
layer
manufacturing
Prior art date
Application number
KR1020110016225A
Other languages
Korean (ko)
Other versions
KR20120096851A (en
Inventor
김상훈
우마르 아메드
황상운
알 하즈리 알리
Original Assignee
김상훈
알 하즈리 알리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김상훈, 알 하즈리 알리 filed Critical 김상훈
Priority to KR1020110016225A priority Critical patent/KR101199753B1/en
Publication of KR20120096851A publication Critical patent/KR20120096851A/en
Application granted granted Critical
Publication of KR101199753B1 publication Critical patent/KR101199753B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

본 발명은 나노로드를 원하는 영역에 형성시킬 수 있을 뿐만 아니라, 나노로드의 길이를 짧게는 수십 나노미터에서 길게는 수마이크론 이상까지 조절가능하며 상기 형성된 나노소재의 끝 부분에 선택적으로 금속을 형성시킨 나노전극 제조 방법을 제공하는 데 있다.
이를 위해 p형(p-type) 기판층(10)에 n형(n-type) 반도체층(20)을 증착하는 반도체층증착단계(S01); 상기 n형(n-type) 반도체층(20) 상부에 방울패턴 형성을 위한 금속층(30)을 증착하는 금속층증착단계(S02); 상기 금속층(30) 상부에 열처리 및 플라즈마처리를 통해 방울패턴(30a)을 형성하는 방울패턴형성단계(S03); 상기 방울패턴(30a)을 마스크로 하여 상기 n형(n-type) 반도체층(20)을 건식식각하는 단계(S04); 상기 방울패턴(30a) 및 형성된 n형(n-type) 나노로드 반도체층(50)을 마스크로 하여 p형(p-type) 기판층(10)을 건식식각사는단계(S05); 상기 n형(n-type) 나노로드(50) 상부에 최종으로 남아있는 나노전극형성단계(S06);를 포함하여 형성되는 것을 특징으로 하는 나노전극 제조 방법을 개시한다. The present invention can not only form the nanorods in a desired region, but also control the length of the nanorods from a few tens of nanometers to a few microns or more and selectively form a metal at the end of the formed nanomaterial. The present invention provides a method for manufacturing a nanoelectrode.
A semiconductor layer deposition step (S01) of depositing an n-type semiconductor layer 20 on the p-type substrate layer 10 for this purpose; A metal layer deposition step (S02) of depositing a metal layer 30 for forming a drop pattern on the n-type semiconductor layer 20; A drop pattern forming step (S03) of forming a drop pattern (30a) through heat treatment and plasma treatment on the metal layer (30); Dry etching the n-type semiconductor layer 20 using the droplet pattern 30a as a mask (S04); Dry etching the p-type substrate layer 10 using the droplet pattern 30a and the formed n-type nanorod semiconductor layer 50 as a mask (S05); Disclosed is a nanoelectrode manufacturing method characterized in that it is formed, including ;; the last nano-electrode forming step (S06) remaining on top of the n-type nanorod (50).

Description

나노전극 제조 방법{NANO ELECTRODE FABRICATION METHOD}Nano electrode manufacturing method {NANO ELECTRODE FABRICATION METHOD}

본 발명은 나노전극 제조 방법에 관한 것으로, 보다 상세하게는 대면적 기판 상부에 나노전극을 특정 영역에 형성하고, 더불어 수직성장된 나노소재에 금속전극을 직접적으로 형성시키는 방법에 관한 것이다. 본 발명에 따르면 나노소재의 끝 부분에 다양한 전극 물질을 선택적으로 형성시킬 수 있으며, 이 발명에 따른 나노전극 제조방법은 나노크기의 전자소자를 제조하기에 용이하고, 소자의 고집적화 및 대량 생산할 수 있는 나노전극 제조 방법에 관한 것이다.
The present invention relates to a method of manufacturing a nano-electrode, and more particularly, to a method of forming a nano-electrode in a specific region on a large area substrate, and directly forming a metal electrode in a vertically grown nano-material. According to the present invention, various electrode materials may be selectively formed at the end of the nanomaterial, and the method of manufacturing a nanoelectrode according to the present invention may be easy to manufacture a nano-sized electronic device, and may be highly integrated and mass produced. It relates to a nanoelectrode manufacturing method.

나노로드는 수십에서 수백 나노미터의 직경을 가지면서 큰 종횡비를 가지는 나노크기의 구조체로서 이를 이용한 소자는 그 응용에 따라 전계효과트랜지스터(FET), 전계방출소자(FED), 발광다이오드(LED), 태양전지(Solar cell), 가스센서, 화학센서 및 바이오센서 등 여러 분야에 사용되고 있다. Nanorods are nano-scale structures with diameters ranging from tens to hundreds of nanometers and with large aspect ratios.The device using them is field effect transistor (FET), field emission device (FED), light emitting diode (LED), It is used in various fields such as solar cell, gas sensor, chemical sensor and biosensor.

나노구조의 성장에 있어서 종래의 기술에 따르면 원자/분자수준에서 bottom up방식을 대부분 이용한다. 이러한 나노로드의 합성은 크게 두 가지로 나눌 수 있는데, 이는 금속촉매를 사용하는 증기-액체-고체(vapor-liquid-solid, VLS) 메카니즘을 이용하는 기상법과 용액을 사용하는 액상법이 있다. In the growth of nanostructures, according to the prior art, the bottom up method is mostly used at the atomic / molecular level. Synthesis of these nanorods can be broadly divided into two types, namely, gas phase using a metal catalyst and vapor phase using a liquid-liquid method using a solution.

기상법은 높은 열을 이용하여 재료를 기체 상태로 만들고, 기체 상태의 원자들이 응축하면서 여러 형태의 나노로드를 합성하는 방법이다. 이 방법은 나노로드의 크기나 특성을 제어하고, 합성된 나노로드를 일정하게 정렬하는 것이 어렵다. The gas phase method uses high heat to make a material into a gaseous state, and condenses gaseous atoms to synthesize various types of nanorods. This method controls the size or characteristics of the nanorods, and it is difficult to uniformly align the synthesized nanorods.

또한, 액상법에 의해 제조된 나노로드의 경우 기상법으로 합성한 나노로드에 비해 결함(defects)이 많아서 결정구조와 광학적 특성이 좋지 않고, 기상법과 마찬가지로 정렬 및 전극형성 공정이 어렵다는 문제점이 있다.In addition, the nanorods manufactured by the liquid phase method have more defects than the nanorods synthesized by the vapor phase method, and thus have poor crystal structure and optical properties, and have a problem in that alignment and electrode forming processes are difficult as in the vapor phase method.

또한 소자를 제조하기 위해서 반드시 필요한 요소 중 하나가 전극을 형성하는 단계이다. 전극은 금속재료가 주를 이루고 있고, 이 부분은 소자에 전류를 공급하는 중요한 역할을 한다. 상기 금속재료는 각기 다른 일함수(work function)를 가지기 때문에 일함수의 차이에 의해 소자는 다양한 특성 및 성능을 나타낸다. 그렇기 때문에 나노소자에서 전극을 형성시키는 기술은 매우 중요하다.
In addition, one of the essential elements for manufacturing the device is the step of forming an electrode. The electrode is mainly made of metal, and this part plays an important role in supplying current to the device. Since the metal materials have different work functions, the device exhibits various characteristics and performances due to the difference in the work functions. For this reason, the technology of forming electrodes in nanodevices is very important.

본 발명의 기술적 과제는 나노로드를 원하는 영역에 형성시킬 수 있을 뿐만 아니라, 나노로드의 길이를 짧게는 수십 나노미터에서 길게는 수마이크론 이상까지 조절가능하며 상기 형성된 나노소재의 끝 부분에 선택적으로 금속을 형성시킨 나노전극 제조 방법을 제공하는 데 있다.The technical task of the present invention is not only to form the nanorods in a desired region, but also to control the length of the nanorods from a few tens of nanometers to a few microns or more, and selectively metal to the ends of the formed nanomaterials. The present invention provides a method for manufacturing a nanoelectrode.

상기한 기술적 과제를 달성하기 위한 본 발명의 나노전극 제조 방법은 p형(p-type) 기판층(10)에 n형(n-type) 반도체층(20)을 증착하는 n형(n-type) 반도체층증착단계(S01); 상기 n형(n-type) 반도체층(20) 상부에 금속층(30)을 층착하는 금속층증착단계(S02); 상기 금속층(30)에 열처리 및 플라즈마처리를 하여 방울패턴(40)을 형성하는 방울패턴형성단계(S03); 상기 방울패턴(40)을 mask로 하여 상기 n형(n-type) 반도체층(20)을 건식식각하여 상기 방울패턴(40)의 하부에 나노로드 형태의 n형(n-type) 반도체 물질을 형성하는 반도체층식각단계(S04); 상기 형성된 n형(n-type) 반도체 나노로드을 mask로 이용해 하부의 p형(p-type) 기판층을 건식식각하는 기판층식각단계(S05);으로 이루어져 고품질의 금속 나노전극 (60)을 형성하는 것을 특징으로 한다. Nano-electrode manufacturing method of the present invention for achieving the above technical problem is n-type (n-type) for depositing an n-type (n-type) semiconductor layer 20 on the p-type (p-type) substrate layer 10 ) Semiconductor layer deposition step (S01); A metal layer deposition step (S02) of depositing a metal layer 30 on the n-type semiconductor layer 20; A drop pattern forming step (S03) of forming a drop pattern 40 by performing heat treatment and plasma treatment on the metal layer 30; Dry etching the n-type semiconductor layer 20 using the droplet pattern 40 as a mask to form an n-type semiconductor material in the form of nanorods under the droplet pattern 40. Forming a semiconductor layer etching step (S04); A substrate layer etching step (S05) of dry etching the lower p-type substrate layer by using the formed n-type semiconductor nanorod as a mask (S05); to form a high quality metal nanoelectrode 60 Characterized in that.

이 경우, 상기 기판층(10)은 전기적으로 p형(p-type) 특성을 가지는 모든 종류의 기판, 즉, p형(p-type) Si, p형(p-type) GaN, p형(p-type) ZnO, p형(p-type) metal doped DLC, p형(p-type) Si:H 및 p형(p-type) ITO 등 가운데 선택되는 어느 하나의 재질로 형성될 수 있다. 또한, 상기 언급한 기판층은 대표적인 p형(p-type) 성질의 소재로써 본 특허에서 대표적으로 언급한 물질에만 국한되는 것은 아니다. In this case, the substrate layer 10 may have all kinds of substrates having electrical p-type characteristics, that is, p-type Si, p-type GaN, and p-type ( It may be formed of any one material selected from p-type ZnO, p-type metal doped DLC, p-type Si: H, and p-type ITO. In addition, the above-mentioned substrate layer is a representative p-type material (p-type) material is not limited to the materials typically mentioned in the present patent.

상기 n형(n-type) 반도체층(20)은 전기적으로 n형(n-type) 특성을 가지는 모든 종류의 반도체층으로 n형(n-type) Si:H, n형(n-type) GaN, n형(n-type) ZnO, n형(n-type) metal doped DLC 및 n형(n-type) ITO 등 가운데 선택되는 어느 하나의 재질로 형성될 수 있다. 또한, 상기 언급한 기판층은 대표적인 n형(n-type) 성질의 소재로써 본 특허에서 대표적으로 언급한 물질에만 국한되는 것은 아니다. 본 발명에 사용가능 한 나노소재는 상기 수직 성장될 수 있는 또한 종횡비가 큰 나노로드를 구성할 수 있는 모든 종류의 나노소재가 사용가능하며, 상부층(반도체층) 및 하부층(기판층)의 경우 반드시 n형(n-type)/p형(p-type)의 순으로 제한하지 않으며, p형(p-type)/n형(n-type)과 같이 역순으로 제조할 수 있음을 제시한다. 이 경우, 상기 반도체층증착단계(S01)에서 사용되는 증착 방법은 원자층 증착법(ALD), 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법일 수 있다.The n-type semiconductor layer 20 is an all-type semiconductor layer having electrical n-type characteristics. N-type Si: H, n-type It may be formed of any one material selected from GaN, n-type ZnO, n-type metal doped DLC, and n-type ITO. In addition, the above-mentioned substrate layer is a representative n-type (n-type) of the material is not limited to the materials typically mentioned in the present patent. As the nanomaterial usable in the present invention, all kinds of nanomaterials capable of vertical growth and constituting a large aspect ratio nanorod can be used, and in the case of the upper layer (semiconductor layer) and the lower layer (substrate layer), It is not limited to the order of n-type / p-type and suggests that it can be manufactured in the reverse order as p-type / n-type. In this case, the deposition method used in the semiconductor layer deposition step (S01) is atomic layer deposition (ALD), reactive sputtering (ion implantation), ion implantation (magnetron sputtering), laser deposition method It may be any one selected from laser ablation, ion beam deposition, chemical vapor deposition, and plasma enhanced CVD.

금속층(30)의 경우 금속박막으로 이용되는 금속의 재료는 Ni, Pt, Pd, Au, Ag 및, Cu 가운데 선택되는 어느 하나의 재질로 형성될 수 있다. 상기 금속층증착단계(S02)에서 상기 금속층(30)을 증착하는 방법은 리액티브 스퍼터링 (reactive sputtering), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 열증착법 (thermal evaporator) 및 일렉트론빔 증착법 (E-beam evaporator) 가운데 선택되는 어느 하나의 방법일 수 있다.In the case of the metal layer 30, the material of the metal used as the metal thin film may be formed of any one material selected from Ni, Pt, Pd, Au, Ag, and Cu. The method of depositing the metal layer 30 in the metal layer deposition step (S02) may include reactive sputtering, magnetron sputtering, laser ablation, thermal evaporator, and electron beam deposition. (E-beam evaporator) may be any one method selected.

금속층(30) 형성 후 방울패턴(40) 형성을 위해 열처리 및 플라즈마처리 방법을 이용하는데 이 과정에서 형성된 방울패턴(40)이 본 발명에서 제시하고자 하는 나노전극으로 별도의 후공정 없이 직접적으로 나노구조 상부에 금속을 형성시킬 수 있는 기술이다. After the metal layer 30 is formed, a drop pattern 40 is used to form a drop pattern 40. The drop pattern 40 formed in this process is a nanoelectrode to be proposed in the present invention. It is a technology that can form a metal on the top.

본 발명은 마스크로 이용되는 정렬된 방울패턴을 이용하여 나노로드를 제조하게 되므로, 패턴의 정렬이 간단하여 종래의 기상법 및 액상법과 달리 고수율로 웨이퍼 단위의 나노로드를 제공할 수 있는 효과가 있다.According to the present invention, since the nanorods are manufactured using the aligned droplet patterns used as masks, the alignment of the patterns is simple, and thus, the nanorods in wafer units can be provided in high yield unlike conventional gas phase and liquid phase methods. .

또한, 본 발명은 금속층의 열처리 및 플라즈마처리를 이용하여 방울패턴을 형성하고 방울패턴에 의해 선택적으로 반도체층을 식각하여 나노로드의 직경 및 이격거리를 원하는대로 조절하고 나노로드를 선택적으로 배열할 수 있어 이에 따라 제조된 응용소자들의 고집적화 및 대량생산이 가능한 효과가 있다.In addition, the present invention can form a droplet pattern using a heat treatment and plasma treatment of the metal layer and selectively etch the semiconductor layer by the droplet pattern to control the diameter and distance of the nanorods as desired and to selectively arrange the nanorods. Therefore, there is an effect capable of high integration and mass production of the application devices manufactured accordingly.

또한, 반도체층 상부에 이미 형성된 금속 방울패턴은 식각 후 형성된 나노구조의 상부에 남아있어 별도의 금속증착 후공정없이 직접 형성될 수 있는 효과가 있다.
In addition, the metal droplet pattern already formed on the semiconductor layer remains on top of the nanostructure formed after etching, so that the metal droplet pattern may be directly formed without a separate metal deposition post-process.

도 1은 본 발명의 일 실시예에 따른 나노전극 제조 방법의 순서도.
도 2 내지 도 7은 도 1에 도시된 나노전극 제조 방법의 각각의 공정 단계들에 의해 생성되는 반도체 기판의 부분 단면도.1 is a flow chart of a nanoelectrode manufacturing method according to an embodiment of the present invention.
2 through 7 are partial cross-sectional views of a semiconductor substrate produced by respective process steps of the method of manufacturing a nanoelectrode shown in FIG. 1.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하기로 한다. 본 명세서에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 안되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The terms or words used in this specification should not be construed as being limited to the common or dictionary meanings, and the inventors can properly define the concept of terms in order to explain their invention in the best possible way. It should be interpreted as meanings and concepts corresponding to the technical spirit of the present invention.

이하에서는 본 발명의 일 실시예에 따른 나노전극 제조 방법을 이루는 각각의 단계들에 대해 설명하기로 한다.Hereinafter, each step of forming the nanoelectrode manufacturing method according to an embodiment of the present invention will be described.

도 1은 본 발명의 일 실시예에 따른 나노전극 제조 방법의 순서도이고, 도 2 내지 도 8은 도 1에 도시된 나노전극 제조 방법의 각각의 공정 단계들에 의해 생성되는 반도체 기판의 부분 단면도이다.1 is a flowchart of a method of manufacturing a nanoelectrode according to an embodiment of the present invention, and FIGS. 2 to 8 are partial cross-sectional views of a semiconductor substrate generated by respective process steps of the method of manufacturing a nanoelectrode shown in FIG. 1. .

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 나노전극 제조 방법은 p형(p-type) 기판(10) 상부에 n형(n-type) 반도체층증착단계(S01), 금속층증착단계(S02), 방울패턴형성단계(S03), 건식식각단계(S04) 및 하부 기판층식각단계(S05)를 포함하여 형성되며, 나노전극형성단계(S06)을 더 포함하여 형성될 수 있다.As shown in FIG. 1, in the method of manufacturing a nanoelectrode according to an embodiment of the present invention, an n-type semiconductor layer deposition step (S01) and a metal layer are formed on a p-type substrate 10. It is formed to include the deposition step (S02), the droplet pattern forming step (S03), the dry etching step (S04) and the lower substrate layer etching step (S05), it may be formed further comprising a nano-electrode forming step (S06). .

상기 반도체층증착단계(S01)는 도 2에 도시된 바와 같이 기판층(10) 상부에 반도체층(20)을 증착하는 단계이다. 여기서 기판층(10)은 전기적으로 p형(p-type) 특성을 가지는 모든 종류의 기판, 즉, p형(p-type) Si, p형(p-type) GaN, p형(p-type) ZnO, p형(p-type) metal doped DLC, p형(p-type) Si:H 및 p형(p-type) ITO 등 가운데 선택되는 어느 하나의 재질로 형성될 수 있다. 또한, 상기 언급한 기판층은 대표적인 p형(p-type) 성질의 소재로써 본 특허에서 대표적으로 언급한 물질에만 국한되는 것은 아니다. 또한, 반도체층(20)은 전기적으로 n형(n-type) 특성을 가지는 모든 종류의 기판으로 형성될 수 있다.The semiconductor layer deposition step (S01) is a step of depositing the semiconductor layer 20 on the substrate layer 10 as shown in FIG. Herein, the substrate layer 10 may be formed of any type of substrate having electrical p-type characteristics, that is, p-type Si, p-type GaN, and p-type. ZnO, p-type metal doped DLC, p-type Si: H and p-type ITO and the like can be formed of any one material. In addition, the above-mentioned substrate layer is a representative p-type material (p-type) material is not limited to the materials typically mentioned in the present patent. In addition, the semiconductor layer 20 may be formed of any type of substrate having an n-type characteristic.

이 경우, 상기 반도체층형성단계(S01)에서 사용되는 반도체층(20)의 증착 방법은 원자층 증착법(ALD), 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법으로 형성될 수 있다.In this case, the deposition method of the semiconductor layer 20 used in the semiconductor layer forming step (S01) is atomic layer deposition (ALD), reactive sputtering, ion implantation (ion implantation), magnetron sputtering ( It can be formed by any one method selected from magnetron sputtering, laser ablation, ion beam deposition, chemical vapor deposition, and plasma enhanced CVD.

상기 금속층증착단계(S02)는 도 3에 도시된 바와 같이 n형(n-type) 반도체층(20) 상부에 금속층(30)을 증착하는 단계이다. 이 겅우 금속층(30) 박막으로 이용되는 물질은 Ni, Pt, Pd, Au, Ag, In 및 Cu 등 가운에 선택되는 어느 하나의 재질로 형성될 수 있다. 본 실시예에서 금속층(30)을 형성하는 소재의 종류를 상기 언급한 물질에만 한정하는 것은 아니다. 금속층(30)은 반도체 소자 제조 시 나노전극으로 바로 이용할 수 있으므로 소자의 전기적 특징 및 일함수를 고려하여 결정할 수 있는 모든 금속 중 하나로 형성될 수 있다. The metal layer deposition step (S02) is a step of depositing a metal layer 30 on the n-type semiconductor layer 20 as shown in FIG. The material used as the thin film of the metal layer 30 may be formed of any one material selected from gowns such as Ni, Pt, Pd, Au, Ag, In, and Cu. In the present embodiment, the kind of material forming the metal layer 30 is not limited to the above-mentioned materials. The metal layer 30 may be directly used as a nanoelectrode in manufacturing a semiconductor device, and thus may be formed of one of all metals that may be determined in consideration of the electrical characteristics and the work function of the device.

이 경우, 상기 금속층 증착단계(S02)에 사용되는 증착 방법은 원자층 증착법, 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법으로 형성될 수 있다.In this case, the deposition method used in the metal layer deposition step (S02) is an atomic layer deposition method, reactive sputtering, ion implantation, ion implantation, magnetron sputtering, laser ablation method It may be formed by any one method selected from ion beam deposition, ion vapor deposition, chemical vapor deposition, and plasma enhanced CVD.

상기 패턴형성단계(S03)는 도 4에 도시된 바와 같이 금속층(30)을 열처리 및 플라즈마처리를 통해 나노크기의 방울(droplet)모양의 패턴(30a)으로 형성하는 단계이다. 이러한 패턴형성단계(S03)는 금속층의 두께나 열처리 및 플라즈마 처리 조건에 따라 방울크기를 조절할 수 있어 방울패턴 하부에 형성될 나노로드의 직경 및 이격폭을 조절할 수 있다. The pattern forming step S03 is a step of forming the metal layer 30 into a nanoscale droplet-shaped pattern 30a through heat treatment and plasma treatment, as shown in FIG. 4. The pattern forming step (S03) can control the size of the drop according to the thickness of the metal layer or heat treatment and plasma treatment conditions to control the diameter and the width of the nanorod to be formed under the drop pattern.

여기서, 상기 패턴형성단계(S03)에 사용되는 열처리 및 플라즈마처리 방법은 급속열처리장치 (Rapid Thermal Annealing System), 가열로 (Furnace), 플라즈마유도식각장비 (ICP etcher) 및 플라즈마증강증착장비 (PECVD) 가운데 선택되는 어느 하나의 방법으로 형성될 수 있다.Here, the heat treatment and plasma treatment method used in the pattern forming step (S03) is a rapid thermal annealing system, a furnace, a plasma induction etching equipment (ICP etcher) and a plasma deposition deposition equipment (PECVD). It may be formed by any one method selected from among.

상기 반도체층건식식각단계(S04)는 도 5에 도시된 바와 같이 방울패턴(30a)을 mask로 하여 금속층(30)하부에 형성된 n형(n-type) 반도체층(20)을 건식식각하여 방울패턴(30a) 하부에 나노로드(50)를 형성하는 단계이다. 이 경우, 건식식각에 사용되는 식각가스는 방울패턴을 이루는 금속과 반도체물질의 선택비가 확보된 가스를 사용한다. As shown in FIG. 5, the semiconductor layer dry etching step (S04) is performed by dry etching an n-type semiconductor layer 20 formed under the metal layer 30 using the droplet pattern 30a as a mask. The nanorod 50 is formed under the pattern 30a. In this case, the etching gas used in the dry etching uses a gas having a select ratio between the metal and the semiconductor material forming the drop pattern.

상기 기판층 건식식각단계(S05)는 도 6에 도시된 바와 같이 이미 건식식각단계(S04)에서 형성된 나노로드를 mask로 하여 p형(p-type) 기판층(10)을 건식식각하여 일방향의 p-n junction(70)을 형성하는 단계이다. 여기서, 기판층(10)의 식각은 기판층(10)를 관통하지 않도록 기판층(10)의 상부에서 일정 깊이만 식각하여 기판층(10)에 비아홈이 형성되도록 한다. 이 경우, 건식식각에 사용되는 식각가스는 방울패턴을 이루는 금속과 n형(n-type) 반도체를 이루는 나노소재의 선택비가 확보된 가스를 사용한다. 기판층 건식식각단계(S05)에 의해, 방울패턴(30a)는 나노로드(50)의 상부에 전극구조를 형성하게 된다.In the substrate layer dry etching step S05, as shown in FIG. 6, the p-type substrate layer 10 is dry-etched using the nanorods formed in the dry etching step S04 as a mask. The pn junction 70 is formed. Here, the etching of the substrate layer 10 is to etch a predetermined depth only on the upper portion of the substrate layer 10 so as not to penetrate the substrate layer 10 so that the via groove is formed in the substrate layer 10. In this case, the etching gas used for the dry etching uses a gas having a selectivity between the metal forming the drop pattern and the nano material forming the n-type semiconductor. By the substrate layer dry etching step S05, the droplet pattern 30a forms an electrode structure on the nanorod 50.

상기 나노전극형성단계(S06)는 도 7에 도시된 바와 같이, 방울패턴(30a)을 마스크로 하여 n형(n-type) 반도체층(20)과 p형(p-type) 기판층(10)을 동시에 식각기킴으로써 패턴화된 금속층이 전기적인 컨텍이 용이한 접점구조를 확보하게 되므로 직접 n형(n-type) 나노로드(50)의 상부에 고품질의 금속 나노전극(80)을 형성하게 된다. As illustrated in FIG. 7, the nano-electrode forming step S06 is performed by using the n-type semiconductor layer 20 and the p-type substrate layer 10 using the droplet pattern 30a as a mask. By simultaneously etching), the patterned metal layer secures a contact structure that facilitates electrical contact, thereby forming a high quality metal nanoelectrode 80 directly on the n-type nanorod 50. Done.

여기서, 상기한 모든 공정은 웨이퍼 단위로 진행할 수 있으며, 패턴 정렬은 마스크로 이용되는 정렬된 방울패턴(30a)과 나노로드의 패턴을 이용해 정렬시킬 수 있기 때문에 종래의 액상법, 기상법 및, 전기영동 방법에 비해 공정이 매우 간단해지게 된다. Here, all of the above processes can be carried out in units of wafers, and since the pattern alignment can be performed using the aligned droplet pattern 30a used as a mask and the pattern of nanorods, the conventional liquid phase method, the vapor phase method, and the electrophoresis method. This makes the process very simple.

본 발명의 일 실시예에 의해 제조된 나노로드 소자는 발광다이오드(LED), p-n 동종접합소자, p-n 이종접합소자, 바이오센서, 화학센서, 가스센서, 태양전지(solar cell), 유연성디스필레이(Flexible display) 소자 등에 적용이 가능하다. The nanorod device manufactured by an embodiment of the present invention is a light emitting diode (LED), a pn homojunction device, a pn heterojunction device, a biosensor, a chemical sensor, a gas sensor, a solar cell, a flexible display ( Flexible display) It can be applied to devices.

상기한 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 청구범위가 전술한 실시예들로 한정되는 것은 아니다. The embodiments of the present invention described above may be modified in many different forms, and the claims of the present invention are not limited to the above-described embodiments.

따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시 예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only one of the most preferred embodiments of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

10 : 기판층
20 : 반도체
30 : 금속층
30a : 방울패턴
50 : 나노로드
80 : 나노전극10: substrate layer
20: semiconductor
30: metal layer
30a: Drop pattern
50: nanorod
80: nano electrode

Claims (10)

기판층(10)에 반도체층(20)을 증착하는 반도체층증착단계(S01);
상기 반도체층(20) 상부에 방울패턴 형성을 위한 금속층(30)을 증착하는 금속층증착단계(S02);
상기 금속층(30) 상부에 열처리 및 플라즈마처리를 통해 방울패턴(30a)을 형성하는 방울패턴형성단계(S03);
상기 방울패턴(30a)을 마스크로 하여 상기 반도체층(20)을 건식식각하는 반도체층식각단계(S04); 및,
상기 방울패턴(30a)과 상기 식각된 반도체층(50)을 마스크로 하여 기판층(10)을 건식식각하는 기판층식각단계(S05); 를 포함하며,
상기 금속층증착단계(S02)에 사용되는 증착 방법은 원자층 증착법, 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법인 것을 특징으로 하는 나노전극 제조 방법.
A semiconductor layer deposition step of depositing a semiconductor layer 20 on the substrate layer 10 (S01);
A metal layer deposition step (S02) of depositing a metal layer 30 for forming a drop pattern on the semiconductor layer 20;
A drop pattern forming step (S03) of forming a drop pattern (30a) through heat treatment and plasma treatment on the metal layer (30);
A semiconductor layer etching step (S04) of dry etching the semiconductor layer 20 using the droplet pattern 30a as a mask; And,
A substrate layer etching step (S05) of dry etching the substrate layer 10 using the droplet pattern 30a and the etched semiconductor layer 50 as a mask; Including;
The deposition method used in the metal layer deposition step (S02) is an atomic layer deposition method, reactive sputtering, ion implantation, ion implantation, magnetron sputtering, laser ablation, ion beam Method of manufacturing a nano-electrode, characterized in that any one of the method selected from the deposition (ion beam deposition), chemical vapor deposition (chemical vapor deposition), and plasma enhanced CVD (plasma enhanced CVD).
제1항에 있어서,
상기 기판층(10)은 p형(p-type) Si, p형(p-type) GaN, p형(p-type) ZnO, p형(p-type) metal doped DLC, p형(p-type) Si:H 및 p형(p-type) ITO 등 가운데 선택되는 어느 하나의 재질로 형성되는 것을 특징으로 하는 나노전극 제조 방법.
The method of claim 1,
The substrate layer 10 is p-type Si, p-type GaN, p-type ZnO, p-type metal doped DLC, p-type (p- type) A nanoelectrode manufacturing method, characterized in that formed of any one material selected from Si: H and p-type (I-TO).
제1항에 있어서,
상기 반도체층(20)은 n형(n-type) Si:H, n형(n-type) GaN, n형(n-type) ZnO, n형(n-type) metal doped DLC 및 n형(n-type) ITO 등 가운데 선택되는 어느 하나의 재질로 형성되는 것을 특징으로 하는 나노전극 제조 방법.
The method of claim 1,
The semiconductor layer 20 includes n-type Si: H, n-type GaN, n-type ZnO, n-type metal doped DLC and n-type ( n-type) Nano-electrode manufacturing method characterized in that formed of any one material selected from among ITO.
제1항에 있어서,
상기 반도체층증착단계(S01)에서 사용되는 증착 방법은 원자층 증착법(ALD), 리액티브 스퍼터링 (reactive sputtering), 이온 임플란테이션 (ion implantation), 마그네트론 스퍼터링 (magnetron sputtering), 레이져 증착법 (laser ablation), 이온 빔 증착법 (ion beam deposition), 화학증착법 (chemical vapor deposition) 및, 플라즈마 화학증착법 (plasma enhanced CVD) 가운데 선택되는 어느 하나의 방법인 것을 특징으로 하는 나노전극 제조 방법.
The method of claim 1,
The deposition method used in the semiconductor layer deposition step (S01) is atomic layer deposition (ALD), reactive sputtering, ion implantation (ion implantation), magnetron sputtering, laser ablation method (laser ablation) ), Ion beam deposition, chemical vapor deposition, and plasma enhanced CVD.
제1항에 있어서,
상기 금속층(30)은 Ni, Pt, Pd, Au, Ag 및, Cu 가운데 선택되는 어느 하나의 재질로 형성되는 것을 특징으로 하는 나노전극 제조 방법.
The method of claim 1,
The metal layer 30 is made of Ni, Pt, Pd, Au, Ag, and Cu, characterized in that the nano-electrode manufacturing method characterized in that formed of any one material selected from.
삭제delete 제1항에 있어서,
상기 방울패턴형성단계(S03)에 사용되는 열처리 및 플라즈마처리 방법은 급속열처리장치 (Rapid Thermal Annealing System), 가열로 (Furnace), 플라즈마유도식각장비 (ICP etcher) 및 플라즈마증강증착장비 (PECVD) 가운데 선택되는 어느 하나의 방법인 것을 특징으로 하는 나노전극 제조 방법.
The method of claim 1,
Heat treatment and plasma treatment methods used in the droplet pattern forming step (S03) are among a rapid thermal annealing system, a furnace, a plasma induction etching equipment (ICP etcher) and a plasma deposition deposition equipment (PECVD). Nanoelectrode manufacturing method, characterized in that any one method selected.
제1항에 있어서,
상기 반도체층(20) 및 상기 기판층(10)을 각각의 식각공정에 대하여 서로 다른 선택비를 가지는 가스 분위기로 건식식각하는 것을 특징으로하는 나노전극 제조 방법.
The method of claim 1,
The method of manufacturing a nano-electrode, characterized in that the semiconductor layer (20) and the substrate layer (10) dry etching in a gas atmosphere having a different selectivity for each etching process.
제1항에 있어서,
상기 반도체층(20) 및 상기 기판층(10)을 건식식각하는 방법은 플라즈마 식각장치 (ICP etcher, ECR etcher, Helicon type etcher 및 RIE etcher)를 이용하여 건식식각하는 것을 특징으로 하는 나노전극 제조 방법.
The method of claim 1,
The method of dry etching the semiconductor layer 20 and the substrate layer 10 is a method of manufacturing a nano electrode, characterized in that the dry etching using a plasma etching apparatus (ICP etcher, ECR etcher, Helicon type etcher and RIE etcher). .
제1항에 있어서,
상기 반도체층(20)과 상기 기판층(10)을 동시에 식각함으로써, 식각된 상부에 나노전극(80)을 형성하는 나노전극형성단계(S06);를 더 포함하여 형성되는 것을 특징으로 하는 나노전극 제조 방법.The method of claim 1,
The nano-electrode is formed by simultaneously etching the semiconductor layer 20 and the substrate layer 10, the nano-electrode forming step (S06) to form the nano-electrode 80 on the etched top; Manufacturing method.
KR1020110016225A 2011-02-23 2011-02-23 Nano electrode fabrication method KR101199753B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110016225A KR101199753B1 (en) 2011-02-23 2011-02-23 Nano electrode fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110016225A KR101199753B1 (en) 2011-02-23 2011-02-23 Nano electrode fabrication method

Publications (2)

Publication Number Publication Date
KR20120096851A KR20120096851A (en) 2012-08-31
KR101199753B1 true KR101199753B1 (en) 2012-11-08

Family

ID=46886665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110016225A KR101199753B1 (en) 2011-02-23 2011-02-23 Nano electrode fabrication method

Country Status (1)

Country Link
KR (1) KR101199753B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409387B1 (en) 2013-01-16 2014-06-20 아주대학교산학협력단 Method for fabricating slanted copper nano rod structures

Also Published As

Publication number Publication date
KR20120096851A (en) 2012-08-31

Similar Documents

Publication Publication Date Title
KR101541560B1 (en) Nanowire growth on dissimilar material
US9202975B2 (en) Light emitting diode including graphene layer
KR101217209B1 (en) Light emitting device and method for manufacturing the same
US9190565B2 (en) Light emitting diode
CN104795313A (en) Method of fabricating semiconductor substrate and method of fabricating light emitting device
JP5876408B2 (en) Fabrication method of nanowire
US7968433B2 (en) Fabrication of nanowires and nanodevices
KR100971587B1 (en) Manufacturing method of aligned nanowire and element application
KR101199753B1 (en) Nano electrode fabrication method
US20060071207A1 (en) Selective deposition of ZnO nanostructures on a silicon substrate using a nickel catalyst and either patterned polysilicon or silicon surface modification
JP4814562B2 (en) Nanostructure fabrication method
KR101309308B1 (en) Electronic device and manufacturing method thereof
KR20070104034A (en) Method of manufacturing tips for field emission, tips for field emission manufactured by the same, and device comprising the same
JP2016004942A (en) Semiconductor nanowire manufacturing method and semiconductor nanowire element manufacturing method
US20170125519A1 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
CN104966666A (en) Manufacturing method for nitride nano wire
JP2007216369A (en) Method for manufacturing silicon nano-crystal material and silicon nano-crystal material manufactured by the method
US20060269745A1 (en) Nano wires and method of manufacturing the same
CN107978662B (en) Preparation method of gallium nitride nanometer hole
KR20120096850A (en) Nano wire fabrication method
KR20120097241A (en) Nano rod fabrication method
US9099329B2 (en) In nanowire, device using the same and method of manufacturing in nanowire
US7825020B2 (en) Method for manufacturing semiconductor device
KR101050198B1 (en) Method of generating nanowire diode
JP5494992B2 (en) 3D microfabricated substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee