KR101198964B1

KR101198964B1 - 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치

Info

Publication number: KR101198964B1
Application number: KR1020100065336A
Authority: KR
Inventors: 이강윤; 김성근; 박준성; 박형구
Original assignee: 건국대학교 산학협력단
Priority date: 2010-07-07
Filing date: 2010-07-07
Publication date: 2012-11-07
Also published as: KR20120004697A

Abstract

본 발명은 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 있어서, 입력 신호가 트레이닝 시퀀스 구간에 해당되는 동안, 입력 신호와 피드백 신호 사이의 위상 및 주파수를 맞추고, 이들 신호가 상기 PLL 루프를 돌 수 있도록 가공하여 VCO로 입력되도록 하는 PLL 입력회로부, 적어도 하나의 VCO 중 특정 VCO를 선택하기 위한 밴드 셀렉션 회로부, 및 특정 VCO의 출력의 주파수를 소정 분주비로 조정하여 피드백 신호를 제공하기 위한 분주기를 포함하여 구성되는 PLL 루프를 따라 신호가 흐르도록 스위칭하고, 입력 신호가 데이터 수신 구간에 해당되는 동안, 입력 신호와 피드백 신호 사이의 위상을 맞추고, 이들 신호가 데이터 리커버리 루프를 돌 수 있도록 가공하여 특정 VCO로 입력되도록 하고, 피드백 신호를 참조로 하여 입력 신호를 샘플링하는 데이터 리커버리 입력회로부, 특정 VCO가 커버하는 주파수에 따른 클럭을 출력하는 VCO부, VCO부의 출력의 주파수를 소정 분주비로 조정하기 위한 분주기, 및 분주기의 출력을 4 개의 위상으로 나누고 이들 중 특정 위상의 신호를 출력하여 피드백 신호를 전송하기 위한 보간부를 포함하여 구성되는 상기 데이터 리커버리 루프를 따라 신호가 흐르도록 스위칭하는 것을 특징으로 하는 장치를 개시한다. 본 발명에 따르면, 데이터 복원 시 PD를 포함하는 루프는 VCO의 클럭 주파수를 유지시키는 기능만 수행하면 되므로 PD 구조 및 설계에 대한 부담이 매우 적다.

Description

저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치{APPRATUS FOR RECOVERING CLOCK AND DATA WITH A WIDE RANGE OF FREQUENCY FOR LOW FREQUENCY CIRCUIT}

본 발명은 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 관한 것이다. 보다 상세하게는, 본 발명은 입력 신호가 트레이닝 시퀀스(training sequence: 1과 0이 주기적으로 반복되는 입력 형태) 구간에 해당되는 동안, 상기 입력 신호와 분주기의 출력 신호 사이의 위상 및 주파수를 맞추기 위한 PLL 루프를 따라 신호가 흐르도록 스위칭하고, 상기 입력 신호가 데이터(상기 트레이닝 시퀀스가 아닌 유의미한 정보) 수신 구간에 해당되는 동안, VCO의 클럭 주파수를 유지시키면서 입력 신호의 데이터 샘플링을 수행하기 위한 데이터 리커버리 루프를 따라 신호가 흐르도록 스위칭하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 관한 것이다.

본 발명의 당업계에서는 수신한 신호의 위상을 동기화시키기 위한 PLL(Phase-Locked Loop)과 같은 위상 동기 루프에 관련된 연구가 활발하게 진행되어 왔다.

PLL은 출력 신호의 주파수를 항상 일정하게 유지하도록 구성된 주파수 부귀환 회로(Negative Feedback)로서, 입력 신호와 출력 신호의　위상차(位相差)를 검출하고, VCO((Voltage Controlled Oscillator:전압제어 발진기)를 제어하는 것으로 정확하게 고정시킨 주파수 신호를 발신할 수 있다.

이는 송신해 온 신호가 기준주파수와 일치할 때까지 계속 순환시키는 방법으로 주파수를 고정함으로써, 디지털　신호의 전송과 통신에 커다란 역할을 수행한다.

구체적으로, PLL 회로는 신호가 특정 위상으로 유지되도록 한다. 즉 주기적인 신호의 위상이 흔들리지 않게 정확한 고정점을 강제로 잡아주는 것이다. 특히 RF시스템에서는 주로 주파수원으로 이용되는 주파수의 흔들림을 막기 위해 사용되는데, 이는 위상은 주파수를 적분한 개념이므로 위상의 고정과 주파수의 고정의 개념은 거의 같기 때문이다.

한편, 이러한 PLL 회로는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원기에도 사용될 수 있다. 이와 같은 경우 입력 신호의 패턴에 따라 회로를 어떠한 식으로 구성하여 클럭 및 데이터를 복원을 해야 디지털 프로세싱에 대한 부담이 낮은 효율적인 복원이 이루어질지, 회로를 어떠한 식으로 구성해야 넓은 주파수 범위를 커버할 수 있도록 지원할 수 있는지 등에 대한 이슈가 있어 왔으며, 이를 개선하기 위한 연구도 진행되고 있는 실정이다.

본 발명은 상술한 문제점을 모두 해결하는 것을 그 목적으로 한다.

또한, 본 발명은 FD(Frequency Detector)와 PD(Phase Detector)에서의 디지털 프로세싱에 대한 부담이 거의 없는 간단한 구조의 클럭 및 데이터 복원 장치를 제공하는 것을 다른 목적으로 한다.

또한, 본 발명은 데이터 복원 시 동작하는 PD의 구조 및 설계에 대한 부담이 매우 적은 클럭 및 데이터 복원 장치를 제공하는 것을 또 다른 목적으로 한다.

본 발명의 상기 목적을 달성하기 위한 본 발명의 대표적인 구성은 다음과 같다.

본 발명의 일 태양에 따르면, 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 있어서, 입력 신호가 트레이닝 시퀀스(training sequence: 1과 0이 주기적으로 반복되는 입력 형태) 구간에 해당되는 동안, 상기 입력 신호 및 PLL 루프의 제1 피드백 신호를 수신하여 상기 입력 신호와 상기 제1 피드백 신호 사이의 위상 및 주파수를 맞추고, 이들 신호가 상기 PLL 루프를 돌 수 있도록 가공하여 VCO(Voltage Controlled Oscillator)로 입력되도록 하는 PLL 입력회로부, 상기 VCO를 적어도 하나 포함하고, 상기 VCO가 출력할 수 있는 클럭의 주파수 범위를 참조로 하여 상기 적어도 하나의 VCO 중 특정 VCO를 선택하기 위한 밴드 셀렉션(band selection) 회로부, 및 상기 특정 VCO의 출력을 수신하고, 상기 특정 VCO의 출력의 주파수를 소정 분주비로 조정하여 상기 PLL 구성회로부에 상기 제1 피드백 신호를 제공하기 위한 분주기(divider)를 포함하여 구성되는 상기 PLL 루프를 따라 신호가 흐르도록 스위칭하고, 상기 입력 신호가 데이터(상기 트레이닝 시퀀스가 아닌 유의미한 정보) 수신 구간에 해당되는 동안, 상기 입력 신호 및 데이터 리커버리 루프(Data Recovery Loop)의 제2 피드백 신호를 수신하여 상기 입력 신호와 상기 제2 피드백 신호 사이의 위상을 맞추고, 이들 신호가 상기 데이터 리커버리 루프를 돌 수 있도록 가공하여 상기 특정 VCO로 입력되도록 하고, 상기 제2 피드백 신호를 참조로 하여 상기 입력 신호를 샘플링(sampling)하는 데이터 리커버리 입력회로부, 상기 데이터 리커버리 입력회로부의 출력을 수신하고 상기 특정 VCO가 커버하는 주파수에 따른 클럭을 상기 분주기에 출력하기 위한 VCO부, 상기 VCO부의 출력을 수신하고, 상기 VCO부의 출력의 주파수를 소정 분주비로 조정하기 위한 분주기, 및 상기 분주기의 출력을 수신하여 4 개의 위상으로 나누고 이들 중 특정 위상의 신호를 출력하여 상기 데이터 리커버리 입력회로부로 상기 제2 피드백 신호를 전송하기 위한 보간(interpolation)부를 포함하여 구성되는 상기 데이터 리커버리 루프를 따라 신호가 흐르도록 스위칭하는 것을 특징으로 하는 장치가 제공된다.

본 발명에 따르면, FD(Frequency Detector)와 PD(Phase Detector)에서 디지털 프로세싱에 대한 부담이 거의 없으므로 간단한 구조로 구현 가능한 클럭 및 데이터 복원 장치를 제공할 수 있다.

또한, 본 발명은 데이터 복원 시 PD를 포함하는 루프는 VCO의 클럭 주파수를 유지시키는 기능만 수행하면 되므로 PD 구조 및 설계에 대한 부담이 매우 적은 클럭 및 데이터 복원 장치를 제공할 수 있다.

또한, 본 발명은 트레이닝 시퀀스(training sequence) 외에 추가적인 인코딩 부담이 적은 클럭 및 데이터 복원 장치를 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치의 전체 구성을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 있어서 입력 신호가 트레이닝 시퀀스(training sequence) 구간에 해당되는 동안의 회로 동작의 예를 상세하게 도시하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 있어서 입력 신호가 데이터(트레이닝 시퀀스가 아닌 유의미한 정보) 수신 구간에 해당되는 동안의 회로 동작의 예를 상세하게 도시하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치의 타이밍 블록도의 일례를 상세하게 도시하는 도면이다.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

[본 발명의 바람직한 실시예]

전체 시스템의 구성

도 1은 본 발명의 일 실시예에 따른 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치의 전체 구성을 나타내는 도면이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 클럭 및 데이터 복원 장치는 PLL 입력회로부(110), 밴드 셀렉션(band selection) 회로부(120), 분주기(divider)(130), 보간부(140), 데이터 리커버리 입력회로부(150) 및 시리얼라이저(160)를 포함하여 구성될 수 있다.

먼저, 입력 신호(Din)가 트레이닝 시퀀스(training sequence: 1과 0이 주기적으로 반복되는 입력 형태) 구간에 해당될 때, 본 발명의 일 실시예에 따른 PLL 입력회로부(110)는 도 2에서와 같이 입력 신호 및 PLL 루프(즉, PLL 입력회로부(110), 밴드 셀렉션(band selection) 회로부(120), 분주기(130)로 이루어지는 루프)의 제1 피드백 신호(즉, 분주기(130)의 출력 신호)를 수신하여 상기 입력 신호와 상기 제1 피드백 신호 사이의 위상 및 주파수를 맞추고, 이들 신호가 후술할 PFD(111), 차지 펌프(112), 루프 필터(113)를 거쳐 밴드 셀렉션 회로부(120)에 포함된 VCO(Voltage Controlled Oscillator: 121)로 입력되도록 하는 기능을 수행할 수 있다. 이에 대한 보다 자세한 설명은 도 2를 참조로 후술한다.

여기서, 본 발명의 일 실시예에 따른 밴드 셀렉션(band selection) 회로부(120)는 VCO(121)를 적어도 하나 포함하고, 상기 VCO(121)가 출력할 수 있는 클럭의 주파수 범위를 참조로 하여 상기 적어도 하나의 VCO(121) 중 특정 VCO를 선택할 수 있도록 하는 기능을 수행할 수 있다. 이에 대한 보다 자세한 설명은 도 2를 참조로 후술한다.

또한, 본 발명의 일 실시예에 따른 분주기(divider: 130)는 특정 VCO의 출력을 수신하고, 특정 VCO의 출력의 주파수를 소정 분주비로 조정하여 PLL 구성회로부(110)에 상기 제1 피드백 신호로서 제공하는 기능을 수행할 수 있다. 이에 대한 보다 자세한 설명은 도 2를 참조로 후술한다.

다음으로, 상기 입력 신호(Din)가 데이터(상기 트레이닝 시퀀스가 아닌 유의미한 정보) 수신 구간에 해당되는 동안, 본 발명의 일 실시예에 따른 데이터 리커버리 입력회로부(150)는 도 3에서와 같이 상기 입력 신호 및 데이터 리커버리 루프(즉, 데이터 리커버리 입력회로부(150), VCO부(121), 분주기(130), 보간부(140)로 이루어지는 루프)의 제2 피드백 신호(즉, 보간부(140)의 출력 신호)를 수신하여 상기 입력 신호와 상기 제2 피드백 신호 사이의 위상을 맞추고, 이들 신호가 Half-Rate PD(151), 차지 펌프(152), 루프 필터(113)를 거쳐 VCO부(121)(즉, 입력 신호(Din)가 트레이닝 시퀀스 구간에 해당될 때 결정되었던 특정 VCO)로 입력되도록 한다. 이때, 본 발명의 일 실시예에 따른 데이터 리커버리 입력회로부(150)는 상기 제2 피드백 신호를 참조로 하여 상기 입력 신호를 샘플링(sampling)하는 기능을 수행할 수 있다. 이에 대한 보다 자세한 설명은 도 3을 참조로 후술한다.

여기서, 본 발명의 일 실시예에 따른 VCO부(121)는 데이터 리커버리 입력회로부(150)의 출력을 수신하고 상기 특정 VCO가 커버하는 주파수에 따른 클럭을 분주기(130)에 출력하는 기능을 수행할 수 있다. 이에 대한 보다 자세한 설명은 도 3을 참조로 후술한다.

또한, 분주기(130)는 상기 VCO부(121)의 출력을 수신하고, 상기 VCO부(121)의 출력의 주파수를 소정 분주비로 조정하는 기능을 수행한다. 이에 대한 보다 자세한 설명은 도 3을 참조로 후술한다.

또한, 보간(interpolation)부(140)는 상기 분주기(130)의 출력을 수신하여 4 개의 위상으로 나누고 이들 중 특정 위상의 신호를 출력하여 상기 데이터 리커버리 입력회로부(150)로 상기 제2 피드백 신호를 전송하는 기능을 수행할 수 있다. 이에 대한 보다 자세한 설명은 도 3을 참조로 후술한다.

도 2는 본 발명의 일 실시예에 따른 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 있어서 입력 신호가 트레이닝 시퀀스(training sequence) 구간에 해당되는 동안의 회로 동작의 예를 상세하게 도시하는 도면이다.

도 2를 참조하면, PLL 입력회로부(110)는 PFD(111), 차지 펌프(charge pump)(112), 루프 필터(113)를 포함할 수 있다.

구체적으로, PFD(111)는 위상차뿐만 아니라 주파수 차이도 검출해내기 위한 구성 요소로서, 입력 신호(Din)가 트레이닝 시퀀스 구간에 해당되는 동안 입력 신호 및 분주기(130)의 출력을 상기 제1 피드백 신호로서 수신하여 상기 입력 신호와 상기 제1 피드백 신호 사이의 위상차 및 주파수 차이를 검출해 내는 기능을 수행할 수 있다.

또한, 차지 펌프(112)는 PFD(111)의 출력을 참조로 하여 정해지는 양만큼의 전하(charge)를 밀고 당겨주는 기능을 수행할 수 있고, 루프 필터(113)는 차지 펌프(112)에서 밀고 당기는 전하를 축적하거나 방출하기 위한 캐패시터를 포함하고 밴드 셀렉션 회로부(120)에 출력을 제공하는 기능을 수행할 수 있다. 여기서, 루프 필터(113)는 LPF(Low Pass Filter)로 구현될 수도 있을 것이다.

또한, 밴드 셀렉션 회로부(120)는 입력 신호(Din)가 트레이닝 시퀀스 구간에 해당되는 동안, 루프 필터(113)의 출력을 수신하여 입력 전압으로 삼고 이에 비례하는 주파수를 출력하기 위한 복수의 VCO(121)를 포함할 수 있다. 또한, 밴드 셀렉션 회로부(120)는 FSM(Finite State Machine)(124)를 포함할 수 있는데, FSM(124)은 루프 필터(113)의 출력을 소정의 비교기(122, 123)에 통과시켜 출력되는 비교기 출력 신호를 입력 받음으로써, 상기 복수의 VCO(121) 중 상기 특정 VCO를 선택하기 위한 VCO 선택 신호를 출력하는 기능을 수행할 수 있다.

가령, 3개의 VCO가 있다고 가정하고, VCO1이 10~20Hz, VCO2가 20Hz~30Hz, VCO3가 30~40Hz의 주파수 범위를 커버한다고 가정할 때, 원하는 주파수가 28Hz이라면, 20~30Hz의 동작 범위를 가지고 있는 VCO2가 선택되도록 해야 한다. 이를 위하여, 가령, 비교기(122, 123)의 출력은 레퍼런스(reference)가 되는 VDD 부근의 값과 GND 부근의 값과 비교 시에 레퍼런스보다 높을 경우에 1을 출력하고 낮을 경우에 0을 출력한다고 가정할 때, 최초에 VCO1이 선택되어 있는 상태라면, 트레이닝 시퀀스 구간 동안에 PLL 루프가 동작하면서 VCO 컨트롤 전압은 28Hz의 출력 주파수를 내기 위해 계속 올라가게 되는데, VCO1의 출력 범위가 20Hz까지이므로 계속 전압을 올리게 되어 VDD와 거의 동일한 값이 되면 비교기는 1의 출력을 내보내고 FSM(124)에서는 VCO2를 선택하게 된다.

한편, 분주기(130)는 FSM(124)의 출력을 수신하여 소정 분주비를 조정하고, 상기 조정된 분주비에 따라 상기 특정 VCO의 출력의 주파수를 조정하여 상기 PFD(111)에 상기 제1 피드백 신호로서 제공하는 기능을 수행할 수 있다.

구체적으로, 분주기(130)는 프로그래머블 디바이더(programmable divier)로서 컨트롤 비트에 따라 분주비를 달리할 수 있다. 가령, 컨트롤 비트가 0이면 1분주(bypass), 1이면 2분주 등등과 같이 정해진다.

또한, 분주기(130)는 VCO가 커버하지 못하는 낮은 주파수를 만들어 내기 위한 기능도 수행할 수 있는데, 가령, 데이터를 샘플링하기 위해 올바른 주파수가 8Hz라면 VCO1을 선택하여도 주파수 범위를 충족하지 못하게 되는데, 이 경우 VCO 컨트롤 전압은 출력 주파수를 낮추기 위해 GND에 가까워질 것이고 GND 부근의 값을 레퍼런스로 하는 비교기(123)의 출력은 0이 될 것이다. VCO1이 선택되고 GND 부근값을 레퍼런스로 하는 비교기(123)의 출력이 0이면, FSM(124)에서는 VCO1 선택 상태와 비교기 출력 값이 0인 상태에 따라 분주기(130)의 컨트롤 비트를 1로 변경하고 분주기의 분주비를 2로 올리게 된다. 이렇게 되면 VCO1이 16Hz를 출력하여도 분주기를 통과한 출력은 8Hz가 되고, 이 경우 PLL 루프는 락킹(locking)할 수 있게 된다.

도 3은 본 발명의 일 실시예에 따른 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 있어서 입력 신호가 데이터(트레이닝 시퀀스가 아닌 유의미한 정보) 수신 구간에 해당되는 동안의 회로 동작의 예를 상세하게 도시하는 도면이다.

우선, 데이터 리커버리 입력회로부(150)는 Half-Rate PD(151), 차지 펌프(152), 루프 필터(113)를 포함할 수 있다.

구체적으로, Half-Rate PD(151)는 입력 신호(Din)가 상기 데이터 수신 구간에 해당되는 동안 상기 입력 신호 및 보간부(141)의 4x1 MUX(143)로부터의 출력인 상기 제2 피드백 신호를 수신할 수 있으며, 상기 제2 피드백 신호를 참조로 하여 상기 입력 신호를 샘플링하는 기능을 수행할 수 있다. 여기서, 데이터 레이트의 1/2의 주파수를 가지는 클럭이 사용되므로 Half-Rate PD가 사용되는 것이다.

또한, 차지 펌프(152)는 Half-Rate PD(151)의 출력을 참조로 하여 정해지는 양만큼의 전하(charge)를 밀고 당겨주기 위한 기능을 수행할 수 있으며, 루프 필터(113)는 도 2에서의 PLL 루프의 경로 상에 존재하는 루프 필터(113)와 동일한 필터로서 구현될 수 있으며, 차지 펌프(152)에서 밀고 당기는 전하를 축적하거나 방출하기 위한 캐패시터를 포함하고 VCO부(121)에 출력을 제공하는 기능을 수행할 수 있다.

한편, VCO부(121)는 루프 필터(113)의 출력을 수신하여 분주기(130)에 신호를 제공하는 기능을 수행할 수 있는데, VCO부(121)는 도 2를 참조로 한 PLL 루프 상에서 결정된 특정 VCO에 기초하여 동작할 수 있다.

보간부(140)는 보간기(141) 및 4x1 MUX(143) 등을 포함하여 구성될 수 있는데, 경우에 따라 보간기(141)와 4x1 MUX(143) 사이에 버퍼(142)를 위치시켜 신호를 디지털화시킬 수 있다.

보간기(141)는 분주기(130)의 출력을 제공 받아서 4 개의 위상으로 나누어 출력하는 기능을 수행할 수 있다.

또한, 버퍼(142)는 보간기(141)로부터 출력된 4개의 위상으로 나누어지는 각각의 신호를 디지털화하는 기능을 수행할 수 있으며, 4x1 MUX(143)는 디지털화된 신호를 입력 받고 이중 특정 위상, 가령 90도를 위상으로 가지는 신호를 Half-Rate PD(151)에 상기 제2 피드백 신호로서 입력되도록 하는 기능을 수행할 수 있다.

여기서, Half-Rate PD(151)는 상기 제2 피드백 신호의 라이징 에지(rising edge) 및 폴링 에지(falling edge)에서 상기 입력 신호를 샘플링하는 기능을 수행할 수 있다.

한편, 입력 신호가 상기 데이터 수신 구간에 해당되는 동안에는 상기 Half-Rate PD(151)에 의해 샘플링된 입력 신호를 수신하여 원래의 데이터를 복원하기 위한 시리얼라이저(serializer)(160)를 더 포함할 수 있으며, 이러한 시리얼라이저(160)는 상기 라이징 에지 및 상기 폴링 에지에서의 샘플링 데이터를 2x1 MUX를 이용해 시리얼라이징시켜 데이터를 복원하는 기능을 수행할 수 있다. 가령, 도 4를 참조하면, 90도의 위상을 가지는 클럭의 라이징 에지에서 Data 1이 샘플링되고 폴링 에지에서 Data 2가 샘플링됨을 알 수 있고, 이와 같은 두 개의 샘플링 데이터를 2:1 MUX를 이용해 시리얼라이징시켜서 원래의 데이터를 복원하고 있음을 알 수 있다.

여기서, 도 3을 참조로 한 설명에서는 4x1 MUX(143) 및 Half-Rate PD(151)를 사용하여 데이터를 복원하는 경우를 예로 들어 설명하였지만 반드시 이에 한정되는 것은 아니며 다양한 변형예를 상정할 수 있을 것이다.

가령, 4x1 MUX(143)에서 90도의 위상을 선택하여 라이징 에지와 폴링 에지를 모두 사용하여 Half-Rate PD(151)로 입력되도록 하는 구성 대신에, 4x2 MUX에서 90도 및 270도의 위상을 선택하도록 하고 이들이 두 개의 Full-Rate PD에 각각 입력되도록 할 수도 있을 것이다. 여기서, 두 개의 Full-Rate PD는 각각 90도 위상의 클럭의 라이징 에지에서 샘플링하고 270도 위상의 클럭의 라이징 에지에서 샘플링을 수행하도록 할 수 있을 것이다.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다. 따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.

110: PLL 입력회로부
120: 밴드 셀렉션(band selection) 회로부
130: 분주기
140: 보간부
150: 데이터 리커버리 입력회로부
160: 시리얼라이저

Claims

저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치에 있어서,
입력 신호가 트레이닝 시퀀스(training sequence: 1과 0이 주기적으로 반복되는 입력 형태) 구간에 해당되는 동안,
상기 입력 신호 및 PLL 루프의 제1 피드백 신호를 수신하여 상기 입력 신호와 상기 제1 피드백 신호 사이의 위상 및 주파수를 맞추고, 이들 신호가 상기 PLL 루프를 돌 수 있도록 가공하여 VCO(Voltage Controlled Oscillator)로 입력되도록 하는 PLL 입력회로부,
상기 VCO를 적어도 하나 포함하고, 상기 VCO가 출력할 수 있는 클럭의 주파수 범위를 참조로 하여 상기 적어도 하나의 VCO 중 특정 VCO를 선택하기 위한 밴드 셀렉션(band selection) 회로부, 및
상기 특정 VCO의 출력을 수신하고, 상기 특정 VCO의 출력의 주파수를 소정 분주비로 조정하여 PLL 구성회로부에 상기 제1 피드백 신호를 제공하기 위한 제1분주기(divider)
를 포함하여 구성되는 상기 PLL 루프를 따라 신호가 흐르도록 스위칭하고,상기 입력 신호가 데이터(상기 트레이닝 시퀀스가 아닌 유의미한 정보) 수신 구간에 해당되는 동안,
상기 입력 신호 및 데이터 리커버리 루프(Data Recovery Loop)의 제2 피드백 신호를 수신하여 상기 입력 신호와 상기 제2 피드백 신호 사이의 위상을 맞추고, 이들 신호가 상기 데이터 리커버리 루프를 돌 수 있도록 가공하여 상기 특정 VCO로 입력되도록 하고, 상기 제2 피드백 신호를 참조로 하여 상기 입력 신호를 샘플링(sampling)하는 데이터 리커버리 입력회로부,
상기 데이터 리커버리 입력회로부의 출력을 수신하고 상기 특정 VCO가 커버하는 주파수에 따른 클럭을 상기 제1분주기에 출력하기 위한 VCO부,
상기 VCO부의 출력을 수신하고, 상기 VCO부의 출력의 주파수를 소정 분주비로 조정하기 위한 제2분주기, 및
상기 제2분주기의 출력을 수신하여 4 개의 위상으로 나누고 이들 중 특정 위상의 신호를 출력하여 상기 데이터 리커버리 입력회로부로 상기 제2 피드백 신호를 전송하기 위한 보간(interpolation)부
를 포함하여 구성되는 상기 데이터 리커버리 루프를 따라 신호가 흐르도록 스위칭하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제1항에 있어서,
상기 PLL 입력회로부는,
상기 입력 신호가 상기 트레이닝 시퀀스 구간에 해당되는 동안 상기 입력 신호 및 상기 제1분주기의 출력을 상기 제1 피드백 신호로서 수신하여 상기 입력 신호와 상기 제1 피드백 신호 사이의 위상차 및 주파수 차이를 검출해 내기 위한 PFD,
상기 PFD의 출력을 참조로 하여 정해지는 양만큼의 전하(charge)를 밀고 당겨주기 위한 차지 펌프(charge pump), 및
상기 차지 펌프에서 밀고 당기는 전하를 축적하거나 방출하기 위한 캐패시터를 포함하고 상기 밴드 셀렉션 회로부에 출력을 제공하는 루프 필터를 포함하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제2항에 있어서,
상기 루프 필터는 LPF(Low Pass Filter)인 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제2항에 있어서,
상기 밴드 셀렉션 회로부는,
상기 입력 신호가 상기 트레이닝 시퀀스 구간에 해당되는 동안,
상기 루프 필터의 출력을 수신하여 입력 전압으로 삼고 이에 비례하는 주파수를 출력하기 위한 복수의 VCO, 및
상기 루프 필터의 출력을 소정의 비교기에 통과시켜 출력되는 비교기 출력 신호를 입력 받음으로써, 상기 복수의 VCO 중 상기 특정 VCO를 선택하기 위한 VCO 선택 신호를 출력할 수 있는 FSM(Finite State Machine)
을 포함하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제4항에 있어서,
상기 제1분주기는,
상기 FSM의 출력을 수신하여 상기 소정 분주비를 조정하고, 상기 조정된 분주비에 따라 상기 특정 VCO의 출력의 주파수를 조정하여 상기 PFD에 상기 제1 피드백 신호로서 제공하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제1항에 있어서,
상기 데이터 리커버리 입력회로부에 의해 샘플링된 입력 신호를 수신하여 원래의 데이터를 복원하기 위한 시리얼라이저(serializer)를 더 포함하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제6항에 있어서,
상기 데이터 리커버리 입력회로부는,
상기 입력 신호가 상기 데이터 수신 구간에 해당되는 동안 상기 입력 신호 및 상기 보간부로부터의 상기 제2 피드백 신호를 수신하고, 상기 제2 피드백 신호를 참조로 하여 상기 입력 신호를 샘플링하는 Half-Rate PD,
상기 Half-Rate PD의 출력을 참조로 하여 정해지는 양만큼의 전하(charge)를 밀고 당겨주기 위한 차지 펌프(charge pump), 및
상기 차지 펌프에서 밀고 당기는 전하를 축적하거나 방출하기 위한 캐패시터를 포함하고 상기 VCO부에 출력을 제공하는 루프 필터를 포함하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제7항에 있어서,
상기 보간부는,
상기 제1분주기의 출력을 수신하여 4 개의 위상으로 나누는 보간기, 및
상기 보간기의 출력을 수신하고 이중 특정 위상을 가지는 신호를 상기 Half-Rate PD에 상기 제2 피드백 신호로서 입력되도록 하는 4x1 MUX
를 포함하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제8항에 있어서,
상기 특정 위상은 90도 인 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제9항에 있어서,
상기 Half-Rate PD는 상기 제2 피드백 신호의 라이징 에지(rising edge) 및 폴링 에지(falling edge)에서 상기 입력 신호를 샘플링하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.
제10항에 있어서,
상기 시리얼라이저는,
상기 라이징 에지 및 상기 폴링 에지에서의 샘플링 데이터를 2x1 MUX를 이용해 시리얼라이징시켜 데이터를 복원하는 것을 특징으로 하는 저주파용 주파수 범위를 지원하는 클럭 및 데이터 복원 장치.