KR101198301B1 - Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device - Google Patents
Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device Download PDFInfo
- Publication number
- KR101198301B1 KR101198301B1 KR1020100001960A KR20100001960A KR101198301B1 KR 101198301 B1 KR101198301 B1 KR 101198301B1 KR 1020100001960 A KR1020100001960 A KR 1020100001960A KR 20100001960 A KR20100001960 A KR 20100001960A KR 101198301 B1 KR101198301 B1 KR 101198301B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- graphene oxide
- reduced graphene
- metal
- device based
- Prior art date
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 81
- 239000002082 metal nanoparticle Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000002120 nanofilm Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 239000010931 gold Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- SLYCYWCVSGPDFR-UHFFFAOYSA-N octadecyltrimethoxysilane Chemical compound CCCCCCCCCCCCCCCCCC[Si](OC)(OC)OC SLYCYWCVSGPDFR-UHFFFAOYSA-N 0.000 claims description 8
- FZMJEGJVKFTGMU-UHFFFAOYSA-N triethoxy(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](OCC)(OCC)OCC FZMJEGJVKFTGMU-UHFFFAOYSA-N 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000609 electron-beam lithography Methods 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- UUEWCQRISZBELL-UHFFFAOYSA-N 3-trimethoxysilylpropane-1-thiol Chemical compound CO[Si](OC)(OC)CCCS UUEWCQRISZBELL-UHFFFAOYSA-N 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 238000000813 microcontact printing Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000002105 nanoparticle Substances 0.000 description 12
- 239000002923 metal particle Substances 0.000 description 11
- 239000002041 carbon nanotube Substances 0.000 description 5
- 229910021393 carbon nanotube Inorganic materials 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000003463 adsorbent Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Abstract
본 발명은 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 본 발명은 산화물이 형성되어 있는 기판; 환원된 그래핀 산화물층; 금속전극; 산화물층; 금속 나노입자층; 및 게이트 전극으로 적층된 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법을 제공한다. 본 발명에 따른 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법은 소수성 분자막과 친수성 분자막을 이용하여 원하는 위치에 그래핀을 대량으로 정렬시키고 그래핀의 손상없이 기판에 증착시킬 수 있으며, 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 소자의 양쪽극 특성을 이용하여 전도도 스위칭 기억소자(conductivity-switching memory device) 및 타입-스위칭 메모리 소자(type-switching memory device) 등의 양쪽극 기억소자 및 이의 제조방법을 제공하므로, 메모리 소자 분야에 유용하게 이용할 수 있다. The present invention relates to a positive electrode memory device based on the reduced graphene oxide using a metal nanoparticle and a method for manufacturing the same, and more particularly, the present invention comprises a substrate on which an oxide is formed; A reduced graphene oxide layer; Metal electrodes; Oxide layer; Metal nanoparticle layers; And a cathode storage device based on reduced graphene oxide using metal nanoparticles stacked as a gate electrode, and a method of manufacturing the same. The positive electrode memory device based on the reduced graphene oxide according to the present invention and a method of manufacturing the same can be deposited on a substrate without damaging the graphene by aligning the graphene in a desired position using a hydrophobic molecular film and a hydrophilic molecular film. Both of the conductivity-switching memory device and the type-switching memory device using metal nanoparticles and the bipolar characteristics of the device based on reduced graphene oxide. Since the present invention provides a polar memory device and a method of manufacturing the same, it can be usefully used in the field of memory devices.
Description
본 발명은 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법에 관한 것이다.
The present invention relates to a cathode memory device using metal nanoparticles and based on reduced graphene oxide and a method of manufacturing the same.
종래 나노선을 흡착하고 정렬하는 방법으로는 반흡착성 분자막 패턴을 이용하여 탄소나노튜브를 정렬할 수 있다. 반흡착성 분자막 패턴을 이용하는 방법은 모든 고체 표면이 가진 자연적인 흡착력을 이용하는 방법으로, 고체 표면 위를 탄소 난노튜브가 위치할 자리를 제외하고 탄소나노튜브의 흡착도가 매우 낮은 반흡착성 분자막을 형성시킨다. 상기 반흡착성 분자막으로 패터닝된 샘플을 탄소나노튜브 용액에 넣으면 탄소나노튜브가 반흡착성 분자막으로 덮이지 않는 고체 표면에 흡착되어 패턴 모양대로 정렬된다(도 1 참조). As a method of adsorbing and aligning conventional nanowires, carbon nanotubes may be aligned using a semi-adsorbable molecular membrane pattern. The method using the semi-adsorbent molecular membrane pattern uses the natural adsorption force of all solid surfaces. Form. When the sample patterned with the semi-adsorbent molecular membrane is placed in a carbon nanotube solution, the carbon nanotubes are adsorbed onto a solid surface not covered with the semi-adsorbable molecular membrane and aligned in a pattern shape (see FIG. 1).
한편, 금속입자 중 크기가 1 - 100 ㎚ 범위가 되는 입자를 나노입자라고 하는데, 상기 나노입자는 의학, 광학 및 전자학 분야에서의 광범위한 응용가능성 때문에 많은 연구가 진행되고 있다. 특히, 전자학 분야에서 전하를 좁은 영역에 저장할 수 있는 물질로도 활용가능하다.
On the other hand, the particles of the metal particles in the range of 1 to 100 nm in size is called nanoparticles, the nanoparticles are a lot of research due to the wide range of applications in the field of medicine, optics and electronics. In particular, in the field of electronics it can be used as a material that can store the charge in a narrow area.
이에, 본 발명자들은 종래 탄소나노튜브의 선택적 패턴형성에 사용하던 반흡착성 분자막 패턴형성 방법으로 그래핀 산화물을 기판에 흡착시키고, 금속 나노입자가 전하를 저장할 수 있는 특성을 이용하여 양쪽극 기억소자 및 이의 제조방법을 개발하고, 본 발명을 완성하였다.
Accordingly, the inventors of the present invention use the semi-adsorbent molecular film pattern formation method used for the selective pattern formation of carbon nanotubes to adsorb graphene oxide to a substrate, and use the characteristics of metal nanoparticles to store electric charges. And a method for producing the same, the present invention has been completed.
본 발명의 목적은 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자를 제공하는 데 있다. An object of the present invention is to provide a bipolar memory device using metal nanoparticles and based on reduced graphene oxide.
또한, 본 발명의 다른 목적은 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자의 제조방법을 제공하는 데 있다.In addition, another object of the present invention is to provide a method of manufacturing a bipolar memory device using metal nanoparticles and based on reduced graphene oxide.
상기 목적을 달성하기 위해, 본 발명은 산화물이 형성되어 있는 기판; 환원된 그래핀 산화물층; 금속전극; 산화물층; 금속 나노입자층; 및 게이트 전극으로 적층된 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자를 제공한다.In order to achieve the above object, the present invention is a substrate on which an oxide is formed; A reduced graphene oxide layer; Metal electrodes; Oxide layer; Metal nanoparticle layers; And an anode memory device using metal nanoparticles stacked as a gate electrode and based on reduced graphene oxide.
또한, 본 발명은 산화막이 형성되어 있는 기판에 포토레지스트로 패터닝한 후 소수성 용액에 담지시켜 포토레지스트가 패터닝되지 않은 부분에 소수성 분자막을 형성시키는 단계(단계 1); 상기 단계 1에서 형성된 포토레지스트를 제거한 후 상기 기판을 친수성 용액에 담지시켜 포토레지스트가 제거된 부분에 친수성 분자막을 형성시키는 단계(단계 2); 상기 단계 2에서 제조된 기판을 그래핀 산화물 용액에 담지시켜 친수성 분자막이 형성된 부분에 그래핀 산화물을 흡착시키는 단계(단계 3); 상기 단계 3에서 형성된 그래핀 산화물 위에 금속전극을 형성시켜 금속-환원된 그래핀 산화물-금속으로 구성된 접합을 형성시킨 후 하이드라진을 이용하여 그래핀 산화물을 환원시키는 단계(단계 4); 상기 단계 4에서 형성된 환원된 그래핀 산화물 위에 산화막을 증착시키는 단계(단계 5); 상기 단계 5에서 형성된 산화막에 상기 단계 1과 2를 순차적으로 수행하여 기판을 제조한 후 금속 나노입자 용액에 담지시켜 친수성 분자막이 형성된 부분에 금속 나노입자를 흡착시키는 단계(단계 6); 및 상기 단계 6에서 제조된 금속 나노입자 위에 산화막을 증착시킨 후 금속전극을 증착시켜 게이트 전극을 형성시키는 단계(단계 7)를 포함하는 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자의 제조방법을 제공한다.
In addition, the present invention comprises the step of forming a hydrophobic molecular film on the portion where the photoresist is not patterned by patterning with a photoresist on a substrate on which an oxide film is formed and then supported in a hydrophobic solution (step 1); Removing the photoresist formed in
본 발명에 따른 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법은 소수성 분자막과 친수성 분자막을 이용하여 원하는 위치에 그래핀을 대량으로 정렬시키고 그래핀의 손상없이 기판에 흡착시킬 수 있으며, 금속입자를 이용하고 환원된 그래핀 산화물에 기반한 소자의 양쪽극 특성을 이용하여 전도도 스위칭 기억소자(conductivity-switching memory device) 및 타입-스위칭 메모리 소자(type-switching memory device) 등의 양쪽극 기억소자 및 이의 제조방법을 제공하므로, 메모리 소자 분야에 유용하게 이용할 수 있다.
The positive electrode memory device based on the reduced graphene oxide and the method of manufacturing the same using the metal nanoparticles according to the present invention are arranged in a large amount of graphene at a desired position by using a hydrophobic molecular film and a hydrophilic molecular film, thereby damaging the graphene. It can be adsorbed on a substrate without using metal particles and using the bipolar characteristics of the device based on reduced graphene oxide to form conductivity-switching memory devices and type-switching memory devices. A bipolar memory device such as a device) and a method of manufacturing the same are usefully used in the field of memory devices.
도 1은 종래 반흡착성 분자막 패턴을 이용한 탄소나노튜브를 정렬하는 방법을 나타낸 흐름도이고;
도 2는 본 발명의 제조방법에서 금속-그래핀 산화물-금속 접합 구조를 나타낸 사진이고;
도 3은 본 발명의 제조방법에서 금속전극 및 게이트 전극을 나타낸 사진이고;
도 4는 본 발명에 따른 제조방법으로 제조된 양쪽극 소자의 전기적 이력현상을 나타낸 그래프이고;
도 5는 본 발명에 따른 제조방법으로 제조된 양쪽극 소자의 전기적 이력현상 및 양쪽극 특성을 나타낸 그래프이다.1 is a flowchart illustrating a method of aligning carbon nanotubes using a conventional semi-adsorbable molecular film pattern;
2 is a photograph showing a metal-graphene oxide-metal junction structure in the production method of the present invention;
3 is a photograph showing a metal electrode and a gate electrode in the manufacturing method of the present invention;
4 is a graph showing the electrical hysteresis of the anode device manufactured by the manufacturing method according to the present invention;
5 is a graph showing the electrical hysteresis and the anode characteristics of the anode device manufactured by the manufacturing method according to the present invention.
본 발명은 산화물이 형성되어 있는 기판; 환원된 그래핀 산화물층; 금속전극; 산화물층; 금속 나노입자층; 및 게이트 전극으로 적층된 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자를 제공한다.The present invention is a substrate on which an oxide is formed; A reduced graphene oxide layer; Metal electrodes; Oxide layer; Metal nanoparticle layers; And an anode memory device using metal nanoparticles stacked as a gate electrode and based on reduced graphene oxide.
그래핀 기반의 소자는 기본적으로 게이트 전압이 양(+)으로 걸리거나, 음(-)으로 걸리면 전도도가 증가하는 양쪽극 소자의 특성을 가진다. 이를 양쪽극 기억소자로 만들기 위해서는 한 가지 조건 하에서 2가지 상태를 가지는 이력현상이 생겨야 한다. 금속입자를 이용하면 외부에서 주는 전압 외에 금속입자로도 게이트 전압에 영향을 줄 수 있게 된다. 금속입자가 존재하지 않는 경우에는 게이트의 변화에 따른 이력현상이 발생하지 않지만, 금속입자가 존재하는 경우에는 금속입자가 전하를 받아들이는 과정에서 게이트 전압에 영향을 주게 되고, 이 과정에서 이력현상이 발생하게 된다. 그러므로, 그래핀의 양쪽극 특성과 금속입자로 이력현상이 나타나게 하여 양쪽극 기억소자를 구현할 수 있다.Graphene-based devices basically have the characteristics of a bipolar device in which the conductivity increases when the gate voltage is positive or negative. To make it a bipolar memory device, a hysteresis with two states must occur under one condition. When the metal particles are used, the metal particles can affect the gate voltage in addition to the external voltage. If no metal particles are present, the hysteresis does not occur due to the change of the gate. However, if the metal particles are present, the hysteresis occurs when the metal particles receive electric charges. Will occur. Therefore, the bipolar memory device can be implemented by causing the hysteresis of the bipolar characteristics and the metal particles of graphene.
본 발명에 따른 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자는 전도도 스위칭 기억소자(conductivity-switching memory device) 및 타입-스위칭 기억 소자(type-switching memory device) 등에 사용할 수 있다.
The bipolar memory device based on the reduced graphene oxide using the metal nanoparticles according to the present invention can be used for conductivity-switching memory devices and type-switching memory devices. .
또한, 본 발명은 산화막이 형성되어 있는 기판을 포토레지스트로 패터닝한 후 소수성 용액에 담지시켜 포토레지스트가 패터닝되지 않은 부분에 소수성 분자막을 형성시키는 단계(단계 1);In addition, the present invention is an oxide film Formed Patterning the substrate with a photoresist and then immersing it in a hydrophobic solution to form a hydrophobic molecular film in the portion where the photoresist is not patterned (step 1);
상기 단계 1에서 형성된 포토레지스트를 제거한 후 상기 기판을 친수성 용액에 담지시켜 포토레지스트가 제거된 부분에 친수성 분자막을 형성시키는 단계(단계 2);Removing the photoresist formed in
상기 단계 2에서 제조된 기판을 그래핀 산화물 용액에 담지시켜 친수성 분자막이 형성된 부분에 그래핀 산화물을 흡착시키는 단계(단계 3);Adsorbing the graphene oxide to a portion of the hydrophilic molecular film formed by supporting the substrate prepared in
상기 단계 3에서 형성된 그래핀 산화물 위에 금속전극을 형성시켜 금속-환원된 그래핀 산화물-금속으로 구성된 접합을 형성시킨 후 하이드라진을 이용하여 그래핀 산화물을 환원시키는 단계(단계 4);Forming a metal electrode on the graphene oxide formed in step 3 to form a junction composed of metal-reduced graphene oxide-metal, and then reducing the graphene oxide using hydrazine (step 4);
상기 단계 4에서 형성된 환원된 그래핀 산화물 위에 산화막을 증착시키는 단계(단계 5);Depositing an oxide film on the reduced graphene oxide formed in step 4 (step 5);
상기 단계 5에서 형성된 산화막에 상기 단계 1과 2를 순차적으로 수행하여 기판을 제조한 후 금속 나노입자 용액에 담지시켜 친수성 분자막이 형성된 부분에 금속 나노입자를 흡착시키는 단계(단계 6); 및Preparing a substrate by sequentially performing
상기 단계 6에서 제조된 금속 나노입자 위에 산화막을 증착시킨 후 금속전극을 증착시켜 게이트 전극을 형성시키는 단계(단계 7)를 포함하는 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자의 제조방법을 제공한다.
Using the metal nanoparticles, including depositing an oxide film on the metal nanoparticles prepared in step 6 and then depositing a metal electrode to form a gate electrode (step 7). Provided is a method of manufacturing a bipolar memory device based on reduced graphene oxide.
이하, 본 발명에 따른 양쪽극 기억소자의 제조방법을 단계별로 상세히 설명한다.
Hereinafter, a method of manufacturing the positive electrode memory device according to the present invention will be described in detail step by step.
본 발명에 따른 양쪽극 기억소자의 제조방법에 있어서, 단계 1은 산화막이 형성되어 있는 기판을 포토레지스트로 패터닝한 후 소수성 용액에 담지시켜 포토레지스트가 패터닝되지 않은 부분에 소수성 분자막을 형성시키는 단계이다.In the method of manufacturing a bipolar memory device according to the present invention,
이때, 상기 단계 1의 산화막은 글라스, SiO2, Al2O3, ZrO2 및 HfO2 등을 사용할 수 있고, 상기 증착은 플라즈마 화학기상증착법(PECVD), 화학기상증착법(CVD) 및 원자층 증착법(ALD)으로 증착시킬 수 있다.At this time, the oxide film of
또한, 상기 단계 1의 포토레지스트 패터닝은 마이크로콘택트 프린팅(microcontact printing) 및 포토리소그래피(photolithography) 등으로 수행될 수 있다.In addition, the photoresist patterning of
상기 단계 1의 소수성 용액은 octadecytrichlorosilane(OTS), Octadecyltrimethoxysilane(OTMS) 및 Octadecyl-triethoxysilane(OTE) 등을 사용할 수 있다.
The hydrophobic solution of
다음으로, 본 발명에 따른 양쪽극 기억소자의 제조방법에 있어서, 단계 2는 상기 단계 1에서 형성된 포토레지스트를 제거한 후 기판을 친수성 용액에 담지시켜 포토레지스트가 제거된 부분에 친수성 분자막을 형성시키는 단계이다.Next, in the method of manufacturing the positive electrode memory device according to the present invention,
이때, 포토레지스트는 AZ계열의 포토레지스트인 경우에는 아세톤(acetone)을 사용하여 제거할 수 있으나, 소수성 분자막을 손상시키지 않고 포토레지스트를 제거할 수 있는 용액이면, 이에 제한되는 것을 아니다.In this case, the photoresist may be removed using acetone in the case of the AZ series photoresist, but the photoresist is not limited thereto as long as it is a solution capable of removing the photoresist without damaging the hydrophobic molecular film.
또한, 상기 단계 2의 친수성 용액은 Aminopropyltriexothysilane(APTES) 및 (3-mercaptopropyl)trimethoxysilane(MPTMS) 등을 사용할 수 있다.
In addition, the hydrophilic solution of
다음으로, 본 발명에 따른 양쪽극 기억소자의 제조방법에 있어서, 단계 3은 상기 단계 2에서 제조된 기판을 그래핀 산화물 용액에 담지시켜 친수성 분자막이 형성된 부분에 그래핀 산화물을 흡착시키는 단계이다. Next, in the method of manufacturing the positive electrode memory device according to the present invention, step 3 is a step of adsorbing the graphene oxide to the portion of the hydrophilic molecular film is formed by supporting the substrate prepared in
상기 그래핀 산화물은 수정된 험멀스 방법(Hummers method)을 이용하여 SP-1 그라파이트로 제조할 수 있으나, 그래핀 산화물의 제조방법이 이에 제한되는 것은 아니다.
The graphene oxide may be prepared with SP-1 graphite using a modified Hummers method, but the method of preparing graphene oxide is not limited thereto.
다음으로, 본 발명에 따른 양쪽극 기억소자의 제조방법에 있어서, 단계 4는 상기 단계 3에서 형성된 그래핀 산화물 위에 금속전극을 형성시켜 금속-환원된 그래핀 산화물-금속으로 구성된 접합을 형성시킨 후 하이드라진을 이용하여 그래핀 산화물을 환원시키는 단계이다.Next, in the method of manufacturing a positive electrode memory device according to the present invention, step 4 is to form a metal electrode on the graphene oxide formed in step 3 to form a junction consisting of metal-reduced graphene oxide-metal It is a step of reducing graphene oxide using hydrazine.
상기 단계 4의 금속전극은 금(Au) 및 팔라듐(Pd) 등을 사용할 수 있고, 금속전극 형성은 전자빔 리소그래피(electron beam lithography) 및 열증착기(thermal evaporator) 등으로 형성시킬 수 있다.
The metal electrode of step 4 may use gold (Au), palladium (Pd), and the like, and the metal electrode may be formed by electron beam lithography, thermal evaporator, or the like.
다음으로, 본 발명에 따른 양쪽극 기억소자의 제조방법에 있어서, 단계 5는 상기 단계 4에서 형성된 환원된 그래핀 산화물 위에 산화막을 증착시키는 단계이다. Next, in the method of manufacturing the positive electrode memory device according to the present invention,
이때, 상기 증착은 플라즈마 화학기상증착법(PECVD), 화학기상증착법(CVD) 및 원자층 증착법(ALD)으로 증착시킬 수 있다. In this case, the deposition may be deposited by plasma chemical vapor deposition (PECVD), chemical vapor deposition (CVD) and atomic layer deposition (ALD).
또한, 상기 단계 5의 산화막 두께는 40 - 100 ㎚ 범위인 것이 바람직하다. 만약, 상기 산화막 두께가 40 ㎚ 미만인 경우에는 산화막이 절연층의 역할을 하지 못하는 문제가 있고, 100 ㎚를 초과하는 경우에는 게이트 전압의 영향이 약해지는 문제가 있다.
In addition, the oxide film thickness of
다음으로, 본 발명에 따른 양쪽극 기억소자의 제조방법에 있어서, 단계 6은 상기 단계 5에서 형성된 산화막에 포토레지스트로 패터닝한 후 소수성 용액에 담지시켜 포토레지시트가 패터닝되지 않은 부분에 소수성 분자막을 형성시킨 후 포토레지스트를 제거하여 친수성 용액에 담지시켜 포토레지스트가 제거된 부분에 친수성 분자막을 형성시킨 후 금속 나노입자 용액에 담지시켜 친수성 분자막이 형성된 부분에 금속 나노입자를 흡착시키는 단계이다.Next, in the method of manufacturing the positive electrode memory device according to the present invention, step 6 is patterned with a photoresist on the oxide film formed in the
이때, 상기 금속 나노입자는 금 나노입자 등을 사용할 수 있다. In this case, the metal nanoparticles may be used gold nanoparticles and the like.
또한, 상기 소수성 용액은 octadecytrichlorosilane(OTS), Octadecyltrimethoxysilane(OTMS), Octadecyl-triethoxysilane(OTE) 및 Aminopropyltri-exothysilane(APTES) 등을 사용하는 것이 바람직하며, 금 나노입자를 흡착시키는 경우에는 Aminopropyltri-exothysilane(APTES)인 것이 더욱 바람직하다.
In addition, the hydrophobic solution is preferably used octadecytrichlorosilane (OTS), Octadecyltrimethoxysilane (OTMS), Octadecyl-triethoxysilane (OTE) and Aminopropyltri-exothysilane (APTES), in the case of adsorbing gold nanoparticles Aminopropyltri-exothysilane (APTES) More preferably.
다음으로, 본 발명에 따른 양쪽극 기억소자의 제조방법에 있어서, 단계 7은 상기 단계 6에서 제조된 금속 나노입자 위에 산화막을 증착시킨 후 금속전극을 증착시켜 게이트 전극을 형성시키는 단계이다.Next, in the method of manufacturing the positive electrode memory device according to the present invention, step 7 is a step of forming a gate electrode by depositing an oxide film on the metal nanoparticles prepared in step 6 and then depositing a metal electrode.
이때, 상기 금속전극은 금(Au) 및 팔라듐(Pd) 등을 사용할 수 있고, 상기 금속전극 형성은 전자빔 리소그래피(electron beam lithography) 및 열증착기(thermal evaporator) 등을 이용하여 형성시킬 수 있다.
The metal electrode may be formed of gold (Au), palladium (Pd), or the like, and the metal electrode may be formed using electron beam lithography, a thermal evaporator, or the like.
따라서, 본 발명에 따른 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법은 소수성 분자막과 친수성 분자막을 이용하여 원하는 위치에 그래핀을 대량으로 정렬시키고 그래핀의 손상없이 기판에 흡착시킬 수 있으며, 금속입자를 이용하고 환원된 그래핀 산화물에 기반한 소자의 양쪽극 특성을 이용하여 전도도 스위칭 기억소자(conductivity-switching memory device) 및 타입-스위칭 메모리 소자(type-switching memory device) 등의 양쪽극 기억소자 및 이의 제조방법을 제공하므로, 메모리 소자 분야에 유용하게 이용할 수 있다.
Therefore, the positive electrode memory device based on the reduced graphene oxide and the method of manufacturing the same using the metal nanoparticles according to the present invention are arranged in a large amount of graphene at a desired position by using a hydrophobic molecular film and a hydrophilic molecular film, and graphene It can be adsorbed onto the substrate without damaging the conductivity, and can be used for the conductivity-switching memory device and the type-switching memory device by using the metal particles and the bipolar characteristics of the device based on the reduced graphene oxide. A bipolar memory device such as a switching memory device) and a method of manufacturing the same are usefully used in the field of memory devices.
이하, 본 발명을 하기의 실시예에 의해 더욱 상세히 설명한다. 단, 하기의 실시예는 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기 실시예에 의해 제한되는 것은 아니다.
Hereinafter, the present invention will be described in more detail by the following examples. It should be noted, however, that the following examples are illustrative of the invention and are not intended to limit the scope of the invention.
<실시예 1> 양쪽극 기억소자의 제조Example 1 Fabrication of Anode Memory Device
산화막이 형성되어 있는 기판에 포토리소그래피로 포토레지스트를 패터닝한 후 octadecytrichlorosilane(OTS) 소수성 용액에 담지시켜 포토레지스트가 패터닝되지 않는 부분에 소수성 분자막을 형성시켰다. 상기 단계에서 형성된 포토레지스트를 아세톤으로 제거한 후 기판을 Aminopropyltriexothysilane(APTES) 친수성 용액에 담지시켜 포토레지스트가 제거된 부분에 친수성 분자막을 형성시켰다. 상기에서 제조된 기판을 그래핀 산화물 용액에 담지시켜 친수성 분자막이 형성된 부분에 그래핀 산화물을 흡착시키고, 형성된 그래핀 산화물 위에 금 전극을 포토리소그래피로 형성시켜 금속-환원된 그래핀 산화물-금속으로 구성된 접합을 형성시킨 후(도 2 참조) 하이드라진을 이용하여 그래핀 산화물을 환원시켰다. 환원된 그래핀 산화물 위에 원자층 증착으로 Al2O3 산화막을 50 ㎚ 두께로 증착시킨 후 산화막에 포토레지스트로 패터닝하고 소수성 용액에 담지시켜 포토레지시트가 패터닝되지 않은 부분에 소수성 분자막을 형성시켰다. 상기 포토레지스트를 제거하여 Aminopropyltri-exothysilane(APTES) 친수성 용액에 담지시켜 포토레지스트가 제거된 부분에 친수성 분자막을 형성시킨 후 금 나노입자 용액에 담지시켜 친수성 분자막이 형성된 부분에 금 나노입자를 흡착시켰다. 상기 금 나노입자 위에 산화막을 증착시킨 후 금 금속전극을 증착시켜 게이트 전극을 형성시켜 양쪽극 기억소자를 제조하였다(도 3 및 도 4 참조).
The photoresist was patterned by photolithography on a substrate on which an oxide film was formed, and then supported on an octadecytrichlorosilane (OTS) hydrophobic solution to form a hydrophobic molecular film at a portion where the photoresist was not patterned. After removing the photoresist formed in the above step with acetone, the substrate was immersed in an Aminopropyltriexothysilane (APTES) hydrophilic solution to form a hydrophilic molecular film on the photoresist removed portion. The substrate prepared above was supported on the graphene oxide solution to adsorb the graphene oxide on the portion where the hydrophilic molecular film was formed, and a gold electrode was formed by photolithography on the formed graphene oxide to the metal-reduced graphene oxide-metal. After forming the constructed junction (see FIG. 2), graphene oxide was reduced using hydrazine. An Al 2 O 3 oxide film was deposited to a thickness of 50 nm by atomic layer deposition on the reduced graphene oxide, and then patterned with a photoresist on an oxide film and supported on a hydrophobic solution to form a hydrophobic molecular film in a portion where the photoresist sheet was not patterned. . The photoresist was removed and supported on an Aminopropyltri-exothysilane (APTES) hydrophilic solution to form a hydrophilic molecular film on the portion where the photoresist was removed, and then supported on the gold nanoparticle solution to adsorb gold nanoparticles on the hydrophilic molecular film. I was. After depositing an oxide film on the gold nanoparticles, a gold metal electrode was deposited to form a gate electrode, thereby fabricating an anode memory device (see FIGS. 3 and 4).
<실험예 1> 양쪽극 기억소자의 전기적 이력현상 분석Experimental Example 1 Analysis of Electrical Hysteresis of Anode Memory Devices
본 발명에 따른 제조방법으로 제조된 양쪽극 기억소자를 이용하여 전기적 이력현상을 관찰하고, 그 결과를 도 5에 나타내었다.The electrical hysteresis was observed using the bipolar memory device manufactured by the manufacturing method according to the present invention, and the results are shown in FIG. 5.
도 5의 (a)에 나타난 바와 같이, 금속입자가 존재하는 경우(실시예 1)에는 아래쪽 그래프와 같이 탑 게이트 전압(Top gate voltage) 값이 변화하면 이력현상이 나타나지만, 금속입자가 존재하지 않는 경우에는 위쪽 그래프와 같이 이력현상이 나타나지 않는 것을 알 수 있다. As shown in (a) of FIG. 5, when metal particles are present (Example 1), hysteresis occurs when the top gate voltage is changed as shown in the graph below, but the metal particles are not present. In this case, it can be seen that the hysteresis does not appear as in the upper graph.
또한, 도 5의 (b)에 나타난 바와 같이, 메모리 상태를 -5V로 하였을 경우 전류의 크기(conductivity)가 유지되는 것을 알 수 있고, 탑 게이트에 10V를 걸어준 경우에는 5V에서 상대적으로 큰 전류가 유지되고, -10V를 걸어준 경우에는 -5V에서 낮은 전류가 유지되는 것을 알 수 있다.
In addition, as shown in (b) of FIG. 5, when the memory state is -5V, the current (conductivity) is maintained, and when a 10V is applied to the top gate, a relatively large current at 5V is applied. Is maintained and low current is maintained at -5V when -10V is applied.
<실험예 2> 양쪽극 기억소자의 전기적 이력현상 및 양쪽극 특성 분석Experimental Example 2 Electrical Hysteresis and Bipolar Characteristics Analysis of Bipolar Memory Device
본 발명에 따른 제조방법으로 제조된 양쪽극 기억소자(실시예 1)의 전기적 이력현상 및 양쪽극 특성을 분석하고, 그 결과를 도 6에 나타내었다.The electrical hysteresis and bipolar characteristics of the bipolar memory device (Example 1) manufactured by the manufacturing method according to the present invention were analyzed, and the results are shown in FIG.
도 6의 (a)는 종래의 타입-스위칭 기억 소자의 작동원리를 나타낸 모식도이고, 도 6의 (b)는 타입-스위칭 메모리 소자의 전형적인 전기적 이력현상을 나타낸 그래프이다. 높은 양(+)의 탑 게이트 필드(Top gate field)를 걸어주면 환원된 그래핀 산화물로 이루어진 채널에서부터 전자들이 나노입자로 터널링 현상이 일어나 나노입자에 전자를 저장하게 되며, 높은 음(-)의 탑 게이트 필드(Top gate field)를 걸어주면 채널에서부터 정공(hole)들이 나노입자로 터널링 현상이 일어나 나노입자에 정공이 저장된다. 상기 정공이나 전자들이 저장되는 현상으로 인해 나노소자의 전기적 이력현상이 발생하게 된다. FIG. 6A is a schematic diagram showing the operation principle of a conventional type-switching memory element, and FIG. 6B is a graph showing typical electrical hysteresis of the type-switching memory element. When a high positive top gate field is applied, electrons tunnel from the channel of reduced graphene oxide to the nanoparticles to store electrons in the nanoparticles. When the top gate field is walked, holes are tunneled into the nanoparticles from the channel, and holes are stored in the nanoparticles. Due to the phenomenon in which the holes or electrons are stored, electric hysteresis of the nano device occurs.
도 6의 (c)는 탑 게이트 필드를 크게 또는 작게 변화시키면서 환원된 그래핀 산화물에 흐르는 전류의 양을 측정한 그래프이다. 여기에서 높은 양(+)과 음(-)의 탑 게이트 전압을 각각 가해 준 후 제거했을 때 낮은 사인파 형태의 탑 게이트 전압을 가해준다. 높은 양(+)의 탑 게이트 전압을 걸어주고 제거했을 경우 탑 게이트 전압과 반대방향으로 전류의 변화가 생기며, 높은 음(-)의 탑 게이트 전압을 걸어주고 제거했을 경우에는 바텀 게이트 전압과 같은 방향으로 전류의 변화가 생기는 것을 알 수 있다. FIG. 6C is a graph measuring the amount of current flowing in the reduced graphene oxide while changing the top gate field large or small. Here, high positive and negative top gate voltages are applied respectively, and when removed, low sine wave top gate voltages are applied. If a high positive top gate voltage is applied and removed, the current changes in the opposite direction to the top gate voltage.If a high negative top gate voltage is applied and removed, the same direction as the bottom gate voltage is applied. It can be seen that a change in current occurs.
도 6의 (d)는 본 발명에 따른 환원된 그래핀 산화물과 금속 나노입자를 이용한 타입-스위칭 메모리 소자의 n-type과 p-type에 따른 인버터(inverter)의 기능을 스위칭하는 것을 나타낸다. 6 (d) shows switching of functions of an inverter according to n-type and p-type of a type-switching memory device using reduced graphene oxide and metal nanoparticles according to the present invention.
따라서, 본 발명에 따른 환원된 그래핀과 나노입자로 구성된 양쪽극 기억소자는 p-type과 n-type 특성을 단일 소자에 동시에 구현할 수 있는 타입-스위칭 메모리 소자로 사용할 수 있다.
Therefore, the bipolar memory device composed of reduced graphene and nanoparticles according to the present invention can be used as a type-switching memory device capable of simultaneously implementing p-type and n-type characteristics in a single device.
Claims (15)
An oxide deposited substrate; A reduced graphene oxide layer; Metal electrodes; Oxide layer; Metal nanoparticle layers; And a bipolar memory device based on reduced graphene oxide using metal nanoparticles stacked in order of a gate electrode.
The method of claim 1, wherein the bipolar memory device uses a metal nanoparticle, characterized in that the conductivity-switching memory device (type) -switching memory device (type-switching memory device) A bipolar memory device based on reduced graphene oxide.
상기 단계 1에서 형성된 포토레지스트를 제거한 후 상기 기판을 친수성 용액에 담지시켜 포토레지스트가 제거된 부분에 친수성 분자막을 형성시키는 단계(단계 2);
상기 단계 2에서 제조된 기판을 그래핀 산화물 용액에 담지시켜 친수성 분자막이 형성된 부분에 그래핀 산화물을 흡착시키는 단계(단계 3);
상기 단계 3에서 형성된 그래핀 산화물 위에 금속전극을 형성시켜 금속-환원된 그래핀 산화물-금속으로 구성된 접합을 형성시킨 후 하이드라진을 이용하여 그래핀 산화물을 환원시키는 단계(단계 4);
상기 단계 4에서 형성된 환원된 그래핀 산화물 위에 산화막을 증착시키는 단계(단계 5);
상기 단계 5에서 형성된 산화막에 상기 단계 1과 2를 순차적으로 수행하여 기판을 제조한 후 금속 나노입자 용액에 담지시켜 친수성 분자막이 형성된 부분에 금속 나노입자를 흡착시키는 단계(단계 6); 및
상기 단계 6에서 제조된 금속 나노입자 위에 산화막을 증착시킨 후 금속전극을 증착시켜 게이트 전극을 형성시키는 단계(단계 7)를 포함하는 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자의 제조방법.
Forming a hydrophobic molecular film on a portion where the photoresist is not patterned by patterning the photoresist on a substrate on which an oxide film is formed and then supporting it in a hydrophobic solution (step 1);
Removing the photoresist formed in step 1 and then supporting the substrate in a hydrophilic solution to form a hydrophilic molecular film on the portion where the photoresist is removed (step 2);
Adsorbing the graphene oxide to a portion of the hydrophilic molecular film formed by supporting the substrate prepared in step 2 in a graphene oxide solution (step 3);
Forming a metal electrode on the graphene oxide formed in step 3 to form a junction composed of metal-reduced graphene oxide-metal, and then reducing the graphene oxide using hydrazine (step 4);
Depositing an oxide film on the reduced graphene oxide formed in step 4 (step 5);
Preparing a substrate by sequentially performing steps 1 and 2 on the oxide film formed in step 5, and then supporting the metal nanoparticles on a portion of the hydrophilic molecular film formed by supporting the metal nanoparticle solution (step 6); And
Using the metal nanoparticles, including depositing an oxide film on the metal nanoparticles prepared in step 6 and then depositing a metal electrode to form a gate electrode (step 7). A method of fabricating a bipolar memory device based on reduced graphene oxide.
The method according to claim 3, wherein the oxide film of step 1 is made of metal nanoparticles, characterized in that the glass, SiO 2 , Al 2 O 3 , ZrO 2 or HfO 2 A method of fabricating a bipolar memory device based on reduced graphene oxide.
The method of claim 3, wherein the oxide film of step 1 is formed on the substrate by plasma chemical vapor deposition (PECVD), chemical vapor deposition (CVD) or atomic layer deposition (ALD) using metal nanoparticles A method of fabricating a bipolar memory device based on reduced graphene oxide.
The method of claim 3, wherein the patterning of step 1 is performed using metal nanoparticles, characterized in that it is performed by microcontact printing or photolithography. A method of fabricating a bipolar memory device based on reduced graphene oxide.
The method of claim 3, wherein the hydrophobic solution of step 1 is octadecytrichlorosilane (OTS), Octadecyltrimethoxysilane (OTMS) or Octadecyl-triethoxysilane (OTE) using metal nanoparticles, characterized in that A method of fabricating a bipolar memory device based on reduced graphene oxide.
The method of claim 3, wherein the hydrophilic solution of step 2 is Aminopropyltriexothysilane (APTES) or (3-mercaptopropyl) trimethoxysilane (MPTMS) using a metal nanoparticles, characterized in that A method of fabricating a bipolar memory device based on reduced graphene oxide.
The metal electrode of claim 3, wherein the metal electrode of step 4 is made of gold (Au) or palladium (Pd). A method of fabricating a bipolar memory device based on reduced graphene oxide.
4. The method of claim 3, wherein the metal electrode formation of step 4 is performed using electron beam lithography or thermal evaporator. A method of fabricating a bipolar memory device based on reduced graphene oxide.
According to claim 3, wherein the oxide film thickness of step 5 using a metal nanoparticles, characterized in that the range of 40-100 nm A method of fabricating a bipolar memory device based on reduced graphene oxide.
According to claim 3, wherein the hydrophobic solution used in step 6 is octadecytrichlorosilane (OTS), Octadecyltrimethoxysilane (OTMS), Octadecyl-triethoxysilane (OTE) or Aminopropyltri-exothysilane (APTES) using a metal nanoparticles, characterized in that A method of fabricating a bipolar memory device based on reduced graphene oxide.
According to claim 3, wherein the metal nanoparticles of step 6 is using the metal nanoparticles, characterized in that gold A method of fabricating a bipolar memory device based on reduced graphene oxide.
The metal electrode of claim 3, wherein the metal electrode of step 7 is made of gold (Au) or palladium (Pd). A method of fabricating a bipolar memory device based on reduced graphene oxide.
4. The method of claim 3, wherein the metal electrode formation of step 7 is performed using electron beam lithography or thermal evaporator. A method of fabricating a bipolar memory device based on reduced graphene oxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100001960A KR101198301B1 (en) | 2010-01-08 | 2010-01-08 | Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100001960A KR101198301B1 (en) | 2010-01-08 | 2010-01-08 | Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110081683A KR20110081683A (en) | 2011-07-14 |
| KR101198301B1 true KR101198301B1 (en) | 2012-11-07 |
Family
ID=44920140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100001960A KR101198301B1 (en) | 2010-01-08 | 2010-01-08 | Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101198301B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101428015B1 (en) | 2011-07-22 | 2014-08-11 | 동국대학교 산학협력단 | Field Effect Transistor using grapheme oxide thin film and the manufacturing method thereof |
| CN104952913A (en) * | 2015-05-13 | 2015-09-30 | 武汉工程大学 | Polyethylene pyridine modified graphene oxide/gold nanoparticle composite material and preparation method and application thereof |
| US9324805B2 (en) | 2013-11-12 | 2016-04-26 | Samsung Electronics Co., Ltd. | Flexible graphene switching device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101715355B1 (en) | 2010-11-30 | 2017-03-13 | 삼성전자주식회사 | Graphene electronic device |
| KR101539671B1 (en) | 2011-11-21 | 2015-07-27 | 삼성전자주식회사 | Graphene based photodetector comprising complex transparent electrode, method of manufacturing the same and device comprising the same |
| KR101347889B1 (en) * | 2012-05-10 | 2014-01-09 | 울산대학교 산학협력단 | Graphene-based carbon allotrope electronic device and manufacturing method thereof |
| KR101910976B1 (en) | 2012-07-16 | 2018-10-23 | 삼성전자주식회사 | Field effect transistor using graphene |
| BR102012024444B1 (en) * | 2012-09-26 | 2021-09-08 | Universidade Federal De Minas Gerais | PREPARATION PROCESS OF SUPER HYDROPHOBIC NANOMEMBRANES AND PRODUCT |
| KR101919420B1 (en) | 2012-10-08 | 2019-02-08 | 삼성전자주식회사 | Memory array using graphene switching device |
| KR102046100B1 (en) | 2013-02-15 | 2019-11-18 | 삼성전자주식회사 | Memory device using graphene as charge-trap layer and method of operating the same |
| KR101646081B1 (en) * | 2014-11-06 | 2016-08-08 | 한국과학기술연구원 | Method for fabricating gating hysteresis-free carbon nanotube sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090267054A1 (en) | 2008-04-25 | 2009-10-29 | Asta Karkkainen | Apparatus, method and system for reconfigurable circuitry |
-
2010
- 2010-01-08 KR KR1020100001960A patent/KR101198301B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090267054A1 (en) | 2008-04-25 | 2009-10-29 | Asta Karkkainen | Apparatus, method and system for reconfigurable circuitry |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101428015B1 (en) | 2011-07-22 | 2014-08-11 | 동국대학교 산학협력단 | Field Effect Transistor using grapheme oxide thin film and the manufacturing method thereof |
| US9324805B2 (en) | 2013-11-12 | 2016-04-26 | Samsung Electronics Co., Ltd. | Flexible graphene switching device |
| CN104952913A (en) * | 2015-05-13 | 2015-09-30 | 武汉工程大学 | Polyethylene pyridine modified graphene oxide/gold nanoparticle composite material and preparation method and application thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110081683A (en) | 2011-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101198301B1 (en) | Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device | |
| Son et al. | NiO resistive random access memory nanocapacitor array on graphene | |
| Yu et al. | Small hysteresis nanocarbon-based integrated circuits on flexible and transparent plastic substrate | |
| US8586424B2 (en) | Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same | |
| US20120205606A1 (en) | Nonvolatile Memory Device Using The Resistive Switching of Graphene Oxide And The Fabrication Method Thereof | |
| Cui et al. | Nanogap electrodes towards solid state single‐molecule transistors | |
| Oka et al. | Spatial nonuniformity in resistive-switching memory effects of NiO | |
| US10177199B2 (en) | Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit | |
| US20060024438A1 (en) | Radially layered nanocables and method of fabrication | |
| WO2009132165A2 (en) | Microfabrication of carbon-based devices such as gate-controlled graphene devices | |
| Wang et al. | Self‐Limiting Assembly Approaches for Nanoadditive Manufacturing of Electronic Thin Films and Devices | |
| CN105161617A (en) | Resistive random access memory with planar structure and manufacturing method thereof | |
| KR101659816B1 (en) | Semiconductor device and manufacturing method of the same | |
| KR101490109B1 (en) | Semiconductor device and methods of manufacturing and operating the same | |
| US8653912B2 (en) | Switching element | |
| Chai et al. | Resistive switching of carbon-based RRAM with CNT electrodes for ultra-dense memory | |
| US10192930B2 (en) | Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit | |
| Tyagi | Fabrication of tunnel junction-based molecular electronics and spintronics devices | |
| US20120132892A1 (en) | Nano Device | |
| JP2008071898A (en) | Carbon nanotube field-effect transistor and its manufacturing method | |
| JP5706077B2 (en) | Semiconductor device and method for manufacturing and operating the same | |
| US8604458B2 (en) | Two-terminal resistance switching device and semiconductor device | |
| JP5205670B2 (en) | Solid element structure and electric / electronic element and electric / electronic device using the same | |
| Prodromakis et al. | Practical micro/nano fabrication implementations of memristive devices | |
| KR101018294B1 (en) | Vertical transistor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 7 |