KR101197052B1 - Method of manufacturing thin film transistor array panel - Google Patents

Method of manufacturing thin film transistor array panel Download PDF

Info

Publication number
KR101197052B1
KR101197052B1 KR1020050088804A KR20050088804A KR101197052B1 KR 101197052 B1 KR101197052 B1 KR 101197052B1 KR 1020050088804 A KR1020050088804 A KR 1020050088804A KR 20050088804 A KR20050088804 A KR 20050088804A KR 101197052 B1 KR101197052 B1 KR 101197052B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
film
electrode
photosensitive film
Prior art date
Application number
KR1020050088804A
Other languages
Korean (ko)
Other versions
KR20070034282A (en
Inventor
김성진
홍문표
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050088804A priority Critical patent/KR101197052B1/en
Publication of KR20070034282A publication Critical patent/KR20070034282A/en
Application granted granted Critical
Publication of KR101197052B1 publication Critical patent/KR101197052B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판을 제조하는 방법은 기판을 준비하는 단계, 상기 기판 위에 박막을 적층하는 단계, 상기 박막이 적층된 기판을 저온으로 예열하는 단계, 상기 박막 위에 감광성 필름을 래미네이션(lamination)하는 단계, 사진 및 식각 공정하여 원하는 박막 패턴을 형성하는 단계를 포함한다. 이때 상기 감광성 필름 래미네이션은 상기 감광성 필름을 상기 기판 위에 올려놓고 기판 위와 아래에 배치된 롤러를 서로 다른 방향으로 이동시켜 압력을 가함으로써 이루어지는데, 상기 기판 위에 배치된 롤러의 온도가 상기 기판 아래에 배치된 롤러의 온도보다 높은 것이 바람직하다. A method of manufacturing a thin film transistor array panel according to the present invention may include preparing a substrate, stacking a thin film on the substrate, preheating the substrate on which the thin film is stacked at a low temperature, and laminating a photosensitive film on the thin film. ) To form a desired thin film pattern by a photo, and an etching process. In this case, the photosensitive film lamination is performed by placing the photosensitive film on the substrate and applying pressure by moving rollers disposed above and below the substrate in different directions, wherein the temperature of the roller disposed on the substrate is below the substrate. It is preferred to be higher than the temperature of the arranged rollers.

감광성 필름, 고온의 롤러, 기판 예열 Photosensitive film, high temperature roller, substrate preheating

Description

박막 트랜지스터 표시판의 제조 방법{METHOD OF MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL}TECHNICAL FIELD [0001] The present invention relates to a thin film transistor (TFT)

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ선 및 Ⅲ-Ⅲ선을 따라 잘라 도시한 단면도이다.2 and 3 are cross-sectional views of the thin film transistor array panel of FIG. 1 taken along lines II-II and III-III.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 도시한 배치도이다.4 is a layout view illustrating a method of manufacturing a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 5 및 도 6은 각각 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이다.5 and 6 are cross-sectional views of the thin film transistor array panel of FIG. 4 taken along lines V-V and VI-VI, respectively.

도 7a 내지 도 7f는 본 발명의 실시예에 따른 박막 패턴 형성 방법을 도시한다.7A to 7F illustrate a method of forming a thin film pattern according to an embodiment of the present invention.

도 8, 도 11 및 도 14는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.8, 11, and 14 are layout views sequentially illustrating a method of manufacturing a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 9 및 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX 선 및 X-X 선을 따라 잘라 도시한 단면도이다.9 and 10 are cross-sectional views of the thin film transistor array panel of FIG. 8 taken along lines IX-IX and X-X.

도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII 선 및 XIII- XIII 선을 따라 잘라 도시한 단면도이다.12 and 13 are cross-sectional views of the thin film transistor array panel of FIG. 11 taken along lines XII-XII and XIII-XIII.

도 15 및 도 16은 도 14의 박막 트랜지스터 표시판을 XV-XV 선 및 XVI-XVI선을 따라 잘라 도시한 단면도이다. 15 and 16 are cross-sectional views of the thin film transistor array panel of FIG. 14 taken along lines XV-XV and XVI-XVI.

본 발명은 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor array panel for a display device.

현재 널리 사용되고 있는 평판 표시 장치 중 대표적인 것이 액정 표시 장치 및 유기 발광 표시 장치이다.Among the flat panel display devices which are widely used at present, the liquid crystal display device and the organic light emitting display device are representative.

액정 표시 장치는 일반적으로 공통 전극과 색필터 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극이 형성되어 있는 하부 표시판 및 두 표시판 사이에 들어 있는 액정층을 포함한다. 화소 전극과 공통 전극에 전위차를 주면 액정층에 전기장이 생성되고 이 전기장에 의하여 방향이 결정된다. 액정 분자들의 배열 방향에 따라 입사광의 투과율이 결정되므로 두 전극 사이의 전위차를 조절함으로써 원하는 영상을 표시할 수 있다.The liquid crystal display generally includes an upper display panel on which a common electrode, a color filter, and the like are formed, a lower display panel on which a thin film transistor and a pixel electrode are formed, and a liquid crystal layer interposed between the two display panels. When a potential difference is applied to the pixel electrode and the common electrode, an electric field is generated in the liquid crystal layer, and the direction is determined by the electric field. Since the transmittance of incident light is determined according to the alignment direction of the liquid crystal molecules, a desired image may be displayed by adjusting a potential difference between two electrodes.

유기 발광 표시 장치는 정공 주입 전극(애노드)과 전자 주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하며, 애노드에서 주입되는 정공과 캐소드에서 주입되는 전자가 유기 발광층에서 재결합하여 소멸하면서 빛을 내는 자기 발광형 표시 장치이다.The organic light emitting diode display includes a hole injection electrode (anode), an electron injection electrode (cathode), and an organic light emitting layer formed therebetween, and the holes injected from the anode and the electron injected from the cathode recombine and disappear in the organic light emitting layer. It is a light emitting self-luminous display device.

이러한 표시 장치는 점차 대형화되고 있다. Such display devices are gradually becoming larger.

그러나, 이러한 대형 표시판의 제조 시 공정상 여러 문제점이 발생하는데, 이러한 문제점 중 하나가 스핀 코팅(spin coating)시 기판 모퉁이에서 발생하는 빌드-업(build-up) 현상이다. 빌드-업(build-up) 현상이란, 회전에 의한 스핀 코팅시 작용하는 원심력 및 용액의 표면적을 최소화하려는 표면 장력으로 인하여, 기판 모퉁이에 포토레지스트를 비롯한 막형성 물질들이 높게 형성되는 것을 말한다. 즉, 스핀 코팅시 포토레지스트 등의 막형성 물질들이 기판의 경계면을 따라 흘러가다 모퉁이에서 더욱 두껍게 쌓이는 현상이다.However, there are various problems in the process of manufacturing such a large display panel, one of these problems is a build-up phenomenon occurs in the corner of the substrate during spin coating (spin coating). Build-up refers to the formation of film-forming materials, including photoresist, at the corners of the substrate due to centrifugal forces acting upon spin coating by rotation and surface tension to minimize the surface area of the solution. That is, during spin coating, film forming materials, such as photoresist, flow along the interface of the substrate, and become thicker at the corners.

이러한 빌드-업 현상은 이후의 공정에서 다양한 불량을 일으키는 원인이 된다. 예컨대, 기판의 각 모퉁이에 포토레지스트가 두껍게 형성되는 경우, 모퉁이에 상대적으로 노광량이 부족하여 현상(develop)이 불충분하게 되고, 이는 결국 모퉁이에서의 금속층의 식각이 불완전하게 되는 결과를 초래한다.This build-up phenomenon causes various defects in subsequent processes. For example, when the photoresist is formed thick at each corner of the substrate, the exposure amount is insufficient in the corners, resulting in insufficient development, resulting in incomplete etching of the metal layer at the corners.

본 발명이 이루고자 하는 기술적 과제는 대형 표시 장치의 제조에 있어서, 포토레지스트의 빌드-업 현상을 방지하여 제조 공정을 더욱 정확하고 용이하게 하는 것이다. An object of the present invention is to prevent build-up of the photoresist in manufacturing a large display device, thereby making the manufacturing process more accurate and easier.

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판을 준비하는 단계, 상기 기판 위에 박막을 적층하는 단계, 상기 박막이 적층된 기판을 저온으로 예열하는 단계, 상기 박막 위에 감광성 필름을 래미네이션(lamination)하는 단계, 사진 및 식각 공정하여 원하는 박막 패턴을 형성하는 단계를 포함한다.A method of manufacturing a thin film transistor array panel according to an exemplary embodiment of the present invention includes preparing a substrate, stacking a thin film on the substrate, preheating the substrate on which the thin film is stacked, and laminating a photosensitive film on the thin film. Laminating, photographing, and etching to form a desired thin film pattern.

상기 감광성 필름 래미네이션은 상기 감광성 필름을 상기 기판 위에 올려놓고 기판 위와 아래에 배치된 롤러를 서로 다른 방향으로 회전하여 한 방향으로 이동시켜 기판 위에 고정시킬 수 있다.The photosensitive film lamination may be fixed on the substrate by placing the photosensitive film on the substrate and by rotating the rollers disposed above and below the substrate in different directions.

상기 기판 위에 배치된 롤러의 온도가 상기 기판 아래에 배치된 롤러의 온도보다 높을 수 있다.The temperature of the roller disposed above the substrate may be higher than the temperature of the roller disposed below the substrate.

상기 기판을 예열하는 온도는 75℃ 내지 85℃일 수 있다.The temperature for preheating the substrate may be 75 ° C to 85 ° C.

상기 기판의 위에 배치된 롤러의 온도는 90℃ 내지 100℃일 수 있다.The temperature of the roller disposed on the substrate may be 90 ℃ to 100 ℃.

상기 박막은 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선, 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극, 상기 데이터선과 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막 및 상기 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 포함할 수 있다.The thin film is formed on a gate line including a gate electrode, a gate insulating film formed on the gate line, a semiconductor layer formed on a predetermined region on the gate insulating film, and formed on the gate insulating film and the semiconductor layer and including a source electrode. The display device may include a data line, a drain electrode facing the source electrode at a predetermined interval, a passivation layer formed on the data line and the drain electrode and having a contact hole, and a pixel electrode connected to the drain electrode through the contact hole.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부 분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

그러면 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.Next, a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II선 및 III-III 선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2 and 3 illustrate the thin film transistor array panel of FIG. 1 taken along lines II-II and III-III, respectively. It is a cross section.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on an insulating substrate 110 made of transparent glass or plastic.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 transmits the gate signal and extends mainly in the horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding downward and a wide end portion 129 for connection with another layer or an external driving circuit. A gate driving circuit (not shown) for generating a gate signal may be mounted on a flexible printed circuit film (not shown) attached on the substrate 110, directly mounted on the substrate 110, And may be integrated on the substrate 110. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend and be directly connected thereto.

유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란 하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 제1 및 제2 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 제1 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.The storage electrode line 131 receives a predetermined voltage, and includes a stem line extending substantially in parallel with the gate line 121 and a plurality of pairs of first and second storage electrodes 133a and 133b separated therefrom. Each of the storage electrode lines 131 is positioned between two adjacent gate lines 121, and the stem line is closer to the lower side of the two gate lines 121. Each of the sustain electrodes 133a and 133b has a fixed end connected to a stem line and a free end opposite to the fixed end. The fixed end of the first sustain electrode 133a has a large area, and its free end is divided into two parts, a straight portion and a bent portion. However, the shape and arrangement of the sustain electrode lines 131 can be variously modified.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전 체로 만들어질 수 있다.The gate line 121 and the storage electrode line 131 may be formed of a metal such as aluminum (Al) or an aluminum alloy, a metal such as silver (Ag) or silver alloy, a copper metal such as copper or copper alloy, Such as molybdenum metal, chromium (Cr), tantalum (Ta), and titanium (Ti), such as molybdenum (Mo) or molybdenum alloy. However, they may have a multi-film structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having a low resistivity, for example, an aluminum-based metal, a silver-based metal, or a copper-based metal to reduce signal delay and voltage drop. Alternatively, the other conductive film is made of a material having excellent physical, chemical and electrical contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum metal, chromium, tantalum and titanium. A good example of such a combination is a chromium bottom film, an aluminum (alloy) top film, an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 and the storage electrode line 131 may be made of various other metals or conductors.

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.On the gate insulating layer 140, a plurality of linear semiconductors 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated as a-Si), polycrystalline silicon, or the like are formed. The linear semiconductor 151 mainly extends in the longitudinal direction and includes a plurality of projections 154 extending toward the gate electrode 124. The width of the linear semiconductor 151 in the vicinity of the gate line 121 and the storage electrode line 131 is widened to cover them extensively.

반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.On the semiconductor 151, a plurality of linear and island-shaped ohmic contacts 161 and 165 are formed. The resistive contact members 161 and 165 may be made of a material such as n + hydrogenated amorphous silicon, or may be made of silicide, which is heavily doped with phosphorous n-type impurities. The linear ohmic contact 161 has a plurality of protrusions 163, and the protrusion 163 and the island-type ohmic contact 165 are paired and disposed on the protrusion 154 of the semiconductor 151.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.Side surfaces of the semiconductor 151 and the ohmic contacts 161 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 ° to 80 °.

저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 J자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and extends mainly in the vertical direction and crosses the gate line 121. Each data line 171 also crosses the storage electrode line 131 and runs between adjacent sets of storage electrodes 133a and 133b. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and bent in a J-shape and a wide end portion 179 for connection with another layer or an external driving circuit. do. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 can extend and be directly connected thereto.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 소스 전극(173)으로 일부 둘러싸여 있다.The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124. Each drain electrode 175 includes one wide end and the other end having a rod shape. The wide end portion overlaps the storage electrode line 131, and the rod-shaped end portion is partially surrounded by the source electrode 173.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor 151 form one thin film transistor (TFT). A channel of the transistor is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and include a refractory metal film (not shown) and a low resistance conductive film. It may have a multilayer structure including (not shown). Examples of the multilayer structure include a double film of a chromium or molybdenum (alloy) lower film and an aluminum (alloy) upper film, a molybdenum (alloy) lower film, an aluminum (alloy) intermediate film and a molybdenum (alloy) upper film. However, the data line 171 and the drain electrode 175 may be made of various other metals or conductors.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.It is preferable that the data line 171 and the drain electrode 175 are also inclined at an inclination angle of about 30 DEG to 80 DEG with respect to the substrate 110 surface.

저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)가 데이터선(171)보다 좁지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.The resistive contact members 161 and 165 are present only between the semiconductor 151 under the resistive contact members 161 and 165 and the data line 171 and the drain electrode 175 thereon and lower the contact resistance therebetween. Although the linear semiconductor 151 is narrower than the data line 171 in most places, as described above, the width of the linear semiconductor 151 is widened at the portion where it meets the gate line 121 to smooth the profile of the surface, thereby disconnecting the data line 171. prevent. The semiconductor 151 has an exposed portion between the source electrode 173 and the drain electrode 175, and not covered by the data line 171 and the drain electrode 175.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed semiconductor 151. The protective film 180 is made of an inorganic insulating material or an organic insulating material and may have a flat surface. Examples of the inorganic insulating material include silicon nitride and silicon oxide. The organic insulator may have photosensitivity and the dielectric constant is preferably about 4.0 or less. However, the passivation layer 180 may have a double layer structure of the lower inorganic layer and the upper organic layer so as not to damage the exposed portion of the semiconductor 151 while maintaining excellent insulating properties of the organic layer.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 제1 유지 전극(133a) 자유단의 돌출부를 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.In the passivation layer 180, a plurality of contact holes 182 and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171 are formed, respectively, and the passivation layer 180 and the gate insulating layer are formed. In the 140, a plurality of contact holes 181 exposing the end portion 129 of the gate line 121 and a plurality of contact holes 183a exposing a part of the storage electrode line 131 near the fixed end of the first storage electrode 133a. And a plurality of contact holes 183b exposing the protruding portion of the free end of the first storage electrode 133a.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.A plurality of pixel electrodes 191, a plurality of overpasses 83, and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180. They may be made of a transparent conductive material such as ITO or IZO or a reflective metal such as aluminum, silver, chromium or an alloy thereof.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자(도시하지 않음)의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액 정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.The pixel electrode 191 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives the data voltage from the drain electrode 175. The pixel electrode 191 to which the data voltage is applied has a liquid crystal between the two electrodes by generating an electric field together with a common electrode (not shown) of another display panel (not shown) to which a common voltage is applied. The direction of liquid crystal molecules (not shown) of the layer (not shown) is determined. The polarization of light passing through the liquid crystal layer varies according to the direction of the liquid crystal molecules determined as described above. The pixel electrode 191 and the common electrode form a capacitor (hereinafter referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

화소 전극(191) 및 이와 연결된 드레인 전극(175)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.The pixel electrode 191 and the drain electrode 175 connected to the pixel electrode 191 overlap with the storage electrode line 131 including the storage electrodes 133a and 133b. A capacitor formed by the pixel electrode 191 and the drain electrode 175 electrically connected to the pixel electrode 191 overlapping the storage electrode line 131 is called a storage capacitor, and the storage capacitor enhances the voltage holding capability of the liquid crystal capacitor.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다. The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact assistants 81 and 82 complement and protect the adhesion between the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 and the external device.

연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대 쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.The connecting leg 83 crosses the gate line 121 and exposes the exposed portion of the storage electrode line 131 and the storage electrode through contact holes 183a and 183b positioned on opposite sides with the gate line 121 interposed therebetween. 133b) is connected to the exposed end of the free end. The storage electrode lines 131 including the storage electrodes 133a and 133b may be used together with the connecting legs 83 to repair defects in the gate line 121, the data line 171, or the thin film transistor.

도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 18을 참조하여 상세하게 설명한다.A method of manufacturing the thin film transistor array panel shown in FIGS. 1 to 3 will be described in detail with reference to FIGS. 4 to 18.

도 4, 도 8, 도 11, 도 14는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 각각 도 4의 박막 트랜지스터 표시판을 V-V 선 및 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 9 및 도 10은 도 8의 박막 트랜지스터 표시판을 IX-IX 선 및 X-X 선을 따라 잘라 도시한 단면도이고, 도 12 및 도 13은 도 11의 박막 트랜지스터 표시판을 XII-XII 선 및 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 15 및 도 16은 도 14의 박막 트랜지스터 표시판을 XV-XV 선 및 XVI-XVI선을 따라 잘라 도시한 단면도이다. 도 7a 내지 도 7f는 본 발명의 실시예에 따른 박막 패턴 형성 방법을 도시한다.4, 8, 11, and 14 are layout views sequentially illustrating a method of manufacturing a thin film transistor array panel according to an exemplary embodiment of the present invention, and FIGS. 5 and 6 respectively illustrate the thin film transistor array panel of FIG. 9 and 10 are cross-sectional views of the thin film transistor array panel of FIG. 8 taken along lines IX-IX and XX, and FIGS. 12 and 13 are thin films of FIG. 11. 15 is a cross-sectional view of the transistor panel cut along the XII-XII line and the XIII-XIII line, and FIGS. 15 and 16 are cross-sectional views of the thin film transistor array panel of FIG. 14 taken along the XV-XV line and the XVI-XVI line. 7A to 7F illustrate a method of forming a thin film pattern according to an embodiment of the present invention.

도 4 내지 도 6을 참조하면, 절연 기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121), 그리고 유지 전극(133a, 133b)을 포함하는 유지 전극선(131)을 형성한다. 4 to 6, a gate line 121 including a gate electrode 124 and an end portion 129, and a storage electrode line 131 including sustain electrodes 133a and 133b on the insulating substrate 110. ).

그러면, 본 발명의 실시예에 따라 박막 패턴을 형성하는 방법에 대하여 도 7a 내지 도 7f를 참조하여 상세히 설명한다.Next, a method of forming a thin film pattern according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 7A to 7F.

도 7a에서와 같이, 기판(110) 위에 금속층(120)을 적층하고, 도 7b와 같이 가열기(940)를 이용하여 금속층(120)이 적층되어 있는 기판(110)을 낮은 온도로 가열한다. 이 때 기판을 가열하는 온도는 75℃ 내지 85℃인 것이 바람직하다.As shown in FIG. 7A, the metal layer 120 is stacked on the substrate 110, and the substrate 110 on which the metal layer 120 is stacked is heated to a low temperature by using the heater 940 as shown in FIG. 7B. At this time, it is preferable that the temperature which heats a board | substrate is 75 degreeC-85 degreeC.

도 7c에 도시한 바와 같이 이미 필름 형태로 제작되어 있는 감광성 필름(130)을 적당한 크기로 절단하여 도 7d에서처럼 가열된 기판(110) 및 금속층(120) 위에 래미네이션(lamination)한다. 감광성 필름(130)을 적당한 크기로 절단하는 단계는 생략가능하다. As shown in FIG. 7C, the photosensitive film 130, which is already manufactured in the form of a film, is cut to a suitable size and laminated on the heated substrate 110 and the metal layer 120 as shown in FIG. 7D. Cutting the photosensitive film 130 to an appropriate size may be omitted.

이때 감광성 필름(130)을 금속층(120) 위에 놓고 기판 위와 아래에 각기 배 치되어 있는 롤러(951, 952)를 작은 화살표로 표시되어 있는 바와 같이 서로 다른 방향으로 회전하면서 큰 화살표 방향으로 이동시켜 압력을 가한다. At this time, the photosensitive film 130 is placed on the metal layer 120, and the rollers 951 and 952, which are disposed above and below the substrate, respectively, are rotated in different directions as indicated by the small arrows, and moved in the direction of the large arrows. Add.

기판(110)의 위와 아래에 각기 배치되어 있는 롤러(951, 952)의 온도는 서로 다를 수 있는데, 이때 기판(110) 및 감광성 필름(130) 위에 배치되어 있는 롤러(951)의 온도가 더 높은 것이 바람직하다. 롤러(951)의 온도는 90℃ 내지 100℃인 것이 바람직하다. 고온의 롤러(951)를 이용하면, 감광성 필름(130)의 접착력이 향상되어 감광성 필름(130)을 금속막(120) 위에 보다 쉽게 래미네이션할 수 있다. The temperatures of the rollers 951 and 952 disposed above and below the substrate 110 may be different from each other, where the temperatures of the rollers 951 disposed on the substrate 110 and the photosensitive film 130 are higher. It is preferable. It is preferable that the temperature of the roller 951 is 90 degreeC-100 degreeC. When the high temperature roller 951 is used, the adhesive force of the photosensitive film 130 is improved, so that the photosensitive film 130 may be more easily laminated on the metal film 120.

다음으로, 도 7e를 참조하면, 감광성 필름(130)이 래미네이션되어 있는 기판(110) 위에 광차단 마스크(140)를 사용하여 노광 등의 사진 공정을 이용하여 원하는 감광막 패턴을 형성한다. Next, referring to FIG. 7E, the photosensitive film pattern is formed on the substrate 110 on which the photosensitive film 130 is laminated using a photomask such as exposure using a light blocking mask 140.

마지막으로, 도 7f에서와 같이, 감광막 패턴을 식각 차단층으로 하여 금속막(120)을 식각하여 금속막 패턴(122)을 형성하고, 남아 있는 감광성 필름(130)을 제거한다. Finally, as shown in FIG. 7F, the metal film 120 is etched using the photoresist pattern as an etch stop layer to form the metal film pattern 122, and the remaining photosensitive film 130 is removed.

이처럼, 본 발명에 따라 액상 감광막 대신에 고체 필름 형태의 감광성 필름(130)을 사용하면, 액상 감광막을 스핀 코팅하여 증착할 때 기판 모퉁이에서 발생하는 빌드-업 현상에 의한 감광막의 두께 차이에 따른 패터닝 불량을 없앨 수 있다. 필름 형태로 제작되어 있는 고체 감광성 필름(130)의 경우 기판(110)이 아무리 대형화되더라도 기판(110) 전면에서 동일한 두께를 가지도록 할 수 있다.As such, when the photosensitive film 130 in the form of a solid film is used instead of the liquid photosensitive film according to the present invention, patterning according to the difference in thickness of the photosensitive film due to the build-up phenomenon occurring at the corner of the substrate when the liquid photosensitive film is spin coated and deposited. You can eliminate the defect. In the case of the solid photosensitive film 130 manufactured in a film form, the substrate 110 may have the same thickness on the entire surface of the substrate 110, no matter how large the substrate 110 is.

또한 본 발명에 따르면 감광성 필름(130)을 기판(110)에 래미네이션하기 전에 기판(110)을 낮은 온도로 예열함으로써 감광성 필름(130)의 접착력을 증가시켜 기판(110)에 쉽게 부착되도록 한다. 롤러(951, 952)를 사용하여 감광성 필름(130)을 래미네이션하는 과정에서도 감광성 필름(130) 위에 배치되어 있는 롤러(951)의 온도를 높게 설정함으로써 감광성 필름(130)의 접착력을 더욱 향상할 수 있다.In addition, according to the present invention, by preheating the substrate 110 at a low temperature before laminating the photosensitive film 130 to the substrate 110, the adhesive force of the photosensitive film 130 is increased to be easily attached to the substrate 110. Even in the process of laminating the photosensitive film 130 using the rollers 951 and 952, the adhesive force of the photosensitive film 130 may be further improved by setting a high temperature of the roller 951 disposed on the photosensitive film 130. Can be.

다음으로, 도 8 내지 도 10을 참조하면, 게이트 절연막(140)을 적층하고, 그 위에 돌출부(154)를 포함하는 선형 진성 반도체(151) 및 복수의 선형 불순물 반도체(164)를 형성한다. 이때도 역시 도 7a 내지 도 7f에 도시한 바와 같이, 감광성 필름(130)을 박막이 형성되어 있는 기판(110) 위에 래미네이션한 후 사진 식각 공정을 통하여 선형 진성 반도체(151) 및 선형 불순물 반도체(164)를 형성한다.Next, referring to FIGS. 8 through 10, the gate insulating layer 140 is stacked and the linear intrinsic semiconductor 151 including the protrusion 154 and the plurality of linear impurity semiconductors 164 are formed thereon. 7A to 7F, the photosensitive film 130 is laminated on the substrate 110 on which the thin film is formed, and then the linear intrinsic semiconductor 151 and the linear impurity semiconductor ( 164).

도 11 내지 도 13을 참조하면, 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다. 데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 감광성 필름(130)을 라미네션하여 부착한 후 사진 식각 공정을 통하여 형성한다.11 to 13, a plurality of data lines 171 and a plurality of drain electrodes 175 including a source electrode 173 and an end portion 179 are formed. Like the gate line 121 and the storage electrode line 131, the data line 171 and the drain electrode 175 are formed by laminating and attaching the photosensitive film 130 through a photolithography process.

이어서, 선형 불순물 반도체(164)에서 데이터선(171) 및 드레인 전극(175)으로 덮이지 않고 노출된 부분을 제거하여 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출한다. Subsequently, an exposed portion of the linear impurity semiconductor 164 that is not covered by the data line 171 and the drain electrode 175 is removed, and the plurality of linear ohmic contacts 161 including the protrusions 163 and the plurality of island types are removed. While completing the ohmic contact 165, the portion of the intrinsic semiconductor 154 beneath it is exposed.

도 14 내지 도 16에 도시한 바와 같이, 보호막(180)을 적층하고 게이트 절연막(140)과 함께 패터닝하여, 보호막(180) 및 게이트 절연막(140)에 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179), 제1 유지 전극(133a) 고정단 부근의 유지 전극선(131) 일부, 제1 유지 전극(133a)의 자유단 돌출부 일부, 그리고 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다. 이 경우에도 감광성 필름(130)을 보호막(180)이 형성되어 있는 기판(110) 위에 래미네이션한 후 사진 식각 공정을 통하여 접촉 구멍(181, 182, 183a, 183b, 185)을 형성한다.As shown in FIGS. 14 to 16, the passivation layer 180 is stacked and patterned together with the gate insulating layer 140, so that the end portion 129 of the gate line 121 is formed on the passivation layer 180 and the gate insulating layer 140. , An end portion 179 of the data line 171, a portion of the storage electrode line 131 near the fixed end of the first storage electrode 133a, a portion of the free end protrusion of the first storage electrode 133a, and a drain electrode 175. A plurality of contact holes 181, 182, 183a, 183b, and 185, respectively, are formed. In this case, the photosensitive film 130 is laminated on the substrate 110 on which the passivation layer 180 is formed, and then contact holes 181, 182, 183a, 183b, and 185 are formed through a photolithography process.

마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)를 형성한다. 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(83)도 ITO 또는 IZO 등을 증착하여 투명 도전막을 형성하고, 투명 도전막 위에 감광성 필름(130)을 래미네이션하여 부착한 후 사진 식각 공정을 수행함으로써 형성한다.Finally, as illustrated in FIGS. 1 to 3, a plurality of pixel electrodes 191, a plurality of contact auxiliary members 81 and 82, and a plurality of connection legs 83 are formed on the passivation layer 180. The pixel electrode 191, the plurality of contact auxiliary members 81 and 82, and the plurality of connection legs 83 also form ITO or IZO to form a transparent conductive film, and laminate the photosensitive film 130 on the transparent conductive film. It is formed by performing a photolithography process after attaching.

이상의 실시예에서는 박막 트랜지스터 표시판을 형성하는 데 소요되는 모든 사진 식각 공정에서 감광성 필름(130)을 사용하는 것으로 설명하였으나 사진 식각 공정 중의 일부에만 감광성 필름(130)을 사용할 수도 있다.In the above embodiment, the photosensitive film 130 is used in all photolithography processes used to form the thin film transistor array panel. However, the photosensitive film 130 may be used only in part of the photolithography process.

본 실시예에서와 달리 박막은 2중막 또는 3중막으로 형성될 수 있는데, 이러한 경우에도 2중막 또는 3중막을 적층한 후 위의 실시예에 마찬가지로 감광성 필름(130)을 래미네이션하여 노광 및 현상 공정을 통해 패터닝한다. Unlike the present embodiment, the thin film may be formed of a double layer or a triple layer. In this case, the double layer or triple layer is laminated, and the photosensitive film 130 is laminated in the same manner as in the above embodiment to expose and develop the process. Pattern through

본 실시예에서는 박막 트랜지스터 표시판에 대하여서만 설명하였지만, 동일한 방법으로 형성될 수 있는 박막을 포함하는 다른 표시판, 예컨대 액정 표시 장치에서 박막 트랜지스터 표시판에 마주하는 대향 표시판, 유기발광 표시 장치용 표시판 등에 당연히 적용될 수 있다. In the present embodiment, only the thin film transistor array panel has been described, but it is naturally applied to another display panel including a thin film that can be formed in the same manner, for example, an opposing display panel facing the thin film transistor array panel in a liquid crystal display device, a display panel for an organic light emitting display device, and the like. Can be.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.  While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

이와 같이, 고체 필름 형태의 감광성 필름을 사용하는 경우, 기존의 스핀 코팅 방식에서의 빌드-업 현상을 방지할 수 있어서, 정밀하고 균일한 패턴을 형성할 수 있을 뿐만 아니라, 감광성 필름 래미네이션 전에 낮은 온도로 기판을 가열하고 고온의 롤러를 사용하여 래미네이션함으로써, 감광성 필름을 쉽게 래미네이션할 수 있다.As such, when the photosensitive film in the form of a solid film is used, build-up phenomenon in the conventional spin coating method can be prevented, so that not only a precise and uniform pattern can be formed, but also low before the photosensitive film lamination. By heating the substrate to a temperature and laminating using a hot roller, the photosensitive film can be easily laminated.

Claims (6)

기판을 준비하는 단계, Preparing the substrate, 상기 기판 위에 박막을 적층하는 단계,Stacking a thin film on the substrate; 상기 박막이 적층된 기판을 저온으로 예열하는 단계,Preheating the substrate on which the thin film is laminated at a low temperature; 상기 박막 위에 감광성 필름을 래미네이션(lamination)하는 단계,Laminating a photosensitive film on the thin film, 상기 감광성 필름을 노광하여 감광막 패턴을 형성하고, 상기 감광막 패턴을 식각 마스크로 하여 상기 박막을 식각 하여 원하는 박막 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.Exposing the photosensitive film to form a photoresist pattern, and etching the thin film using the photoresist pattern as an etch mask to form a desired thin film pattern. 제1항에서,In claim 1, 상기 감광성 필름 래미네이션은 상기 감광성 필름을 상기 기판 위에 올려놓고 기판 위와 아래에 배치된 롤러를 서로 다른 방향으로 회전하여 한 방향으로 이동시켜 기판 위에 고정시키는 박막 트랜지스터 표시판의 제조 방법.The photosensitive film lamination is a method of manufacturing a thin film transistor array panel to which the photosensitive film is placed on the substrate and the rollers disposed above and below the substrate are rotated in different directions to move in one direction to be fixed on the substrate. 제2항에서,3. The method of claim 2, 상기 기판 위에 배치된 롤러의 온도가 상기 기판 아래에 배치된 롤러의 온도보다 높은 박막 트랜지스터 표시판의 제조 방법.And a temperature of the roller disposed above the substrate is higher than a temperature of the roller disposed below the substrate. 제1항에서,In claim 1, 상기 기판을 예열하는 온도는 75℃ 내지 85℃인 박막 트랜지스터 표시판의 제조 방법.The preheating temperature of the substrate is 75 ℃ to 85 ℃ manufacturing method of a thin film transistor array panel. 제3항에서,4. The method of claim 3, 상기 기판의 위에 배치된 롤러의 온도는 90℃ 내지 100℃인 박막 트랜지스터 표시판의 제조 방법.And a temperature of the roller disposed on the substrate is in the range of 90 ° C to 100 ° C. 제1항에서,In claim 1, 상기 박막은 The thin film is 게이트 전극을 포함하는 게이트선, A gate line including a gate electrode, 상기 게이트선 위에 형성되어 있는 게이트 절연막, A gate insulating film formed on the gate line, 상기 게이트 절연막 위에 형성되어 있는 반도체층, A semiconductor layer formed on the gate insulating film, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선, A data line formed on the gate insulating layer and the semiconductor layer and including a source electrode; 상기 소스 전극과 이격되어 서로 마주하고 있는 드레인 전극, A drain electrode spaced apart from the source electrode and facing each other; 상기 데이터선과 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막 및 상기 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판의 제조 방법.And a pixel formed on the data line and the drain electrode, the passivation layer having a contact hole and a pixel electrode connected to the drain electrode through the contact hole.
KR1020050088804A 2005-09-23 2005-09-23 Method of manufacturing thin film transistor array panel KR101197052B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050088804A KR101197052B1 (en) 2005-09-23 2005-09-23 Method of manufacturing thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088804A KR101197052B1 (en) 2005-09-23 2005-09-23 Method of manufacturing thin film transistor array panel

Publications (2)

Publication Number Publication Date
KR20070034282A KR20070034282A (en) 2007-03-28
KR101197052B1 true KR101197052B1 (en) 2012-11-06

Family

ID=47563870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088804A KR101197052B1 (en) 2005-09-23 2005-09-23 Method of manufacturing thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR101197052B1 (en)

Also Published As

Publication number Publication date
KR20070034282A (en) 2007-03-28

Similar Documents

Publication Publication Date Title
KR20060124940A (en) Method of manufacturing flexible display device
KR20090096226A (en) Thin film transistor panel and method of manufacturing for the same
KR20060122491A (en) Method of manufacturing flexible display device
KR101373735B1 (en) Method for manufacturing a aisnal line, thin film transistor array panel and method for manufacturing the same
KR101474774B1 (en) Thin film transistor substrate and method for fabricating the same
KR20070016772A (en) Adhesive tape for flexible display device and method of manufacturing flexible display device using the same0
KR20100022708A (en) Thin film transistor panel and method of manufacturing for the same
KR101171187B1 (en) Thin film transistor array panel, manufacturing method thereof, and liquid crystal display including the same
KR20070034280A (en) Manufacturing Method of Display Board for Flexible Display
KR101090249B1 (en) Method for manufacturing thin film transistor array panel
KR101184640B1 (en) Thin film transistor panel and method of manufacturing for the same
KR20130039945A (en) Thin film transistor array panel and manufacturing method thereof
US20080003728A1 (en) Thin film transistor array panel and method of manufacturing the same
US8202758B2 (en) Thin film transistor array panel and method of manufacturing the same
KR20070092455A (en) Display device and manufacturing method thereof
KR20070040145A (en) Panel for flexible display device and method of manufacturing thereof
KR101197052B1 (en) Method of manufacturing thin film transistor array panel
EP1898255B1 (en) Method of manufacturing liquid crystal display
KR20080030761A (en) Method for manufacturing thin film transistor array panel
KR20170106607A (en) Thin film transistor array panel and method for manufacturing the same
KR20060082109A (en) Thin film transistor array panel and manufacturing method thereof
KR20070039275A (en) Thin film transistor array panel
KR20080053645A (en) Thin film transistor array panel and method for manufacturing the same
KR20070039758A (en) Method for manufacturing thin film transistor array panel
KR20070078898A (en) A method for manufacturing thin film transistor array panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee