KR101193986B1 - Field effect transistor sensor array - Google Patents
Field effect transistor sensor array Download PDFInfo
- Publication number
- KR101193986B1 KR101193986B1 KR1020110094066A KR20110094066A KR101193986B1 KR 101193986 B1 KR101193986 B1 KR 101193986B1 KR 1020110094066 A KR1020110094066 A KR 1020110094066A KR 20110094066 A KR20110094066 A KR 20110094066A KR 101193986 B1 KR101193986 B1 KR 101193986B1
- Authority
- KR
- South Korea
- Prior art keywords
- sensor
- sensor array
- common
- electrodes
- columns
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 239000002109 single walled nanotube Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 239000002070 nanowire Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 239000012620 biological material Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000003863 metallic catalyst Substances 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims description 2
- 239000000615 nonconductor Substances 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000012423 maintenance Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000002041 carbon nanotube Substances 0.000 description 5
- 229910021393 carbon nanotube Inorganic materials 0.000 description 5
- 239000011540 sensing material Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002086 nanomaterial Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012261 overproduction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
Description
본 발명은 전계 효과 트랜지스터(Field effect transistor; FET) 센서 어레이에 관한 것으로, 보다 상세하게는 센서 어레이에서 감지된 아날로그 신호를 처리하는 칩(chip)이 수직방향으로 집적될 수 있도록 센서 어레이의 구조와 크기를 개선함으로써, 다수의 검지 물질을 측정할 수 있을 뿐만 아니라 소형화가 가능하도록 구조적으로 집적화된 전계 효과 트랜지스터 센서 어레이에 관한 것이다.
The present invention relates to a field effect transistor (FET) sensor array, and more particularly to the structure of the sensor array so that a chip for processing an analog signal sensed in the sensor array can be integrated in a vertical direction. By improving the size, it relates to a structured integrated field effect transistor sensor array capable of measuring multiple sensing materials as well as miniaturization.
산업안전, 보건, 환경감시 및 공정제어에 있어서 다양한 물질을 검출할 수 있는 장비에 대한 요구가 날로 증가하고 있으며, 이와 같은 요구를 충족시키기 위하여 새로운 센서의 개발에 대한 많은 연구가 진행되고 있다.In the field of occupational safety, health, environmental monitoring, and process control, the demand for equipment capable of detecting various substances is increasing day by day, and many studies on the development of new sensors have been conducted to satisfy such demands.
대표적인 예로서 나노기술을 접목하여 기존 소자들의 성능을 향상시킨 기술들이 연구되고 있으며, 특히 센서의 민감성(sensitivity), 선택성(selectivity) 및 안정성(stability)에 대한 문제점과 관련하여, 센서의 성능이 노출면적의 부피와 비례관계를 갖는 관점에서 최근 나노재료의 개발은 센서재료의 응답 속도(response)를 크게 향상시킬 수 있는 구동력이 되었다.As a representative example, technologies that improve performance of existing devices by incorporating nanotechnology have been studied. Especially, in relation to the problems of sensor sensitivity, selectivity, and stability, the performance of the sensor is exposed. Recently, the development of nanomaterials has become a driving force that can greatly improve the response speed of sensor materials.
또한, 나노구조재료를 사용하는 가스센서의 경우, 입자 크기의 감소(100nm 이하)에 따른 비표면적의 증가로 인하여, 흡착되는 가스의 양이 증가하므로 응답속도, 민감성, 선택성 등을 향상시킬 수 있는 장점이 있어 이를 응용한 연구가 다양하게 수행되고 있다.In addition, in the case of a gas sensor using nanostructured materials, the amount of gas adsorbed increases due to an increase in specific surface area due to a decrease in particle size (100 nm or less), thereby improving response speed, sensitivity, and selectivity. Because of its merits, various studies have been applied.
이 중 전계 효과 트랜지스터를 기반으로 한 나노 센서에 있어서, 현재까지는 한 개의 전계 효과 트랜지스터(Field effect transistor; FET)를 이용한 나노센서에 대한 연구가 주로 이루어져 왔기 때문에, 최근까지의 기술들은 모두 1개의 가스를 검지하거나 또는 최대 2개의 가스를 검지하는 화학센서를 다루는 데 그치고 있었다.Among the nano-sensors based on field effect transistors, researches on nano-sensors using one field effect transistor (FET) have been mainly conducted until now, so that all of the technologies up to now have one gas. It was only dealing with chemical sensors that detect or detect up to two gases.
특히, 종래의 전계 효과 트랜지스터를 기반으로 한 나노 센서의 경우, 기존의 탄소나노튜브나 나노선을 이용한 센서 어레이는 단위센서들이 독립적으로 배열된 형태로 구성되었으며, 이런 센서 어레이들 각각이 나노 프로브를 이용하도록 구성되어, 센서 어레이가 전체적으로 2종류 이상의 이종 물질을 동시에 측정할 수 없고, 나노프로브 이외의 수단으로 쉽게 특성을 측정할 수 없는 단점을 갖고 있었다.In particular, in the case of a nano sensor based on a conventional field effect transistor, a conventional sensor array using carbon nanotubes or nanowires is configured in a unit array of unit sensors, and each of these sensor arrays uses a nano probe. It is configured to use, and the sensor array has a disadvantage in that it is not possible to measure two or more kinds of heterogeneous materials as a whole at the same time, and that the property cannot be easily measured by means other than nanoprobes.
또한 종래의 나노소자를 이용한 센서 어레이 구조는 전계 효과 트랜지스터 단위 센서를 행(row)과 열(column)로 배열하여 n×n 센서 어레이를 제작하는 경우, 각각 n2 개의 소오스(source), 드레인(drain), 게이트(gate) 전극이 필요하므로 n×n 센서 어레이에서는 총 3n2 개에 해당하는 전극 패드가 필요하게 되어, 많은 수의 전극 패드가 요구되었다.In addition, in the conventional sensor array structure using nano devices, when an n × n sensor array is manufactured by arranging field effect transistor unit sensors in rows and columns, n 2 sources and drains may be used. Since drain and gate electrodes are required, a total of 3n 2 electrode pads are required in an n × n sensor array, and a large number of electrode pads are required.
한 예로 8×8 센서 어레이를 제작하고자 하는 경우에는 총 192개의 전극패드가 필요하게 되고, 이러한 192개의 전극패드를 만드는 경우 192개의 전극선이 서로 교차하지 않고 2차원 평면상에 제작되기 위하여, 많은 공간이 필요하게 되므로 센서 어레이의 크기가 커질 수밖에 없는 문제점이 존재하였다. 따라서, 상기 8×8 센서 어레이와 같은 n×n 센서 어레이를 양산공정으로 제작하려면 생산성이 크게 감소되는 구조적 제약이 존재하였다.For example, in order to manufacture an 8 × 8 sensor array, a total of 192 electrode pads are required. In the case of making such 192 electrode pads, a lot of space is required so that 192 electrode lines do not cross each other and are manufactured on a two-dimensional plane. This necessitates a problem that the size of the sensor array must be large. Therefore, there is a structural constraint that the productivity is greatly reduced when manufacturing an n × n sensor array such as the 8 × 8 sensor array in a mass production process.
이러한 문제점을 해결하기 위하여 동출원인에 의하여 출원된 특허문헌 1에서는 다수의 검지 물질을 측정할 수 있도록 다수의 전극을 포함하도록 구성하는 한편, 소형화가 가능하도록 구조적으로 집적화된 전계 효과 트랜지스터 센서 어레이 및 이의 제조 방법을 제안하였다.In order to solve this problem,
도 1은 종래 기술의 일 실시예에 따라 제작된 전계 효과 트랜지스터 센서 어레이의 구성도이며, 도 2는 종래 기술의 일 실시예에 따라 제작된 8×8 센서 어레이의 사진 및 그 단위 센서에 대한 광학현미경 사진이다.1 is a block diagram of a field effect transistor sensor array fabricated according to an embodiment of the prior art, Figure 2 is a photograph of an 8 × 8 sensor array fabricated according to an embodiment of the prior art and optical for the unit sensor thereof Photomicrograph.
도 1 및 도 2에 도시된 종래의 공지된 특허문헌 1(광 도파로가 적층된 광 인쇄회로기판을 이용한 광 연결시스템)을 참조하면, 기판 상의 n×n 센서 어레이를 포함하는 전계 효과 트랜지스터 센서 어레이로서, 검지하고자 하는 물질에 대응하는 복수의 게이트 전극과, n개의 공통 소오스 전극과, n개의 공통 드레인 전극을 포함함으로써 복수의 물질을 검지할 수 있는 것을 특징으로 한다.Referring to the conventional known patent document 1 (optical connection system using an optical printed circuit board on which an optical waveguide is stacked) shown in FIGS. 1 and 2, a field effect transistor sensor array including an n × n sensor array on a substrate is described. The plurality of materials can be detected by including a plurality of gate electrodes, n common source electrodes, and n common drain electrodes corresponding to the material to be detected.
즉, 특허문헌 1에 따른 전계 효과 트랜지스터 센서 어레이에서는 검지하고자 하는 물질 수에 대응하는 게이트 전극 및 센서의 각 행과 열에 대한 공통된 드레인 전극 및 소오스 전극을 포함하도록 구성하고, 이러한 전극 배열을 효과적으로 구성할 수 있는 설계 구조 및 이를 제작할 수 있는 제조 방법을 제공함으로써, 다수의 검지물질을 동시에 측정할 수 있는 소형화된 전계 효과 트랜지스터(Field effect transistor; FET) 센서 어레이(Sensor Array) 및 이의 제조 방법을 제공하고 있다.That is, the field effect transistor sensor array according to
하지만, 특허문헌 1에서 소오스 전극(S1～S8), 드레인 전극(D1～D8), 게이트 전극(G1～G4)은 센서의 특성을 측정할 때 외부 계측기와의 프로빙(probing)을 용이하게 하기 위하여 약 4mm×4mm 크기로 제작되었다. 그 결과 센서 어레이의 전체크기가 약 33mm×33mm로 큰 단점을 갖는다.However, in
도 1에 의하면 실제 8×8 센서 어레이 영역은 약 13.6mm×12.8mm로 작다. 그러나, 8×8 센서 어레이에서 감지된 아날로그 신호를 처리하는 칩(chip)의 크기는 파운더리(Foundary) 공정을 하는 경우 약 5mm×5mm 이하로 제작되기 때문에, 센서 어레이의 크기도 아날로그 신호처리 칩의 크기와 같게 만들어야 수직방향으로 집적이 가능하다. 따라서 센서 어레이의 구조와 크기가 새롭게 설계되어야 한다.
According to Fig. 1, the actual 8x8 sensor array area is as small as about 13.6mm x 12.8mm. However, the size of the chip that processes the analog signal detected by the 8 × 8 sensor array is less than about 5mm × 5mm in the case of the foundry process, so the size of the sensor array is also analog signal processing chip. It should be equal to the size of to enable vertical integration. Therefore, the structure and size of the sensor array must be newly designed.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 센서 어레이에서 감지된 아날로그 신호를 처리하는 칩(chip)이 수직방향으로 집적될 수 있도록 센서 어레이의 구조와 크기를 개선함으로써, 다수의 검지 물질을 측정할 수 있을 뿐만 아니라 소형화가 가능하도록 구조적으로 집적화된 전계 효과 트랜지스터 센서 어레이를 제공하는데 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to improve the structure and size of a sensor array so that a chip for processing analog signals sensed in the sensor array can be integrated in a vertical direction. In addition, the present invention provides a structured integrated field effect transistor sensor array capable of measuring a large number of detection materials as well as miniaturization.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, 기판 상의 8×8 센서 어레이를 포함하는 전계 효과 트랜지스터(FET) 센서 어레이로서, 상기 기판을 평면에서 보았을 때, 상기 8×8 센서 어레이는 4개의 제1 내지 제4 센서 그룹으로 구분되며, 상기 제1 내지 제4 센서 그룹은, 소오스 전극 및 드레인 전극 사이에 채널 및 게이트 전극이 형성되어 이루어진 FET 센서 소자가 4×4 센서 어레이 형태로 이루어지되, 제1 및 제2 열에 해당하는 각 FET 센서 소자의 드레인 전극이 일정간격 이격되어 서로 마주보도록 배치됨과 아울러 제1 및 제2 열에 해당하는 각 드레인 전극은 제1 및 제2 열 사이에 열 방향으로 형성된 제1 공통 드레인 라인에 연결되고, 제3 및 제4 열에 해당하는 각 FET 센서 소자의 드레인 전극이 일정간격 이격되어 서로 마주보도록 배치됨과 아울러 제3 및 제4 열에 해당하는 각 드레인 전극은 제3 및 제4 열 사이에 열 방향으로 형성된 제2 공통 드레인 라인에 연결되며, 상기 제1 및 제2 공통 드레인 라인의 일단이 상기 기판의 외곽부에 행 방향으로 형성된 제3 공통 드레인 라인에 연결되며, 제1 내지 제4 열에 해당하는 각 FET 센서 소자의 게이트 전극은 제1 내지 제4 열의 소오스 및 드레인 전극 사이에 열 방향으로 각각 형성된 제1 내지 제4 공통 게이트 라인에 연결되고, 상기 제1 내지 제4 공통 게이트 라인의 일단은 열 방향의 각 센서 그룹 사이에 행 방향으로 형성된 제5 공통 게이트 라인에 연결되며, 상기 제1 내지 제4 센서 그룹에 형성된 각 제3 공통 드레인 라인의 끝단이 상기 기판의 각 모서리 부분에 형성된 제1 내지 제4 공통 드레인 전극에 연결되며, 상기 제1 내지 제4 센서 그룹에 형성된 각 제5 공통 게이트 라인의 끝단이 상기 기판의 외곽 부분에 형성된 제1 내지 제4 공통 게이트 전극에 연결됨으로써, 복수의 검지 물질을 동시에 측정할 수 있는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이를 제공하는 것이다.In order to achieve the above object, an aspect of the present invention is a field effect transistor (FET) sensor array comprising an array of 8 × 8 sensors on a substrate, when viewed in plan view, the 8 × 8 sensor array is 4 Each of the first to fourth sensor groups may include a FET sensor element having a channel and a gate electrode formed between a source electrode and a drain electrode in the form of a 4 × 4 sensor array. The drain electrodes of the respective FET sensor elements corresponding to the first and second columns are disposed to face each other at a predetermined interval, and the drain electrodes corresponding to the first and second columns are arranged in the column direction between the first and second columns. The drain electrodes of the respective FET sensor elements connected to the formed first common drain line and corresponding to the third and fourth columns are arranged to face each other at a predetermined interval and Each drain electrode corresponding to the third and fourth columns is connected to a second common drain line formed in a column direction between the third and fourth columns, and one end of the first and second common drain lines is formed at an outer portion of the substrate. Gate electrodes of the respective FET sensor elements connected to the third common drain line formed in the row direction and corresponding to the first to fourth columns are respectively formed in the column direction between the source and drain electrodes of the first to fourth columns. Four common gate lines, one end of each of the first to fourth common gate lines is connected to a fifth common gate line formed in a row direction between each sensor group in a column direction, and connected to the first to fourth sensor groups An end of each of the third common drain lines formed is connected to the first to fourth common drain electrodes formed at each corner portion of the substrate, and each fifth formed in the first to fourth sensor groups. By the end of the barrel the gate line connected to the first to fourth common gate electrode formed in the outer portions of the substrate to provide a field effect transistor, characterized in that the sensor array to measure a plurality of detection material at the same time.
여기서, 상기 기판의 중앙부에 제5 공통 드레인 전극이 더 형성되며, 상기 제5 공통 드레인 전극은 상기 제1 내지 제4 센서 그룹에 형성된 각 제1 및 제2 공통 드레인 라인 중 가장 근접한 어느 하나의 공통 드레인 라인과 연결됨이 바람직하다.Here, a fifth common drain electrode is further formed at the center of the substrate, and the fifth common drain electrode is the one common to one of the closest ones among the first and second common drain lines formed in the first to fourth sensor groups. It is preferred to be connected to the drain line.
바람직하게, 상기 제1 내지 제4 공통 드레인 전극, 상기 제1 내지 제4 공통 게이트 전극 및 상기 제1 내지 제4 센서 그룹에 형성된 각 소오스 전극의 중앙부에는 각각의 공통 드레인 전극, 공통 게이트 전극 및 소오스 전극들과 상기 기판의 하면에 수직으로 접합된 검출칩 상의 전극들이 각각 전기적으로 연결되도록 상기 기판의 상/하측 방향으로 수직 관통하는 실리콘 관통전극(Through Silicon Via, TSV)이 형성될 수 있다.Preferably, each common drain electrode, common gate electrode, and source may be formed at a central portion of each of the source electrodes formed in the first to fourth common drain electrodes, the first to fourth common gate electrodes, and the first to fourth sensor groups. A through silicon via (TSV) may be formed to vertically penetrate in the up / down direction of the substrate so that the electrodes and the electrodes on the detection chip vertically bonded to the bottom surface of the substrate are electrically connected to each other.
바람직하게, 상기 제1 내지 제4 센서 그룹에 형성된 각각의 드레인 전극, 상기 제1 내지 제3 공통 드레인 라인 및 상기 제1 내지 제4 공통 드레인 전극은 동일 평면상에 패터닝(Patterning)을 이용하여 동시에 형성될 수 있다.Preferably, each of the drain electrodes formed in the first to fourth sensor groups, the first to third common drain lines, and the first to fourth common drain electrodes are simultaneously patterned on the same plane by using patterning. Can be formed.
바람직하게, 상기 제1 내지 제4 센서 그룹에 형성된 각각의 게이트 전극, 상기 제1 내지 제5 공통 게이트 라인은 동일 평면상에 패터닝(Patterning)을 이용하여 동시에 형성될 수 있다.Preferably, each of the gate electrodes formed on the first to fourth sensor groups and the first to fifth common gate lines may be simultaneously formed on the same plane using patterning.
바람직하게, 상기 제1 내지 제4 센서 그룹 위에 폴리머 또는 금속성 촉매를 표면처리함으로써 4종의 서로 다른 화학물질을 검지할 수 있다.Preferably, four different chemicals may be detected by surface treatment of the polymer or metallic catalyst on the first to fourth sensor groups.
바람직하게, 상기 제1 내지 제4 센서 그룹 위에 링커(linker)를 표면처리함으로써 4종의 서로 다른 바이오물질을 검지할 수 있다.Preferably, four different biomaterials may be detected by surface-treating a linker on the first to fourth sensor groups.
바람직하게, 상기 제1 내지 제4 센서 그룹에 형성된 각각의 소오스 전극과 드레인 전극 사이에 형성되는 채널은 단일벽 탄소 나노 튜브(SWNT) 채널 또는 나노선(nanowire) 채널로 이루어질 수 있다.Preferably, the channel formed between each source electrode and the drain electrode formed in the first to fourth sensor groups may be a single-walled carbon nanotube (SWNT) channel or a nanowire channel.
바람직하게, 상기 제1 내지 제4 센서 그룹에 형성된 각각의 소오스 및 드레인 전극과 상기 게이트 전극 사이에는 상기 기판 상에 형성된 부도체를 통해 절연될 수 있다.Preferably, each of the source and drain electrodes formed in the first to fourth sensor groups and the gate electrode may be insulated through an insulator formed on the substrate.
바람직하게, 검출하고자 하는 대상이 액체인 경우, 상기 제1 내지 제4 센서 그룹에 형성된 각 채널의 일부를 제외한 센서 어레이 전체를 비롯하여 상기 기판의 하면에 수직으로 접합된 검출칩이 별도의 패키지/모듈 상에 보호막을 이용하여 몰딩처리될 수 있다.Preferably, when the object to be detected is a liquid, a detection chip vertically bonded to the bottom surface of the substrate, including the entire sensor array except a part of each channel formed in the first to fourth sensor groups, is a separate package / module. The protective film may be molded on the protective film.
바람직하게, 상기 제1 및 제2 열과 상기 제3 및 제4 열에 해당하는 각 FET 센서 소자의 각 드레인 전극이 각 행마다 하나의 공통 드레인 전극으로 형성될 수 있다.
Preferably, each drain electrode of each of the FET sensor elements corresponding to the first and second columns and the third and fourth columns may be formed as one common drain electrode for each row.
이상에서 설명한 바와 같은 본 발명의 전계 효과 트랜지스터 센서 어레이에 따르면, 센서 어레이에서 감지된 아날로그 신호를 처리하는 칩(chip)이 수직방향으로 집적될 수 있도록 센서 어레이의 구조와 크기를 개선함으로써, 다수의 검지 물질을 측정할 수 있을 뿐만 아니라 소형화가 가능하도록 구조적으로 집적화될 수 있는 이점이 있다.According to the field effect transistor sensor array of the present invention as described above, by improving the structure and size of the sensor array so that a chip for processing the analog signal sensed in the sensor array can be integrated in the vertical direction, In addition to being able to measure the detection material, there is an advantage that can be structurally integrated to enable miniaturization.
또한, 본 발명에 따르면, 순차적으로 배열된 센서 구성으로부터 특성을 빠르게 검출할 수 있고, 오작동하는 센서를 효과적으로 분리할 수 있어 유지 보수가 간편한 효과가 있으며, 전계 효과 트랜지스터 센서 어레이를 간단한 공정으로 제조하여 생산성이 향상되는 효과가 있다.
In addition, according to the present invention, it is possible to quickly detect the characteristics from the sequentially arranged sensor configuration, to effectively separate the malfunctioning sensor, there is an effect of easy maintenance, and to manufacture a field effect transistor sensor array in a simple process Productivity is improved.
도 1은 종래 기술의 일 실시예에 따라 제작된 전계 효과 트랜지스터 센서 어레이의 구성도이다.
도 2는 종래 기술의 일 실시예에 따라 제작된 8×8 센서 어레이의 사진 및 그 단위 센서에 대한 광학현미경 사진이다.
도 3은 본 발명의 일 실시예에 따라 제작된 전계 효과 트랜지스터 센서 어레이의 구성도이다.
도 4는 본 발명의 일 실시예에 따라 제작된 전계 효과 트랜지스터 센서 어레이와 수직 집적되는 검출칩의 접합 공정을 설명하기 위한 개념도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 센서 어레이가 수직으로 집적된 패키지 혹은 단일 모듈로 구현된 일 예를 나타낸 단면도 및 평면도이다.
도 7은 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 센서 어레이가 수직으로 집적된 패키지 혹은 단일 모듈을 이용하여 센서 어레이 플랫폼으로 구현한 일 예를 나타낸 도면이다.1 is a block diagram of a field effect transistor sensor array fabricated according to an embodiment of the prior art.
2 is a photomicrograph of an 8 × 8 sensor array and a unit sensor thereof manufactured according to an embodiment of the prior art.
3 is a block diagram of a field effect transistor sensor array manufactured according to an embodiment of the present invention.
4 is a conceptual view illustrating a bonding process of a detection chip vertically integrated with a field effect transistor sensor array manufactured according to an embodiment of the present invention.
5 and 6 are cross-sectional views and plan views illustrating an example in which a field effect transistor sensor array is implemented as a vertically integrated package or a single module according to an embodiment of the present invention.
7 is a diagram illustrating an example in which a field effect transistor sensor array is implemented as a sensor array platform using a vertically integrated package or a single module according to an embodiment of the present invention.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention.
먼저, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.First, the terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the invention. A singular expression includes a plural expression unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described on the specification, and one or more other It is to be understood that the present invention does not exclude the possibility of the presence or the addition of features, numbers, steps, operations, components, parts, or a combination thereof.
본 발명에서는 그 바람직한 실시예로서 첨부된 도면으로부터 8×8 센서 어레이를 예시하고, 이를 토대로 설계된 전계 효과 트랜지스터 센서 어레이의 구체적인 구조로부터 본 발명의 특징적 구조를 설명하고 있으나, 당업자라면 누구나 본 발명의 실시예로부터 검지하고자 하는 물질의 수 또는 전체 센서의 수에 따라 적절하게 배열된 n×n 센서 어레이를 용이하게 실시할 수 있을 것이다. 따라서, 본 발명은 예시된 실시예로 국한되지 않으며, 본 실시예로부터 구현 가능한 모든 형태의 n×n 센서 어레이를 포함하는 것으로 해석되어야 한다.In the present invention, as an exemplary embodiment of the present invention, an 8 × 8 sensor array is illustrated from the accompanying drawings, and the characteristic structure of the present invention is explained from the specific structure of the field effect transistor sensor array designed based on this. From an example, an n × n sensor array suitably arranged in accordance with the number of materials to be detected or the total number of sensors may be easily implemented. Accordingly, the present invention should not be limited to the illustrated embodiment, but should be construed as including all types of n × n sensor arrays that can be implemented from this embodiment.
본 발명의 바람직한 실시예를 설명하기에 앞서, 본 발명에 따른 전계 효과 트랜지스터 센서 어레이를 구성하는 게이트 전극, 소오스 전극 및 드레인 전극 각각의 개수를 설정하는 방법에 대하여 우선적으로 설명한다. 한편, 각 전극의 수는 실질적으로 검출칩 또는 외부의 패키지/모듈 등에 직접적으로 연결되는 전극의 수를 의미한다.Prior to describing a preferred embodiment of the present invention, a method of setting the number of gate electrodes, source electrodes, and drain electrodes constituting the field effect transistor sensor array according to the present invention will be described first. On the other hand, the number of each electrode means substantially the number of electrodes directly connected to the detection chip or an external package / module.
먼저, 본 발명에서는 게이트 전극의 수를 설정함에 있어서, 동시에 검지하고자 하는 물질의 종류와 게이트 전극의 수를 일치시키는 방향으로 게이트 전극의 수를 결정하게 되며, 예를 들어, 8×8 센서 어레이를 이용하여 1종류의 물질만 검지하는 경우 64개의 센서가 1개의 게이트 전극을 공통으로 사용하도록 구성하게 된다. 또한, 4종류의 물질을 검지하고자 하는 경우에는 16개의 센서가 한 개의 게이트 전극을 공통으로 사용하도록 구성함에 따른 4개의 게이트 전극이 모두 필요하게 되며, 64종류의 물질을 검지하고자 하는 경우, 모두 64개의 게이트 전극이 요구되므로, 센서 각각에 대한 게이트 전극이 모두 형성되게 된다.First, in the present invention, in setting the number of gate electrodes, at the same time, the number of gate electrodes is determined in a direction in which the type of material to be detected and the number of gate electrodes coincide. In the case of detecting only one type of material by using the above, 64 sensors are configured to use one gate electrode in common. In addition, all four gate electrodes are required when 16 sensors are configured to use one gate electrode in common when detecting four kinds of materials, and all 64 when detecting 64 kinds of materials are required. Since two gate electrodes are required, all gate electrodes for each sensor are formed.
본 발명의 바람직한 실시예로 설명되고 있는 도 3의 8×8 센서 어레이의 경우, 4개의 서로 다른 물질을 동시에 검출할 수 있도록 구성된 센서 어레이로서, 4개의 물질을 검지하기 위한 4개의 공통 게이트 전극(CG1, CG2, CG3, CG4)을 포함하도록 구성하였다.In the case of the 8 × 8 sensor array of FIG. 3, which is described as a preferred embodiment of the present invention, a sensor array configured to detect four different materials at the same time includes four common gate electrodes for detecting four materials. CG1, CG2, CG3, CG4).
한편, 소오스 전극의 수를 설정함에 있어서, 종래 기술에 따른 n×n 센서 어레이에서와 마찬가지로 모두 n2 개에 달하는 소오스 전극이 필요하게 되며, 도 3의 8×8 센서 어레이의 경우에는 각 FET 단위 센서마다 하나의 소오스 전극이 필요하므로 총 64개의 소오스 전극(S)으로 구성된다.On the other hand, in setting the number of source electrodes, as in the n × n sensor array according to the related art, n 2 source electrodes are required. In the case of the 8 × 8 sensor array of FIG. 3, each FET unit is used. Since one source electrode is required for each sensor, the sensor consists of 64 source electrodes (S).
마지막으로 드레인 전극의 수를 설정함에 있어서, 본 발명에서는 n×n 센서 어레이의 각 센서 그룹에서 n개의 각 열(column)이 공통의 전극으로 연결되어 하나의 공통 드레인 전극을 형성하는 방식에 따라, 각 센서 그룹마다 하나의 공통 드레인 전극이 배치되도록 설계한다. 첨부된 도 3의 예와 같이, 8×8 센서 어레이로 구성하는 경우에는 총 4개의 공통 드레인 전극(CD1, CD2, CD3, CD4)이 구성된다.
Finally, in setting the number of drain electrodes, in the present invention, according to the method in which n columns in each sensor group of the n × n sensor array are connected to a common electrode to form one common drain electrode, One common drain electrode is designed for each sensor group. As shown in the example of FIG. 3, in the case of an 8 × 8 sensor array, a total of four common drain electrodes CD1, CD2, CD3, and CD4 are configured.
도 3은 본 발명의 일 실시예에 따라 제작된 전계 효과 트랜지스터 센서 어레이의 구성도이며, 도 4는 본 발명의 일 실시예에 따라 제작된 전계 효과 트랜지스터 센서 어레이와 수직 집적되는 검출칩의 접합 공정을 설명하기 위한 개념도이다.3 is a block diagram of a field effect transistor sensor array fabricated according to an embodiment of the present invention, Figure 4 is a bonding process of the detection chip vertically integrated with the field effect transistor sensor array fabricated according to an embodiment of the present invention This is a conceptual diagram for explaining.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따라 제작된 전계 효과 트랜지스터(FET) 센서 어레이는, 기판(100)(예컨대, 실리콘 기판 등) 상에 구비된 64채널을 갖는 8×8 센서 어레이(200)를 포함하여 이루어진다.3 and 4, a field effect transistor (FET) sensor array fabricated in accordance with one embodiment of the present invention is an 8 × having 64 channels provided on a substrate 100 (eg, a silicon substrate, etc.). Eight
여기서, 8×8 센서 어레이(200)의 배치 형태를 구체적으로 살펴보면, 기판(100)을 평면에서 보았을 때, 8×8 센서 어레이(200)는 크게, 4개의 제1 내지 제4 센서 그룹(210a 내지 210d)으로 구분되어 이루어짐으로써, 복수의 검지 물질을 동시에 측정할 수 있다.Here, when the arrangement of the 8 × 8
이때, 제1 내지 제4 센서 그룹(210a 내지 210d)은, 소오스 전극(S) 및 드레인 전극(D) 사이에 채널(Channel, C) 및 게이트 전극(G)이 형성되어 이루어진 단위 FET 센서 소자(F)가 행(row)과 열(column)로 배열하여 16채널을 갖는 4×4 센서 어레이로 구성되어 있다.In this case, each of the first to
좀더 구체적으로 설명하면, 각각의 제1 내지 제4 센서 그룹(210a 내지 210d)에서 제1 및 제2 열에 해당하는 각 FET 센서 소자(F)의 드레인 전극(D)이 일정간격 이격되어 서로 마주보도록 배치되어 있으며, 제1 및 제2 열에 해당하는 각 드레인 전극(D)은 제1 및 제2 열 사이에 열(column) 방향과 평행하게 형성된 제1 공통 드레인 라인(DL1)에 전기적으로 공통 연결되어 있다.In more detail, in each of the first to
또한, 각각의 제1 내지 제4 센서 그룹(210a 내지 210d)에서 제3 및 제4 열에 해당하는 각 FET 센서 소자(F)의 드레인 전극(D)이 일정간격 이격되어 서로 마주보도록 배치되어 있으며, 제3 및 제4 열에 해당하는 각 드레인 전극(D)은 제3 및 제4 열 사이에 열(column) 방향과 평행하게 형성된 제2 공통 드레인 라인(DL2)에 전기적으로 공통 연결되어 있다.In addition, the drain electrodes D of the respective FET sensor elements F corresponding to the third and fourth columns of the first to
또한, 제1 및 제2 공통 드레인 라인(DL1 및 DL2)의 일단은 기판(100)의 외곽부에 행(row) 방향과 평행하게 형성된 제3 공통 드레인 라인(DL3)에 전기적으로 공통 연결되어 있으며, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각 제3 공통 드레인 라인(DL3)의 끝단은 기판(100)의 각 모서리 부분에 형성된 제1 내지 제4 공통 드레인 전극(CD1 내지 CD4)에 각각 전기적으로 연결되어 있다.In addition, one ends of the first and second common drain lines DL1 and DL2 are electrically connected to a third common drain line DL3 formed in parallel with a row direction at an outer portion of the
그리고, 각각의 제1 내지 제4 센서 그룹(210a 내지 210d)에서 제1 내지 제4 열에 해당하는 각 FET 센서 소자(F)의 게이트 전극(G)은 제1 내지 제4 열의 소오스 전극(S) 및 드레인 전극(D) 사이에 열(column) 방향과 평행하게 각각 형성된 제1 내지 제4 공통 게이트 라인(GL1 내지 GL4)에 각각 전기적으로 공통 연결되어 있다.In each of the first to
또한, 제1 내지 제4 공통 게이트 라인(GL1 내지 GL4)의 일단은 열(column) 방향의 각 센서 그룹(210a 및 210c)(210b 및 210d) 사이에 행(row) 방향과 평행하게 형성된 제5 공통 게이트 라인(GL5)에 전기적으로 공통 연결되어 있다.In addition, a fifth end of each of the first to fourth common gate lines GL1 to GL4 is formed in parallel with a row direction between each of the
또한, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각 제5 공통 게이트 라인(GL5)의 끝단은 기판(100)의 외곽 부분에 형성된 제1 내지 제4 공통 게이트 전극(CG1 내지 CG4)에 각각 전기적으로 연결되어 있다.In addition, an end of each of the fifth common gate lines GL5 formed in the first to
추가적으로, 기판(100)의 중앙부에는 제1 내지 제4 공통 드레인 전극(CD1 내지 CD4)의 균형을 맞추기 위하여 제5 공통 드레인 전극(CD5)이 더 형성될 수 있으며, 제5 공통 드레인 전극(CD5)은 각각의 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각 제1 및 제2 공통 드레인 라인(DL1 및 DL2) 중 가장 근접한 어느 하나의 공통 드레인 라인과 전기적으로 연결됨이 바람직하다.In addition, a fifth common drain electrode CD5 may be further formed in the center portion of the
한편, 제1 내지 제5 공통 드레인 전극(CD1 내지 CD5), 제1 내지 제4 공통 게이트 전극(CG1 내지 CG4) 및 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각 소오스 전극(S)의 중앙부에는 기판(100)의 상/하측 방향으로 수직 관통하는 비아홀(Via hole)(VH)이 형성되어 있다.Meanwhile, each source electrode S formed in the first to fifth common drain electrodes CD1 to CD5, the first to fourth common gate electrodes CG1 to CG4, and the first to
상기와 같이 3개의 전극(소오스, 드레인 및 게이트 전극)을 갖는 64개의 FET 센서 소자가 어레이 형태로 구성되면, 기존에는 총 192개의 비아홀(VH)을 만들어야 하지만, 본 발명에 의하면 비아홀(VH)의 개수는 게이트 전극(4개), 드레인 전극(4개 또는 5개), 소오스 전극(94개)으로 크게 감소될 수 있다.When 64 FET sensor elements having three electrodes (source, drain, and gate electrodes) are configured as an array as described above, a total of 192 via holes (VH) must be made in the past, but according to the present invention, The number can be greatly reduced to four gate electrodes, four drain electrodes (four or five), and source electrodes 94.
특히, 도 4에 도시된 바와 같이, 이러한 비아홀(VH)의 내부에 형성된 실리콘 관통전극(Through Silicon Via, TSV)을 통해 각각의 제1 내지 제5 공통 드레인 전극(CD1 내지 CD5), 제1 내지 제4 공통 게이트 전극(CG1 내지 CG4) 및 소오스 전극(S)과 기판(100)의 하면에 수직으로 접합된 CMOS 기반의 검출칩(300) 상의 전극들이 각각 전기적으로 연결될 수 있다.In particular, as illustrated in FIG. 4, the first through fifth common drain electrodes CD1 through CD5 and the first through fifth through silicon via electrodes TSV formed in the via hole VH. The fourth common gate electrodes CG1 to CG4, the source electrodes S, and the electrodes on the CMOS-based
한편, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각각의 드레인 전극(D), 제1 내지 제3 공통 드레인 라인(DL1 내지 DL3), 제1 내지 제5 공통 드레인 전극(CD1 내지 CD5) 및 제1 내지 제4 공통 게이트 전극(CG1 내지 CG4)은 동일 평면상에 패터닝(Patterning) 기술을 이용하여 동시에 형성됨이 바람직하다.Meanwhile, each of the drain electrodes D formed in the first to
또한, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각각의 게이트 전극(G), 제1 내지 제5 공통 게이트 라인(GL1 내지 GL5)은 동일 평면상에 패터닝(Patterning) 기술을 이용하여 동시에 형성됨이 바람직하다.In addition, each of the gate electrodes G and the first to fifth common gate lines GL1 to GL5 formed in the first to
더욱이, 본 발명은 제1 센서 그룹(210a)부터 제4 센서 그룹(210d)까지 선택적 검지를 할 수 있는 폴리머 물질이나, 금속 촉매 등을 이용하여 각 센서 그룹(210a 내지 210d) 위에 표면이 처리되는 경우에는 4종의 서로 다른 화학물질 예컨대, 4개의 가스를 동시에 감지할 수 있는 가스 센서 어레이로 사용될 수 있다.In addition, the present invention is the surface is treated on each sensor group (210a to 210d) using a polymer material or a metal catalyst capable of selective detection from the first sensor group (210a) to the fourth sensor group (210d) In this case, it may be used as an array of gas sensors capable of simultaneously detecting four different chemicals, for example, four gases.
또한, 각 센서 그룹(210a 내지 210d) 위에 서로 다른 4종류의 링커(linker)를 표면처리하면 4종의 서로 다른 바이오 물질을 검출하는 바이오 센서 어레이로도 사용될 수 있다.In addition, surface treatment of four different linkers on each
한편, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각각의 소오스 전극(S)과 드레인 전극(D) 사이에 형성되는 채널(C)은 예컨대, 단일벽 탄소 나노 튜브(SWNT) 채널 또는 나노선(nanowire) 채널 등으로 이루어질 수 있다.Meanwhile, the channel C formed between the source electrode S and the drain electrode D formed in the first to
이러한 채널(C)은 드레인-소오스 전극(D-S)을 연결하는 채널(Channel)의 역할을 수행하는 것으로서, 센싱(Sensing) 물질이 예컨대, 탄소 나노 튜브(CNT)와 같은 채널(C)에 붙으면 전류가 증가하거나 감소하게 된다.The channel C serves as a channel connecting the drain-source electrode DS. When the sensing material adheres to the channel C such as, for example, carbon nanotubes CNT, a current is generated. Increases or decreases.
그리고, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각각의 소오스 전극(S) 및 드레인 전극(D)과 게이트 전극(G) 사이에는 기판(100) 상에 형성된 부도체(예컨대, SiO2)(110)를 통해 절연됨이 바람직하다.In addition, an insulator (eg, SiO 2 ) formed on the
이러한 부도체(110)는 게이트 전극(G)에 인가되는 전압에 부호에 따라서 채널(C)에 전자나 정공이 여기(excitation)되도록 한다. 이렇게 여기된 전자나 정공은 소오스 전극(S) 및 드레인 전극(D) 사이에 인가되는 전압에 의해 전류로 측정된다.The
한편, 도 3에 도시된 바와 같이, 본 발명의 일 실시예에서는 제1 내지 제4 센서 그룹(210a 내지 210d)의 각 열에 해당하는 단위 FET 센서 소자(F)마다 드레인 전극(D)을 서로 마주보도록 두 개로 형성하였지만, 이에 국한하지 않으며, 서로 마주보는 열 즉, 제1 및 제2 열과 제3 및 제4 열에 해당하는 각 단위 FET 센서 소자(F)의 각 드레인 전극(D)이 각 행마다 공통으로 하는 하나의 드레인 전극으로 형성될 수도 있다(도 6 참조).Meanwhile, as shown in FIG. 3, in the exemplary embodiment of the present invention, the drain electrodes D face each other for each unit FET sensor element F corresponding to each column of the first to
전술한 바와 같이 구성된 본 발명의 전계 효과 트랜지스터(FET)를 기반으로 한 8×8 센서 어레이는 다음과 같이 작동된다.The 8x8 sensor array based on the field effect transistor (FET) of the present invention configured as described above operates as follows.
먼저, 4개의 게이트는 특정한 검출 물질 특성에 맞도록 특정한 전압으로 인가되게 되는데, 물질종류에 따라 게이트 전압이 모두 같을 수도 있고 서로 다르게 인가될 수도 있다.First, the four gates are applied at a specific voltage to match specific detection material properties. The gate voltages may be the same or different depending on the type of material.
다음으로, 제1 열에 있는 8개의 센서에 공통의 드레인 전압(VDD)이 인가된 상태에서 제1 행부터 제8 행까지 8개의 소오스 전극(S)이 순차적으로 연결되면서 연결된 각 센서의 소오스-드레인 전류(ISD)가 측정된다. 그리고, 앞서 설명된 것과 동일한 방법으로 공통의 드레인 전압(VDD)이 인가된 상태에서 제2 열 내지 제8 열에 있는 각 8개의 센서가 스캔되면서 전류(ISD)를 측정하면 64개의 센서 특성이 모두 측정된다.Next, in a state in which the common drain voltage V DD is applied to the eight sensors in the first column, the eight source electrodes S are sequentially connected to each other from the first to the eighth rows. Drain current I SD is measured. Then, the measured current (I SD) while each of the eight sensors is scanned 64 sensor characteristic in the second column to the eighth column in the drain voltage (V DD) of a common applied state in the same manner as previously described All are measured.
그리고, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 각각의 단일 FET 센서 소자(F)는 음(-)의 게이트 전압(Vgate)이 증가할 수록 더 큰 전류가 흐르기 때문에, 게이트 전극(G)은 센서의 출력신호를 크게 얻고 싶은 위치에 있도록 특정전압을 인가한다. 이 상태에서 드레인 전극(D)에 일정한 전압(약 수 볼트)을 인가하면 소오스 전극(S)으로 일정한 전류가 흐르게 된다.Since each single FET sensor element F formed in each of the first to
이때, 센싱 물질이 탄소 나노 튜브(CNT)와 같은 채널(C)에 달라붙으면, 이 센싱 물질은 채널(C)에 전자를 주는 것도 있고 전자를 뺏어오는 것도 있다. 각 단위 FET 센서 소자(F)는 p형 반도체로 동작하기 때문에 전자를 주면 전류가 증가하고 전자를 뺏어오면 전류가 감소한다. 따라서 전류변화에 의해서 센싱 물질을 센싱하게 된다.At this time, when the sensing material adheres to the channel C such as the carbon nanotubes (CNT), the sensing material may give electrons to the channel (C) or take away the electrons. Since each unit FET sensor element F operates as a p-type semiconductor, the current increases when the electrons are applied, and the current decreases when the electrons are taken away. Therefore, the sensing material is sensed by the current change.
한편, 본 발명에서 제시된 매트릭스(matrix) 구조는 순차적이고 빠르게 센서 동작 특성을 파악할 수 있는 구조를 제공한다. 센서의 규칙적인 배열은 특정 가스를 검지한 단위 센서가 어떠한 위치에 존재하는지를 빠르게 파악할 수 있으며, 단위 센서의 오작동 시 이를 데이터로부터 쉽게 분리해 낼 수 있다. 뿐만 아니라, 앞서 설명한 바와 같이, 동일한 규칙으로 소스, 드레인, 게이트를 부가하게 되면 더 많은 물질을 감지할 수 있는 n×n 센서 구조로 확장이 가능하다.On the other hand, the matrix structure proposed in the present invention provides a structure that can determine the sensor operating characteristics sequentially and quickly. The regular arrangement of sensors can quickly identify where the unit sensor that detects a particular gas is located and can easily separate it from the data in the event of a unit sensor malfunction. In addition, as described above, by adding a source, a drain, and a gate using the same rule, an n × n sensor structure capable of detecting more materials can be extended.
이상에서 살펴본 바와 같이, 본 발명에 따른 전계 효과 트랜지스터 센서 어레이는 종래 어레이 센서의 크기보다 작게 하면서 여러 종류의 화학 물질을 한 번에 감지할 수 있는 센서 어레이 구조를 제안함으로써 저비용으로 대량생산이 가능한 화학센서를 제조할 수 있다. 이는 단일벽 탄소 나노 튜브(Single-Walled Nanotube; SWNT) 뿐 아니라, 나노선(nanowire)과 같은 여러 종류의 나노구조 물질을 이용한 센서 어레이에도 적용될 수 있을 것이다.As described above, the field effect transistor sensor array according to the present invention is smaller than the size of the conventional array sensor and proposes a sensor array structure that can detect several kinds of chemicals at once by chemistry capable of mass production at low cost Sensors can be manufactured. This could be applied not only to single-walled nanotubes (SWNTs) but also to sensor arrays using many types of nanostructured materials, such as nanowires.
한편, 도 4에 도시된 바와 같이, 본 발명에서 구현하고자 하는 CMOS 기반의 센서와 검출 일체형 칩 공정에 대해 살펴보면, 먼저 예컨대, 다양한 종류의 가스를 전기적으로 검출할 수 있는 CMOS 기반의 검출칩(300)을 제작한다.On the other hand, as shown in Figure 4, looking at the CMOS-based sensor and detection integrated chip process to be implemented in the present invention, first, for example, CMOS-based
이렇게 제작된 검출칩(300)은 검출하고자 하는 가스의 종류에 따라 후속 가스센서 즉, 본 발명에 따른 8×8 센서 어레이(200)를 포함하는 전계 효과 트랜지스터 센서 어레이 공정을 일체형으로 진행하여 만든다.The
이렇게 두 단계로 센서 일체형 검출칩(300)을 만들 경우 여러 가지 이점이 있다. 첫째, 복합 가스 검출 시스템의 경우 검출하고자 하는 가스마다 검출칩(300) 설계를 따로 할 필요가 없어 제작비용 및 설계 시간이 감소하고 이에 따라 가격이 비싸진다.There are several advantages when making the sensor-integrated
둘째, 본 발명에 적용되는 검출칩은 가스의 종류에 상관없이 필요한 가스센서들로 구성된 8×8 센서 어레이(200)가 장착 가능한 구조로 되어 있으므로, 종류마다 요구되는 수요를 맞추어 검출칩(300)을 생산해야 할 필요가 없어 과잉생산 혹은 소량 생산 등의 수요를 못 따라가는 문제가 없다.Second, since the detection chip applied to the present invention has a structure in which an 8 × 8
본 발명은 마스크 롬(Mask Rom) 구현처럼 다양한 가스 검출을 위한 회로를 하나의 칩에 집적해서 먼저 제작하고, 필요 및 수요에 따라 가스센서를 제작함으로 가격 및 개발시간, 물량조절 등의 측면에서 이점이 발생한다.The present invention integrates various circuits for gas detection into a single chip and implements gas sensors according to needs and demands, such as mask rom implementation, and has advantages in terms of price, development time, and volume control. This happens.
전술한 바와 같이, 본 발명의 일 실시예에 따라 제작된 전계 효과 트랜지스터 센서 어레이의 크기는 약 3mm×3mm 정도로 소형화 제작이 가능하여 약 5mm×5mm 이하로 제작되는 CMOS 기반의 검출칩(300)과 수직방향으로 집적이 가능하다.
As described above, the size of the field-effect transistor sensor array fabricated in accordance with an embodiment of the present invention can be reduced in size to about 3mm × 3mm, CMOS-based
도 5 및 도 6은 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 센서 어레이가 수직으로 집적된 패키지(Package) 혹은 단일 모듈(Module)로 구현된 일 예를 나타낸 단면도 및 평면도이다.5 and 6 are cross-sectional views and plan views illustrating an example in which a field effect transistor sensor array is implemented as a vertically integrated package or a single module.
도 5 및 도 6을 참조하면, 예컨대, 가스검출시스템은 기존의 시리얼 입출력 포트(serial IO port)에 사용 가능한 구조로 되어 있다. 또한, 파워 안정화 문제를 해결하기 위해서 패키지/모듈 위에 본 발명의 일 실시예에 따른 8×8 센서 어레이(200)를 갖는 전계 효과 트랜지스터 센서 어레이를 내장 혹은 외장할 수 있다. 이렇게 제작된 가스검출시스템은 저가의 일회용 시스템 즉, 수직 집적된 일회용 센서 어레이 플랫폼(platform)으로 사용할 수 있다.5 and 6, for example, the gas detection system has a structure that can be used for the existing serial IO port (serial IO port). In addition, in order to solve the power stabilization problem, a field effect transistor sensor array having an 8 × 8
한편, 검출하고자 하는 대상이 액체인 경우, 제1 내지 제4 센서 그룹(210a 내지 210d)에 형성된 검출 영역 즉, 각 채널(C)의 일부를 제외한 센서 어레이 전체를 비롯하여 기판(100)의 하면에 수직으로 접합된 검출칩(300)이 별도의 패키지/모듈(400) 상에 예컨대, 보호막(Passivation) 등을 이용하여 몰딩(Molding)처리됨이 바람직하며, 가스인 경우 보호막 및 몰딩은 없어도 된다.
On the other hand, when the object to be detected is a liquid, the detection area formed in the first to
도 7은 본 발명의 일 실시예에 따른 전계 효과 트랜지스터 센서 어레이가 수직으로 집적된 패키지 혹은 단일 모듈을 이용하여 센서 어레이 플랫폼(platform)으로 구현한 일 예를 나타낸 도면으로서, 인쇄회로기판(PCB) 상에 장착된 커넥터(Connector)(500)를 통해 본 발명에 따른 8×8 센서 어레이(200)를 갖는 전계 효과 트랜지스터 어레이가 수직으로 집적된 패키지 혹은 단일 모듈과 디지털 신호 처리장치(DSP)(600)간에 데이터 송/수신이 가능하도록 전기적으로 연결되어 있으며, 디지털 신호 처리장치(600)와 무선(RF) 송/수신 모듈(700)이 전기적으로 연결되어 외부의 기기에 무선으로 각 센서의 센싱 정보를 전송할 수 있게 된다.
FIG. 7 illustrates an example in which a field effect transistor sensor array is implemented as a sensor array platform using a vertically integrated package or a single module according to an embodiment of the present invention. A single module and digital signal processing (DSP) 600 package or vertically integrated field effect transistor array having an 8 × 8
전술한 본 발명에 따른 전계 효과 트랜지스터 센서 어레이에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
Although a preferred embodiment of the field effect transistor sensor array according to the present invention described above has been described, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible and this also belongs to the present invention.
100 : 기판,
110 : 부도체,
200 : 8×8 센서 어레이,
210a 내지 210d : 제1 내지 제4 센서 그룹,
300 : 검출칩100: substrate,
110: insulator,
200: 8 × 8 sensor array,
210a to 210d: first to fourth sensor groups,
300: detection chip
Claims (11)
상기 제1 내지 제4 센서 그룹은, 소오스 전극 및 드레인 전극 사이에 채널 및 게이트 전극이 형성되어 이루어진 FET 센서 소자가 4×4 센서 어레이 형태로 이루어지되,
제1 및 제2 열에 해당하는 각 FET 센서 소자의 드레인 전극이 일정간격 이격되어 서로 마주보도록 배치됨과 아울러 제1 및 제2 열에 해당하는 각 드레인 전극은 제1 및 제2 열 사이에 열 방향으로 형성된 제1 공통 드레인 라인에 연결되고, 제3 및 제4 열에 해당하는 각 FET 센서 소자의 드레인 전극이 일정간격 이격되어 서로 마주보도록 배치됨과 아울러 제3 및 제4 열에 해당하는 각 드레인 전극은 제3 및 제4 열 사이에 열 방향으로 형성된 제2 공통 드레인 라인에 연결되며, 상기 제1 및 제2 공통 드레인 라인의 일단이 상기 기판의 외곽부에 행 방향으로 형성된 제3 공통 드레인 라인에 연결되며,
제1 내지 제4 열에 해당하는 각 FET 센서 소자의 게이트 전극은 제1 내지 제4 열의 소오스 및 드레인 전극 사이에 열 방향으로 각각 형성된 제1 내지 제4 공통 게이트 라인에 연결되고, 상기 제1 내지 제4 공통 게이트 라인의 일단은 열 방향의 각 센서 그룹 사이에 행 방향으로 형성된 제5 공통 게이트 라인에 연결되며,
상기 제1 내지 제4 센서 그룹에 형성된 각 제3 공통 드레인 라인의 끝단이 상기 기판의 각 모서리 부분에 형성된 제1 내지 제4 공통 드레인 전극에 연결되며, 상기 제1 내지 제4 센서 그룹에 형성된 각 제5 공통 게이트 라인의 끝단이 상기 기판의 외곽 부분에 형성된 제1 내지 제4 공통 게이트 전극에 연결됨으로써, 복수의 검지 물질을 동시에 측정할 수 있는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
A field effect transistor (FET) sensor array comprising an array of 8x8 sensors on a substrate, wherein when viewed in plan, the 8x8 sensor array is divided into four first to fourth sensor groups,
In the first to fourth sensor groups, a FET sensor element having a channel and a gate electrode formed between a source electrode and a drain electrode is formed in the form of a 4 × 4 sensor array.
The drain electrodes of the respective FET sensor elements corresponding to the first and second columns are disposed to face each other at a predetermined interval, and each drain electrode corresponding to the first and second columns is formed in the column direction between the first and second columns. The drain electrodes of the respective FET sensor elements connected to the first common drain line and disposed in the third and fourth columns are disposed to face each other at a predetermined interval, and each drain electrode corresponding to the third and fourth columns is disposed in the third and fourth columns. It is connected to the second common drain line formed in the column direction between the fourth column, one end of the first and second common drain line is connected to the third common drain line formed in the row direction on the outer portion of the substrate,
Gate electrodes of the respective FET sensor elements corresponding to the first to fourth columns are connected to the first to fourth common gate lines respectively formed in the column direction between the source and drain electrodes of the first to fourth columns, and the first to fourth columns. One end of the four common gate lines is connected to a fifth common gate line formed in the row direction between each sensor group in the column direction,
An end of each third common drain line formed in the first to fourth sensor groups is connected to the first to fourth common drain electrodes formed at each corner portion of the substrate, and each of the third common drain lines is formed in the first to fourth sensor groups. The end of the fifth common gate line is connected to the first to fourth common gate electrodes formed on the outer portion of the substrate, so that the plurality of detection materials can be simultaneously measured.
상기 기판의 중앙부에 제5 공통 드레인 전극이 더 형성되며, 상기 제5 공통 드레인 전극은 상기 제1 내지 제4 센서 그룹에 형성된 각 제1 및 제2 공통 드레인 라인 중 가장 근접한 어느 하나의 공통 드레인 라인과 연결되는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
A fifth common drain electrode is further formed in the center of the substrate, and the fifth common drain electrode is one of the first common drain lines closest to each of the first and second common drain lines formed in the first to fourth sensor groups. And a field effect transistor sensor array.
상기 제1 내지 제4 공통 드레인 전극, 상기 제1 내지 제4 공통 게이트 전극 및 상기 제1 내지 제4 센서 그룹에 형성된 각 소오스 전극의 중앙부에는 각각의 공통 드레인 전극, 공통 게이트 전극 및 소오스 전극들과 상기 기판의 하면에 수직으로 접합된 검출칩 상의 전극들이 각각 전기적으로 연결되도록 상기 기판의 상/하측 방향으로 수직 관통하는 실리콘 관통전극(Through Silicon Via, TSV)이 형성되는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
Central portions of the source electrodes formed in the first to fourth common drain electrodes, the first to fourth common gate electrodes, and the first to fourth sensor groups include respective common drain electrodes, common gate electrodes, and source electrodes. Field effect transistors characterized in that the through-through silicon via (TSV) vertically penetrating in the up / down direction of the substrate is formed so that the electrodes on the detection chip vertically bonded to the lower surface of the substrate are electrically connected to each other Sensor array.
상기 제1 내지 제4 센서 그룹에 형성된 각각의 드레인 전극, 상기 제1 내지 제3 공통 드레인 라인 및 상기 제1 내지 제4 공통 드레인 전극은 동일 평면상에 패터닝(Patterning)을 이용하여 동시에 형성되는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
Each of the drain electrodes formed on the first to fourth sensor groups, the first to third common drain lines, and the first to fourth common drain electrodes may be simultaneously formed on the same plane using patterning. A field effect transistor sensor array.
상기 제1 내지 제4 센서 그룹에 형성된 각각의 게이트 전극, 상기 제1 내지 제5 공통 게이트 라인은 동일 평면상에 패터닝(Patterning)을 이용하여 동시에 형성되는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
And each of the gate electrodes formed on the first to fourth sensor groups and the first to fifth common gate lines are simultaneously formed on the same plane using patterning.
상기 제1 내지 제4 센서 그룹 위에 폴리머 또는 금속성 촉매를 표면처리함으로써 4종의 서로 다른 화학물질을 검지하는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
The field effect transistor sensor array of claim 4, wherein four different chemicals are detected by surface treatment of a polymer or a metallic catalyst on the first to fourth sensor groups.
상기 제1 내지 제4 센서 그룹 위에 링커(linker)를 표면처리함으로써 4종의 서로 다른 바이오물질을 검지하는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
The field effect transistor sensor array of claim 4, wherein four different biomaterials are detected by surface treatment of a linker on the first to fourth sensor groups.
상기 제1 내지 제4 센서 그룹에 형성된 각각의 소오스 전극과 드레인 전극 사이에 형성되는 채널은 단일벽 탄소 나노 튜브(SWNT) 채널 또는 나노선(nanowire) 채널인 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
And the channel formed between each of the source and drain electrodes formed in the first to fourth sensor groups is a single-walled carbon nanotube (SWNT) channel or a nanowire channel.
상기 제1 내지 제4 센서 그룹에 형성된 각각의 소오스 및 드레인 전극과 상기 게이트 전극 사이에는 상기 기판 상에 형성된 부도체를 통해 절연되는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
The field effect transistor sensor array of claim 1, wherein the source and drain electrodes of the first to fourth sensor groups and the gate electrode are insulated from each other by a non-conductor formed on the substrate.
검출하고자 하는 대상이 액체인 경우, 상기 제1 내지 제4 센서 그룹에 형성된 각 채널의 일부를 제외한 센서 어레이 전체를 비롯하여 상기 기판의 하면에 수직으로 접합된 검출칩이 별도의 패키지/모듈 상에 보호막을 이용하여 몰딩처리되는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.
The method according to claim 1,
When the object to be detected is a liquid, a detection chip vertically bonded to the lower surface of the substrate, including the entire sensor array except for a part of each channel formed in the first to fourth sensor groups, is formed on a separate package / module. The field effect transistor sensor array, characterized in that the molding process using.
상기 제1 및 제2 열과 상기 제3 및 제4 열에 해당하는 각 FET 센서 소자의 각 드레인 전극이 각 행마다 하나의 공통 드레인 전극으로 형성되는 것을 특징으로 하는 전계 효과 트랜지스터 센서 어레이.The method according to claim 1,
And each drain electrode of each of the FET sensor elements corresponding to the first and second columns and the third and fourth columns is formed of one common drain electrode in each row.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110094066A KR101193986B1 (en) | 2011-09-19 | 2011-09-19 | Field effect transistor sensor array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110094066A KR101193986B1 (en) | 2011-09-19 | 2011-09-19 | Field effect transistor sensor array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101193986B1 true KR101193986B1 (en) | 2012-10-24 |
Family
ID=47288564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110094066A KR101193986B1 (en) | 2011-09-19 | 2011-09-19 | Field effect transistor sensor array |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101193986B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190026439A (en) * | 2017-09-05 | 2019-03-13 | 한국과학기술연구원 | Method for fabricating 3-dimensional transistor sensor and the sensor and sensor array thereof |
| US10871466B2 (en) * | 2015-11-04 | 2020-12-22 | Massachusetts Institute Of Technology | Sensor systems and related fabrication techniques |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399264B1 (en) | 2000-01-07 | 2003-09-26 | 가부시키가이샤 시마쓰세사쿠쇼 | A Two-dimensional Array type Radiation Detector |
-
2011
- 2011-09-19 KR KR1020110094066A patent/KR101193986B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399264B1 (en) | 2000-01-07 | 2003-09-26 | 가부시키가이샤 시마쓰세사쿠쇼 | A Two-dimensional Array type Radiation Detector |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10871466B2 (en) * | 2015-11-04 | 2020-12-22 | Massachusetts Institute Of Technology | Sensor systems and related fabrication techniques |
| KR20190026439A (en) * | 2017-09-05 | 2019-03-13 | 한국과학기술연구원 | Method for fabricating 3-dimensional transistor sensor and the sensor and sensor array thereof |
| KR101958928B1 (en) | 2017-09-05 | 2019-03-15 | 한국과학기술연구원 | Method for fabricating 3-dimensional transistor sensor and the sensor and sensor array thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8072226B2 (en) | Nanostructure sensors | |
| US11008611B2 (en) | Double gate ion sensitive field effect transistor | |
| Mattana et al. | Recent advances in printed sensors on foil | |
| Cao et al. | Piezotronic effect enhanced label-free detection of DNA using a Schottky-contacted ZnO nanowire biosensor | |
| US8519449B2 (en) | Thin-film transistor based piezoelectric strain sensor and method | |
| US9243277B2 (en) | Sensor probe for bio-sensing and chemical-sensing applications | |
| CN105474006B (en) | Field-effect transistor and the detector for including multiple field-effect transistors | |
| CN104737009A (en) | Wide dynamic range fluid sensor based on nanowire platform | |
| EP3045902A1 (en) | Electrolyte-gated sensor for species detection | |
| US9719959B2 (en) | Hydrogen ion sensor | |
| KR101193986B1 (en) | Field effect transistor sensor array | |
| JP6154011B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN101738275A (en) | Three-dimensional flexible touch sensor and decoupling method thereof | |
| EP1772732A8 (en) | Polymer replicated interdigitated electrode arrays for (bio)sensing applications | |
| KR101779450B1 (en) | Biosensor and method for manufacturing thereof | |
| MacNaughton et al. | High-throughput heterogeneous integration of diverse nanomaterials on a single chip for sensing applications | |
| KR101441964B1 (en) | Sensor system | |
| KR101078005B1 (en) | Field effect transistor sensor array and method for manufacturing the same | |
| Su et al. | Combined chemoresistive and chemocapacitive microsensor structures | |
| CN102109386A (en) | Carbon nanotube-electrode structure-based temperature sensor chip | |
| CN219996960U (en) | Field effect biological sensing chip | |
| CN206208343U (en) | The liquid level sensor of multielectrode capacitance formula | |
| JP6241285B2 (en) | Matrix type load sensor | |
| Seichepine et al. | CMOS–integrated high-density arrays of carbon nanotube sensors | |
| WO2021201247A1 (en) | Signal detection circuit, drive/detection circuit, sensor array, and sensor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151002 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 7 |