KR101184487B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101184487B1
KR101184487B1 KR1020100086817A KR20100086817A KR101184487B1 KR 101184487 B1 KR101184487 B1 KR 101184487B1 KR 1020100086817 A KR1020100086817 A KR 1020100086817A KR 20100086817 A KR20100086817 A KR 20100086817A KR 101184487 B1 KR101184487 B1 KR 101184487B1
Authority
KR
South Korea
Prior art keywords
layer
forming
dry film
surface treatment
manufacturing
Prior art date
Application number
KR1020100086817A
Other languages
English (en)
Other versions
KR20120024115A (ko
Inventor
최병관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100086817A priority Critical patent/KR101184487B1/ko
Publication of KR20120024115A publication Critical patent/KR20120024115A/ko
Application granted granted Critical
Publication of KR101184487B1 publication Critical patent/KR101184487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/623—Porosity of the layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 (A) 베이스 기판(110)의 최외각에 시드층(120)을 형성한 후, 제1 드라이필름(130)을 도포하여 제1 드라이필름에 회로형성용 개구부(135)를 패터닝하는 단계, (B) 전해도금 공정을 통해서 시드층(120)을 인입선으로 회로형성용 개구부(135)에 도금층(140)을 형성하는 단계, (C) 전해도금 공정을 통해서 시드층(120)을 인입선으로 도금층(140)의 노출면에 표면처리층(160, 170)을 형성하는 단계 및 (D) 제1 드라이필름(130)을 제거하고 노출된 시드층(123)을 제거하는 단계를 포함하는 구성이며, 최외각 회로층(도금층(140))을 형성할 때 인입선으로 이용한 시드층(120)을 다시 한번 인입선으로 이용하여 표면처리층(160, 170)을 형성함으로써, 인쇄회로기판의 제조공정을 단순화하여 리드 타임(lead time)을 단축할 수 있고, 제조비용을 절약할 수 있는 효과가 있다.

Description

인쇄회로기판의 제조방법{METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판의 표면처리란 금속 표면이나 비금속 표면에 다른 금속 또는 비금속을 사용하여 내마모성, 내열성, 전기전도성 등을 향상시키는 목적으로 피막을 형성하는 것이다. 표면처리의 종류를 살펴보면, HASL(Hot Air Solder Leveling) 공정, Pre-flux라 불리는 OSP(Organic Solderability Preservative) 공정, ENIG(Electroless Nikel/Immersion Gold) 공정 등이 있다.
이중 HASL 공정은 가장 일반화된 표면처리법으로 기존에는 무연 HASL(hot air solder levelling) 공정이 이용되었다. HAL(hot air lebelling)이라고도 하는 이 공정은 많은 기판 업체에서 사용하고 있는 방식중의 하나이다. HASL 공정을 상세히 살펴보면, SnAgCu 합금(solder)을 녹인 고온의 탱크에 기판을 담근 후 뜨거운 바람(hot air)을 가해 솔더의 두께를 평탄화시키는 것이다. 그러나, HASL 공정은 뜨거운 바람의 세기에 따라 무연 솔더의 두께가 달라지는 문제점이 존재하며, 이로 인하여 SMD시에 부품의 탈착 현상이 발생할 수 있다. 또한, 기판의 회로 밀도가 증가되면서 패드와 패드간의 간격이 협소해져 솔더 브리지(solder bridge)가 형성되는 등 미세 패턴에서는 적용하기가 힘든 단점이 있다.
전술한 HASL 공정의 단점을 보완하기 위해서, ENIG(Electroless Nikel/Immersion Gold) 공정의 활용도가 높아지고 있다. ENIG 공정은 무전해도금 공정으로 니켈을 도금한 후, 치환형 금(Immersion Gold)을 도금하는 것이다. 하지만, ENIG 공정 역시 니켈 부식이 발생할 수 있어 신뢰성이 떨어지고, 제조비용이 너무 많이 소모되는 문제점이 존재한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 도출된 것으로서, 본 발명의 목적은 니켈층과 구리층으로 표면처리층을 형성하여 제조비용을 절약할 수 있고, 최외각 회로층 형성시 인입선으로 이용한 시드층을 다시 한번 인입선으로 이용하여 표면처리층을 형성함으로써, 제조공정을 단순화할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은 (A) 베이스 기판의 최외각에 시드층을 형성한 후, 제1 드라이필름을 도포하여 상기 제1 드라아필름에 회로형성용 개구부를 패터닝하는 단계, (B) 전해도금 공정을 통해서 상기 시드층을 인입선으로 상기 회로형성용 개구부에 도금층을 형성하는 단계, (C) 전해도금 공정을 통해서 상기 시드층을 인입선으로 상기 도금층의 노출면에 표면처리층을 형성하는 단계 및 (D) 상기 제1 드라이필름을 제거하고 노출된 상기 시드층을 제거하는 단계를 포함하여 구성된다.
여기서, 상기 도금층을 형성하는 단계 이후에, 패터닝한 상기 제1 드라이필름에 제2 드라이필름을 도포하여 상기 회로형성용 개구부에 대응하도록 상기 제2 드라이필름에 표면처리형성용 개구부를 패터닝하는 단계를 더 포함하고, 상기 제1 드라이필름을 제거하고 노출된 상기 시드층을 제거하는 단계에서, 상기 제2 드라이필름을 상기 제1 드라이필름과 동시에 제거하는 것을 특징으로 한다.
또한, 상기 표면처리층을 형성하는 단계에서, 상기 표면처리형성용 개구부에 상기 표면처리층을 형성하는 것을 특징으로 한다.
또한, 상기 표면처리층을 형성하는 단계에서, 상기 표면처리층은 니켈층과 구리층 순으로 형성하는 것을 특징으로 한다.
또한, 상기 제1 드라이필름을 제거하고 노출된 상기 시드층을 제거하는 단계 이후에, 상기 베이스 기판의 최외각에 솔더레지스트층을 형성한 후, 상기 표면처리층이 노출되도록 상기 솔더레지스트층에 홀을 가공하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 솔더레지스트층에 상기 홀을 가공하는 단계 이후에, 상기 표면처리층의 노출면에 OSP(Organic Soldrability Preservative) 처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 도금층을 형성하는 단계에서, 상기 도금층은 구리를 이용하여 형성하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 표면처리층을 니켈층과 구리층을 구성함으로써, 치환형 금(Immersion Gold)을 이용하는 ENIG 공정에 비해서 제조비용을 절약할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 최외각 회로층을 형성할 때 인입선으로 이용한 시드층을 다시 한번 인입선으로 이용하여 표면처리층을 형성함으로써, 인쇄회로기판의 제조공정을 단순화하여 리드 타임(lead time)을 단축할 수 있고, 제조비용을 절약할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 최외각 회로층을 형성할 때 패터닝한 드라이필름을 제거하지 않고 표면처리층을 형성할 때 도금레지스트로 이용함으로써, 인쇄회로기판의 제조공정을 단순화할 수 있는 효과가 있다.
도 1 내지 도 10은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 그리고, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 내지 도 10은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정 단면도이다.
도 1 내지 도 10에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조방법은 (A) 베이스 기판(110)의 최외각에 시드층(120)을 형성한 후, 제1 드라이필름(130)을 도포하여 제1 드라아필름에 회로형성용 개구부(135)를 패터닝하는 단계, (B) 전해도금 공정을 통해서 시드층(120)을 인입선으로 회로형성용 개구부(135)에 도금층(140)을 형성하는 단계, (C) 전해도금 공정을 통해서 시드층(120)을 인입선으로 도금층(140)의 노출면에 표면처리층(160, 170)을 형성하는 단계 및 (D) 제1 드라이필름(130)을 제거하고 노출된 시드층(123)을 제거하는 단계를 포함하는 구성이다.
우선, 도 1에 도시된 바와 같이, 베이스 기판(110)의 최외각에 시드층(120)을 형성하는 단계이이다. 여기서, 베이스 기판(110)은 SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등 도금공정으로 형성된 내층 회로층(113)과 프리프레그(prepreg), ABF(Ajinomoto Build up Film), FR-4, BT(Bismaleimide Triazine) 등으로 형성된 절연층(115)을 적층한 구조로 구성된다. 또한, 내층 회로층(113)과 후술할 최외각 회로층(180; 도 8 참조)을 층간 연결하기 위해서, 절연층(115)에는 YAG 레이저 또는 CO2 레이저 등을 이용하여 비아홀(117)이 가공될 수 있다. 한편, 베이스 기판(110)의 최외각에 형성되는 시드층(120)은 후술할 단계에서 도금층(140)과 표면처리층(160, 170)의 인입선 역할을 수행하는 것이다. 여기서, 시드층(120)은 통상 무전해 동도금 공정을 이용하여 형성할 수 있으나 반드시 이에 한정되는 것은 아니고, 스퍼터링(sputtering) 공정 또는 CVD(Chemical vapor deposition) 공정 등을 이용하여 형성할 수 있다.
다음, 도 2에 도시된 바와 같이, 제1 드라이필름(130)을 도포하여 제1 드라이필름(130)에 회로형성용 개구부(135)를 패터닝하는 단계이다. 여기서, 제1 드라이필름(130)은 후술할 도금층(140)을 형성하는 단계에서 도금레지스트 역할을 수행하는 것으로, 라이네이터(Laminator) 등을 이용하여 시드층(120)에 도포한다. 이후, 제1 드라이필름(130)에 회로형성용 개구부(135)를 패터닝하는 공정을 상세히 살펴보면, 우선, 제1 드라이필름(130)에 아트위크 필름을 밀착시킨후 자외선을 조사하여 제1 드라이필름(130)을 선택적으로 경화시키는 노광 공정을 수행한다. 그 후, 탄산나트륨이나 탄산칼륨 등을 이용하여 경화되지 않은 제1 드라이필름(130)을 용해시켜 제거하는 현상 공정을 수행함으로써 회로형성용 개구부(135)를 패터닝할 수 있다.
다음, 도 3에 도시된 바와 같이, 제1 드라이필름(130)의 회로형성용 개구부(135)에 도금층(140)을 형성하는 단계이다. 여기서, 도금층(140)은 전해도금 공정을 통해서 시드층(120)을 인입선으로 이용하여 형성한다. 본 단계에서 제1 드라이필름(130)이 도금레지스트 역할을 수행하므로 제1 드라이필름(130)의 회로형성용 개구부(135)에만 선택적으로 도금층(140)이 형성되고, 비아홀(117)에도 도금층(140)이 충진된다. 한편, 도금층(140)은 최종적으로 최외각 회로층(180)을 구성하는 것이므로 구리를 이용하여 형성하는 것이 바람직하다.
다음, 도 4에 도시된 바와 같이, 패터닝한 제1 드라이필름(130)에 제2 드라이필름(150)을 도포하여 제2 드라이필름(150)에 표면처리형성용 개구부(155)를 패터닝하는 단계이다. 여기서, 제2 드라이필름(150)은 후술할 표면처리층(160, 170)을 형성하는 단계에서 도금레지스트 역할을 수행하는 것으로, 라이네이터(Laminator) 등을 이용하여 제1 드라이필름(130)에 도포한다. 이후, 제2 드라이필름(150)에 표면처리형성용 개구부(155)를 패터닝하는 공정을 상세히 살펴보면, 우선, 제2 드라이필름(150)에 아트위크 필름을 밀착시킨후 자외선을 조사하여 제2 드라이필름(150)을 선택적으로 경화시키는 노광 공정을 수행한다. 그 후, 탄산나트륨이나 탄산칼륨 등을 이용하여 경화되지 않은 부분을 용해시켜 제거하는 현상 공정을 수행함으로써 회로형성용 개구부(135)에 대응하는 표면처리형성용 개구부(155)를 패터닝할 수 있다. 다만, 제2 드라이필름(150)은 표면처리층(160, 170)을 형성할 때 제1 드라이필름(130)의 두께를 보완하기 위한 것이므로, 제1 드라이필름(130)의 두께가 충분히 확보되어 표면처리층(160, 170)을 형성할 때 제1 드라이필름(130)이 도금레지스트 역할을 수행할 수 있다면 본 단계는 생략할 수 있다.
다음, 도 5 내지 도 6에 도시된 바와 같이, 도금층(140)의 노출면에 표면처리층(160, 170)을 형성하는 단계이다. 여기서, 표면처리층(160, 170)은 전해도금 공정을 통해서 시드층(120)을 인입선으로 이용하여 형성한다. 도금층(140)을 형성할 때 인입선으로 이용한 시드층(120)을 다시 한번 인입선으로 이용하여 표면처리층(160, 170)을 형성함으로써, 인쇄회로기판의 제조공정을 단순화하여 리드 타임(lead time)을 단축할 수 있고, 제조비용을 절약할 수 있는 효과가 있다. 또한, 본 단계에서 제2 드라이필름(150)이 도금레지스트 역할을 수행하므로 표면처리형성용 개구부(155)에만 선택적으로 표면처리층(160, 170)이 형성되고, 결국 도금층(140)의 노출면에는 표면처리층(160, 170)을 형성된다. 다만, 전술한 바와 같이, 제2 드라이필름(150)은 생략할 수 있는데, 제2 드라이필름(150)을 생략한 경우는 제1 드라이필름(130)이 도금레지스트 역할을 수행하고, 그에 따라 회로형성용 개구부(135)만 선택적으로 표면처리층(160, 170)이 형성된다. 즉, 도금층(140)을 형성할 때 패터닝한 제1 드라이필름(130)을 제거하지 않고 표면처리층(160, 170)을 형성할 때 다시 한번 도금레지스트로 이용할 수 있는 것이다.
한편, 표면처리층(160, 170)은 노출된 최외각 회로층(180)이 산화되는 것을 방지할 뿐만 아니라, 실장되는 전자부품의 납땜성을 향상시키고 높은 전도성을 부여하는 역할을 수행한다. 여기서, 표면처리층(160, 170)은 우선 니켈층(160)을 전해도금 공정을 통해서 형성(도 5 참조)한 후, 구리층(170)을 전해도금 공정을 통해서 형성(도 6 참조)할 수 있다. 이때, 표면처리층(160, 170)을 니켈층(160)과 구리층(170)을 구성함으로써, 치환형 금(Immersion Gold)을 이용하는 ENIG 공정에 비해 제조비용을 절약할 수 있는 효과가 있다. 한편, 니켈층(160)의 두께는 2μm 이하, 구리층(170)의 두께는 3μm 이하인 것이 바람직하다.
다음, 도 7에 도시된 바와 같이, 제1 드라이필름(130)을 제거하는 단계이다. 전술한 단계에서 도금층(140)과 표면처리층(160, 170)의 형성을 완료했으므로 제1 드라이필름(130)은 도금레지스트로서의 역할을 다하였다. 따라서, 본 단계에서 NaOH 또는 KOH 등의 박리액을 이용하여 제1 드라이필름(130)을 제거하는 것이다. 한편, 전술한 단계에서 제2 드라이필름(150)을 도포하였다면, 본 단계에서 제1 드라이필름(130)과 동시에 제2 드라이필름(150)을 제거해야 함은 물론이다.
다음, 도 8에 도시된 바와 같이, 노출된 시드층(123)을 제거하는 단계이다. 여기서, 노출된 시드층(123)이란 도금층(140)이 형성되지 않은 부분을 의미하며, 더 이상 전해도금 공정을 수행할 필요가 없으므로 본 단계에서 노출된 시드층(123)을 제거하는 것이다. 이때, 노출된 시드층(123)은 언더컷(under cut)이 발생하지 않도록 소프트 에칭(soft etching) 등을 이용하여 제거하는 것이 바람직하다. 본 단계에서 노출된 시드층(123)을 선택적으로 제거함으로써, 잔존하는 시드층(125)과 도금층(140)으로 이루어진 최외각 회로층(180)의 형성을 완료할 수 있다.
다음, 도 9에 도시된 바와 같이, 베이스 기판(110)의 최외각에 솔더레지스트층(190)을 형성한 후, 표면처리층(160, 170)이 노출되도록 솔더레지스트층(190)에 홀(195)을 가공하는 단계이다. 여기서, 솔더레지스트층(190)은 솔더링(soldering)시 최외각 회로층(180)에 땜납이 도포되지 않도록 보호하고 최외각 회로층(180)의 산화를 방지하는 역할을 수행하며, 내열성 피복 재료로 형성된다. 또한, 솔더레지스트층(190)은 스크린 인쇄법, 롤러코팅(roller coating)법, 커튼코팅(curtain coating)법, 스프레이코팅(spray coating)법 등을 이용하여 형성할 수 있다.
한편, 솔더레지스트층(190)에는 실장되는 전자부품와 전기적 연결을 위해서 홀(195)을 가공하여 표면처리층(160, 170)을 노출시킬 수 있다. 여기서, 홀(195)은 노광, 현상 등을 포함하는 포토리소그래피(Photolithography) 공정을 이용하거나, YAG 레이저, CO2 레이저 등을 이용하여 가공할 수 있다.
다음, 도 10에 도시된 바와 같이, 표면처리층(160, 170)의 노출면에 OSP(Organic Soldrability Preservative) 처리층을 형성하는 단계이다. 여기서, OSP 처리층(200)은 표면처리층(160, 170)과 유사하게 최외각 회로층(180)이 산화되는 것을 방지하고 실장되는 전자부품의 납땜성을 향상시키는 역할을 수행한다. 결국, 본 실시예에 따른 인쇄회로기판의 제조방법은 표면처리층(160, 170)에 추가적으로 OSP 처리층(200)을 형성함으로써, 최외각 회로층(180)의 산화 방지 효과와 전자부품의 납땜성 향상 효과를 더욱 강화할 수 있다.
한편, OSP 처리층(200)을 형성하는 공정을 상세히 살펴보면, 우선 물로 세척하고(수세), 산성액을 이용하여 불순물을 제거한 후(산세), 표면처리층(160, 170)에 조도를 주어 접착력을 향상시키도록 소프트 에칭을 실시한다. 이후, 벤즈 이미다졸, 이소프로판올, 트리이소프로판올아민 또는 초산암모늄을 포함하는 예비처리 용액에 접촉시키고(전처리), 건조시킨다. 그 다음, 이미다졸(imidazole), 글루콘산(gluconic acid) 또는 아세트산(acetic acid)을 포함하는 용액을 이용하여 스프레이(spay) 공법 또는 딥핑(dipping) 공법 등으로 OSP 처리를 실시하고, 다시 물로 세척한 후(수세), 건조시켜 OSP 처리층(200)을 형성한다.
한편, 본 실시예에 따른 인쇄회로기판의 제조방법은 베이스 기판(110)의 일면을 중심으로 최외각 회로층(180)과 표면처리층(160, 170) 등을 형성하는 공정을 기술하였지만, 이는 예시적인 것으로 베이스 기판(110)의 양면에 최외각 회로층(180)과 표면처리층(160, 170) 등을 형성할 수 있음은 물론이다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110: 베이스 기판 113: 내층 회로층
115: 절연층 117: 비아홀
120: 시드층 123: 노출된 시드층
125: 잔존하는 시드층 130: 제1 드라이필름
135: 회로형성용 개구부 140: 도금층
150: 제2 드라이필름 155: 표면처리형성용 개구부
160: 니켈층 170: 구리층
180: 최외각 회로층 190: 솔더레지스트층
195: 홀 200: OSP 처리층

Claims (7)

  1. (A) 베이스 기판의 최외각에 시드층을 형성한 후, 제1 드라이필름을 도포하여 상기 제1 드라이필름에 회로형성용 개구부를 패터닝하는 단계;
    (B) 전해도금 공정을 통해서 상기 시드층을 인입선으로 상기 회로형성용 개구부에 도금층을 형성하는 단계;
    (C) 전해도금 공정을 통해서 상기 시드층을 인입선으로 상기 도금층의 노출면에 표면처리층을 형성하는 단계; 및
    (D) 상기 제1 드라이필름을 제거하고 노출된 상기 시드층을 제거하는 단계;
    를 포함하고,
    상기 도금층을 형성하는 단계 이후에,
    패터닝한 상기 제1 드라이필름에 제2 드라이필름을 도포하여 상기 회로형성용 개구부에 대응하도록 상기 제2 드라이필름에 표면처리형성용 개구부를 패터닝하는 단계;
    를 더 포함하고,
    상기 제1 드라이필름을 제거하고 노출된 상기 시드층을 제거하는 단계에서,
    상기 제2 드라이필름을 상기 제1 드라이필름과 동시에 제거하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 표면처리층을 형성하는 단계에서,
    상기 표면처리형성용 개구부에 상기 표면처리층을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 표면처리층을 형성하는 단계에서,
    상기 표면처리층은 니켈층과 구리층 순으로 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 제1 드라이필름을 제거하고 노출된 상기 시드층을 제거하는 단계 이후에,
    상기 베이스 기판의 최외각에 솔더레지스트층을 형성한 후, 상기 표면처리층이 노출되도록 상기 솔더레지스트층에 홀을 가공하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 솔더레지스트층에 상기 홀을 가공하는 단계 이후에,
    상기 표면처리층의 노출면에 OSP(Organic Solderability Preservative) 처리층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 도금층을 형성하는 단계에서,
    상기 도금층은 구리를 이용하여 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020100086817A 2010-09-06 2010-09-06 인쇄회로기판의 제조방법 KR101184487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086817A KR101184487B1 (ko) 2010-09-06 2010-09-06 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086817A KR101184487B1 (ko) 2010-09-06 2010-09-06 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20120024115A KR20120024115A (ko) 2012-03-14
KR101184487B1 true KR101184487B1 (ko) 2012-09-19

Family

ID=46131218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086817A KR101184487B1 (ko) 2010-09-06 2010-09-06 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101184487B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220109642A (ko) * 2021-01-29 2022-08-05 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Also Published As

Publication number Publication date
KR20120024115A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101268145B1 (ko) 구리의 표면 처리 방법 및 구리
JP4126038B2 (ja) Ｂｇａパッケージ基板及びその製作方法
US7435352B2 (en) Method of forming solder resist pattern
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
TWI392428B (zh) Method for manufacturing double sided flexible printed wiring board
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2007109902A (ja) 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム
JP6894289B2 (ja) 配線基板及びその製造方法
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
CN113556874B (zh) 一种bonding焊盘镀厚金的制作方法
KR101184487B1 (ko) 인쇄회로기판의 제조방법
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
KR101222828B1 (ko) 코어리스 기판의 제조방법
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP4797407B2 (ja) 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2012074487A (ja) 半導体パッケージの製造方法
JP2009239184A (ja) 多層印刷配線板
JP3987781B2 (ja) 配線基板の製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR20110083984A (ko) 인쇄회로기판의 제조방법
JPH11307934A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8