KR101182155B1 - 반도체 장치 및 금속박막 형성방법 - Google Patents

반도체 장치 및 금속박막 형성방법 Download PDF

Info

Publication number
KR101182155B1
KR101182155B1 KR1020110047833A KR20110047833A KR101182155B1 KR 101182155 B1 KR101182155 B1 KR 101182155B1 KR 1020110047833 A KR1020110047833 A KR 1020110047833A KR 20110047833 A KR20110047833 A KR 20110047833A KR 101182155 B1 KR101182155 B1 KR 101182155B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
electroplating
metal nanoparticles
forming
Prior art date
Application number
KR1020110047833A
Other languages
English (en)
Inventor
권오중
최인수
임태호
김광환
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020110047833A priority Critical patent/KR101182155B1/ko
Application granted granted Critical
Publication of KR101182155B1 publication Critical patent/KR101182155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

본 발명은 반도체 장치 및 금속박막 형성방법에 관한 것으로서, 상기 금속박막 형성방법은 기판 상에 금속 나노입자를 흡착시키는 단계 및 상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계를 포함한다.
본 발명에 따르면 고비저항 기판에 금속 나노입자를 흡착시킴으로써 씨앗층 형성없이 전해도금을 수행할 수 있으며, 미세패턴 제조가 가능하고, 취약한 단차 도포성으로 인한 씨앗층 결함 문제를 해결할 수 있다.

Description

반도체 장치 및 금속박막 형성방법{Semiconductor device and method for forming metal thin film}
본 발명은 반도체 장치 및 금속박막 형성방법에 관한 것으로, 보다 상세하게는 금속 나노입자를 흡착시킨 후 전해도금을 통해 금속박막을 형성하는 방법 및 이를 이용하여 제조된 반도체 장치에 관한 것이다.
반도체 장치가 고집적화됨에 따라 반도체 장치의 속도는 게이트의 속도 지연이 아닌 배선 사이의 RC 속도지연에 의하여 크게 영향을 받게 되었다. 이러한 문제를 해결하기 위하여 저항이 낮은 구리 배선과 유전율이 낮은 저유전체가 도입되었다. 현재 구리 배선은 다마신 공정(damascene process)이라는 방법을 이용하여 진행되고 있다. 다마신 공정을 이용하여 구리 배선을 형성하는 방법에는 화학적 기상 증착법(chemical vapor deposition), 물리적 기상 증착법(physical vapor deposition), 단원자층 증착법(atomic layer deposition) 및 전해/무전해 도금 전착법(electro/electroless deposition) 등이 있다. 이 중 전해도금이 공정 조건이 쉽고, 생산원가가 낮으며, 부드러운 박막 표면을 형성할 수 있다는 장점 때문에 널리 사용되고 있다.
그러나 전해도금 방법은 고비저항 기판에 적용할 경우 전기를 전달하기 위한 씨앗층(seed layer)이 필요하다는 단점을 가지고 있다. 대부분의 씨앗층은 저항이 낮은 구리를 사용하며, 물리 기상 증착법으로 확산방지막 위에 형성한다. 그러나 계속되는 반도체 선폭의 감소로 단차 도포성이 취약한 기존의 물리 기상 증착법은 더 얇고 균일한 씨앗층 형성에 어려움을 주고 있다. 균일하지 못한 씨앗층은 구리 전해 도금 이후에 여러 결함을 야기할 수 있다.
이러한 문제점을 해결하기 위해 현재에는 씨앗층 없이 구리선을 확산방지막 위에 직접 형성하는 직접 전해도금(direct electroplating)이 그 대안으로 고려되고 있다. 직접 전해도금을 가능하게 하기 위하여 기존의 높은 비저항을 가지는 탄탈륨(Ta) 또는 티타늄(Ti) 계열의 확산방지막을 비교적 전해 도금에 용이한 루테늄(Ru), 코발트(Co) 등으로 대체하는 연구가 활발히 진행되고 있지만, 아직 루테늄과 코발트 확산방지막에 대한 연구는 부족한 상태이며 기존의 씨앗층 대비 성능이 좋지 않아서 양산 단계에서의 실질적인 대안은 뚜렷이 나타나지 않은 상태이다.
본 발명은 목적은 씨앗층 형성공정 없이 직접 전해도금이 가능하며, 35nm 이하의 미세패턴 제작이 가능하고, 초등각 전착이 가능한 금속박막 형성방법 및 이를 이용하여 제조된 반도체 장치를 제공하는 것이다.
본 발명의 하나의 관점은 반도체 장치에 관한 것이다. 상기 반도체 장치는 기판 상에 존재하는 확산방지막; 상기 확산방지막 표면에 흡착된 금속 나노입자; 및 상기 금속 나노입자를 덮는 도금막을 포함한다.
상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물일 수 있다.
상기 금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함할 수 있다.
상기 금속 나노입자의 입경은 1nm 내지 6nm일 수 있다.
상기 도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함할 수 있다.
본 발명의 다른 관점은 금속박막 형성방법에 관한 것이다. 상기 금속박막 형성방법은 기판 상에 금속 나노입자를 흡착시키는 단계; 및 상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계를 포함한다.
상기 기판은 상기 기판 상에 형성된 확산방지막을 포함하며, 상기 기판 상에 금속 나노입자를 흡착시키는 단계 이전에, 상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계를 포함할 수 있다.
상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물일 수 있다.
상기 확산방지막은 비저항이 10μΩcm 내지 200μΩcm일 수 있다.
상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계에서, 상기 자연산화막은 산성 용액을 이용한 습식식각에 의해 제거될 수 있다.
상기 기판 상에 금속 나노입자를 흡착시키는 단계는 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계; 상기 금속 나노입자를 여과하여 용매에 재분산하여 표면활성화 용액을 준비하는 단계; 및 상기 표면활성화 용액과 상기 기판 표면을 접촉시키는 단계를 포함할 수 있다.
상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 금속염은 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni), 루테늄(Ru), 또는 코발트(Co) 중 어느 하나 이상을 포함할 수 있다.
상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 계면활성제는 PVP, CTAB, DTAB, MTAB, OTAB, TOPO, SDS, OAm, 지방 아민, 지방산 또는 염소 중 어느 하나 이상을 포함할 수 있다.
상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 환원제는 에틸렌글리콜, TEG, 에탄올, 수소화붕소나트륨, 히드라진, EDOT, D-glucose, CNCH2COOK, 글리세롤, 아스코빅 산 또는 구연산나트륨 중 어느 하나 이상을 포함할 수 있다.
상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함할 수 있다.
상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금을 위한 도금액의 pH가 1 내지 13이며, 상기 도금액의 온도는 10℃ 내지 80℃일 수 있다.
상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금은 정전압 또는 정전류을 인가하거나 펄스를 인가하여 수행되며, 전착 전압은 -0.2V 내지 -1.5V일 수 있다.
본 발명에 따르면 고비저항 기판에 금속 나노입자를 흡착시킴으로써 씨앗층 형성없이 전해도금을 수행할 수 있는 잇점이 있다. 특히, 반도체 공정에서, 확산방지막 위에 씨앗층 없이 직접 전해도금으로 금속 박막을 형성시킬 수 있으며, 미세패턴의 제조가 가능하고, 취약한 단차 도포성으로 인한 씨앗층 결함 문제를 해결할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 일부 구성 단면도이다.
도 2는 본 발명의 일 실시예에 따른 금속박막 형성방법의 공정 흐름도이다.
도 3은 본 발명의 일 실시예에 따라 합성한 팔라듐 나노입자의 표면 전하를 pH에 따라 측정한 그래프이다.
도 4는 본 발명의 일 실시예에 따라 구리 전해도금 용액에서 표면 활성화를 거친 기판과 그렇지 않은 기판의 LSV(Linear Sweep Voltammetry) 그래프를 나타낸 도면이다.
도 5는 표준 칼로멜 전극 대비 -750mV 에서 50초간 정전압 전착을 한 뒤 표면의 전자 현미경 사진이다.
이하 첨부된 도면들을 참조하여 본 발명에 따른 반도체 장치 및 금속박막 형성방법의 일 실시예를 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로써 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 일부 구성 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 기판(100), 절연막(102, 104), 확산방지막(106), 금속 나노입자(108), 전해도금막(110) 및 캡핑막(112) 등을 포함할 수 있다. 도시된 예는 집적회로 반도체 장치를 구성하는 금속 배선을 나타낸 것이나 본 발명이 도시된 배선 구조에만 한정되는 것은 아니다.
절연막(102, 104)은 제1절연막(102)과 제2절연막(104)으로 이루어진 다층박막일 수 있다. 다른 예로 절연막은 제1절연막(102)과 제2절연막(104)의 구별이 없는 하나의 절연막일 수도 있다. 경우에 따라서는 이러한 절연막이 존재하지 않을 수도 있다. 절연막(102, 104)은 유기 절연물 또는 무기 절연물을 포함할 수 있다. 예를 들어, 실리콘산화물(SiO2)를 포함하는 절연물일 수 있다. 또 다른 예를 들어, 블랙 다이아몬드, FSG(fluorine silicate glass), SiOC, 폴리이미드, HSQ(hydrogen silsesquioxanes), PAE(poly alylene ethers), BCB(bisbenzocycle butenes), FPI(fluoro-polyimides), EPI(fluoro-polyinide), 비정질불화탄소(α-C:F, amprphous flurorocarbon), 파릴렌, PTEEE(polyfluro tetraethylene), 나노다공질실리카 등으로 이루어질 수도 있으며, 본 발명이 전술한 절연물의 종류에 제한되는 것은 아니다.
확산방지막(106)은 고비저항 금속막 또는 금속질화막일 수 있는데, 전해도금막(110)을 구성하는 금속원자가 절연막(102, 104)으로 확산하는 것을 방지하는 역할을 수행할 수 있다. 예를 들어, 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물 등을 포함할 수 있으며, 화학기상증착(CVD: Chemical Vapor Deposition) 또는 스퍼터링(sputtering)과 같은 물리기상증착(PVD: Physical Vapor Depostion) 방법에 의해 형성할 수 있으나 확산방지막(106)의 재질 및 형성방법에 제한이 있는 것은 아니다.
금속 나노입자(108)는 확산방지막(106)의 표면에 흡착되어 존재하는 금속 나노입자로써, 초기 전해도금의 핵(nuclei)으로서의 기능을 수행할 수 있다. 금속 나노입자(108)는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함하는 나노입자일 수 있다. 금속 나노입자(108)의 입경은 6nm 이하인 것이 바람직하다. 6nm 이하일 경우에 금속 나노로 인한 박막의 저항증가를 감소시키고, 최근의 35nm 이하의 미세패턴 공정에 적용이 용이할 수 있다. 제작 상의 잇점을 고려하여 금속 나노입자의 입경은 1nm 내지 6nm인 것이 보다 유효할 수 있다.
전해도금막(110)은 금속 나노입자(108)를 촉매로 한 전해도금에 의해 생성되며, 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함할 수 있다. 전해도금막(110) 상에는 캡핑막(112)이 존재할 수 있다. 캠핑막(112)은 실리콘 나이트라이드, 실리콘 카바이드, CoWP, 코발트 나이트라이드, Ta-함유 캡핑막 등 다양한 물질로 이루어질 수 있으며 캡핑막(112)의 재질 및 형성방법에 제한이 있는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 금속박막 형성방법의 공정 흐름도이다. 도 2를 참조하면, 먼저, 기판 상에 존재하는 자연산화막을 제거할 수 있다(S100). 본 발명에서 막(층)이 다른 막(층) 또는 기판 '상', '상부'에 있다고 언급되는 경우에 그것은 다른 막(층) 또는 기판 상에 직접 형성되는 경우는 물론 그들 사이에 다른 막(층)이 개재되는 경우를 포함한다.
한편, 상기 자연산화막 제거 공정은 경우에 따라서 생략될 수 있다. 즉, 인라인 공정으로 진행되거나 자연산화막이 미미하게 존재하는 경우 등에는 생략될 수도 있다.
확산방지막(고비저항 금속막 또는 금속질화막)이 형성된 기판(이하 '고비저항 기판'과 병용)의 금속막 또는 금속질화막의 표면에는 자연산화막이 존재할 수 있으며, 금속 나노입자의 균일한 흡착을 돕기 위하여 고비저항 금속막 또는 금속질화막 표면에 존재하는 자연산화막을 제거하는 것이 바람직하다. 상기 고비저항 금속막 또는 금속질화막은 확산방지 기능을 수행하는 것으로서, 예를 들어, 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물 등으로 이루어질 수 있다. 또한, 비저항은 10μΩcm 내지 200μΩcm 범위일 수 있다.
자연산화막 제거 방법에 제한이 있는 것은 아니다. 예를 들어, 산성 식각용액을 이용한 습식식각에 의해 제거할 수 있다. 또 다른 예를 들어, 플라즈마 가스를 이용한 건식식각에 의해 제거할 수도 있다.
자연산화막 제거를 위한 산성 용액의 예로, 불산(HF)과 질산(HNO3)의 혼합용액을 들 수 있다. 상기 식각용액의 농도는 불산 1 vol% 내지 10 vol%, 질산 1 vol% 내지 10 vol%일 수 있으며, 바람직하게는 불산 1 vol% 내지 5 vol%, 질산 1 vol% 내지 5 vol%일 수 있다. 그리고 식각용액으로 처리해야 하는 시간은 고비저항 금속막 또는 금속질화막의 종류 및 두께에 따라 달라질 수 있으나 3분 내지 30분일 수 있다.
다음, 자연산화막이 제거된 고비저항 금속막 또는 금속질화막 표면에 금속 나노입자를 흡착시켜 그 표면을 활성화시킨다(S200). 금속 나노입자의 흡착은 금속 나노입자를 포함한 용액을 기판에 침지하거나 상기 용액을 기판 상에 떨어뜨리는 방법을 사용할 수 있다. 다른 예를 들어, 기상합성법으로 금속 나노입자를 직접 확산방지막에 형성할 수도 있다.
이하에서는 금속 나노입자를 형성하고(S2001), 이 금속 나노입자를 용매에 재분산하여 표면활성화 용액을 제조한(S2002) 후, 상기 표면활성화 용액과 기판을 접촉시켜(S2003) 금속 나노입자를 흡착시키는 방법을 기준으로 설명하도록 한다.
금속 나노입자의 제조방법을 살펴보면, 금속 나노입자는 건식 방법으로 제조되거나 습식 방법으로 제조된 것 두 가지 다 본 발명에서 활용할 수 있다. 즉 표면활성화 용액을 만들기 위하여 문제가 되지 않으면 금속 나노입자 제조 공정은 특별히 제한되지 않는다. 예를 들어, 아크방전법, 스터터링법, 냉동용해법(cryomelting)에 의해 구리(Cu), 니켈(Ni), 코발트(Co) 등의 나노입자를 제조할 수 있다. 다른 예를 들어, 유기금속화합물의 열분해법, 침전법 등의 액상법(습식 방법)에 의해 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 은(Ag) 등으로 이루어진 나노입자를 제조할 수 있다.
금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함하는 나노입자 일 수 있다. 나노입자의 크기는 전착하고자 하는 박막의 두께에 따라 달라지겠지만, 바람직하게는 6nm 이하, 보다 바람직하게는 1nm 내지 6nm일 수 있다.
습식 방법에 의한 금속 나노입자의 일 제조예를 살펴보면, 금속염, 계면활성제 및 환원제를 포함하는 용액으로부터 금속 나노입자를 제조할 수 있다. 상기 금속염은 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 또는 코발트(Co)를 포함하는 금속염일 수 있으며, 금속염의 농도는 0.001M 내지 0.02M일 수 있다.
계면활성제에 제한이 있는 것은 아니다. 예를 들어 PVP(polyvinylpyrrolidone), CTAB(cetyltrimethylammonium Bromide), DTAB(dodecyltrimethylammonium bromide), MTAB(meristyltrimethylammonium bromide), OTAB(octadecyltrimethylammonium bromide), TOPO(tri-n-octylphosphine oxide), SDS(sodium dodecylsulfate), OAm(oleylamine), 지방 아민(fatty amine), 지방산 또는 염소 중 어느 하나 이상을 포함할 수 있다.
계면활성제의 농도는 PVP의 경우 0.010M 내지 0.200M, CTAB의 경우 0.001M 내지 0.020M인 것이 바람직하다.
환원제에 제한이 있는 것은 아니며, 에틸렌글리콜, TEG(tetraethylene glycol), 에탄올, 수소화붕소나트륨, 히드라진(hydrazine), EDOT(3,4-ethylenedioxythiophene), D-glucose, CNCH2COOK, 글리세롤, 아스코빅 산(ascorbic acid) 또는 구연산나트륨 중 어느 하나 이상을 포함하는 환원제를 사용할 수 있다.
이후 석출된 금속 나노입자를 분리(여과)하여 세척한 후 용매 (재)분산하여 표면활성화 용액을 제조할 수 있다. 금속 나노입자를 여과한 후 분산(재분산)시키기 위한 용매에 제한은 없으나 물 또는 알콜을 사용할 수 있다. 바람직하게는 분산성이 우수한 에탄올, 부탄올 등의 알콜을 사용할 수 있다.
이후 제조된 표면활성화 용액과 기판을 접촉시켜 금속 나노입자를 기판 상에 흡착시킬 수 있다. 고비저항 기판에 흡착되는 나노입자의 밀도는 나노입자를 포함하는 표면활성화 용액의 농도와 단위 면적당 적용되는 용액의 부피에 따라 달라지겠지만 바람직하게는 나노입자의 농도 0.1g/L 내지 0.4g/L 사이의 표면활성화 용액을 사용할 경우 1.5cm X 1.5cm 에 적용되는 표면활성화 용액의 부피는 0.05mL 내지 0.2mL가 바람직하다.
또한 표면활성화 용액의 나노입자는 고비저항 기판에 적용한 후 표면 전하 차이에 의하여 기판에 흡착될 것이므로 금속 나노입자로 활성화된 고비저항 기판을 건조시킬 수도 있으나 건조시키지 않아도 이후의 전해도금에는 영향이 없다. 또한 표면활성화 용액으로 고비저항 기판을 처리할 시 표면활성화 용액의 온도는 10℃ 내지 90℃인 것이 바람직하다. 고비저항 기판을 건조시킬 경우 자연 건조 및 진공 건조가 가능하며 영하의 온도에서 용액을 승화시키는 방법도 가능하다.
다음, 전해도금을 통해 상기 기판 표면에 금속박막(전해도금막)을 형성한다(S300). 전해도금막은 단층 또는 다층으로 형성될 수 있다. 다층으로 형성시 서로 다른 금속을 전해도금할 수도 있고 동일한 금속을 다층으로 전해도금할 수도 있다.
전해도금은 대기 분위기와 10℃ 내지 80℃ 의 온도 조건에서 전해도금 용액(도금액)에 나노 입자로 표면 활성화시킨 기판을 넣은 후 환원 전위를 인가하여 수행될 수 있다. 전해도금을 위한 도금액에 제한이 있는 것은 아니다. 예를 들어, 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 또는 주석(Sn) 도금액 등을 들 수 있다. 도금액의 금속 이온의 농도는 0.1M 내지 0.5M이 바람직하다.
전해도금 시 정전압 또는 정전류를 인가하거나 펄스를 인가하여 수행되며, 인가된 환원 전위(전착 전압)는 표면 칼로멜 전극(standard calomel electrode)에 대하여 -0.2V 내지 -1.5V일 수 있으나 도금액의 특성에 따라 달라질 수 있다. 또한, 전해도금 시 정전압, 정전류를 인가하거나 펄스를 인가할 수도 있다. 전착 전류는 0.1 mA 내지 50 mA 일 수 있으며, 도금액의 pH 범위는 1 내지 13, 바람직하게는 1 내지 10일 수 있다.
상기 도금액이 구리 전해도금 용액인 경우, 구리 전해도금 용액의 바람직한 구리 이온 농도는 0.1M 내지 0.5M 이며, 바람직한 환원 전위는 -0.2V 내지 -1.5V이다. 구리 전해도금 용액의 pH 는 1 내지 9 사이가 적당하다. 이 밖에 다른 전해도금 용액의 경우에도 금속 이온의 농도는 0.1M 내지 0.5M이 바람직하다.
또한, 도금액으로 금속박막을 형성하기 위한 전착 시간은 인가된 전압과 목표로 하는 두께에 따라 다를 수 있으나, 바람직하게는 3초 내지 10,000초일 수 있다.
본 발명에 따라 고비저항 기판에 금속박막을 형성하는 일예는 하기와 같다.
탄탈륨과 같은 고비저항 기판 표면에 형성되어 있는 산화막을 제거하기 위하여 불산 1vol% 내지 5vol%, 질산 1vol% 내지 5vol% 를 포함한 식각용액으로 탄탄륨 표면을 3분 내지 10분 동안 식각한다. 식각된 표면에 습식 방법 또는 건식 방법으로 합성된 1nm 내지 6nm 크기의 팔라듐, 금, 백금, 은, 구리, 로듐, 니켈, 루테늄, 또는 코발트 나노입자를 농도 0.005M 내지 0.010M로 포함한 나노입자 용액(표면활성화 용액)으로 고비저항 기판에 1.5cm X 1.5cm 당 0.05ml 내지 0.1ml 부피로 처리한다. 이때 표면활성화 용액의 온도는 10℃ 내지 90℃ 이며 고비저항 기판의 온도도 10℃ 내지 90℃로 유지하고, 표면활성화 용액의 pH는 3 내지 10 사이로 유지한다. 표면 처리는 나노입자 용액을 완전히 건조시키거나 아니면 완전히 건조시키지 않거나 상관이 없다. 나노입자로 표면이 활성화된 기판은 0.1M 내지 0.5M 의 구리 전해도금 용액이나 0.1M 내지 0.5M의 타 금속 전해도금 용액을 이용하여 온도 10℃ 내지 80℃ 사이에서 구리의 경우 표준 칼로멜 전극에 대하여 -0.2V 내지 -1.5V 로 환원 전위에 따라 3초 내지 400초 간 전착한다.
상기와 같은 방법으로 형성된 금속 박막은 표면 분석에 의하여 30nm 내지 200nm 의 두께와 5nm 내지 15nm 의 표면 거칠기를 갖게 됨을 확인할 수 있다.
< 실시예 >
팔라듐 나노입자로 표면 활성화시킨 탄탈륨 기판 위 구리 전해도금
1. 팔라듐 나노입자 용액의 제조
팔라듐 나노 입자는 에틸렌글리콜을 사용한 폴리올(polyol) 방법을 사용하여 합성하였다. 먼저 용매인 에틸렌글리콜에 단분자 기준으로 0.1M의 PVP(polyvinylpyrrolidone)와 0.01M의 CTAB(cetyltrimethylammonium Bromide)을 첨가한다. 이후, 0.01M 의 K2PdCl6를 첨가하였다.
상기와 같이 준비된 팔라듐 용액을 마이크로웨이브를 이용하여 80초간 환원시켰다. 합성된 팔라듐 나노입자 용액을 원심분리기를 이용(5000rpm, 15분)하여 추출한 뒤, 에탄올과 헥산(hexane)을 순차적으로 사용(에탄올:헥산=1:4)하여 세척하였으며, 마지막으로 팔라듐 나노입자를 다시 원심분리기를 이용(5000rpm, 15분)하여 추출하고 이를 에탄올에 분산시켜 보관하였다.
2. 팔라듐 나노입자를 이용한 표면 활성화 및 구리 전해도금
실험에 사용된 기판은 물리 기상 증착법으로 탄탈륨 확산방지막을 형성한 평판 웨이퍼(wafer)로, Ta(15nm) / TaN(15nm) / SiO2 의 구조를 가지며 1.5cm X 1.5cm 크기의 정사각형 모양으로 절단하여 사용하였다.
상기와 같이 마련된 탄탈륨 기판 표면에 형성된 산화막을 제거하기 위하여 불산 1vol% 와 질산 1vol% 로 혼합된 식각용액에 5분간 침지시킨 후 이온 제거수로 세 번, 10초씩 표면을 세척하였다. 이후, 상기 에탄올에 분산되어 있는 팔라듐 나노입자 용액 0.1ml를 기판 표면에 천천히 떨어뜨린 뒤 약 1시간 정도의 상온 건조를 진행하였다.
상기 표면 활성화를 진행한 기판을 0.25M 의 Cu2P2O7과 1M 의 K4P2O7으로 이루어진 구리 전해도금 용액에 침지하여 전해도금을 진행하였다. 기준 적극으로는 표준 칼로멜 전극, 반대 전극으로는 백금선을 사용하였다.
도 3은 본 발명의 일 실시예에 따라 합성한 팔라듐 나노입자의 표면 전하를 pH에 따라 측정한 그래프이다. 도 3을 참조하며, 형성된 팔라듐 나노입자의 표면 전하는 제타 포텐셜 측정기(zeta potential analyzer)를 이용하여 pH별로 측정하였고 0.1M의 수산화칼륨과 0.1M 황산을 이용하여 pH를 조절하였다. 용액의 pH가 2와 12 범위 내에서는 pH와 관계없이 팔라듐 나노입자의 표면 전하는 음의 값을 띠는 것을 확인할 수 있으며, pH가 증가할수록 절대값은 증가하였다.
도 4는 본 발명의 일 실시예에 따라 구리 전해도금 용액에서 표면 활성화를 거친 기판과 그렇지 않은 기판의 LSV(Linear Sweep Voltammetry) 그래프를 나타낸 도면이다. 표면 활성화를 통해 기판 표면에 팔라듐 나노입자가 존재하는 경우에 개시 전위(onset potential)가 더 높은 쪽에 존재하며 전체적으로 환원 전류도 크게 나타나는 것을 확인할 수 있다. 이는 확산방지막 위에 존재하는 팔라듐 나노입자가 전해도금 시에 발생하는 여러 저항 중, 전하 전달 저항을 감소시켜 초기 핵형성을 원활히 유도해 주기 때문이다.
도 5는 표준 칼로멜 전극 대비 -750 mV 에서 50초간 정전압 전착을 한 뒤 표면의 전자 현미경 사진이다. 표면 활성화를 진행하지 않은 기판은 균일하지 못한 구리 핵형성으로 인하여 박막이 형성되지 않았으나, 표면 활성화를 진행한 기판은 팔라듐 나노입자에 의하여 초기 핵형성이 원활이 유도되어 연속적인 구리 박막이 형성된 것을 확인할 수 있었다.
본 발명은 확산방지막 상의 자연산화막을 제거하고 확산방지막 위에 씨앗층을 형성하는 대신에 나노입자를 흡착시켜 전해도금시 금속 이온의 환원에 필요한 성장핵을 형성시킨 이후에 전해도금을 진행하는 것이다. 확산방지막 위에 흡착한 금속 나노입자는 전해 도금 시에 발생하는 여러 저항 중, 전하 전달 저항을 감소시켜 초기 핵형성을 원활히 유도해 줄 수 있다. 따라서 균일하고 매끄러운 박막을 형성할 수 있다. 반면 확산방지막 상에 표면 활성화 없이 전해도금을 진행한 경우에는 전하 전달 저항이 매우 커서 초기 금속의 성장이 원활하게 이루어지지 않고, 결국 균일하지 못하고 거친 박막이 형성된다. 또한, 금속 나노입자를 흡착시킴으로써 금속 나노입자에 의한 저항증가를 최대한 줄임으로써 35nm 이하의 미세패턴을 용이하게 제작할 수 있으며 초등각 전착이 가능한 잇점이 있다.
본 발명은 도면에 도시되는 일 실시예를 참고로 하여 설명되었으나 이는 예시적인 것에 불과하며 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 또한 도시된 반도체 장치 등은 예시적인 것에 불과하며, 다른 반도체 장치에도 본 발명의 기술적 사상이 적용될 수 있다. 따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
100 : 기판 102 : 제1절연막
104 : 제2절연막 106 : 확산 방지막
108 : 금속 나노입자 110 : 전해도금막
112 : 캡핑막

Claims (17)

  1. 기판 상에 존재하는 확산방지막;
    상기 확산방지막 표면에 흡착된 금속 나노입자; 및
    상기 금속 나노입자를 덮는 도금막;
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물인 반도체 장치.
  3. 제1항에 있어서,
    상기 금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co) 중 어느 하나 이상을 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 금속 나노입자의 입경은 1nm 내지 6nm인 반도체 장치.
  5. 제1항에 있어서,
    상기 도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함하는 반도체 장치.
  6. 기판 상에 금속 나노입자를 흡착시키는 단계; 및
    상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계;
    를 포함하는 금속박막 형성방법.
  7. 제6항에 있어서,
    상기 기판은 상기 기판 상에 형성된 확산방지막을 포함하며, 상기 기판 상에 금속 나노입자를 흡착시키는 단계 이전에, 상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계를 포함하는 금속박막 형성방법.
  8. 제7항에 있어서,
    상기 확산방지막은 티타늄(Ti), 탄탄륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 코발트(Co) 또는 이들의 질화물인 금속박막 형성방법.
  9. 제7항에 있어서,
    상기 확산방지막은 비저항이 10μΩcm 내지 200μΩcm인 금속박막 형성방법.
  10. 제7항에 있어서,
    상기 확산방지막 표면에 존재하는 자연산화막을 제거하는 단계에서, 상기 자연산화막은 산성 용액을 이용한 습식식각에 의해 제거되는 금속박막 형성방법.
  11. 제6항에 있어서,
    상기 기판 상에 금속 나노입자를 흡착시키는 단계는
    금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계;
    상기 금속 나노입자를 여과하여 용매에 재분산하여 표면활성화 용액을 준비하는 단계; 및
    상기 표면활성화 용액과 상기 기판 표면을 접촉시키는 단계;
    를 포함하는 금속박막 형성방법.
  12. 제11항에 있어서,
    상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 금속염은 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni), 루테늄(Ru), 또는 코발트(Co) 중 어느 하나 이상을 포함하는 금속염인 금속박막 형성방법.
  13. 제11항에 있어서,
    상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 계면활성제는 PVP, CTAB, DTAB, MTAB, OTAB, TOPO, SDS, OAm, 지방 아민, 지방산 또는 염소 중 어느 하나 이상을 포함하는 금속박막 형성방법.
  14. 제11항에 있어서,
    상기 금속염, 계면활성제 및 환원제를 포함하는 용액으로 금속 나노입자를 형성시키는 단계에서, 상기 환원제는 에틸렌글리콜, TEG, 에탄올, 수소화붕소나트륨, 히드라진, EDOT(3,4-ethylenedioxythiophene), D-glucose, CNCH2COOK, 글리세롤, 아스코빅 산 또는 구연산나트륨 중 어느 하나 이상을 포함하는 금속박막 형성방법.
  15. 제6항에 있어서,
    상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금막은 구리(Cu), 은(Ag), 백금(Pt), 코발트(Co) 및 주석(Sn) 중 어느 하나 이상을 포함하는 금속박막 형성방법.
  16. 제6항에 있어서,
    상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금을 위한 도금액의 pH가 1 내지 13이며, 상기 도금액의 온도는 10℃ 내지 80℃인 금속박막 형성방법.
  17. 제6항에 있어서,
    상기 금속 나노입자를 촉매로 한 전해도금을 통해 상기 기판 표면에 전해도금막을 형성하는 단계에서, 상기 전해도금은 정전압 또는 정전류을 인가하거나 펄스를 인가하여 수행되며, 전착 전압은 -0.2V 내지 -1.5V인 금속박막 형성방법.
KR1020110047833A 2011-05-20 2011-05-20 반도체 장치 및 금속박막 형성방법 KR101182155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110047833A KR101182155B1 (ko) 2011-05-20 2011-05-20 반도체 장치 및 금속박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047833A KR101182155B1 (ko) 2011-05-20 2011-05-20 반도체 장치 및 금속박막 형성방법

Publications (1)

Publication Number Publication Date
KR101182155B1 true KR101182155B1 (ko) 2012-09-12

Family

ID=47074212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047833A KR101182155B1 (ko) 2011-05-20 2011-05-20 반도체 장치 및 금속박막 형성방법

Country Status (1)

Country Link
KR (1) KR101182155B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015142745A1 (en) * 2014-03-19 2015-09-24 Applied Materials, Inc. Electrochemical plating methods
KR20150125684A (ko) * 2013-02-22 2015-11-09 알쉬메 금 이온들 및 불화물 이온들을 함유하는 용액을 이용하여 금속 규화물을 형성하기 위한 방법
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
KR101862072B1 (ko) * 2016-07-07 2018-05-29 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법
KR20180097329A (ko) * 2017-02-23 2018-08-31 인천대학교 산학협력단 금속 배선 공정을 위한 폴리아닐린 씨앗층 형성방법
US11049860B2 (en) 2019-05-30 2021-06-29 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695981B2 (en) 2005-05-13 2010-04-13 Siluria Technologies, Inc. Seed layers, cap layers, and thin films and methods of making thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695981B2 (en) 2005-05-13 2010-04-13 Siluria Technologies, Inc. Seed layers, cap layers, and thin films and methods of making thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282657B1 (ko) * 2013-02-22 2021-07-28 아베니 금 이온들 및 불화물 이온들을 함유하는 용액을 이용하여 금속 규화물을 형성하기 위한 방법
KR20150125684A (ko) * 2013-02-22 2015-11-09 알쉬메 금 이온들 및 불화물 이온들을 함유하는 용액을 이용하여 금속 규화물을 형성하기 위한 방법
CN106104757A (zh) * 2014-03-19 2016-11-09 应用材料公司 电化学电镀方法
US9496145B2 (en) 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US9704717B2 (en) 2014-03-19 2017-07-11 Applied Materials, Inc. Electrochemical plating methods
WO2015142745A1 (en) * 2014-03-19 2015-09-24 Applied Materials, Inc. Electrochemical plating methods
CN112899735B (zh) * 2014-03-19 2022-05-31 应用材料公司 电化学电镀方法
CN110233099A (zh) * 2014-03-19 2019-09-13 应用材料公司 电化学电镀方法
CN112899735A (zh) * 2014-03-19 2021-06-04 应用材料公司 电化学电镀方法
US9758896B2 (en) 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
KR101862072B1 (ko) * 2016-07-07 2018-05-29 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법
WO2018008891A3 (ko) * 2016-07-07 2018-08-09 성균관대학교 산학협력단 반투명막 제조방법, 가시광영역의 흡수성 특성을 갖는 산화물반도체 및 그 제조방법
KR20180097329A (ko) * 2017-02-23 2018-08-31 인천대학교 산학협력단 금속 배선 공정을 위한 폴리아닐린 씨앗층 형성방법
KR101951094B1 (ko) * 2017-02-23 2019-05-10 인천대학교 산학협력단 금속 배선 공정을 위한 폴리아닐린 씨앗층 형성방법
US11049860B2 (en) 2019-05-30 2021-06-29 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US11587932B2 (en) 2019-05-30 2023-02-21 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US11955376B2 (en) Etch damage and ESL free dual damascene metal interconnect
KR101182155B1 (ko) 반도체 장치 및 금속박막 형성방법
JP5444471B2 (ja) 相互接続構造およびこれを形成する方法（細い相互接続開口のための導電性構造）
TW483137B (en) Reduced electromigration and stressed induced migration of Cu wires by surface coating
KR20100127756A (ko) 구리 배선 구조에서 마이크로구조 변경
US6291082B1 (en) Method of electroless ag layer formation for cu interconnects
US7525196B2 (en) Protection of seedlayer for electroplating
US7300860B2 (en) Integrated circuit with metal layer having carbon nanotubes and methods of making same
US20140008812A1 (en) Semiconductor reflow processing for feature fill
US7250366B2 (en) Carbon nanotubes with controlled diameter, length, and metallic contacts
US20080102599A1 (en) Reduced leakage interconnect structure
TW201706455A (zh) 具有表面官能基化石墨烯覆蓋層之銅內連線裝置及其製造方法
US20080299766A1 (en) Method for fabricating semiconductor device
JP2004214267A (ja) 半導体装置およびその製造方法
JP2012074682A (ja) 配線パターンの形成方法
US20100021656A1 (en) Low leakage metal-containing cap process using oxidation
KR20060018838A (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
KR101464860B1 (ko) 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법
KR20120018350A (ko) 표면 합금화에 의한 반도체 디바이스의 금속화 시스템 내의 구리 라인들의 전자이동 성능 향상
US11552018B2 (en) Chemical direct pattern plating method
KR20220028934A (ko) 탄소층의 형성방법 및 인터커넥트 구조체의 형성방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
US10373911B2 (en) Semiconductor device and fabrication method thereof
Yang et al. CVD Co capping layers for Cu/low-k interconnects: Cu EM enhancement vs. Co thickness

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180827

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 8