KR101181018B1 - Light emitting device with periodic deflector embedded structure and fabrication method thereof - Google Patents

Light emitting device with periodic deflector embedded structure and fabrication method thereof Download PDF

Info

Publication number
KR101181018B1
KR101181018B1 KR1020110080576A KR20110080576A KR101181018B1 KR 101181018 B1 KR101181018 B1 KR 101181018B1 KR 1020110080576 A KR1020110080576 A KR 1020110080576A KR 20110080576 A KR20110080576 A KR 20110080576A KR 101181018 B1 KR101181018 B1 KR 101181018B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
pattern
emitting device
Prior art date
Application number
KR1020110080576A
Other languages
Korean (ko)
Inventor
홍창희
강지혜
김현규
김희윤
박영재
Original Assignee
엘지이노텍 주식회사
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 전북대학교산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020110080576A priority Critical patent/KR101181018B1/en
Application granted granted Critical
Publication of KR101181018B1 publication Critical patent/KR101181018B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device and a manufacturing method thereof are provided to prevent light loss due to optical absorption and the reduction of luminous efficiency by forming an inclined structure capable of shortening a light escape route. CONSTITUTION: An n-layer is formed on a substrate. A SiO2 pattern(2) is formed on the n-layer. An active layer(4) and p-layer(5) are formed after re-growing the n-layer. A p-electrode(35) is formed on the p-layer. A passivation layer is formed on the p-layer. A metal layer is formed by contacting with the n-layer which is exposed through SiO2 pattern in which a center portion is hollowed. A route for a current and heat is formed by contacting the metal layer to a lower conductive substrate.

Description

주기적 편향구조가 내재된 발광소자 및 그 제조방법{Light emitting device with periodic deflector embedded structure and fabrication method thereof}Light emitting device with periodic deflection structure and manufacturing method thereof {Light emitting device with periodic deflector embedded structure and fabrication method}

본 발명은 발광소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 소자 내부에 주기적인 광탈출 경로를 단축시키는 경사진 구조, 즉, SiO2 패턴의 양단에 걸쳐 경사지게 형성되어 활성층 영역의 손실을 최소화하고, 그 상부면에 메탈층이 구비되어 광추출 효율을 향상시키는 주기적 편향구조가 내재된 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, an inclined structure that shortens the periodic light escape path inside the device, that is, is formed to be inclined across both ends of the SiO 2 pattern to minimize the loss of the active layer region. The present invention relates to a light emitting device having a periodic deflection structure having a metal layer provided on an upper surface thereof to improve light extraction efficiency and a method of manufacturing the same.

도 15는 종래의 수평형 반도체 발광소자의 구조를 보인 단면도로서, 각각의 전극(26, 27)을 통하여 발광소자에 전압이 인가되면, n형 반도체층(22)으로부터 전자가 이동하고, p형 반도체층(24)으로부터 정공이 이동하여 활성층(23)에서 전자 및 정공의 재결합을 통하여 발광이 일어난다. 기판의 종류에 따라서 전극의 위치가 달라질 수 있는데, 예를 들어, 기판이 부도전성 기판인 사파이어 기판인 경우라면, n형 반도체층(22)의 전극은 부도전성 기판(21)상에 형성될 수 없고, n형 반도체층(22)상에 형성되어야 한다. 따라서, n형 반도체층(22)상에 n형 전극(26)이 형성을 위해, 상부의 p형 반도체층 및 활성층이 식각된 것을 알 수 있다. 이러한 전극형성으로 인하여 발광소자의 발광면적은 감소하게 되고, 그에 따라 발광효율도 감소하게 된다. 15 is a cross-sectional view showing the structure of a conventional horizontal semiconductor light emitting device. When voltage is applied to the light emitting device through the electrodes 26 and 27, electrons move from the n-type semiconductor layer 22, and p-type is shown. Holes move from the semiconductor layer 24 to emit light through recombination of electrons and holes in the active layer 23. The position of the electrode may vary according to the type of substrate. For example, when the substrate is a sapphire substrate which is a non-conductive substrate, the electrode of the n-type semiconductor layer 22 may be formed on the non-conductive substrate 21. And must be formed on the n-type semiconductor layer 22. Accordingly, it can be seen that the upper p-type semiconductor layer and the active layer are etched to form the n-type electrode 26 on the n-type semiconductor layer 22. Due to the electrode formation, the light emitting area of the light emitting device is reduced, and accordingly, the light emitting efficiency is also reduced.

이러한 단점을 포함한 이외의 다른 여러 단점을 극복하기 위하여, 부도전성 기판이 아닌 도전성 기판을 사용하는 수직형 반도체 발광소자가 등장하였다. In order to overcome various disadvantages other than those mentioned above, a vertical semiconductor light emitting device using a conductive substrate rather than a non-conductive substrate has emerged.

도 16에 도시된 발광소자는 수직형 반도체 발광소자로서, 도전성 기판(33)을 사용하여 기판상에 p형 전극(34)을 형성할 수 있다. 도전성 기판(33)을 사용하면, p형 반도체층(32)으로의 전압의 인가가 가능하므로 기판 자체에 전극을 형성할 수 있다. 그러나, 이 경우 특히 고출력을 위한 대면적 발광소자를 제조하는 경우, 전류주입을 위한 전극에서의 높은 반사도가 요구된다. 이는 소자 하부에 위치하는 전극에서의 야기되는 광흡수의 영향이 소자의 면적이 증가 할수록 증가하기 때문이다. 그에 따라 소자의 면적이 증가 할수록 광추출의 제한 및 광흡수로 인한 광손실 및 발광효율이 감소되는 단점이 있었다.The light emitting device illustrated in FIG. 16 is a vertical semiconductor light emitting device, and the p-type electrode 34 may be formed on the substrate using the conductive substrate 33. When the conductive substrate 33 is used, the voltage can be applied to the p-type semiconductor layer 32 so that an electrode can be formed on the substrate itself. However, in this case, especially when manufacturing a large area light emitting device for high output, high reflectivity at the electrode for current injection is required. This is because the effect of light absorption caused by the electrode located under the device increases as the area of the device increases. Accordingly, as the area of the device increases, light loss and luminous efficiency due to limitation of light extraction and light absorption are reduced.

도 15 및 도 16을 참조하여 설명한 수평형 반도체 발광소자 및 수직형 반도체 발광소자는 각각 반도체 발광소자의 발광면적이 감소하게 되고, 그에 따라 발광효율도 감소하게 되는 문제점 및 광 추출의 제한 및 광흡수로 인한 광손실 및 발광효율 감소가 되는 문제점을 공통적으로 가지고 있다.The horizontal type semiconductor light emitting device and the vertical type semiconductor light emitting device described with reference to FIGS. 15 and 16 respectively reduce the light emitting area of the semiconductor light emitting device, thereby reducing the luminous efficiency, and the limitation of light extraction and the light absorption. Due to this, there is a problem in that light loss and light emission efficiency are reduced.

대한민국 공개특허공보 공개번호 제10-2010-0044726호 (2010.04.30)Republic of Korea Patent Publication No. 10-2010-0044726 (2010.04.30) 대한민국 공개특허공보 공개번호 제10-2010-0054756호 (2010.05.25)Republic of Korea Patent Publication No. 10-2010-0054756 (2010.05.25)

논문. H.Y.Kim, et al., "Growth of periodic micropits InGaN-based LED structure on wet-etch patterned sapphire substrate," phys.stat.sol.(c),1-3(2008) Paper. H.Y. Kim, et al., "Growth of periodic micropits InGaN-based LED structure on wet-etch patterned sapphire substrate," phys.stat.sol. (C), 1-3 (2008) 논문. Hyung Gu Kim, et al., "Spatial distribution of crown shaped light emission from a periodic inverted polygonal deflector embedded in an InGaN/GaN light emitting diode," Applied Physics Letters 92, 061118 (2008)Paper. Hyung Gu Kim, et al., "Spatial distribution of crown shaped light emission from a periodic inverted polygonal deflector embedded in an InGaN / GaN light emitting diode," Applied Physics Letters 92, 061118 (2008)

본 발명의 목적은 상기와 같은 문제점들을 해결하기 위하여 소자의 내부에 균일하게 광경로를 변경하는 구조, 반도체층의 양 측면이 SiO2 패턴의 양단에 걸쳐 경사지게 형성되어 활성층 영역의 손실을 최소화하고, 반도체층과 SiO2 패턴의 상부면에 반사도가 높은 메탈층이 구비되어 광추출 효율을 향상시키는 발광소자 및 그 제조방법을 제공함에 있다.An object of the present invention is to uniformly change the optical path inside the device to solve the above problems, both sides of the semiconductor layer is formed to be inclined across both ends of the SiO 2 pattern to minimize the loss of the active layer region, The present invention provides a light emitting device and a method of manufacturing the same, having a highly reflective metal layer provided on the upper surface of the layer and the SiO 2 pattern.

소자 내부에 주기적으로 SiO2 패턴과 선택적 성장 기법을 이용하여 활성층 영역의 손실을 최소화하는 광경로를 바꾸는 마이크로 미러 구조, 패턴 형성을 위한 추가공정을 최소화 하면서 광탈출 경로를 단축하는 경사진 구조를 형성하여 광흡수로 인한 광손실 및 발광효율이 감소되는 문제를 해결한다.By using SiO2 pattern and selective growth technique, inside the device, micromirror structure that changes the optical path to minimize the loss of active layer area, and inclined structure that shortens the light escape path while minimizing the additional process for pattern formation It solves the problem that light loss and luminous efficiency due to light absorption are reduced.

본 발명에 의하면, 반도체 소자 내에 주기적인 광경로 변경 구조를 추가적인 식각 및 passivation 공정 없이 SiO2 패턴과 선택적 성장공정을 이용하여 반도체층의 양 측면이 SiO2 패턴의 양단에 걸쳐 경사지게 형성되어 활성층의 손실을 최소화 하고, 그 상부면에 반사도가 높은 메탈층을 구비하여 제조공정을 단순화(simple process)할 수 있고, 활성층 영역의 손실을 최소화(minimization of MQW area loss)하여, 광추출 효율 향상(high light extraction efficiency)을 할 수 있다. 또한, 전도성 기판상에 반도체층과 연결되는 메탈층을 구비함으로써 열적 신뢰성(thermal reliability)이 좋아지고, 전류 확산(current spreading)이 원활해지는 효과가 있다. 따라서 더욱 다양한 영역의 응용기기(further application)에 적용될 수 있다.According to the present invention, both sides of the semiconductor layer are formed to be inclined across both ends of the SiO2 pattern by using a SiO2 pattern and a selective growth process without additional etching and passivation processes in the semiconductor device to minimize the loss of the active layer. In addition, a metal layer having high reflectivity is provided on the upper surface thereof to simplify the manufacturing process, minimize the loss of the active layer area, and improve light extraction efficiency. )can do. Further, by providing a metal layer connected to the semiconductor layer on the conductive substrate, thermal reliability is improved and current spreading is smoothed. Therefore, it can be applied to a wider range of applications (further application).

도 1은 본 발명의 실시예인 발광소자의 단면도,
도 2는 본 발명의 실시예에 의한 제조공정 개요도,
도 3은 본 발명의 실시예 따른 발광소자의 사시도,
도 4는 패턴의 지름(①)과 패턴 간 간격(②)에 따른 광추출 효율의 변화그래프,
도 5는 에는 패턴의 지름(①)과 패턴 간 간격(②)에 따른 광추출 효율의 변화표,
도 6은 광소자 내부에서 광의 이동경로를 바꾸는 마이크로 미러(micro-mirror)의 역할을 수행하는 메탈층을 도시하는 작동개요도,
도 7은 본 발명의 주기적 편향 구조(PDE)가 내재된 발광소자의 반도체층이 성장된 모습의 평면 SEM 사진,
도 8은 상기 PDE 구조의 단면 SEM 사진(a)과 일부 경사면의 확대도(b),
도 9는 종래의 수직형 LED의 제조공정을 나타낸 개요도,
도 10은 본 발명의 제2실시예에 의한 발광소자의 단면도,
도 11은 본 발명의 제2실시예에 의한 제조공정 개요도,
도 12는 본 발명의 제2실시예인 발광소자의 사시도이고,
도 13은 본 발명의 제2실시예인 발광소자의 내부에서 광의 이동경로를 바꾸는 마이크로 미러(micro-mirror)의 역할을 수행하는 메탈층을 도시하는 작동개요도,
도 14는 종래의 또 다른 수직형 LED의 제조공정을 나타낸 개요도,
도 15는 종래의 수평형 반도체 발광소자의 구조를 보인 단면도,
도 16은 종래의 수직형 반도체 발광소자의 구조를 보인 단면도이다.1 is a cross-sectional view of a light emitting device according to an embodiment of the present invention;
2 is a manufacturing process schematic diagram according to an embodiment of the present invention;
3 is a perspective view of a light emitting device according to an embodiment of the present invention;
4 is a graph showing the change in light extraction efficiency according to the pattern diameter ① and the distance between the patterns ②;
5 is a change table of the light extraction efficiency according to the diameter (①) and the distance between the pattern (②) of the pattern,
FIG. 6 is an operation schematic diagram showing a metal layer serving as a micro-mirror for changing a path of movement of light inside an optical device; FIG.
7 is a planar SEM photograph of a semiconductor layer of a light emitting device in which a periodic deflection structure (PDE) of the present invention is grown;
8 is an enlarged view (b) of a cross-sectional SEM photograph (a) of the PDE structure and some inclined surfaces;
9 is a schematic diagram showing a manufacturing process of a conventional vertical LED;
10 is a cross-sectional view of a light emitting device according to a second embodiment of the present invention;
11 is a manufacturing process schematic diagram according to a second embodiment of the present invention;
12 is a perspective view of a light emitting device according to a second embodiment of the present invention;
FIG. 13 is an operation schematic diagram showing a metal layer serving as a micro-mirror for changing a movement path of light in a light emitting device according to a second embodiment of the present invention;
14 is a schematic view showing a manufacturing process of another conventional vertical LED,
15 is a cross-sectional view showing the structure of a conventional horizontal semiconductor light emitting device;
16 is a cross-sectional view showing the structure of a conventional vertical semiconductor light emitting device.

이하, 본 발명을 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 따라서, 본 발명은 이하에서의 실시예들에 한정되는 것이 아니라, 본 발명의 특허청구범위가 제시하는 범위 내에서 다양한 형태로 구현될 수 있다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. These examples are provided to illustrate the scope of the invention to those skilled in the art with respect to the present invention. Therefore, the present invention is not limited to the following embodiments, but may be implemented in various forms within the scope of the claims of the present invention.

또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 각 도면의 각 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지가 아닌 기능 및 구성에 대한 상세한 설명은 생략되었다. In addition, the thickness or size of each component in the drawings are exaggerated for convenience and clarity of description, and in adding reference numerals to the components of each drawing, even if the same components are shown in different drawings The same reference numerals are used as much as possible, and detailed descriptions of functions and configurations which are not the gist of the present invention are omitted.

도 1을 참조하면, 본 발명의 제1실시예에 의한 발광소자는 도전성 기판(33);상기 기판(33)이 형성된 p-전극용 메탈층 (35); 상기 기판(33) 상에 접합된 p-층(5), 활성층(4) 및 n-층(3)으로 형성된 반도체층(6); 상기 반도체층(6) 상에 형성된 마이크로 미러 구조 형성을 위한 SiO2 패턴(2); 상기 반도체층(6) 상에 형성된 n-전극 (34);을 포함하여 구성된다.1, a light emitting device according to a first embodiment of the present invention includes a conductive substrate 33; a metal layer 35 for p-electrode on which the substrate 33 is formed; A semiconductor layer (6) formed of a p-layer (5), an active layer (4) and an n-layer (3) bonded on the substrate (33); A SiO 2 pattern (2) for forming a micro mirror structure formed on the semiconductor layer (6); And an n-electrode 34 formed on the semiconductor layer 6.

또한, 본 발명의 제1실시예에 따른 발광소자는 상기 n-층(3), 활성층(4) 및 p-층(5)은 경사진 양 측면이 SiO2 패턴(2)의 양단에 걸쳐 형성될 수 있다.In addition, in the light emitting device according to the first embodiment of the present invention, the n-layer 3, the active layer 4, and the p-layer 5 are formed on both sides of the SiO 2 pattern 2 with inclined sides. Can be.

이와 같은 구성을 갖는 본 발명의 제1실시예에 따른 발광소자의 제조방법을 설명하면 다음과 같다. 본 발명의 제1실시예로서의 제조공정은 도2에 도시된 바와 같이, 기판(1)을 준비하는 단계; 상기 기판(1) 상에 SiO2 (선택성장) 패턴(2)이 형성되는 단계; 상기 기판(1) 상에 n-층(3), 활성층(4), p-층(5)을 순차 성장시켜 반도체층(6)을 형성하는 단계; 상기 p-층(5) 및 SiO2 (선택성장) 패턴(2) 상에 p-전극 메탈층(7)을 증착시키는 단계; 상기 메탈층(7)에 도전성 기판(33)을 접합시키는 단계; 상기 기판(1)을 떼어내는 과정; 상기 반도체층(6) 상부와 도전성기판(33) 하부에 n-전극(34), p-전극(35)을 형성하는 단계;를 포함한다.Referring to the manufacturing method of the light emitting device according to the first embodiment of the present invention having such a configuration as follows. The manufacturing process as the first embodiment of the present invention comprises the steps of preparing a substrate 1, as shown in FIG. Forming a SiO 2 (selective growth) pattern (2) on the substrate (1); Forming a semiconductor layer (6) by sequentially growing an n-layer (3), an active layer (4), and a p-layer (5) on the substrate (1); Depositing a p-electrode metal layer (7) on said p-layer (5) and SiO 2 (selective growth) pattern (2); Bonding a conductive substrate (33) to the metal layer (7); Removing the substrate (1); And forming the n-electrode 34 and the p-electrode 35 on the semiconductor layer 6 and the lower portion of the conductive substrate 33.

먼저 도 2(a)에 도시된 바와 같이 기판(1)을 준비한다. 상기 기판(1)은 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(GaP) 기판, LiAlO2 기판, LiGaO2 기판 중의 어느 하나를 사용할 수 있으며, 본 발명의 실시예에서는 사파이어 기판을 사용한다.First, as shown in FIG. 2A, the substrate 1 is prepared. The substrate 1 may include a sapphire (Al 2 O 3 ) substrate, a silicon (Si) substrate, a silicon carbide (SiC) substrate, a zinc oxide (ZnO) substrate, a gallium arsenide (GaAs) substrate, and a gallium phosphide (GaP) substrate, LiAlO 2 Any one of a substrate and a LiGaO 2 substrate may be used, and an sapphire substrate is used in the embodiment of the present invention.

이후, 도 2(b)에 도시된 바와 같이, 상기 기판(1)상에 상기 실리콘옥사이드(SiO2) 패턴(2)을 형성한다. 상기 패턴(2)은 산화물 계열(예: XOy 또는 X2Oy의 형태, X는 Ba, Be, Ce, Cr, Er, Ga, In, Mg, Ni, Si, Sc, Ta, Ti, Zn, Zr중 어느 하나 이고 Y는 0<y≤9)인 물질, 또는 질화물 계열인 물질(예: SiNx), 또는 W 또는 Pt 중 적어도 어느 하나의 물질을 플라즈마 CVD(Chemical Vapor Deposition) 방식, E-Beam 또는 스퍼터링(Sputtering) 방식으로 증착시켜 형성할 수 있다. 본 발명의 실시예에서는 실리콘옥사이드(SiO2) 패턴(2)을 사용한다. Thereafter, as illustrated in FIG. 2B, the silicon oxide (SiO 2 ) pattern 2 is formed on the substrate 1. The pattern 2 is an oxide-based (eg XOy or X 2 Oy form, X is Ba, Be, Ce, Cr, Er, Ga, In, Mg, Ni, Si, Sc, Ta, Ti, Zn, Zr Either one of the materials and Y is 0 <y≤9), or a nitride-based material (e.g., SiNx), or at least one of W or Pt may be plasma CVD (Chemical Vapor Deposition) method, E-Beam or It may be formed by depositing by a sputtering method. In an embodiment of the present invention, a silicon oxide (SiO 2 ) pattern 2 is used.

상기 실리콘옥사이드 패턴(2)상에는 반도체층(6)(예: GaN)이 성장하지 않고, 각 패턴(2)의 사이(공간)에서만 반도체층(6)이 성장하게 된다. 이러한 패턴(2)은 그 크기와 형태, 각 패턴간의 간격이 다양하게 변경될 수 있음은 물론이다. The semiconductor layer 6 (for example, GaN) does not grow on the silicon oxide pattern 2, but the semiconductor layer 6 grows only between the spaces (spaces) of the patterns 2. Of course, the pattern 2 may vary in size and shape, and the intervals between the patterns may vary.

도 3은 본 발명의 실시예 따른 발광소자의 사시도로서 ①은 홀 패턴의 지름(Diameter of hole pattern)을 ②는 각 홀 패턴 사이의 간격(Space of hole pattern)을 의미한다. 이러한 패턴의 지름(①)과 패턴 간 간격(②)에 따라 추후 광추출 효율의 달라지는 그림이 도 4에 그래프로, 도 5에는 표로 도시되어 있다. 도 4 및 도 5에서 보는 바와 같이 패턴의 지름(①)이 30um 이고, 패턴 간 간격(②)이 15um 인 경우가 가장 높은 광추출율을 보이는 것을 확인할 수 있다. FIG. 3 is a perspective view of a light emitting device according to an embodiment of the present invention, where ① denotes a diameter of a hole pattern, and ② denotes a space of hole pattern. According to the diameter (①) of the pattern and the distance between the pattern (②), the figure of the later light extraction efficiency is shown as a graph in FIG. 4 and a table in FIG. As shown in Figure 4 and 5 it can be seen that the diameter (①) of the pattern is 30um, the interval (②) between the pattern shows the highest light extraction rate.

이후, 도 2(c)에 도시된 바와 같이, 상기 기판(1)상에 n-층(3), 활성층(4), p-층(5)의 반도체층(6)을 순차적으로 성장시킨다. 상기 반도체층(6)은 금속유기화학기상증착법(metal organic chemical vapor deposition; MOCVD)을 이용하여 수평성장(lateral epitaxial overgrowth; LEO)과 선택적 에피성장(Selective Area Growth; SAG)시키는 것이 바람직하다. Thereafter, as shown in FIG. 2C, the n-layer 3, the active layer 4, and the semiconductor layer 6 of the p-layer 5 are sequentially grown on the substrate 1. The semiconductor layer 6 is preferably lateral epitaxial overgrowth (LEO) and selective epitaxial growth (SAG) using metal organic chemical vapor deposition (MOCVD).

상기 n-층(3), 활성층(4) 및 p-층(5)은 경사지게 적층된 양 측면이 상기 패턴(2)의 양단에 걸쳐 형성될 수 있다. Both sides of the n-layer 3, the active layer 4, and the p-layer 5 may be formed on both sides of the pattern 2 in an inclined manner.

이후, 도 2(d)에 도시된 바와 같이, 상기 p-층(5) 및 SiO2 (선택성장) 패턴(2) 상에 메탈층(7)을 성장시킨다. 상기 메탈층(7)은 Au, Sn, Al, Cu, Ag, Ti, Cr, Pt, Pb, In, Ni 또는 W 중 적어도 어느 하나 혹은 하나 이상의 물질을 E-Beam, thermal 또는 스퍼터링(Sputtering) 방식으로 증착시켜 형성할 수 있고, 상기 메탈층(7)은 p-전극(35)으로도 사용가능하다. 본 발명의 실시예에서는 접합용 메탈로 Au와 Sn을 사용하고, p-전극 및 반사 메탈로 Ag를 사용한다.Thereafter, as shown in FIG. 2 (d), the metal layer 7 is grown on the p-layer 5 and the SiO 2 (selective growth) pattern 2. The metal layer 7 may be formed of at least one of Au, Sn, Al, Cu, Ag, Ti, Cr, Pt, Pb, In, Ni or W, or at least one material by E-Beam, thermal, or sputtering. The metal layer 7 may also be used as the p-electrode 35. In the embodiment of the present invention, Au and Sn are used as the bonding metal, and Ag is used as the p-electrode and the reflective metal.

이후, 도 2(e)에 도시된 바와 같이, 상기 기판(1)의 타측, 메탈층(7)에 wafer bonder를 이용하여 도전성 기판(33)에 접합하거나, 전기 도금 방식을 이용하여 두꺼운 메탈층을 형성한다. 본 발명의 실시예에서는 wafer bonder를 이용하여 도전성 기판(33)에 접합하는 방식을 사용한다.Then, as shown in Figure 2 (e), the other side of the substrate 1, the metal layer 7 is bonded to the conductive substrate 33 using a wafer bonder, or a thick metal layer using an electroplating method To form. In the embodiment of the present invention, a method of bonding to the conductive substrate 33 using a wafer bonder is used.

이후, 도 2(f)에 도시된 바와 같이, 상기 기판을 Laser나 습식 식각 방식을 이용하여 반도체층(6)으로부터 떼어낸다. 본 발명의 실시예에서는 Laser를 이용한 기판(1) 제거 방식을 사용한다. Thereafter, as shown in FIG. 2 (f), the substrate is separated from the semiconductor layer 6 using a laser or a wet etching method. In the embodiment of the present invention, a substrate 1 removal method using a laser is used.

이후, 도 2(g)에 도시된 바와 같이, 드러난 n-층(3)상에 n-전극(34)을 형성한다. n-전극(34)은 Au, Al, Ti, Cr, Pt 또는 Ni 중 어느 하나 혹은 하나 이상의 물질을 E-Beam, thermal 또는 스퍼터링(Sputtering) 방식으로 증착시켜 형성할 수 있다. 본 발명의 실시예에서는 n-전극(34)으로 Ti와 Al을 사용한다.Thereafter, as shown in FIG. 2 (g), an n-electrode 34 is formed on the exposed n-layer 3. The n-electrode 34 may be formed by depositing any one or more materials of Au, Al, Ti, Cr, Pt, or Ni by E-Beam, thermal, or sputtering. In the embodiment of the present invention, Ti and Al are used as the n-electrode 34.

도 6에 도시된 바와 같이, 이러한 메탈층은 활성층에서 생성된 빛을 각각의 경사면에서 반사시킴으로써 광추출 효율을 향상시키는데 기여한다. 즉, 상기 메탈층은 발광소자 내부에서 광의 이동경로를 바꾸는 마이크로 미러(micro-mirror)의 역할을 수행한다. As shown in FIG. 6, this metal layer contributes to improving the light extraction efficiency by reflecting the light generated in the active layer on each inclined plane. That is, the metal layer serves as a micro-mirror that changes the path of movement of light in the light emitting device.

도 7은 본 발명의 주기적 편향 구조가 내재된(Periodic Deflector Embedded(PDE) structure) 발광소자의 반도체층이 성장된 모습의 평면 SEM 사진이다.7 is a planar SEM photograph of a semiconductor layer of a light emitting device in which a periodic deflector embedded (PDE) structure of the present invention is grown.

도 8은 상기 PDE 구조의 단면 SEM 사진(a)과 일부 경사면의 TEM 사진(b)이다. 경사면 SEM 사진(a)을 통하여 알 수 있듯이, GaN의 결정학적인 성장 특성에 의하여 각각 58°와 62°을 갖는 경사진 면을 갖는다. 또한, TEM 사진(b)을 통하여 알 수 있듯이, 경사진면에서도 활성층이 성장되어 구조를 형성하기 위한 활성층의 손실이 최소화 된다.  8 is a cross-sectional SEM photograph (a) of the PDE structure and a TEM photograph (b) of some inclined surfaces. As can be seen from the inclined plane SEM image (a), it has an inclined plane having 58 ° and 62 °, respectively, due to the crystallographic growth characteristics of GaN. In addition, as can be seen through the TEM photograph (b), the active layer is also grown on the inclined surface to minimize the loss of the active layer to form a structure.

도 9는 종래의 수직형 LED의 제조공정을 나타낸 개요도이다. 먼저 기판 상에 n-층(3), 활성층(4), p-층(5)을 순차로 성장시킨 후(a), 구조 형성을 위한 마스크(9) 제작 후(b), 유도결합플라즈마(inductively coupled plasma; ICP) 공정을 통해 상기 n-층이 드러나도록 식각과정을 거친다(c). 이후, 플라즈마화학기상증착(plasma enhanced chemical vapor deposition; PECVD), 패터닝(patterning) 공정을 통해 n-GaN 패시베이션(passivation)을 시행하고(d), 수직형 소자 제작을 위한 메탈층(7)을 증착시킨다(e). 상기 기판(1)을 도전성기판(33)에 wafer bonder를 이용하여 접합하고(f), Laser를 이용하여 상기 기판(1)을 제거하여(g), 드러난 n-층(3) 상에 n-전극(34)을 형성한다. 각각의 단계에서는 모두 마스크(mask)가 사용된다. 9 is a schematic diagram showing a manufacturing process of a conventional vertical LED. First, the n-layer 3, the active layer 4, and the p-layer 5 are sequentially grown on the substrate (a), and then a mask 9 is formed to form the structure (b), and then an inductively coupled plasma ( The n-layer is etched to reveal the n-layer through an inductively coupled plasma (ICP) process (c). Subsequently, n-GaN passivation is performed through plasma enhanced chemical vapor deposition (PECVD) and patterning (d), and the metal layer 7 for the vertical device fabrication is deposited. (E). The substrate 1 is bonded to the conductive substrate 33 using a wafer bonder (f), and the substrate 1 is removed using a laser (g) to form n- on the exposed n-layer 3. The electrode 34 is formed. In each step, a mask is used.

이에 반하여 본 발명의 제1실시예인 발광소자의 제조방법은 상기의 각 과정에서 본 바와 같이, 발광소자의 구조 형성을 위한 ICP 공정, 패시베이션을 위한 PECVD, 패터닝 공정이 생략되어 전체적으로 제조공정이 단순화되어 생산효율을 향상시킬 수 있다. On the contrary, in the method of manufacturing the light emitting device according to the first embodiment of the present invention, the ICP process for forming the light emitting device, the PECVD for passivation, and the patterning process are omitted, as a result of each process. It can improve the production efficiency.

도 10을 참조하면, 본 발명의 제2실시예에 의한 발광소자는 도전성 기판(33); 상기 중앙부가 비어있는 SiO2 패턴(2)에 의해 노출된 영역에 드러나는 n-층(3)과 상기 도전성 기판(33)을 접촉하는 n-전극용 메탈층(34);을 포함하여 구성된다. 10, the light emitting device according to the second embodiment of the present invention comprises a conductive substrate 33; And an n-layer 3 exposed in a region exposed by the SiO 2 pattern 2 having an empty central portion and an n-electrode metal layer 34 contacting the conductive substrate 33.

상기 n-전극과 p-전극을 분할하고 경사지게 성장된 반도체층(6)의 표면을 보호하는 패시베이션층(8); 상기 p-층(5)과 접합된 p-전극(35A), 드러난 p-전극(35B) 상에 형성된 p-전극(35); 상기 반도체층(6) 상에 형성된 마이크로 미러 구조 형성을 위한 SiO2 패턴(2); 상기 n-층(3) 내에 형성되며, 중앙부가 비어있는 SiO2 패턴(2);또한, 본 발명의 제2실시예에 따른 발광소자는 상기 n-층(3), 활성층(4) 및 p-층(5)은 경사진 양 측면이 상기 중앙부가 비어있는 SiO2 패턴(2)의 양단에 걸쳐 형성될 수 있다. A passivation layer (8) which divides the n-electrode and the p-electrode and protects the surface of the semiconductor layer (6) which is inclinedly grown; A p-electrode 35A bonded to the p-layer 5 and a p-electrode 35 formed on the exposed p-electrode 35B; A SiO 2 pattern (2) for forming a micro mirror structure formed on the semiconductor layer (6); SiO 2 pattern (2) formed in the n-layer (3), the center portion is empty; In addition, the light emitting device according to the second embodiment of the present invention is the n- layer (3), active layer (4) and p The layer 5 may be formed over both ends of the SiO 2 pattern 2 with both inclined sides on the center.

이와 같은 구성을 갖는 본 발명의 제2실시예에 따른 발광소자의 제조방법을 설명하면 다음과 같다. 본 발명의 제2실시예로서의 제조공정은 도11에 도시된 바와 같이 기판(1)을 준비하는 단계; 상기 기판(1) 상에 n-층(3)을 성장시키는 단계; 상기 n-층(3) 상에 SiO2 (선택성장) 패턴(2)이 형성되는 단계; 상기 n-층(3)을 재성장시킨 후, 활성층(4) 및 p-층(5)을 성장시키는 단계; 상기 p-층(5)상에 선택적으로 p-전극(35)을 증착시키는 단계; 상기 p-층(5)과 p-전극(35) 상에 패시베이션층(8)을 증착하고, 상기 SiO2 (선택성장) 패턴(2)의 중앙부를 식각하여 상기 n-층(3)을 노출시키는 단계; 상기 중앙부에 드러나는 n-층(3)과 접촉하는 n-전극용 메탈층(34)을 성장시키는 단계; 상기 메탈층(34)이 증착되어있는 반도체층(6)을 도전성 기판(33)에 접합시키는 단계; 상기 기판(1)을 떼어내고, p-전극(35) 일부를 드러내는 과정; 상기 드러난 p-전극(35) 상부와 도전성기판(33) 하부에 p-전극(35), n-전극(34)을 형성하는 단계; 를 포함한다. Referring to the manufacturing method of the light emitting device according to the second embodiment of the present invention having such a configuration as follows. A manufacturing process as a second embodiment of the present invention comprises the steps of preparing a substrate 1 as shown in FIG. Growing an n-layer (3) on the substrate (1); Forming a SiO 2 (selective growth) pattern (2) on the n-layer (3); After regrowing the n-layer (3), growing an active layer (4) and a p-layer (5); Selectively depositing a p-electrode (35) on the p-layer (5); The passivation layer 8 is deposited on the p-layer 5 and the p-electrode 35, and the center portion of the SiO 2 (selective growth) pattern 2 is etched to expose the n-layer 3. Making a step; Growing an n-electrode metal layer (34) in contact with the n-layer (3) exposed in the central portion; Bonding a semiconductor layer (6) on which the metal layer (34) is deposited, to a conductive substrate (33); Removing the substrate (1) and exposing a portion of the p-electrode (35); Forming a p-electrode 35 and an n-electrode 34 on the exposed p-electrode 35 and below the conductive substrate 33; .

상기 제2실시예 중 제1실시예와 동일한 단계들은 반복되는 설명을 방지하기 위해 자세한 설명을 생략한다. 먼저 도 11(a)에 도시된 바와 같이 기판(1)을 준비한다. 본 발명의 실시예에서는 사파이어 기판을 사용한다. 다음에 상기 기판(1)상에 n-층(3)을 적층한 후(도 11(b)), 상기 n-층(3) 위에 실리콘옥사이드(SiO2) 패턴(2)을 형성한다(도 11(c)). 이후, 도 11(d)에 도시된 바와 같이, 상기 n-층(3)을 재성장시킨 후, 활성층(4) 및 p-층(5)의 반도체층(6)을 순차적으로 적층한다. 다음에 상기 p-층(5) 위에 p-전극(35)을 부분적으로 증착한다(도11(e)). 이후, 상기p-전극(35)이 증착된 p-층(5) 상에 패시베이션층(8)을 성장하고, SiO2 패턴(2)의 중앙부를 n-층(3)이 드러나도록 제거한다(도 11(f)). 패시베이션층(8)은 플라즈마 CVD 방식으로 증착하고, SiO2 층의 식각은 플라즈마를 이용한 건식식각과 식각액을 이용한 습식 식각 방식중 습식 식각으로 SiO2 패턴(2)중앙부를 식각한다. 이후, 도 11(g)에 도시된 바와 같이, 상기 기판을 wafer bonder를 이용하여 도전성 기판(33)에 접합한다. 이후, 도 11(h)에 도시된 바와 같이, 상기 기판(1)을 Laser를 이용하여 제거한다. 마지막으로, 도 11(i)에 도시된 바와 같이, 드러난 p-전극(35B) 상에 p-전극(35A)을 형성한다. 본 발명의 실시예에서는 p-전극(35)은 E-beam으로 증착한 Au, Ag, Cr을 사용한다. The same steps as those in the first embodiment of the second embodiment will not be described in detail in order to prevent repeated descriptions. First, as shown in FIG. 11A, the substrate 1 is prepared. In the embodiment of the present invention, a sapphire substrate is used. Next, after the n-layer 3 is laminated on the substrate 1 (FIG. 11B), a silicon oxide (SiO 2 ) pattern 2 is formed on the n-layer 3 (FIG. 11). 11 (c)). Thereafter, as shown in FIG. 11D, after the n-layer 3 is regrown, the semiconductor layers 6 of the active layer 4 and the p-layer 5 are sequentially stacked. Next, a p-electrode 35 is partially deposited on the p-layer 5 (Fig. 11 (e)). Thereafter, the passivation layer 8 is grown on the p-layer 5 on which the p-electrode 35 is deposited, and the center portion of the SiO 2 pattern 2 is removed to expose the n-layer 3 ( 11 (f)). The passivation layer 8 is deposited by the plasma CVD method, and the SiO 2 layer is etched by etching the center portion of the SiO 2 pattern 2 by wet etching among dry etching using plasma and wet etching using etching solution. Thereafter, as shown in FIG. 11 (g), the substrate is bonded to the conductive substrate 33 using a wafer bonder. Thereafter, as shown in FIG. 11 (h), the substrate 1 is removed using a laser. Finally, as shown in FIG. 11 (i), the p-electrode 35A is formed on the exposed p-electrode 35B. In the embodiment of the present invention, the p-electrode 35 uses Au, Ag, Cr deposited by E-beam.

이러한 p-전극(35B)은 제1실시예에서와 같이 활성층(4)에서 생성된 빛을 각각의 경사면에서 반사시킴으로써 광추출효율을 향상시키는데 기여한다. This p-electrode 35B contributes to improving the light extraction efficiency by reflecting the light generated in the active layer 4 on each inclined plane as in the first embodiment.

상기 n-층(3), 활성층(4) 및 p-층(5)은 경사지게 적층된 양 측면이 상기 중앙부가 비어있는 패턴(2)의 양단에 걸쳐 형성될 수 있다. The n-layer 3, the active layer 4, and the p-layer 5 may be formed over both ends of the pattern 2 in which both side surfaces of which the slanted layers are inclined are empty.

도 12는 본 발명의 제2실시예인 발광소자의 사시도이고, 도 13은 그 발광소자의 작동개요도이다. 본 발명의 제2실시예인 발광소자는 제1실시예인 발광소자나 일반적인 수직형 발광소자와 달리 n-전극을 하부의 도전성 기판으로 형성하고 p-전극을 소자의 측부에 형성함으로서 소자 상부에 전극을 형성 할 때의 전극에서의 광흡수에의한 광손실을 최소화 한다. FIG. 12 is a perspective view of a light emitting device according to a second embodiment of the present invention, and FIG. 13 is a schematic operation diagram of the light emitting device. The light emitting device according to the second embodiment of the present invention is different from the light emitting device or the general vertical light emitting device according to the first embodiment by forming an n-electrode as a lower conductive substrate and forming a p-electrode on the side of the device. Minimize the light loss due to light absorption at the electrode when forming.

도 13에 도시된 바와 같이, 주기적인 컨택메탈이 내재된(periodic embedded contact metal) 구조로 인하여 넓은 면적을 갖는 n-전극사용으로 전류 확산(current spreading)과 발광소자의 열적 신뢰성(thermal reliability)이 개선된다. 따라서 대면적 소자 제작 시 발생하는 균일한 전류 주입을 위한 상부 전극의 면적의 증가에 따른 광학적 손실의 문제를 해결하고, 주기적으로 내재된 메탈층을 이용하여 보다 용이하게 소자의 열을 도전성 기판(33)으로 전달하여 소자의 열적 신뢰성이 커지고, 소자의 수명을 향상시킨다.As shown in FIG. 13, current spreading and thermal reliability of the light emitting device are improved by using a large area n-electrode due to the periodic embedded contact metal structure. Is improved. Therefore, to solve the problem of optical loss caused by the increase of the area of the upper electrode for uniform current injection during the large-area device fabrication, and by using the inherent metal layer periodically to easily heat the element of the conductive substrate (33). ), The thermal reliability of the device is increased, and the life of the device is improved.

상기 본 발명의 제1실시예 따른 도 7 내지 도 8(a)(b), 제2실시예에 따른 도 12 내지 도 13의 PDE 구조와 관련하여 종래와 비교되는 개선된 효과들은 논문 ① H.Y.Kim, et al., "Growth of periodic micropits InGaN-based LED structure on wet-etch patterned sapphire substrate," phys.stat.sol.(c),1-3(2008) 및 ② Hyung Gu Kim, et al., "Spatial distribution of crown shaped light emission from a periodic inverted polygonal deflector embedded in an InGaN/GaN light emitting diode," Applied Physics Letters 92, 061118 (2008)에서 확인할 수 있다. The improved effects compared with the related art in relation to the PDE structures of FIGS. 7 to 8 (a) and (b) according to the first embodiment of the present invention and FIGS. 12 to 13 according to the second embodiment are as follows. , et al., "Growth of periodic micropits InGaN-based LED structure on wet-etch patterned sapphire substrate," phys.stat.sol. (c), 1-3 (2008) and ② Hyung Gu Kim, et al., "Spatial distribution of crown shaped light emission from a periodic inverted polygonal deflector embedded in an InGaN / GaN light emitting diode," Applied Physics Letters 92, 061118 (2008).

도 14는 종래의 또 다른 수직형 LED의 제조공정을 나타낸 개요도이다. 먼저 기판 상에 n-층, 활성층, p-층을 순차로 성장시킨 후(a), 구조 형성을 위한 마스크(9) 제작 후(b), 유도결합플라즈마(inductively coupled plasma; ICP) 공정을 통해 상기 n-층이 드러나도록 식각과정을 거친다(c). 이후, p-층(5) 상에 선택적으로 p-전극(35)을 증착하고(d), 플라즈마화학기상증착(plasma enhanced chemical vapor deposition; PECVD), 패터닝(patterning) 공정을 통해 n-GaN 패시베이션(passivation)을 시행한다(e). 수직형 소자 제작을 위한 n-전극(34)을 증착하고, 상기 기판을 도전성기판에 wafer bonder를 이용하여 접합한다(f). 다음으로, Laser를 이용하여 상기 기판(1)을 제거하여(g), 드러난 p-전극(35B) 상에 p-전극(35A)을 형성한다. 각각의 단계에서는 모두 마스크(mask)가 사용된다. 14 is a schematic diagram showing a manufacturing process of another conventional vertical LED. First, the n-layer, the active layer, and the p-layer are sequentially grown on the substrate (a), and then the mask 9 for fabrication of the structure (b) is fabricated (b), through an inductively coupled plasma (ICP) process. The n-layer is etched to reveal (c). Thereafter, the p-electrode 35 is selectively deposited on the p-layer 5 (d), and n-GaN passivation is performed through plasma enhanced chemical vapor deposition (PECVD) and patterning processes. conduct a passivation (e). The n-electrode 34 for manufacturing a vertical device is deposited, and the substrate is bonded to the conductive substrate using a wafer bonder (f). Next, the substrate 1 is removed using a laser (g) to form the p-electrode 35A on the exposed p-electrode 35B. In each step, a mask is used.

이에 반하여 본 발명의 제2실시예인 발광소자의 제조방법은 상기의 각 과정에서 본 바와 같이, 발광소자의 구조 형성을 위한 ICP 공정이 생략되고, 형성된 홀(hole)에 기울기를 갖는(경사진) 메탈층을 형성함으로써 전체적으로 제조공정이 개선되어 생산효율을 높일 수 있다.In contrast, in the method of manufacturing the light emitting device according to the second embodiment of the present invention, the ICP process for forming the structure of the light emitting device is omitted, as seen in each of the above processes, and has a slope (tilt) in the formed hole. By forming the metal layer, the overall manufacturing process may be improved, thereby increasing production efficiency.

1 : 기판 2 : 실리콘옥사이드 패턴
3 : n-층 4 : 활성층
5 : p-층 6 : 반도체층
7 : 메탈층 8 : 패시베이션층
9 : 식각 마스크 (PR 패턴)
33 : 도전성 기판
34 : n-전극(34A, 34B)
35 : p-전극(35A, 35B)1 substrate 2 silicon oxide pattern
3: n-layer 4: active layer
5: p-layer 6: semiconductor layer
7: metal layer 8: passivation layer
9: etching mask (PR pattern)
33: conductive substrate
34: n-electrode 34A, 34B
35: p-electrode 35A, 35B

Claims (7)

기판;
상기 기판 상에 형성된 SiO2 패턴;
상기 기판 상에 순차 성장된 n-층, 활성층 및 p-층;
상기 p-층 및 SiO2 패턴 상에 성장된 메탈층;
을 포함하는 발광소자.
Board;
A SiO 2 pattern formed on the substrate;
An n-layer, an active layer and a p-layer sequentially grown on the substrate;
A metal layer grown on the p-layer and the SiO 2 pattern;
Light emitting device comprising a.
제1항에 있어서,
상기 n-층, 활성층 및 p-층은 경사진 양 측면이 SiO2 패턴의 양단에 걸쳐 형성된 것을 특징으로 하는 발광소자.
The method of claim 1,
The n-layer, the active layer and the p-layer is a light emitting device, characterized in that both sides of the inclined formed over both ends of the SiO 2 pattern.
기판;
상기 기판 상에 성장된 n-층;
상기 n-층 상에 형성되며, 중앙부가 비어있는 SiO2 패턴;
상기 n-층 위에 성장된 n-층, 활성층 및 p-층;
상기 p-층 위에 형성된 패시베이션층;
상기 중앙부가 비어있는 SiO2 패턴에 의해 노출된 영역에 드러나는 n-층과 접촉하여 형성된 메탈층;
을 포함하는 발광소자.
Board;
An n-layer grown on the substrate;
An SiO 2 pattern formed on the n-layer and having an empty center;
An n-layer, an active layer and a p-layer grown over the n-layer;
A passivation layer formed on said p-layer;
A metal layer formed in contact with the n-layer exposed in the region exposed by the empty SiO 2 pattern;
Light emitting device comprising a.
제3항에 있어서,
상기 n-층, 활성층 및 p-층은 경사진 양 측면이 상기 중앙부가 비어있는 SiO2 패턴의 양단에 걸쳐 형성된 것을 특징으로 하는 발광소자.
The method of claim 3,
The n-layer, the active layer and the p-layer is a light emitting device, characterized in that the inclined both sides are formed over both ends of the SiO 2 pattern with the central portion is empty.
제3항에 있어서,
상기 n-층과 접촉하는 메탈층과 하부 도전성 기판이 접하여 전류와 열의 경로가 되는 것을 특징으로 하는 발광소자.
The method of claim 3,
And a metal layer in contact with the n-layer and a lower conductive substrate to be a path of current and heat.
기판을 준비하는 단계;
상기 기판 상에 SiO2 패턴이 형성되는 단계;
상기 기판 상에 n-층, 활성층, p-층을 순차 성장시키는 단계;
상기 p-층 및 SiO2 패턴 상에 메탈층을 성장시키는 단계;
를 포함하는 발광소자의 제조방법.
Preparing a substrate;
Forming a SiO 2 pattern on the substrate;
Sequentially growing an n-layer, an active layer, and a p-layer on the substrate;
Growing a metal layer on the p-layer and the SiO 2 pattern;
Method of manufacturing a light emitting device comprising a.
기판을 준비하는 단계;
상기 기판 상에 n-층을 성장시키는 단계;
상기 n-층 상에 SiO2 패턴이 형성되는 단계;
상기 n-층을 재성장시킨 후, 활성층 및 p-층을 성장시키는 단계;
상기 p-층상에 p-전극을 형성하는 단계;
상기 p-층 상에 패시베이션층을 성장시키는 단계;
상기 SiO2 패턴의 중앙부를 식각하여 상기 n-층을 노출시키는 단계;
상기 중앙부에 드러나는 n-층과 접촉하여 메탈층을 성장시키는 단계;
를 포함하는 발광소자의 제조방법.
Preparing a substrate;
Growing an n-layer on the substrate;
Forming a SiO 2 pattern on the n-layer;
After regrowing the n-layer, growing an active layer and a p-layer;
Forming a p-electrode on the p-layer;
Growing a passivation layer on the p-layer;
Etching the central portion of the SiO 2 pattern to expose the n-layer;
Growing a metal layer in contact with the n-layer exposed in the central portion;
Method of manufacturing a light emitting device comprising a.
KR1020110080576A 2011-08-12 2011-08-12 Light emitting device with periodic deflector embedded structure and fabrication method thereof KR101181018B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110080576A KR101181018B1 (en) 2011-08-12 2011-08-12 Light emitting device with periodic deflector embedded structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080576A KR101181018B1 (en) 2011-08-12 2011-08-12 Light emitting device with periodic deflector embedded structure and fabrication method thereof

Publications (1)

Publication Number Publication Date
KR101181018B1 true KR101181018B1 (en) 2012-09-07

Family

ID=47074048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080576A KR101181018B1 (en) 2011-08-12 2011-08-12 Light emitting device with periodic deflector embedded structure and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR101181018B1 (en)

Similar Documents

Publication Publication Date Title
EP2264795B1 (en) Light emitting diode and manufacturing method thereof
JP5037169B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
KR101125395B1 (en) Light emitting device and fabrication method thereof
US8097493B2 (en) Method of manufacturing semiconductor light emitting elements
KR20120092326A (en) Non-polar light emitting diode having photonic crystal structure and method of fabricating the same
KR101258582B1 (en) Nano rod light emitting device
KR100982988B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
KR20130025856A (en) Nano rod light emitting device
JP2007235122A (en) Semiconductor light-emitting apparatus, and its manufacturing method
JP4940359B1 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
KR100930187B1 (en) Vertical structure semiconductor light emitting device manufacturing method
US9306120B2 (en) High efficiency light emitting diode
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR100887111B1 (en) Manufacturing method of vertical semiconductor light emitting device
JP2023510976A (en) Micro LED and its manufacturing method
KR20080079844A (en) Vertical light emitting diode and method of fabricating the same
TWI437731B (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
JP4751093B2 (en) Semiconductor light emitting device
KR101181018B1 (en) Light emitting device with periodic deflector embedded structure and fabrication method thereof
KR101256979B1 (en) Light emitting device with wedge structure and fabrication method thereof
KR101039970B1 (en) Method for forming a semiconductor layer and fabricating light emitting device
KR20120085027A (en) Semiconductor light emitting device and manufacturing method thereof
KR101265056B1 (en) Light emitting device with sandglass structure and fabrication method thereof
KR20080081620A (en) Method of fabricating vertical light emitting diode
KR100826395B1 (en) Manufacturing method vertical nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 8