KR101177553B1 - 씨모스 이미지 센서 및 그 형성 방법 - Google Patents
씨모스 이미지 센서 및 그 형성 방법 Download PDFInfo
- Publication number
- KR101177553B1 KR101177553B1 KR1020050068043A KR20050068043A KR101177553B1 KR 101177553 B1 KR101177553 B1 KR 101177553B1 KR 1020050068043 A KR1020050068043 A KR 1020050068043A KR 20050068043 A KR20050068043 A KR 20050068043A KR 101177553 B1 KR101177553 B1 KR 101177553B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- source
- active region
- pickup
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims description 66
- 238000009792 diffusion process Methods 0.000 claims description 42
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 15
- 229910052715 tantalum Inorganic materials 0.000 description 11
- 239000000969 carrier Substances 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 210000000746 body region Anatomy 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
씨모스 이미지 센서 및 그 형성 방법을 제공한다. 이 센서는 소스 팔로어 게이트 양측의 제1 또는 제2 소스/드레인 영역 일측에 배치된 픽업 영역을 포함한다. 픽업 영역을 통하여 기판 내 발생될 수 있는 과잉 전하들을 신속하게 배출시킬 수 있다.
Description
도 1은 종래의 씨모스 이미지 센서의 화소를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 씨모스 이미지 센서의 화소에 대한 등가회로도이다.
도 3은 본 발명의 실시예에 따른 씨모스 이미지 센서를 보여주는 평면도이다.
도 4는 도 3의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'을 따라 취해진 단면도이다.
도 5는 본 발명의 실시예에 따른 씨모스 이미지 센서의 변형예를 보여주는 평면도이다.
도 6은 도 5의 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'을 따라 취해진 단면도이다.
도 7a 내지 도 9a는 본 발명의 실시예에 따른 씨모스 이미지 센서의 형성 방법을 설명하기 위한 평면도들이다.
도 7b 내지 도 9b는 각각 도 7a 내지 9a의 Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ'을 따라 취해진 단면도들이다.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 좀더 구체적으로, 씨모스 이미지 센서 및 그 형성 방법에 관한 것이다.
반도체 소자들 중 이미지 센서는 광학적 이미지를 전기적 신호로 변환시키는 소자이다. 이미지 센서로서 종래에 널리 알려진 것은 CCD(charge coupled device) 이미지 센서라 할 수 있다. CCD 이미지 센서는 허용 가능한 전하 전달 효율을 달성하기 위하여, 외부 제어 신호 및 큰 클럭 스윙이 필요하여 높은 소비전력이 요구된다. 또한, CCD 이미지 센서는 이미지 신호의 조정 또는 표준 비디오 출력을 생성하기 위한 부가적인 지원 회로가 필요하다. 따라서, CCD 이미지 센서는 고집적화시키는 것이 어렵다. 이러한 문제점들로 인하여, 최근에 CCD 이미지 센서의 대안으로 씨모스 이미지 센서가 제안된 바 있다.
씨모스 이미지 센서는 비교적 간단한 구조를 가지고, 또한, 고도로 발달된 씨모스 제조 공정이 적용됨으로써, 고집적화 및 저소비전력을 구현할 수 있다. 통상적으로, 씨모스 이미지 센서의 화소는 광감지 소자인 포토 다이오드(photo diode), 및 상기 포토 다이오드에 저장된 전하를 전송 및 출력하기 위한 하나 또는 복수개의 전계 효과 트랜지스터들(이하, 트랜지스터라 함)을 포함할 수 있다.
최근에, 노이즈(noise)등을 개선하기 위하여 소스 팔로어(source follower) 트랜지스터를 포함하는 씨모스 이미지 센서의 화소가 제안된 바 있다. 이러한 소스 팔로어 트랜지스터를 포함하는 씨모스 이미지 센서를 도면을 참조하여 설명한다.
도 1은 종래의 씨모스 이미지 센서의 화소를 설명하기 위한 단면도이다.
도 1을 참조하면, p형의 반도체 기판(1)에 n형의 포토 다이오드(5)가 형성되고, 상기 포토 다이오드(5) 일측의 상기 반도체 기판(1) 상에 서로 이격되어 전송 게이트(3a, transfer gate), 리셋 게이트(3b, reset gate) 및 소스 팔로어 게이트(3c, source follower gate)가 순차적으로 배치된다. 상기 게이트들(3a,3b,3c)과 상기 반도체 기판(1) 사이에 게이트 산화막(2)이 개재된다. 상기 전송 게이트(3a)와 상기 리셋 게이트(3b) 사이의 상기 반도체 기판(1)에 부유 확산 영역(6)이 형성된다. 즉, 상기 포토 다이오드(5)와 상기 부유 확산 영역(6) 사이의 상기 반도체 기판(1) 상에 상기 전송 게이트(3a)가 배치된다. 상기 소스 팔로어 게이트(3c) 양측의 상기 반도체 기판(1)에 각각 제1 불순물 도핑 영역(7) 및 제2 불순물 도핑 영역(8)이 형성된다. 상기 리셋 게이트(3b)와 상기 소스 팔로어 게이트(3c) 사이의 상기 반도체 기판(1)에 상기 제1 불순물 도핑 영역(7)이 배치된다. 상기 부유 확산 영역(6), 제1 및 제2 불순물 도핑 영역들(7,8)은 n형 불순물들로 도핑된다.
상기 소스 팔로어 게이트(3c)는 상부 배선(미도시함)에 의하여 상기 부유 확산 영역(6)과 전기적으로 접속한다. 상기 부유 확산 영역(6)은 상기 전송 게이트(3a)를 포함하는 전송 트랜지스터의 드레인 및 상기 리셋 게이트(3b)를 포함하는 리셋 트랜지스터의 소오스에 해당한다. 상기 제1 불순물 도핑 영역(7)은 상기 리셋 트랜지스터의 드레인 및 상기 소스 팔로어 게이트(3c)를 포함하는 소스 팔로어 트랜지스터의 드레인에 해당한다. 상기 제1 불순물 도핑 영역(7)에는 전원 전압이 인가된다. 상기 제2 불순물 도핑 영역(8)은 상기 소스 팔로어 트랜지스터의 소오스에 해당한다.
상술한 구조의 씨모스 이미지 센서의 화소의 동작 방법을 간략히 설명한다. 먼저, 상기 리셋 게이트(3b)에 전압을 인가하여 상기 리셋 트랜지스터를 턴온(turn on)시켜 상기 제1 불순물 도핑 영역(7)의 전원 전압을 상기 부유 확산 영역(6)에 인가한다. 이어서, 상기 리셋 트랜지스터를 턴오프(turn off)시켜 상기 부유 확산 영역(6)의 전위를 전원 전압으로 유지시킨다.
외부 빛이 상기 포토 다이오드(5)로 입사되면, 전자-정공 쌍들(EHP; Electron-Hole pairs)이 발생되고, 발생된 신호전자들은 상기 포토 다이오드(5)내에 축적된다. 상기 전송 트랜지스터를 턴온시켜 상기 포토 다이오드(5)내 전자들을 상기 부유 확산 영역(6)으로 전달한다. 이에 따라, 상기 부유 확산 영역(6)의 전위가 변화되어 상기 소스 팔로어 게이트(3c)의 전위가 변화된다. 이에 따라, 상기 제2 불순물 도핑 영역(8)(즉, 소스 팔로어 트랜지스터의 소스)의 전위가 변화된다. 상기 제2 불순물 도핑 영역(8)의 전위의 변화량을 출력한다. 이어서, 상기 리셋 트랜지스터를 턴온시켜 상기 부유 확산 영역(6)을 전원 전압으로 유지시킨다. 이러한 과정들을 반복하여 광학적 신호를 전기적 신호로 전환시킨다.
반도체 소자의 고집적화 경향에 따라, 상술한 화소의 트랜지스터들의 크기가 점점 감소되고 있다. 이에 따라, 상기 트랜지스터들에 핫캐리어(hot carrier) 현상이 발생되어 씨모스 이미지 센서의 특성을 열화시킬 수 있다. 예컨대, 씨모스 이미지 센서의 암전류등과 같은 노이즈(noise)가 증가되거나, 상기 트랜지스터들의 특성이 열화될 수 있다. 특히, 상기 소스 팔로어 트랜지스터는 핫캐리어 현상에 취약할 수 있다. 상기 부유 확산 영역(6)내 신호전자들이 축적되면, 상기 소스 팔로어 게이트(3c)의 전위가 감소되며, 또한, 상기 소스 팔로어 트랜지스터의 소오스(즉, 상기 제2 불순물 도핑 영역(8))의 전위도 감소된다. 이때, 상기 소스 팔로어 트랜지스터의 드레인(즉, 상기 제1 불순물 도핑 영역(7))에는 전원 전압이 유지된다. 이에 따라, 상기 소스 팔로어 트랜지스터의 드레인 전위가 그것의 게이트 전위에 비하여 높아지고, 또한, 상기 소스 팔로어 트랜지스터의 드레인 및 소스간의 전위도 증가된다. 그 결과, 상기 소스 팔로어 트랜지스터는 핫캐리어 현상에 더욱 취약해질 수 있다.
이러한 핫캐리어들은 드레인 가장자리등에 충돌전리(impact ionization)를 일으켜 다량의 전자-정공 쌍들을 발생시킬 수 있다. 핫캐리어들에 의해 발생된 과잉 전공들은 상기 반도체 기판(1)내에 축적되어 상기 반도체 기판(1)의 전위를 증가시킬 수 있다. 이로 인하여, 상기 반도체 기판(1)과 상기 제2 불순물 도핑 영역(8)간에 순방향 바이어스(bais)가 인가되어 상기 소스 팔로어 트랜지스터의 드레인 및 소스간에 흐르는 전류량이 증가될 수 있다. 이로써, 상기 핫캐리어들의 량이 더욱 증가되어 씨모스 이미지 센서의 특성을 더욱 열화시킬 수 있다. 한편, 핫캐리어들에 의해 발생된 과잉 전자들은 상기 부유 확산층(6) 또는/및 포토 다이오드(5)등으로 유입되어 암전류등과 같은 노이즈(noise)를 증가시킬 수 있다.
본 발명은 상술한 제반적인 문제점들을 해결하기 위한 것으로, 본 발명이 이루고자 하는 기술적 과제는 핫캐리어 현상에 의한 씨모스 이미지 센서의 특성 열화를 최소화할 수 있는 씨모스 이미지 센서 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 핫캐리어 현상에 의해 발생되는 잉여 전하들을 최소화할 수 있는 씨모스 이미지 센서 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 씨모스 이미지 센서를 제공한다. 이 센서는 제1 도전형의 기판에 형성되어 제1, 제2 및 제3 활성영역들을 한정하는 소자분리막, 및 상기 제1 활성영역에 형성된 제2 도전형의 포토 다이오드 영역, 및 상기 제2 활성영역에 형성된 제2 도전형의 부유 확산 영역을 포함한다. 소스 팔로어 게이트(source follower gate)가 상기 제2 활성영역의 상부를 가로지른다. 상기 소스 팔로어 게이트는 상기 부유 확산 영역과 전기적으로 접속된다. 제2 도전형의 제1 및 제2 소스/드레인 영역들이 상기 소스 팔로어 게이트 양측의 상기 제2 활성영역에 각각 형성된다. 제1 픽업 영역이 상기 제3 활성영역에 형성된다. 상기 제3 활성영역은 상기 제1 또는 제2 소스/드레인 영역들이 형성된 상기 제2 활성영역의 일측에 연결되고, 상기 부유 확산 영역과, 상기 제1 및 제2 소스/드레인 영역은 서로 이격된다.
일 실시예에 따르면, 상기 제1 픽업 영역은 제1 도전형의 불순물들로 도핑될 수 있다. 이때, 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 경우, 상기 제1 픽업 영역에는 접지 전압을 인가할 수 있다. 상기 씨모스 이미지 센서는 상기 소자분리막에 의해 한정되되, 상기 제1 또는 제2 소스/드레인 영역들이 형성된 상기 제2 활성영역의 다른 일측에 연결된 제4 활성영역, 및 상기 제4 활성영역에 형 성된 제2 픽업 영역을 더 포함할 수 있다. 상기 제2 픽업 영역은 제2 도전형의 불순물들로 도핑되고, 상기 제2 픽업 영역은 상기 제1 및 제2 소스/드레인 영역들과 이격된다. 상기 제1 도전형이 p형이고, 상기 제2 도전형이 n형일 경우, 상기 제1 픽업 영역에는 접지 전압이 인가되고, 상기 제2 픽업 영역에는 전원 전압이 인가될 수 있다.
일 실시예에 따르면, 상기 제1 픽업 영역은 제2 도전형의 불순물들로 도핑될 수 있다. 상기 제1 도전형이 p형이고, 상기 제2 도전형이 n형인 경우, 상기 제1 픽업 영역에는 전원 전압이 인가된다.
상기 씨모스 이미지 센서는 상기 포토 다이오드 영역과 상기 부유 확산 영역 사이의 상기 제2 활성영역 상부를 가로지르는 전송 게이트, 및 상기 부유 확산 영역과 상기 제1 소스/드레인 영역 사이의 상기 제2 활성영역 상부를 가로지르는 리셋 게이트를 더 포함할 수 있다. 상기 씨모스 이미지 센서는 상기 전송, 리셋 및 소스 팔로어 게이트들과 상기 기판 사이에 개재된 게이트 절연막을 더 포함할 수 있다. 상기 제1 픽업 영역은 상기 제1 및 제2 소스/드레인 영역들과 이격될 수 있다. 상기 제1 소스/드레인 영역에는 전원 전압이 인가될 수 있다.
상술한 기술적 과제들을 해결하기 위한 씨모스 이미지 센서의 형성 방법을 제공한다. 이 방법은 다음의 단계들을 포함한다. 제1 도전형의 기판에 제1, 제2 및 제3 활성영역들을 한정하는 소자분리막을 형성한다. 상기 제1 활성영역에 인접한 상기 제2 활성영역을 상부를 가로지르는 전송 게이트, 상기 전송 게이트 일측의 상기 제2 활성영역을 순차적으로 가로지르는 리셋 및 소스 팔로어 게이트들을 형성한 다. 상기 제1 활성영역에 제2 도전형의 포토 다이오드 영역을 형성한다. 제2 도전형의 불순물 이온들을 선택적으로 주입하여 상기 전송 게이트와 상기 리셋 게이트 사이의 부유 확산 영역, 상기 소스 팔로어 게이트 양측에 제1 및 제2 소스/드레인 영역들을 형성한다. 상기 제3 활성영역에 불순물 이온들을 선택적으로 주입하여 제1 픽업 영역을 형성한다. 상기 제3 활성영역은 상기 제1 또는 제2 소스/드레인 영역이 형성된 상기 제2 활성영역의 일측에 연결되고, 상기 소스 팔로어 게이트는 상기 부유 확산 영역에 전기적으로 접속한다.
일 실시예에 따르면, 상기 제1 픽업 영역은 제1 도전형의 불순물 이온들을 주입하여 형성할 수 있다. 이때, 상기 제1 도전형이 p형이고, 상기 제2 도전형이 n형인 경우, 상기 제1 픽업 영역에는 접지 전압이 인가될 수 있다. 상기 소자분리막은 상기 제1 또는 제2 소스/드레인 영역들이 형성된 상기 제2 활성영역의 다른 일측에 연결된 제4 활성영역을 더 한정할 수 있다. 이 경우에, 상기 방법은 상기 제4 활성영역에 제2 도전형의 불순물 이온들을 주입하여 제2 픽업 영역을 형성하는 단계를 더 포함할 수 있다. 상기 제2 픽업 영역은 상기 제1 및 제2 소스/드레인 영역들과 이격되도록 형성된다. 상기 제1 도전형이 p형이고, 상기 제2 도전형이 n형인 경우, 상기 제1 픽업 영역에는 접지 전압이 인가되고, 상기 제2 픽업 영역에는 전원 전압을 인가할 수 있다.
일 실시예에 따르면, 상기 제1 픽업 영역은 제2 도전형의 불순물 이온들을 주입하여 형성할 수 있다. 이때, 상기 제1 도전형이 p형이고, 상기 제2 도전형이 n형인 경우, 상기 제1 픽업 영역에는 전원 전압이 인가될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 명세서의 실시예들은 씨모스 이미지 센서의 화소가 4개의 트랜지스터들을 갖는 경우에 대해 설명한다. 하지만, 본 발명은 4개의 트랜지스터들의 화소를 갖는 씨모스 이미지 센서에 한정되지 않는다. 본 발명은 다른 갯수의 트랜지스터들로 구성된 화소를 갖는 씨모스 이미지 센서에도 적용될 수 있다.
먼저, 본 발명의 실시예에 따른 씨모스 이미지 센서의 화소에 대한 등가회로도를 도 2를 참조하여 설명한다.
도 2는 본 발명의 실시예에 따른 씨모스 이미지 센서의 화소에 대한 등가회로도이다.
도 2를 참조하면, 본 실시예에 따른 이미지 센서의 화소는 광감지 소자인 포토 다이오드(PD) 및 상기 포토 다이오드(PD)에 저장된 전하의 전송 또는/및 출력등 을 제어하는 트랜지스터들(Tt,Tr,Ts,Ta)을 포함한다. 전송 트랜지스터(Tt, transfer transistor)의 소오스는 상기 포토 다이오드(PD)에 접속되고, 상기 전송 트랜지스터(Tt)의 드레인은 부유 확산 영역(FD)에 접속된다. 상기 전송 트랜지스터(Tt)의 게이트에는 턴온(Turn on)을 위한 전압이 인가될 수 있다.
소스 팔로어 트랜지스터(Ts; source transistor)의 게이트가 상기 부유 확산 영역(FD)에 접속된다. 상기 소스 팔로어 트랜지스터(Ts)의 드레인에는 전원 전압(Vdd)이 인가되고, 상기 소스 팔로어 트랜지스터(Ts)의 소스는 억세스 트랜지스터(Ta; access transistor)의 드레인에 접속한다.
리셋 트랜지스터(Tr; reset transistor)의 소오스가 상기 부유 확산 영역(FD)에 접속되고, 상기 리셋 트랜지스터(Tr)의 드레인에는 전원 전압(Vdd)이 인가된다. 상기 억세스 트랜지스터(Ta)의 소스는 출력 포트(Po)에 연결되고, 상기 억세스 트랜지스터(Ta)의 게이트는 입력 포트(Pi)에 연결된다. 상기 입력 포트(Pi)를 통하여 상기 억세스 트랜지스터(Ta)를 턴온 시키기 위한 전압이 인가되면, 상기 출력 포트(Po)를 통하여 영상에 대한 정보를 갖는 전기적 데이타가 출력된다. 상기 입력 포트(Pi), 상기 전송 트랜지스터(Tt)의 게이트, 및 리셋 트랜지스터(Tr)의 게이트에 인가되는 턴온 전압은 상기 전원 전압(Vdd)과 동일하거나, 상기 전원 전압(Vdd)에 근접한 전압이 인가될 수 있다.
도시된 바와 같이, 상술한 등가회로도에서 화소를 구성하는 트랜지스터들은 엔모스 트랜지스터인 경우에 대해 설명한 것이다. 이 경우에, 상기 전원 전압(Vdd)은 양의 전압이다. 만약, 상기 트랜지스터들이 피모스 트랜지스터로 채택될 경우, 상기 화소를 동작시키기 위한 전압들은 달라질 수 있다. 예컨대, 상기 트랜지스터들이 피모스 트랜지스터인 경우, 상기 전원 전압(Vdd)은 음의 전압일 수도 있다.
상술한 등가회로도는 화소를 구성하는 트랜지스터들이 엔모스 트랜지스터인 경우에 대해 설명한 것이다. 만약, 상기 트랜지스터들이 피모스 트랜지스터로 채택될 경우, 상기 화소를 동작시키기 위한 전압들은 달라질 수 있다.
다음으로, 본 발명의 실시예에 따른 씨모스 이미지 센서를 도 2와 더불어 구체화한 평면도 및 단면도를 참조하여 설명한다.
도 3은 본 발명의 실시예에 따른 씨모스 이미지 센서를 보여주는 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'을 따라 취해진 단면도이다. 도 3의 참조부호 "50" 및 "51"은 각각 도 3의 Ⅰ-Ⅰ'을 절취한 부분, 및 도 3의 Ⅱ-Ⅱ'을 절취한 부분에 해당한다.
도 2, 도 3 및 도 4를 참조하면, 제1 도전형의 반도체 기판(100, 이하, 기판이라 함)에 제1, 제2 및 제3 활성영역들(104a,104b,104c)을 한정하는 소자분리막(102)이 배치된다. 상기 기판(100)은 제1 도전형의 불순물들로 도핑되어 있다. 따라서, 상기 활성영역들(104a,104b,104c)도 제1 도전형의 불순물들로 도핑되어 있다. 상기 소자분리막(102)은 트렌치형 소자분리막일 수 있다. 상기 제2 활성영역(104b)은 상기 제1 활성영역(104a)의 일측에 연결되고, 상기 제3 활성영역(104c)은 상기 제2 활성영역(104b)의 일측에 연결된다.
상기 제1 활성영역(104a)에 포토 다이오드 영역(110)가 형성된다. 상기 포토 다이오드 영역(110)는 상기 기판(100)과 다른 타입인 제2 도전형의 불순물들로 도 핑된다. 상기 포토 다이오드 영역(110)는 상기 기판(100)과 PN 접합을 이룬다. 이때, 상기 제2 포토 다이오드 영역(110)의 내부 대부분은 공핍 영역으로 이루어질 수 있다.
전송 게이트(108a)가 상기 포토 다이오드 영역(110)에 인접한 상기 제2 활성영역(104b)의 상부를 가로지른다. 상기 전송 게이트(108a) 일측의 상기 제2 활성영역(104b)에 부유 확산 영역(114)이 형성된다. 즉, 상기 포토 다이오드 영역(110)와 상기 부유 확산 영역(114) 사이의 상기 제2 활성영역(104b) 상부에 상기 전송 게이트(108a)가 배치된다. 상기 전송 게이트(108a)는 연장되어 상기 제2 활성영역(104b)에 인접한 상기 제1 활성영역(104a)의 일부를 덮을 수도 있다. 상기 전송 게이트(108a)는 전송 트랜지스터(Tt)의 게이트에 해당하고, 상기 부유 확산 영역(114)은 상기 전송 트랜지스터(Tt)의 드레인에 해당한다. 상기 포토 다이오드 영역(110)은 광감지 소자를 구성함과 더불어 상기 전송 트랜지스터(Tt)의 소오스에 해당한다.
리셋 게이트(108b, reset gate)가 상기 전송 게이트(108a)와 소정간격 이격되어 상기 제2 활성영역(104b)의 상부를 가로지른다. 상기 전송 게이트(108a) 및 상기 리셋 게이트(108b) 사이에 상기 부유 확산 영역(114)이 배치된다. 상기 리셋 게이트(108b)는 리셋 트랜지스터(Tr)의 게이트에 해당한다. 상기 부유 확산 영역(114)은 상기 전송 트랜지스터(Tt)의 드레인에 해당함과 더불어 상기 리셋 트랜지스터(Tr)의 소오스에 해당한다.
소스 팔로어 게이트(108c, source follower gate)가 상기 리셋 게이트(108b) 와 소정간격으로 이격되어 상기 제2 활성영역(104b)의 상부를 가로지른다. 상기 리셋 게이트(108b)는 상기 전송 게이트(108a)와 상기 소스 팔로어 게이트(108c) 사이의 상기 제2 활성영역(104b) 상부를 가로지른다. 상기 소스 팔로어 게이트(108c) 양측의 상기 제2 활성영역(104b)에 제1 및 제2 소스/드레인 영역들(115,116)이 각각 배치된다. 상기 제1 소스/드레인 영역(115)은 상기 리셋 게이트(108b)와 상기 소스 팔로어 게이트(108c) 사이의 상기 제2 활성영역(104b)에 배치된다. 상기 제2 소스/드레인 영역(116)은 상기 제1 소스/드레인 영역(115) 반대편의 상기 소스 팔로어 게이트(108c) 일측에 위치한 상기 제2 활성영역(104b)에 배치된다. 상기 제1 및 제2 소스/드레인 영역들(115,116)은 제2 도전형의 불순물들로 도핑된다. 상기 소스 팔로어 게이트(108c)는 소스 팔로어 트랜지스터(Ts)의 게이트에 해당한다. 상기 제1 소스/드레인 영역(115)은 상기 소스 팔로어 트랜지스터(Ts)의 드레인에 해당한다. 또한, 상기 제1 소스/드레인 영역(115)은 상기 리셋 트랜지스터(Tr)의 드레인에 해당한다. 상기 제2 소스/드레인 영역(116)은 상기 소스 팔로어 트랜지스터(Ts)의 소오스에 해당한다.
상기 소스 팔로어 게이트(108c)는 상기 부유 확산 영역(114)과 전기적으로 접속한다. 상기 소스 팔로어 게이트(108c)는 상기 기판(100) 전면을 덮는 층간절연막 상에 형성되는 배선과, 상기 층간절연막을 관통하는 콘택플러그를 경유하여 상기 부유 확산 영역(114)과 전기적으로 접속할 수 있다. 상기 제1 소스/드레인 영역(115)에는 전원 전압(Vdd)이 인가된다. 상기 트랜지스터들(Tt,Tr,Ts,Ta)이 엔모스 트랜지스터인 경우, 상기 전원 전압(Vdd)은 양의 전압이다. 이와는 달리, 상기 트 랜지스터들(Tt,Tr,Ts,Ta)이 피모스 트랜지스터인 경우, 상기 전원 전압(Vdd)은 음의 전압일 수도 있다.
억세스 게이트(108d)가 상기 소스 팔로어 게이트(108c)와 소정 간격으로 이격되어 상기 제2 활성영역(104b)을 가로지른다. 상기 소스 팔로어 게이트(108c)는 상기 리셋 게이트(108b)와 상기 억세스 게이트(108d) 사이의 상기 제2 활성영역(104b)의 상부를 가로지른다. 상기 제2 소스/드레인 영역(116)은 상기 소스 팔로어 게이트(108c)와 상기 억세스 게이트(108d) 사이의 상기 제2 활성영역(104b)에 배치된다. 상기 억세스 게이트(108d) 일측의 상기 제2 활성영역(104b)에 제3 소스/드레인 영역(117)이 형성된다. 상기 제2 및 제3 소스/드레인 영역(116,117)은 상기 억세스 게이트(108d) 양측의 상기 제2 활성영역(104b)에 각각 배치된다. 상기 억세스 게이트(108d)는 억세스 트랜지스터(Ta)의 게이트에 해당한다. 상기 제2 소스/드레인 영역(116)은 상술한 바와 같이, 상기 소스 팔로어 트랜지스터(Ts)의 소스에 해당함과 더불어 상기 억세스 트랜지스터(Ta)의 드레인에 해당한다. 상기 제3 소스/드레인 영역(117)은 상기 억세스 트랜지스터(Ta)의 소스에 해당한다. 상기 제3 소스/드레인 영역(117)에는 출력 포트(Po)로 사용되는 배선이 접속될 수 있다.
상기 게이트들(108a,108b,108c,108d)과 상기 반도체 기판(100) 사이에 게이트 절연막(106)이 개재된다. 상기 게이트 절연막(106)은 실리콘 산화막, 특히, 열산화막으로 형성될 수 있다.
상기 제3 활성영역(104c)내에 픽업 영역(122, pickup region)이 형성된다. 상기 픽업 영역(122)은 제1 도전형의 불순물들 또는 제2 도전형의 불순물들로 도핑 된 영역이다. 상기 제3 활성영역(104c)은 상기 제1 소스/드레인 영역(115) 또는 제2 소스/드레인 영역(116)이 형성된 상기 제2 활성영역(104b) 일측에 연결되는 것이 바람직하다. 상기 픽업 영역(122)은 상기 제1 및 제2 소스/드레인 영역들(115,116)과 이격되는 것이 바람직하다.
도 3에 있어서, 상기 제3 활성영역(104c) 및 픽업 영역(122)은 상기 제1 소스/드레인 영역(115)의 일측에 배치된 상태를 도시하였다(도 3의 실선 참조). 상기 제3 활성영역(104c) 및 픽업 영역(122)은 상기 리셋 게이트(108b) 및 소스 팔로어 게이트(108c) 사이에 위치할 수 있다. 이와는 다르게, 상기 픽업 영역(122)이 형성된 상기 제3 활성영역(104c)은 도 3의 점선으로 된 부분인 "A" 위치, "B" 위치, 또는 "C" 위치에 배치될 수도 있다. 다시 말해서, 상기 제3 활성영역(104c)은 상기 리셋 게이트(108b)와 소스 팔로어 게이트(108c) 사이에 위치한 상기 제2 활성영역(104b)의 양측 중에 하나에 연결되거나, 상기 소스 팔로어 게이트(108c)와 억세스 게이트(108d) 사이에 위치한 상기 제2 활성영역(104b)의 양측 중에 하나에 연결될 수 있다.
상기 픽업 영역(122)에는 픽업 전압(Vp, pickup voltage)이 인가된다. 상기 픽업 전압(Vp)은 상기 픽업 영역(122)에 접속된 배선을 통하여 상기 픽업 영역(122)에 인가될 수 있다. 상기 픽업 전압(Vp)에 의하여 상기 소스 팔로어 트랜지스터(Ts)에서 발생될 수 있는 핫캐리어 현상에 의한 과잉전하들을 신속하게 배출시킬 수 있다. 이에 따라, 과잉전하로 야기되는 씨모스 이미지 센서의 특성 열화를 최소화할 수 있다.
상기 픽업 영역(122)은 상술한 바와 같이, 제1 도전형의 불순물들 또는 제2 도전형의 불순물들로 도핑될 수 있다. 다시 말해서, 상기 픽업 영역(122)은 상기 기판(100)과 같은 타입의 불순물들로 도핑될 수 있다. 이와는 반대로, 상기 픽업 영역(122)은 상기 기판(100)과 다른 타입의 불순물들로 도핑될 수 있다.
먼저, 상기 픽업 영역(122)이 제1 도전형의 불순물들로 도핑된 경우(즉, 상기 기판(100)과 동일한 타입의 불순물들로 도핑된 경우)에 대해 설명한다. 이 경우에, 상기 픽업 영역(122)을 통하여 상기 기판(100)의 다수 캐리어들과 동일한 타입의 과잉 전하들을 배출시킬 수 있다. 이를 구체적으로 설명한다. 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 것이 바람직하다. 즉, 상기 트랜지스터들(Tt,Tr,Ts,Ta)은 엔모스 트랜지스터들인 것이 바람직하다. 따라서, 상기 픽업 영역(122)은 p형 불순물들로 도핑된다. 이때, 상기 픽업 전압(Vp)은 접지 전압인 것이 바람직하다. 이 경우에, 상기 소스 팔로어 트랜지스터(Ts)에서 핫캐리어 현상에 의해 발생될 수 있는 과잉 정공들은 접지 전압이 인가된 상기 픽업 영역(122)을 통하여 신속히 배출된다. 과잉 정공들은 상기 기판(100)의 다수 캐리어와 동일한 타입이다. 그 결과, 과잉 정공들로 야기될 수 있는 따른 씨모스 이미지 센서의 특성 열화를 최소화할 수 있다. 상기 픽업 영역(122)의 p형 불순물 농도는 상기 기판(100)의 p형 불순물 농도에 비하여 높은 것이 바람직하다. 이로써, 상기 픽업 영역(122)에 접속되도록 형성되는 콘택플러그와 상기 픽업 영역(122)간의 접촉저항을 감소시킬 수 있다. 상기 트랜지스터들(Tt,Tr,Ts,Ta)의 p형 바디 영역들이 서로 연결됨으로써, 다른 트랜지스터들(Tt,Tr,Ta)에서 핫캐리어 현상이 발생될지라도, 화소내 형 성된 상기 픽업 영역(122)을 통하여 과잉 전공들을 신속히 배출시킬 수 있다.
이와는 다르게, 상기 제1 도전형이 n형이고, 상기 제2 도전형이 p형일 수도 있다. 즉, 상기 트랜지스터들(Tt,Tr,Ts,Ta)은 피모스 트랜지스터이고, 상기 기판(100) 및 상기 픽업 영역(122)은 n형 불순물들로 도핑될 수 있다. 이때, 상기 제1 소스/드레인 영역(115)에는 음의 전원 전압(Vdd)이 인가될 수 있다. 이 경우에는, 상기 픽업 전압(Vp)으로 접지 전압을 인가하여 핫캐리어 현상으로 발생된 과잉 전자들을 배출시킬 수 있다.
다음으로, 상기 픽업 영역(122)이 제2 도전형의 불순물들로 도핑된 경우(즉, 상기 픽업 영역(122)과 상기 기판(100)이 서로 다른 타입의 불순물들로 도핑된 경우)에 대해 설명한다. 이 경우에는, 상기 픽업 영역(122)을 통하여 상기 기판(100)의 소수 캐리어와 동일한 타입의 과잉 전하들을 배출시킬 수 있다. 이를 구체적으로 설명한다. 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 것이 바람직하다. 따라서, 상기 픽업 영역(122)은 n형 불순물들로 도핑된다. 이때, 상기 픽업 전압(Vp)은 양의 전원 전압인 것이 바람직하다. 이로 인하여, 상기 소스 팔로어 트랜지스터(Ts)의 핫캐리어 현상에 의해 발생될 수 있는 과잉 전자들은 양의 전원 전압이 인가된 상기 픽업 영역(122)을 통하여 신속하게 배출될 수 있다. 과잉 전자들은 상기 기판(100)의 소수 캐리어와 동일한 타입이다. 상기 양의 전원 전압이 인가된 상기 픽업 영역(122)과 상기 기판(100)간에는 PN접합의 역바이어스가 인가된다. 이때, 상기 기판(100)의 과잉 전자들은 확산등에 의해 상기 픽업 영역(122)과 상기 기판(100)의 접합에 의한 공핍층으로 이동되고, 상기 공핍층에 도달한 상기 과잉 전자들은 상기 공핍층내 전계에 의하여 상기 픽업 영역(122)으로 신속히 배출된다. 그 결과, 과잉 전자들로 야기될 수 있는 씨모스 이미지 센서의 특성 열화를 최소화할 수 있다. 물론, 이경우에도, 상기 트랜지스터들(Tt,Tr,Ts,Ta)의 바디 영역들이 서로 연결되어 있음으로, 다른 트랜지스터들(Tt,Tr,Ta)에 핫캐리어 현상이 발생될지라도, 과잉 전자들은 상기 픽업 영역(122)을 통하여 신속히 배출될 수 있다.
이 경우에서도, 상기 제1 도전형이 n형이고, 상기 제2 도전형이 p형일 수 있다(즉, 트랜지스터들이 피모스 트랜지스터들일 수 있다). 이 경우에, 상기 픽업 영역(122)은 p형 불순물들로 도핑되고, 상기 기판(100)은 n형 불순물들로 도핑된다. 이때, 상기 픽업 전압(Vp)은 음의 전원 전압이 인가될 수 있다. 이에 따라, 상기 음의 전원 전압이 인가된 상기 픽업 영역(122)을 통하여 상기 기판(100)내에 소수 캐리어인 과잉 정공들이 상기 픽업 영역(122)을 통하여 신속히 배출될 수 있다.
상술한 바와 같이, 상기 픽업 영역(122)으로 인하여, 핫캐리어 현상에 의해 발생되는 과잉 전하들을 신속히 배출시킬 수 있다. 이에 따라, 과잉 전하들에 의하여 야기될 수 있는 씨모스 이미지 센서의 특성 열화를 최소화할 수 있다.
한편, 상술한 씨모스 이미지 센서의 화소는 하나의 픽업 영역(122)을 가지고 있다. 이와는 다르게, 씨모스 이미지 센서의 화소는 한쌍의 픽업 영역들을 가질수도 있다. 이를 도면들을 참조하여 설명한다.
도 5는 본 발명의 실시예에 따른 씨모스 이미지 센서의 변형예를 보여주는 평면도이고, 도 6은 도 5의 Ⅲ-Ⅲ' 및 Ⅳ-Ⅳ'을 따라 취해진 단면도이다.
도 2, 도 5 및 도 6을 참조하면, 제3 활성영역(104c)이 제1 소스/드레인 영 역(115) 또는 제2 소스/드레인 영역(116)이 형성된 제2 활성영역(104b)의 일측에 연결된다. 또한, 제4 활성영역(104d)이 상기 제1 및 제2 소스/드레인 영역(115,116)이 형성된 제2 활성영역(104b)의 다른 일측에 연결된다. 도 5에서는, 상기 제3 및 제4 활성영역들(104c,104d)이 제1 소스/드레인 영역(115) 양측에 각각 연결된 상태를 도시하였다. 이와는 다르게, 상기 제3 활성영역(104c)은 도 5의 "D" 위치 또는 "E" 위치에 배치될 수 있다. 또한, 상기 제4 활성영역(104d)이 도 5의 점선으로 된 부분인 "D" 위치 또는 "E" 위치에 배치될 수도 있다. 이와는 또 다르게, 상기 제3 및 제4 활성영역들(104c,104d)은 위치가 서로 바뀔수도 있다. 다시 말해서, 상기 제1 및 제2 소스/드레인 영역들(115,116)이 형성된 제2 활성영역(104b)의 측면들 중에 선택된 하나에 상기 제3 활성영역(104c)이 연결되고, 다른 선택된 하나에 상기 제4 활성영역(104d)이 연결된다.
상기 제3 활성영역(104c)내에 제1 픽업 영역(122')이 형성되고, 상기 제4 활성영역(104d)내에 제2 픽업 영역(124)이 형성된다. 상기 제1 및 제2 픽업 영역들(122',124)은 상기 제1 및 제2 소스/드레인 영역들(115,116)과 서로 이격되는 것이 바람직하다. 상기 제1 픽업 영역(122')은 제1 도전형의 불순물들로 도핑되고, 상기 제2 픽업 영역(124)은 제2 도전형의 불순물들로 도핑된다. 상기 제1 픽업 영역(122')에는 제1 픽업 전압(Vp1)이 인가되고, 상기 제2 픽업 영역(124)에는 제2 픽업 전압(Vp2)이 인가된다.
상기 제1 픽업 영역(122')은 상기 기판(100)과 동일한 타입의 불순물들로 도핑됨으로써, 상기 제1 픽업 영역(122')을 통하여 상기 기판(100)의 다수 캐리어와 동일한 타입의 과잉 전하들이 배출된다. 상기 제1 픽업 영역(122')의 불순물 농도는 상기 기판(100)의 불순물 농도에 비하여 높은 것이 바람직하다. 상기 제2 픽업 영역(122')은 상기 기판(100)과 다른 타입의 불순물들로 도핑됨으로써, 상기 제2 픽업 영역(124)을 통하여 상기 기판(100)의 소수 캐리어와 동일한 타입의 과잉 전하들이 배출된다.
상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 것이 바람직하다. 즉, 트랜지스터들(Tt,Tr,Ts,Ta)은 엔모스 트랜지스터인 것이 바람직하다. 이 경우에, 상기 제1 및 제2 픽업 영역들(122',124)은 각각 p형 및 n형 불순물들로 도핑된다. 이때, 상기 제1 픽업 전압(Vp1)은 접지 전압이고, 상기 제2 픽업 전압(Vp2)은 양의 전원 전압인 것이 바람직하다. 이에 따라, 소스 팔로어 트랜지스터(Ts)에서 핫캐리어 현상이 발생될 경우, 과잉 정공들은 상기 제1 픽업 영역(122')을 통하여 신속히 배출되고, 과잉 전자들은 상기 제2 픽업 영역(124)을 통하여 신속히 배출된다. 상기 트랜지스터들(Tt,Tr,Ts,Ta)의 바디 영역이 서로 연결됨으로써, 상기 소스 팔로어 트랜지스터(Ts) 이외의 다른 트랜지스터들(Tt,Tr,Ta)에서 핫캐리어 현상이 발생되어 과잉 전하들이 발생될지라도, 상기 제1 및 제2 픽업 영역들(122',124)에 의하여 과잉 전하들을 신속히 배출시킬 수 있다. 결과적으로, 핫캐리어 현상등으로 발생되는 과잉 전하들에 의한 씨모스 이미지 센서의 특성 열화를 방지할 수 있다.
이와는 다르게, 상기 제1 도전형이 n형이고, 상기 제2 도전형이 p형일 수도 있다. 즉, 상기 트랜지스터들(Tt,Tr,Ts,Ta)이 피모스 트랜지스터일 수 있다. 상기 이 경우에, 상기 제1 픽업 전압(Vp1)은 접지 전압이고, 상기 제2 픽업 전압(Vp2)은 음의 전원 전압일 수 있다. 이에 따라, 상기 소스 팔로어 트랜지스터(Ts)을 비롯한 트랜지스터들(Tt,Tr,Ts,Ta)에 핫캐리어 현상이 발생되어 상기 기판(100)내에 과잉 전하가 발생될 경우, 과잉 전자들은 상대적으로 전위가 높은 상기 제1 픽업 영역(122')을 통하여 배출되고, 과잉 정공들은 상기 제2 픽업 영역(124)으로 배출된다.
다음으로, 본 발명에 따른 씨모스 이미지 센서의 형성 방법을 도면들을 참조하여 설명한다.
도 7a 내지 도 9a는 본 발명의 실시예에 따른 씨모스 이미지 센서의 형성 방법을 설명하기 위한 평면도들이고, 도 7b 내지 도 9b는 각각 도 7a 내지 9a의 Ⅴ-Ⅴ' 및 Ⅵ-Ⅵ'을 따라 취해진 단면도들이다.
도 7a 및 도 7b를 참조하면, 제1 도전형의 기판(100)에 소자분리막(102)을 형성하여 활성영역들(104a,104b,104c)을 한정한다. 제2 활성영역(104b)은 제1 활성영역(104a)의 일측에 연결되고, 제3 활성영역(104c)은 상기 제2 활성영역(104b)의 일측에 연결된다.
상기 기판(100) 상에 게이트 절연막(106) 및 게이트 도전막을 차례로 형성하고, 상기 게이트 도전막을 패터닝하여 상기 기판(100) 상에 전송, 리셋, 소스 팔로어 및 억세스 게이트들(108a,108b,108c,108d)을 형성한다. 상기 게이트 절연막(106)은 실리콘 산화막, 특히, 열산화막으로 형성할 수 있다. 상기 게이트 도전막은 도핑된 폴리실리콘막, 금속막(ex, 텅스텐막 또는 몰리브덴막등), 도전성 금속질화막(ex, 티타늄질화막 또는 탄탈늄질화막등) 및 금속실리사이드막(ex, 텅스텐실리사이드막, 티타늄실리사이드막, 니켈실리사이드막 또는 코발트실리사이드막등) 중 에 선택된 하나의 단일막, 또는 이들의 복합막으로 형성할 수 있다.
상기 전송 게이트(108a)는 상기 제1 활성영역(104a)에 인접한 상기 제2 활성영역(104a)을 가로지른다. 상기 리셋, 소스 팔로어 및 억세스 게이트들(108b,108c,108d)은 상기 전송 게이트(108a) 일측에 옆으로 순차적으로 배치되어 상기 제2 활성영역(104b)을 가로지른다. 상기 게이트들(108a,108b,108c,108d)은 서로 이격되어 있다.
상기 제3 활성영역(104c)은 상기 소스 팔로어 게이트(108c)와 상기 리셋 게이트(108b) 사이의 상기 제2 활성영역(104b)의 양측 및 상기 소스 팔로어 게이트(108c)와 상기 억세스 게이트(108d) 사이의 상기 제2 활성영역(104b)의 양측 중에 선택된 하나의 측면에 형성되는 것이 바람직하다.
도 8a 및 도 8b를 참조하면, 상기 제1 활성영역(104a)에 선택적으로 불순물들을 주입하여 포토 다이오드 영역(110)를 형성한다. 상기 포토 다이오드 영역(110)는 제2 도전형의 불순물 이온들을 주입하여 형성한다.
상기 기판(100) 상에 제1 마스크 패턴(112)을 형성한다. 상기 제1 마스크 패턴(112)은 상기 포토 다이오드 영역(110) 및 상기 제3 활성영역(104c)을 덮는다. 상기 제1 마스크 패턴(112)은 상기 제3 활성영역(104c)과 접촉하는 상기 제2 활성영역(104b)의 일부를 덮을 수 있다.
상기 제1 마스크 패턴(112)은 감광막으로 형성할 수 있다. 상기 제1 마스크 패턴(112) 및 상기 게이트들(108a,108b,108c,108d)을 마스크로 사용하여 제2 도전형의 불순물 이온들을 주입하여 부유 확산 영역(114), 제1, 제2 및 제3 소스/드레 인 영역들(115,116,117)을 형성한다.
도 9a 및 도 9b를 참조하면, 상기 제1 마스크 패턴(112)을 제거하고, 상기 기판(100) 상에 제2 마스크 패턴(120)을 형성한다. 상기 제2 마스크 패턴(120)은 상기 포토 다이오드 영역(110), 부유 확산 영역(114), 제1, 제2 및 제3 소스/드레인 영역들(115,116,117)을 덮는다. 상기 제2 마스크 패턴(120)은 상기 제3 활성영역(104)을 노출시키는 개구부(119)가 형성된다. 이때, 상기 제2 마스크 패턴(120)은 상기 제2 활성영역(104b)과 접속하는 상기 제3 활성영역(104)의 일부를 덮을 수 있는다.
상기 제2 마스크 패턴(120)을 마스크로 사용하여 불순물 이온들을 주입하여 상기 제3 활성영역(104b)에 픽업 영역(122)을 형성한다. 상기 픽업 영역(122)은 상기 제1 및 제2 소스/드레인 영역들(115,116)과 이격되도록 형성하는 것이 바람직하다. 상술한 바와 같이, 상기 제1 마스크 패턴(112)이 상기 제3 활성영역(104c)에 접속된 상기 제2 활성영역(104b)의 일부를 덮고, 상기 제2 마스크 패턴(120)이 상기 제2 활성영역(104b)에 접속된 상기 제3 활성영역(104c)의 일부를 덮도록 형성함으로써, 상기 픽업 영역(122)과 상기 제1 및 제2 소스/드레인 영역(115,116)과 이격되도록 형성할 수 있다.
상기 픽업 영역(122)에 주입되는 불순물 이온들은 제1 도전형의 불순물들 또는 제2 도전형의 불순물들일 수 있다. 이와 관련된 내용은 도 3 및 도 4를 참조하여 설명한 것과 동일하다.
상술한 바와 같이, 상기 포토 다이오드 영역(110), 부유 확산 영역, 제1, 제 2 및 제3 소스/드레인 영역들(115,116,117)과, 픽업 영역(122)은 선택적으로 불순물 이온들을 주입하여 형성한다. 따라서, 이들은 순차적으로 형성된다. 이때, 이들은 순서는 달라질수도 있다. 예컨대, 부유 확산 영역(114), 제1, 제2 및 제3 소스/드레인 영역들(115,116,117)을 먼저 형성하고, 상기 포토 다이오드 영역(110)을 형성한 후에, 상기 픽업 영역(122)을 형성할 수 있다. 이와는 다르게, 상기 픽업 영역(122)을 먼저 형성한 후에, 상기 포토 다이오드 영역(110)를 형성하고, 상기 부유 확산 영역(114), 제1, 제2 및 제3 소스/드레인 영역들(115,116,117)을 형성할 수도 있다. 이러한 예들 이외의 순서로 형성될 수도 있다. 이들의 형성 순서가 달라짐에 따라, 상기 마스크 패턴들(112,120)의 형태는 달라질 수 있다.
한편, 도 5 및 도 6에 도시된 씨모스 이미지 센서의 형성 방법은 상술한 방법과 유사하다. 도 5 및 도 6에 도시된 씨모스 이미지 센서의 형성 방법에서 주요한 부분들을 설명한다. 도 5 및 도 6의 제4 활성영역(104d)은 상기 제1, 제2 및 제3 활성영역들(104a,104b,104c)과 동시에 형성된다. 도 5 및 도 6의 제1 픽업 영역(122')은 상술한 픽업 영역(122)과 동일한 방법으로 형성할 수 있다. 도 5 및 도 6에 도시된 씨모스 이미지 센서의 형성 방법은 제2 픽업 영역(124)을 형성하기 위한 선택적인 불순물 이온 주입 공정을 더 포함한다. 이때, 상기 제2 픽업 영역(124)은 상기 제1 픽업 영역(122')과 순차적으로 형성한다. 물론, 상기 제1 픽업 영역(122')을 형성한 후에, 상기 제2 픽업 영역(124)을 형성할 수 있다. 이와는 반대로, 상기 제2 픽업 영역(124)을 형성한 후에, 상기 제1 픽업 영역(122')을 형성할 수도 있다. 이 방법에서도, 포토 다이오드 영역(110)를 형성하는 공정, 부유 확산 영역(114), 제1, 제2 및 제3 소스/드레인 영역(115,116,117)을 형성하는 공정, 상기 제1 픽업 영역(122')을 형성하는 공정, 및 상기 제2 픽업 영역(124)을 형성하는 공정은 순차적으로 형성되며, 이들의 순서는 자유롭게 정할 수 있다.
상술한 바와 같이, 본 발명에 따른 씨모스 이미지 센서는 소스 팔로어 게이트 양측에 위치한 제1 및 제2 소스/드레인 영역들 중에 선택된 하나에 가깝게 형성된 픽업 영역을 포함한다. 상기 픽업 영역에는 픽업 전압이 인가된다. 이에 따라, 핫캐리어 현상등에 의해 발생되는 과잉 전하들을 상기 픽업 영역을 통하여 신속히 배출할 수 있다. 그 결과, 과잉 전하들에 의하여 발생될 수 있는 씨모스 이미지 센서의 특성 열화를 최소화할 수 있다.
Claims (18)
- 제1 도전형의 기판에 형성되어 제1, 제2 및 제3 활성영역들을 한정하는 소자분리막;상기 제1 활성영역에 형성된 제2 도전형의 포토 다이오드 영역;상기 제1 활성영역에 인접한 상기 제2 활성영역에 형성된 제2 도전형의 부유 확산 영역;상기 제2 활성영역의 상부를 가로지르되, 상기 부유 확산 영역과 전기적으로 접속된 소스 팔로어 게이트(source follower gate);상기 제2 활성영역에서, 상기 소스 팔로어 게이트 일측에 형성되고, 전원 전압이 인가되는 제2 도전형의 제1 소스/드레인 영역;상기 제2 활성영역에서, 상기 제1 소스/드레인 영역과 반대측인 상기 소스 팔로어 게이트 일측에 형성된 제2 도전형의 제2 소스/드레인 영역; 및상기 제3 활성영역에 형성된 제1 픽업 영역을 포함하되,상기 제3 활성영역은 상기 제1 또는 제2 소스/드레인 영역들이 형성된 상기 제2 활성영역의 일측에 연결되고,상기 제1 픽업 영역은 상기 제1 또는 제2 소스/드레인 영역들과 이격되고, 상기 소스 팔로어 게이트에 의해 정의된 소스 팔로어 트랜지스터에서 발생하는 과잉전하를 배출하도록 구성된 씨모스 이미지 센서.
- 제 1 항에 있어서,상기 제1 픽업 영역은 제1 도전형의 불순물들로 도핑된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 2 항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이되, 상기 제1 픽업 영역에는 접지 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 2 항에 있어서,상기 소자분리막에 의해 한정되되, 상기 제1 또는 제2 소스/드레인 영역들이 형성된 상기 제2 활성영역의 일측에 연결되되, 상기 제3 활성영역과는 이격된 제4 활성영역; 및상기 제4 활성영역에 형성된 제2 픽업 영역을 더 포함하되, 상기 제2 픽업 영역은 제2 도전형의 불순물들로 도핑되고, 상기 제2 픽업 영역은 상기 제1 및 제2 소스/드레인 영역들과 이격된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 4 항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이되, 상기 제1 픽업 영역에는 접지 전압이 인가되고, 상기 제2 픽업 영역에는 전원 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서,상기 제1 픽업 영역은 제2 도전형의 불순물들로 도핑된 것을 특징으로 하는 씨모스 이미지 센서.
- 제 6 항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이되, 상기 제1 픽업 영역에는 전원 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항 내지 제 7 항 중에 어느 한 항에 있어서,상기 포토 다이오드 영역과 상기 부유 확산 영역 사이의 상기 제2 활성영역 상부를 가로지르는 전송 게이트; 및상기 부유 확산 영역과 상기 제1 소스/드레인 영역 사이의 상기 제2 활성영역 상부를 가로지르는 리셋 게이트를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 8 항에 있어서,상기 전송, 리셋 및 소스 팔로어 게이트들과 상기 기판 사이에 개재된 게이트 절연막을 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항 내지 제 7 항 중에 어느 한 항에 있어서,상기 제1 픽업 영역은 상기 제1 및 제2 소스/드레인 영역들과 이격된 것을 특징으로 하는 씨모스 이미지 센서.
- 삭제
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제1 도전형의 기판에 제1, 제2 및 제3 활성영역들을 한정하는 소자분리막을 형성하는 단계;상기 제1 활성영역에 인접한 상기 제2 활성영역을 상부를 가로지르는 전송 게이트, 상기 전송 게이트 일측의 상기 제2 활성영역을 순차적으로 가로지르는 리셋 및 소스 팔로어 게이트들을 형성하는 단계;상기 제1 활성영역에 제2 도전형의 포토 다이오드 영역을 형성하는 단계;제2 도전형의 불순물 이온들을 선택적으로 주입하여 상기 전송 게이트와 상기 리셋 게이트 사이의 부유 확산 영역, 상기 소스 팔로어 게이트 양측에 제1 및 제2 소스/드레인 영역들을 형성하는 단계; 및상기 제3 활성영역에 불순물 이온들을 선택적으로 주입하여 제1 픽업 영역을 형성하는 단계를 포함하되,상기 제3 활성영역은 상기 제1 또는 제2 소스/드레인 영역이 형성된 상기 제2 활성영역의 일측에 연결되고, 상기 제1 픽업 영역은 상기 제1 또는 제2 소스/드레인 영역과는 이격되고, 상기 소스 팔로어 게이트는 상기 부유 확산 영역에 전기적으로 접속하는 씨모스 이미지 센서의 형성 방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 12 항에 있어서,상기 제1 픽업 영역은 제1 도전형의 불순물 이온들을 주입하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 13 항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이되, 상기 제1 픽업 영역에는 접지 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 13 항에 있어서,상기 소자분리막은 상기 제1 또는 제2 소스/드레인 영역들이 형성된 상기 제2 활성영역의 다른 일측에 연결된 제4 활성영역을 더 한정하되,상기 제4 활성영역에 제2 도전형의 불순물 이온들을 주입하여 제2 픽업 영역을 형성하는 단계를 더 포함하고, 상기 제2 픽업 영역은 상기 제1 및 제2 소스/드레인 영역들과 이격되도록 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 15 항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이되, 상기 제1 픽업 영역에는 접지 전압이 인가되고, 상기 제2 픽업 영역에는 전원 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 12 항에 있어서,상기 제1 픽업 영역은 제2 도전형의 불순물 이온들을 주입하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형이되, 상기 제1 픽업 영역에는 전원 전압이 인가되는 것을 특징으로 하는 씨모스 이미지 센서의 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050068043A KR101177553B1 (ko) | 2005-07-26 | 2005-07-26 | 씨모스 이미지 센서 및 그 형성 방법 |
| US11/472,058 US7586140B2 (en) | 2005-07-26 | 2006-06-21 | CMOS image sensors including pickup regions |
| JP2006192102A JP4988262B2 (ja) | 2005-07-26 | 2006-07-12 | Ｃｍｏｓイメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050068043A KR101177553B1 (ko) | 2005-07-26 | 2005-07-26 | 씨모스 이미지 센서 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070013612A KR20070013612A (ko) | 2007-01-31 |
| KR101177553B1 true KR101177553B1 (ko) | 2012-08-27 |
Family
ID=37693394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050068043A KR101177553B1 (ko) | 2005-07-26 | 2005-07-26 | 씨모스 이미지 센서 및 그 형성 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7586140B2 (ko) |
| JP (1) | JP4988262B2 (ko) |
| KR (1) | KR101177553B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102034482B1 (ko) | 2013-03-04 | 2019-10-21 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
| US9887228B2 (en) * | 2014-01-20 | 2018-02-06 | Himax Imaging, Inc. | Image sensor with oblique pick up plug and semiconductor structure comprising the same |
| KR102109952B1 (ko) * | 2019-10-14 | 2020-05-13 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230400A (ja) | 1999-12-06 | 2001-08-24 | Canon Inc | 固体撮像装置 |
| JP2001332714A (ja) | 2000-05-22 | 2001-11-30 | Canon Inc | 固体撮像装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043557A (ja) | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | 固体撮像素子を有する半導体装置およびその製造方法 |
| US6365926B1 (en) * | 2000-09-20 | 2002-04-02 | Eastman Kodak Company | CMOS active pixel with scavenging diode |
| KR100460760B1 (ko) | 2002-04-27 | 2004-12-09 | 매그나칩 반도체 유한회사 | 암전류 특성과 필팩터를 향상시킨 시모스 이미지센서의단위화소 |
| KR20030096659A (ko) | 2002-06-17 | 2003-12-31 | 삼성전자주식회사 | 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법 |
| KR100975443B1 (ko) * | 2003-04-30 | 2010-08-11 | 크로스텍 캐피탈, 엘엘씨 | 씨모스 이미지 센서의 단위화소 및 단위화소 어레이 |
-
2005
- 2005-07-26 KR KR1020050068043A patent/KR101177553B1/ko active IP Right Grant
-
2006
- 2006-06-21 US US11/472,058 patent/US7586140B2/en active Active
- 2006-07-12 JP JP2006192102A patent/JP4988262B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230400A (ja) | 1999-12-06 | 2001-08-24 | Canon Inc | 固体撮像装置 |
| JP2001332714A (ja) | 2000-05-22 | 2001-11-30 | Canon Inc | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070023854A1 (en) | 2007-02-01 |
| JP2007036224A (ja) | 2007-02-08 |
| JP4988262B2 (ja) | 2012-08-01 |
| US7586140B2 (en) | 2009-09-08 |
| KR20070013612A (ko) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625210A (en) | Active pixel sensor integrated with a pinned photodiode | |
| US6051857A (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| JP5426114B2 (ja) | 半導体装置及びその製造方法 | |
| US7772624B2 (en) | Image sensors and methods of fabricating same | |
| EP2752876B1 (en) | Unit pixel and light receiving element for image sensor | |
| JP5539104B2 (ja) | 光電変換装置およびそれを用いた撮像システム | |
| US8802472B2 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| CN103828052B (zh) | 图像传感器的单位像素及其光电探测器 | |
| KR100808950B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US8154055B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20060001121A1 (en) | Phototransistor of CMOS image sensor and method for fabricating the same | |
| KR100723485B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| KR101177553B1 (ko) | 씨모스 이미지 센서 및 그 형성 방법 | |
| JP2001326343A (ja) | 固体撮像装置 | |
| US7652343B2 (en) | Solid-state imaging device and method for manufacturing same | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| TWI449163B (zh) | 固態成像元件及其驅動方法 | |
| KR100833609B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US7405097B2 (en) | CMOS image sensor and method for manufacturing the same | |
| CN102906876A (zh) | 具有经掺杂的传输栅极的图像传感器 | |
| JP2007180538A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100340059B1 (ko) | 핑거형상의포토다이오드를갖는이미지센서 | |
| KR20060077076A (ko) | 시모스 이미지센서 및 그의 제조방법 | |
| KR100710182B1 (ko) | 시모스 이미지 센서의 광차폐층 및 그의 제조방법 | |
| KR20100079384A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 7 |