KR101161408B1 - Light emitting diode package and manufacturing method for the same - Google Patents

Light emitting diode package and manufacturing method for the same Download PDF

Info

Publication number
KR101161408B1
KR101161408B1 KR1020090018997A KR20090018997A KR101161408B1 KR 101161408 B1 KR101161408 B1 KR 101161408B1 KR 1020090018997 A KR1020090018997 A KR 1020090018997A KR 20090018997 A KR20090018997 A KR 20090018997A KR 101161408 B1 KR101161408 B1 KR 101161408B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
region
emitting diode
package
Prior art date
Application number
KR1020090018997A
Other languages
Korean (ko)
Other versions
KR20100100229A (en
Inventor
백호선
채정혜
김형근
정석호
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020090018997A priority Critical patent/KR101161408B1/en
Publication of KR20100100229A publication Critical patent/KR20100100229A/en
Application granted granted Critical
Publication of KR101161408B1 publication Critical patent/KR101161408B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 제1 영역 및 제2 영역을 구비하며, 상기 제1 영역과 제2 영역 사이에 개재된 절연막을 포함하는 기판; 상기 제1 영역 및 제2 영역 중 한 영역 위에 실장되는 발광 다이오드 칩; 및 상기 발광 다이오드 칩과 상기 제1 영역 및 제2 영역 중 상기 발광 다이오드 칩이 실장되지 않는 영역을 전기적으로 연결하는 와이어;를 포함하는 것을 특징으로 하는 발광 다이오드 패키지 및 그의 제조 방법에 관한 것이다.The present invention provides a substrate having a first region and a second region, the substrate including an insulating layer interposed between the first region and the second region; A light emitting diode chip mounted on one of the first region and the second region; And a wire for electrically connecting the light emitting diode chip to a region in which the light emitting diode chip is not mounted among the first region and the second region, and a light emitting diode package and a method of manufacturing the same.

상기의 구성 결과, 본 발명에 따른 발광 다이오드 패키지는 간단한 공정으로 열방출 효율을 향상시킬 수 있고, 비용 절감이 가능하다.As a result of the above configuration, the LED package according to the present invention can improve the heat dissipation efficiency by a simple process, it is possible to reduce the cost.

열방출 효율, LED 패키지, 절연층, 금속 기판 Heat Dissipation Efficiency, LED Package, Insulation Layer, Metal Substrate

Description

발광 다이오드 패키지 및 그의 제조 방법{LIGHT EMITTING DIODE PACKAGE AND MANUFACTURING METHOD FOR THE SAME}LIGHT EMITTING DIODE PACKAGE AND MANUFACTURING METHOD FOR THE SAME

본 발명은 발광 다이오드 패키지 및 그의 제조 방법에 관한 것으로서, 더 자세하게는 간단한 공정으로 열방출 효율을 향상시킬 수 있고, 비용 절감이 가능한 ＬＥＤ 패키지 및 그의 제조 방법에 관한 것이다.The present invention relates to a light emitting diode package and a method for manufacturing the same, and more particularly, to an LED package and a method for manufacturing the same, which can improve heat dissipation efficiency by a simple process and can reduce costs.

일반적으로 발광 다이오드(LED)는 우수한 단색성 피크 파장을 가지며 광효율성이 우수하고 소형화가 가능하다는 장점 때문에 주로 패키지 형태로서 다양한 디스플레이장치 및 광원으로서 널리 이용되고 있다. 특히 조명장치 및 디스플레이 장치의 백라이트(backlight)를 대체할 수 있는 고효율 및 고출력 광원으로서 적극적으로 개발되고 있다.In general, light emitting diodes (LEDs) have been widely used as various display devices and light sources mainly as packages because of the advantages of having excellent monochromatic peak wavelength, excellent light efficiency, and miniaturization. In particular, it is being actively developed as a high efficiency and high output light source that can replace the backlight of the lighting device and the display device.

도 1은 종래 발광 다이오드(LED) 패키지의 단면도이다.1 is a cross-sectional view of a conventional light emitting diode (LED) package.

도 1에 도시된 바와 같이, 종래의 LED 패키지(1)는 금속층(10) 상에 접착된 수지층(11)과 같은 절연층, 회로 패턴(14)을 둘러싸는 반사 코팅막(12), 회로 패턴(14) 상에 실장된 LED 칩(15)과 몰딩부(17)를 포함한다.As shown in FIG. 1, the conventional LED package 1 includes an insulating layer such as the resin layer 11 adhered on the metal layer 10, a reflective coating film 12 surrounding the circuit pattern 14, and a circuit pattern. The LED chip 15 and the molding part 17 mounted on the 14 are included.

이와 같은 구성에서는 금속층(10) 상에 절연층을 사이에 두고 그 위에 전극 으로 사용될 회로 패턴(14)을 형성하기 위한 공정이 추가로 필요하게 되며, 절연층의 열전도도는 금속층(10)에 비하여 매우 작으므로 고출력 LED 패키지의 구조에 적합하지 않다.In such a configuration, a process for forming a circuit pattern 14 to be used as an electrode on the metal layer 10 with an insulating layer therebetween is additionally required, and the thermal conductivity of the insulating layer is higher than that of the metal layer 10. Its very small size makes it unsuitable for the construction of high power LED packages.

도 2는 종래 반도체 패키지의 단면도이다. 도 1과는 달리 LED 패키지의 구성은 아니지만, 전기적으로 분리된 전극을 형성하는 또 다른 방법을 설명하고자 종래 기술의 예로 든다.2 is a cross-sectional view of a conventional semiconductor package. Unlike the configuration of the LED package, unlike in Figure 1, but to explain another method of forming an electrically separated electrode is taken as an example of the prior art.

도 2에 도시된 바와 같이, 종래의 반도체 패키지(2)는 금속층(20)과 상기 금속층(20)과 전기적으로 분리되는 복수의 단자(24)를 포함하며, 각 단자(24) 사이의 일부분은 산화되고 다른 일부분은 식각된 구조를 갖는다. 반도체 칩(15)은 금속층(20) 상에 실장되며 그 위에 형성된 몰딩부(27)에 의해 외부로부터 보호된다.As shown in FIG. 2, the conventional semiconductor package 2 includes a metal layer 20 and a plurality of terminals 24 electrically separated from the metal layer 20, and a portion between each terminal 24 is provided. It is oxidized and the other part has an etched structure. The semiconductor chip 15 is mounted on the metal layer 20 and is protected from the outside by the molding part 27 formed thereon.

이와 같은 구성에서는 금속층(20)의 일부분은 산화시키고 다른 일부분은 식각하여 전기적으로 연결/분리시키는 구조로, 이 경우에는 산화시킬 수 있는 금속의 종류가 제한적이고 식각 공정이 추가로 필요하게 되어 공정이 복잡하게 되는 단점이 있다.In such a configuration, a part of the metal layer 20 is oxidized and another part is etched and electrically connected / separated. In this case, the type of metal that can be oxidized is limited and an additional etching process is required. It has the disadvantage of being complicated.

따라서, 본 발명은 상기와 같은 문제점을 개선하기 위하여 안출된 것으로서, 그 목적은 간단한 공정으로 열방출 효율을 향상시킬 수 있고, 비용 절감이 가능한 ＬＥＤ 패키지 및 그의 제조 방법을 제공하는 것이다.Accordingly, the present invention has been made to improve the above problems, the object is to provide an LED package and a method for manufacturing the same, which can improve the heat dissipation efficiency by a simple process, and can reduce the cost.

상기의 목적을 달성하기 위한 본 발명에 따른 발광 다이오드 패키지는 제1 영역 및 제2 영역을 구비하며, 상기 제1 영역과 제2 영역 사이에 개재된 절연막을 포함하는 기판; 상기 제1 영역 및 제2 영역 중 한 영역 위에 실장되는 발광 다이오드 칩; 및 상기 발광 다이오드 칩과 상기 제1 영역 및 제2 영역 중 상기 발광 다이오드 칩이 실장되지 않는 영역을 전기적으로 연결하는 와이어;를 포함한다.According to an aspect of the present invention, there is provided a light emitting diode package including a substrate having a first region and a second region, the substrate including an insulating layer interposed between the first region and the second region; A light emitting diode chip mounted on one of the first region and the second region; And a wire electrically connecting the light emitting diode chip to a region in which the light emitting diode chip is not mounted among the first region and the second region.

상기 절연막은 상기 제1 영역 및 제2 영역을 절연 및 접착할 수 있다.The insulating layer may insulate and adhere the first region and the second region.

상기 절연막은 절연 테잎, 절연 필름 및 절연 코팅제로 이루어지는 그룹에서 선택되는 적어도 하나일 수 있다.The insulating film may be at least one selected from the group consisting of an insulating tape, an insulating film, and an insulating coating agent.

상기 제1 영역 및 상기 제2 영역은 금속으로 이루어질 수 있다.The first region and the second region may be made of metal.

상기 발광 다이오드 칩 및 상기 와이어를 덮는 몰딩부를 더 포함할 수 있다.The light emitting diode chip may further include a molding part covering the wire.

상기 기판부 위에 상기 몰딩부의 일부분을 둘러싸는 몰딩 가이드를 더 포함할 수 있다.The display device may further include a molding guide surrounding the portion of the molding part on the substrate part.

상기 몰딩부의 상부면에 상기 몰딩부를 덮는 렌즈를 더 포함할 수 있다.A lens covering the molding part may be further included on an upper surface of the molding part.

상기 몰딩 가이드 위에 상기 렌즈의 일부분을 둘러싸는 렌즈 가이드를 더 포 함할 수 있다.The lens guide may further include a lens guide surrounding the portion of the lens on the molding guide.

상기 기판부 및 상기 발광 다이오드 칩 사이에 솔더층을 더 포함하고, 상기 기판부와 상기 몰딩 가이드 사이 및 상기 몰딩 가이드와 상기 렌즈 가이드 사이에 접착층을 더 포함할 수 있다.A solder layer may be further included between the substrate portion and the light emitting diode chip, and an adhesive layer may be further included between the substrate portion and the molding guide and between the molding guide and the lens guide.

상기 몰딩 가이드 및 상기 렌즈 가이드는 금속, 세라믹 또는 고분자 화합물질일 수 있다.The molding guide and the lens guide may be metal, ceramic, or polymer compound.

상기의 목적을 달성하기 위한 본 발명에 따른 발광 다이오드 패키지의 제조 방법은 제1 기판, 절연층 및 제2 기판을 차례대로 적층하여 적층체를 형성하는 단계; 상기 적층체를 상기 적층 방향으로 절단하여 상기 제1 기판과 제2 기판 사이에 개재되는 절연층이 구비된 패키지 셀을 형성하는 단계; 상기 제1 기판 및 제2 기판 중 하나의 상기 적층 방향과 평행한 면 위에 발광 다이오드 칩을 실장하는 단계; 및 상기 발광 다이오드 칩과 상기 제1 기판 및 제2 기판 중 상기 발광 다이오드 칩이 실장되지 않는 기판을 전기적으로 연결하도록 와이어를 형성하는 단계;를 포함한다.Method of manufacturing a light emitting diode package according to the present invention for achieving the above object comprises the steps of laminating a first substrate, an insulating layer and a second substrate in order to form a laminate; Cutting the laminate in the stacking direction to form a package cell having an insulating layer interposed between the first substrate and the second substrate; Mounting a light emitting diode chip on a surface parallel to the stacking direction of one of the first substrate and the second substrate; And forming a wire to electrically connect the light emitting diode chip to a substrate on which the light emitting diode chip is not mounted, among the first substrate and the second substrate.

상기 패키지 셀을 형성하는 단계 이후에, 상기 패키지 셀을 절단하는 단계를 더 포함할 수 있다.After forming the package cell, the method may further include cutting the package cell.

상기 패키지 셀을 형성하는 단계 이후에, 상기 발광 다이오드 칩이 실장될 부분이 노출되는 개구부를 갖도록 상기 패키지 셀 위에 몰딩 가이드를 형성하는 단계를 더 포함할 수 있다.After forming the package cell, the method may further include forming a molding guide on the package cell to have an opening through which a portion where the LED chip is to be mounted is exposed.

상기 개구부에 상기 발광 다이오드 칩 및 상기 와이어를 덮는 몰딩부를 형성 하는 단계를 더 포함할 수 있다.The method may further include forming a molding part covering the light emitting diode chip and the wire in the opening.

상기 몰딩 가이드를 형성하는 단계 이후에, 상기 몰딩 가이드 위에 상기 몰딩 가이드와 단차를 형성하며, 상기 개구부 및 상기 몰딩 가이드의 일부가 노출되는 부분에 렌즈 가이드를 형성하는 단계를 더 포함할 수 있다.After forming the molding guide, the method may further include forming a step with the molding guide on the molding guide, and forming a lens guide in a portion where the opening and a part of the molding guide are exposed.

상기 노출부에 상기 몰딩부를 덮는 렌즈를 형성하는 단계를 더 포함할 수 있다.The method may further include forming a lens covering the molding part on the exposed part.

상기의 구성 결과, 본 발명에 따르면, 기판의 소재로 종류를 제한하지 않고 모든 금속을 사용하는 것이 가능하므로, LED 패키지를 구성함에 있어 비용 선택의 폭이 넓어지고 더 나아가 비용을 절감할 수 있는 장점이 있다.As a result of the above configuration, according to the present invention, since it is possible to use any metal as a material of the substrate without limiting the type, it is possible to expand the cost selection in the configuration of the LED package and further reduce the cost There is this.

그리고, 기판의 소재로 열전도도가 큰 금속을 사용하므로 기존 LED 패키지에 비하여 열 방출 효과가 크다.In addition, since the metal having a high thermal conductivity is used as the material of the substrate, the heat dissipation effect is greater than that of the conventional LED package.

또한, 몰딩 가이드 및 렌즈 가이드로 금속 또는 세라믹을 사용할 수 있으므로, 본 구성에서 적용한 LED 이외의 다른 광원을 채용한 발광 패키지를 구성하는 것이 가능할 것이다.In addition, since a metal or ceramic can be used as the molding guide and the lens guide, it will be possible to construct a light emitting package employing a light source other than the LED applied in this configuration.

또한, ＬＥＤ 패키지 및 그의 제조 방법은 기존에 비하여 간단한 공정으로 전기적으로 절연된 서로 다른 전극을 포함하는 LED 패키지를 구현할 수 있다.In addition, the LED package and its manufacturing method may implement an LED package including different electrodes that are electrically insulated in a simple process as compared to the conventional.

이하, 도면을 참조하여 상기 구성과 관련해 좀더 구체적으로 살펴보고자 한다.Hereinafter, the configuration will be described in more detail with reference to the accompanying drawings.

먼저, 도 3 및 도 4를 참조로 하여, 본 발명의 실시예에 따른 발광 다이오드(LED) 패키지를 설명한다.First, a light emitting diode (LED) package according to an embodiment of the present invention will be described with reference to FIGS. 3 and 4.

도 3은 본 발명의 실시예에 따른 LED 패키지의 평면도를 개략적으로 나타낸 도면이고, 도 4는 도 3의 A-A 선을 따라 절단한 단면의 확대도이다.3 is a schematic plan view of an LED package according to an exemplary embodiment of the present invention, and FIG. 4 is an enlarged view of a cross section taken along line A-A of FIG. 3.

도 3 및 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 LED 패키지(3)는 기판(S), 기판(S) 상에 실장된 LED 칩(35) 및 기판(S)과 LED 칩(35)을 전기적으로 연결하는 와이어(W)를 포함한다.As shown in FIG. 3 and FIG. 4, the LED package 3 according to the embodiment of the present invention includes a substrate S, an LED chip 35 mounted on the substrate S, a substrate S, and an LED chip. And a wire W for electrically connecting 35.

기판(S)은 제1 영역(30) 및 제2 영역(30')으로 나뉘며, 제1 영역(30)과 제2 영역(30') 사이에 개재된 절연막(31)을 포함한다. 여기서, 제1 영역(30) 및 제2 영역(30')은 모든 종류의 금속으로 이루어질 수 있으며, 절연막(31)을 통해 서로 접착된다. 절연막(31)은 상기 두 개의 영역(30, 30')을 전기적으로 절연하는 동시에 접착하는 역할 또한 수행할 수 있는데, 절연 테잎, 절연 필름 및 절연 코팅제와 같은 재료로 이루어질 수 있다.The substrate S is divided into a first region 30 and a second region 30 ′, and includes an insulating layer 31 interposed between the first region 30 and the second region 30 ′. Here, the first region 30 and the second region 30 ′ may be made of all kinds of metals, and are adhered to each other through the insulating layer 31. The insulating layer 31 may also serve to electrically insulate and bond the two regions 30 and 30 ′, and may be made of a material such as an insulating tape, an insulating film, and an insulating coating agent.

LED 칩(35) 및 와이어(W) 상에는 몰딩부(32)가 포함될 수 있는데, 몰딩부(32)는 LED 칩(35) 및 와이어(W)와 같은 부품을 보호하는 투명 수지층일 수 있으며, 기판부(S) 상에 형성된 몰딩 가이드(37) 내에 가이드되어 포함된다. 또한, 몰딩부(32) 상부면에는 렌즈(39)가 더 포함될 수 있는데, 렌즈(39)는 발광시 발생된 빛을 외부로 넓게 발산시키며, 몰딩 가이드(37) 상에 단차를 가지게 형성된 렌즈 가이드(38) 내에 가이드되어 포함된다. 여기서, 몰딩 가이드(37) 및 렌즈 가이 드(38)는 전기가 통하지 않는 금속, 세라믹 또는 고분자 화합물질로 이루어질 수 있으며, 몰딩 가이드(37)와 기판부(S), 그리고 몰딩 가이드(37)와 렌즈 가이드(38)는 접착층(36')을 통해 접착될 수 있다. 또한, LED 칩(35)과 기판부(S)는 솔더층(36)에 의해 접착될 수 있는데, 솔더층(36)은 금-주석 합금(Au-Sn alloy)와 같은 합금 또는 금속 소재일 수 있다.The molding part 32 may be included on the LED chip 35 and the wire W. The molding part 32 may be a transparent resin layer that protects components such as the LED chip 35 and the wire W. It is guided and included in the molding guide 37 formed on the substrate portion S. In addition, a lens 39 may be further included on the upper surface of the molding part 32, and the lens 39 diffuses light generated during light emission to the outside and has a step on the molding guide 37. Guided in 38 is included. Here, the molding guide 37 and the lens guide 38 may be made of a non-electric metal, ceramic or polymer compound, the molding guide 37 and the substrate portion (S), and the molding guide 37 The lens guide 38 may be adhered through the adhesive layer 36 ′. In addition, the LED chip 35 and the substrate portion S may be bonded by the solder layer 36. The solder layer 36 may be an alloy or a metal material such as an Au-Sn alloy. have.

상기 구성에서, 기판(S)의 제1 영역(30) 및 제2 영역(30')은 이 두 개의 영역(30, 30') 사이에 개재된 절연막(31)으로 인하여 전기적으로 절연된 상태이다. 기판(S)의 제1 영역(30) 상에 실장되는 LED 칩(35)과 제2 영역(30')은 와이어(W)를 통하여 전기적으로 접속될 수 있다.In the above configuration, the first region 30 and the second region 30 'of the substrate S are electrically insulated due to the insulating film 31 interposed between the two regions 30, 30'. . The LED chip 35 and the second region 30 ′ mounted on the first region 30 of the substrate S may be electrically connected through the wire W.

이와 같은 본 실시예의 구성에서, 기판의 소재로 종류를 제한하지 않고 모든 금속을 사용하는 것이 가능하므로, LED 패키지를 구성함에 있어 비용 선택의 폭이 넓어지고 더 나아가 비용을 절감할 수 있는 장점이 있다. 또한, 기판의 소재로 열전도도가 큰 금속을 사용하므로 기존 LED 패키지에 비하여 열 방출 효과가 크다. 그리고, 몰딩 가이드 및 렌즈 가이드로 금속 또는 세라믹을 사용할 수 있으므로, 본 구성에서 적용한 LED 이외의 다른 광원을 채용한 발광 패키지를 구성하는 것이 가능할 것이다.In the configuration of the present embodiment as described above, since it is possible to use all metals without limiting the type of substrate material, there is an advantage that the cost selection in the configuration of the LED package can be expanded and further reduce the cost . In addition, since a metal with high thermal conductivity is used as a material of the substrate, the heat dissipation effect is greater than that of a conventional LED package. In addition, since metal or ceramic may be used as the molding guide and the lens guide, it will be possible to construct a light emitting package employing a light source other than the LED applied in this configuration.

다음, 도 5 내지 도 8을 참조로 하여, 본 발명의 실시예에 따른 발광 다이오드(LED) 패키지 제조 방법을 설명한다. Next, a method of manufacturing a light emitting diode (LED) package according to an embodiment of the present invention will be described with reference to FIGS. 5 to 8.

도 5 내지 도 8은 본 발명의 실시예에 따른 발광 다이오드 패키지를 제조하 는 공정도이다.5 to 8 is a process chart for manufacturing a light emitting diode package according to an embodiment of the present invention.

도 5에 도시된 바와 같이, 복수의 제1 기판(30), 절연층(31) 및 제2 기판(30, 30')을 차례로 적층하여 복수의 적층체(S)를 형성한다. 여기서, 제1 기판(30) 및 제2 기판(30')은 모든 종류의 금속으로 이루어질 수 있으며, 절연층(31)을 통해 서로 접착된다. 절연층(31)은 상기 양 기판(30, 30')을 전기적으로 절연하는 동시에 접착하는 역할 또한 수행할 수 있는데, 절연 테잎, 절연 필름 및 절연 코팅제와 같은 재료로 이루어질 수 있다.As illustrated in FIG. 5, the plurality of first substrates 30, the insulating layers 31, and the second substrates 30 and 30 ′ are sequentially stacked to form a plurality of laminates S. As illustrated in FIG. Here, the first substrate 30 and the second substrate 30 ′ may be made of all kinds of metals, and are adhered to each other through the insulating layer 31. The insulating layer 31 may also serve to electrically insulate and bond both substrates 30 and 30 ', and may be made of a material such as an insulating tape, an insulating film, and an insulating coating agent.

다음, 도 6에 도시된 바와 같이, 적층체(S)를 적층 방향으로 절단하여 제1 기판(30)과 제2 기판(30') 사이에 개재되는 절연층(31)이 구비된 적어도 하나의 패키지 셀(C)을 갖는 X, Y 및 Z면을 포함하는 패키지 실장 기판(P)을 형성한다. 패키지 실장 기판(P)은 필요에 따라 절단하여 크기와 개수를 조절할 수 있다.Next, as illustrated in FIG. 6, at least one insulating layer 31 interposed between the first substrate 30 and the second substrate 30 ′ is cut by cutting the laminate S in the stacking direction. The package mounting board | substrate P containing the X, Y, and Z surface which has a package cell C is formed. The package mounting substrate P may be cut as needed to control size and number.

다음, 도 7에 도시된 바와 같이, 패키지 실장 기판(P)의 패키지 셀(C)에 발광 다이오드 칩(35)을 실장하고, 발광 다이오드 칩(35)과 제2 기판(30')을 전기적으로 연결하도록 와이어(W)를 형성한다. 도 7에는 나타나지 않지만, 발광 다이오드 칩(35)과 제1 기판(30)은 금-주석 합금(Au-Sn alloy)와 같은 합금 또는 금속 소재일 수 있는 솔더층(36)으로 접착될 수 있다.Next, as shown in FIG. 7, the LED chip 35 is mounted on the package cell C of the package mounting substrate P, and the LED chip 35 and the second substrate 30 ′ are electrically connected to each other. The wire W is formed to connect. Although not shown in FIG. 7, the light emitting diode chip 35 and the first substrate 30 may be bonded to the solder layer 36, which may be an alloy or a metallic material, such as an Au-Sn alloy.

상기 구성에서, 적층체(S)의 제1 기판(30) 및 제2 기판(30')은 양(30, 30') 기판 사이에 개재된 절연층(31)으로 인하여 전기적으로 절연된 상태이다. 적층체(S)의 제1 기판(30) 상에 실장되는 LED 칩(35)과 제2 기판(30')은 와이어(W)를 통하여 전기적으로 접속될 수 있다.In the above configuration, the first substrate 30 and the second substrate 30 'of the laminate S are electrically insulated due to the insulating layer 31 interposed between the two substrates 30 and 30'. . The LED chip 35 and the second substrate 30 ′ mounted on the first substrate 30 of the stack S may be electrically connected through the wires W. As shown in FIG.

다음, LED 칩(35)이 실장될 패키지 셀(C)의 제1 기판(30)이 노출되는 개구부를 갖도록 패키지 셀(C) 위에 몰딩 가이드(37)를 형성 할 수 있으며, 개구부에 몰딩 가이드(37)에 가이드 되도록 하여 LED 칩(35) 및 와이어(W)를 덮는 몰딩부(도시하지 않음)를 형성할 수 있다.Next, the molding guide 37 may be formed on the package cell C to have an opening through which the first substrate 30 of the package cell C on which the LED chip 35 is to be mounted is exposed. 37, a molding part (not shown) covering the LED chip 35 and the wire W may be formed.

또한, 몰딩 가이드(37) 위에 몰딩 가이드(37)와 단차를 형성하며, 개구부 및 개구부 둘레의 몰딩 가이드(37)의 일부를 노출하는 부분에 렌즈 가이드(38)를 형성할 수 있으며, 상기 노출부에 몰딩부를 덮는 렌즈(도시하지 않음)를 형성할 수 있다.In addition, a step may be formed on the molding guide 37 and the molding guide 37, and the lens guide 38 may be formed at a portion exposing the opening and a part of the molding guide 37 around the opening. A lens (not shown) may be formed to cover the molding.

마지막으로, 도 8에 도시된 바와 같이, 패키지 셀(C)을 절단하여 본 실시예에 따른 LED 패키지(3)를 형성한다.Finally, as shown in FIG. 8, the package cell C is cut to form the LED package 3 according to the present embodiment.

상기 공정 단계에서, 몰딩 가이드(37)와 몰딩부, 그리고 렌즈 가이드(38)와렌즈를 형성하지 않고도 LED 칩(35)과 와이어(W)가 형성된 패키지 셀(C)을 바로 절단하여 LED 패키지를 형성할 수도 있다. 이때에는, LED 패키지가 형성될 패키지 셀(C) 또는 패키지 실장 기판(P)에 미리 절단선을 표시한 후, LED 칩(35)과 와이어(W)를 형성하고 절단하면 된다. 또한, 절단 공정을 실시한 후에 LED 칩(35)과 와이어(W)를 형성하는 방법 또한 가능할 것이다.In the process step, the LED package is formed by directly cutting the package cell C in which the LED chip 35 and the wire W are formed without forming the molding guide 37, the molding part, the lens guide 38, and the lens. It may be formed. In this case, after cutting lines are displayed in advance on the package cell C or the package mounting substrate P on which the LED package is to be formed, the LED chip 35 and the wire W may be formed and cut. In addition, a method of forming the LED chip 35 and the wire W after the cutting process is also possible.

본 발명의 실시예에서 기술한 영역과 기판을 동일한 의미로 사용될 수 있으며, 기판과 적층체 또한 동일한 의미로 사용될 수 있다.The region and the substrate described in the embodiments of the present invention may be used in the same sense, and the substrate and the laminate may also be used in the same sense.

이와 같은 본 실시예의 공정에 따르면, 기존에 비하여 간단한 공정으로 전기 적으로 절연된 서로 다른 전극을 포함하는 LED 패키지를 구현할 수 있다.According to the process of the present embodiment as described above, it is possible to implement an LED package including different electrodes that are electrically insulated in a simple process compared to the conventional.

또한, 기판의 소재로 종류를 제한하지 않고 모든 금속을 사용하는 것이 가능하므로, LED 패키지를 구성함에 있어 비용 선택의 폭이 넓어지고 더 나아가 비용을 절감할 수 있는 장점이 있다. 그리고, 기판의 소재로 열전도도가 큰 금속을 사용하므로 기존 LED 패키지에 비하여 열 방출 효과가 크다. 또한, 몰딩 가이드 및 렌즈 가이드로 금속 또는 세라믹을 사용할 수 있으므로, 본 구성에서 적용한 LED 이외의 다른 광원을 채용한 발광 패키지를 구성하는 것이 가능할 것이다.In addition, since it is possible to use all metals without limiting the type of substrate material, there is an advantage that the cost can be expanded in the configuration of the LED package and further reduce the cost. In addition, since the metal having a high thermal conductivity is used as the material of the substrate, the heat dissipation effect is greater than that of the conventional LED package. In addition, since a metal or ceramic can be used as the molding guide and the lens guide, it will be possible to construct a light emitting package employing a light source other than the LED applied in this configuration.

상기한 바와 같이 본 발명은 해당 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 얼마든지 다양한 형태의 치환, 변형 및 변경이 가능할 것이다. 여기서, 본 구성에서 적용한 LED 이외의 다른 광원을 채용한 발광 패키지를 구성하는 것이 가능하며, 본 구성에 따른 기판의 구성은 서로 다른 전극이 절연된 기판을 구형하는 것이면 그 사용이 제한되지 않을 것이다.As described above, the present invention may be substituted, modified, and changed in various forms by those skilled in the art without departing from the technical spirit of the present invention. Here, it is possible to configure a light emitting package employing a light source other than the LED applied in this configuration, the configuration of the substrate according to the present configuration will not be limited if it is to form a substrate insulated with different electrodes.

따라서, 본 발명의 권리범위는 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 물론 아니고, 이후 기술되는 청구범위에 의하여 한정되어야 할 것이다.Accordingly, the scope of the present invention should not be limited by the above-described embodiment and the accompanying drawings, but should be defined by the claims described below.

도 1은 종래 발광 다이오드 패키지의 단면도이고,1 is a cross-sectional view of a conventional LED package,

도 2는 종래 반도체 패키지의 단면도이며,2 is a cross-sectional view of a conventional semiconductor package,

도 3은 본 발명의 실시예에 따른 발광 다이오드 패키지의 평면도를 개략적으로 나타낸 도면이고,3 is a schematic plan view of a LED package according to an embodiment of the present invention;

도 4는 도 3의 A-A 선을 따라 절단한 단면의 확대도이며,4 is an enlarged view of a cross section taken along a line A-A of FIG. 3,

도 5 내지 도 8은 본 발명의 실시예에 따른 발광 다이오드 패키지를 제조하는 공정도이다.5 to 8 are process charts for manufacturing the LED package according to the embodiment of the present invention.

**도면의 주요부분에 대한 부호의 설명**DESCRIPTION OF REFERENCE NUMERALS

1, 2, 3: LED 패키지 10, 20: 기판1, 2, 3: LED package 10, 20: board

17, 27, 32: 몰딩부 30: 제1 기판17, 27, 32: molding part 30: first substrate

30': 제2 기판 31: 절연층30 ': second substrate 31: insulating layer

36: 솔더층 36': 접착층36: solder layer 36 ': adhesive layer

37: 몰딩 가이드 38: 렌즈 가이드37: molding guide 38: lens guide

S: 기판부 P: 패키지 실장 기판S: Board P: Package Mounting Board

C: 패키지 셀C: package cell

Claims (16)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1 기판, 절연층 및 제2 기판을 차례대로 적층하여 적층체를 형성하는 단계;Stacking the first substrate, the insulating layer, and the second substrate in order to form a laminate; 상기 적층체를 상기 적층 방향으로 절단하여 상기 제1 기판과 제2 기판 사이에 개재되는 절연층이 구비된 패키지 셀을 형성하는 단계;Cutting the laminate in the stacking direction to form a package cell having an insulating layer interposed between the first substrate and the second substrate; 상기 제1 기판 및 제2 기판 중 하나의 상기 적층 방향과 평행한 면 위에 발광 다이오드 칩을 실장하는 단계; 및Mounting a light emitting diode chip on a surface parallel to the stacking direction of one of the first substrate and the second substrate; And 상기 발광 다이오드 칩과 상기 제1 기판 및 제2 기판 중 상기 발광 다이오드 칩이 실장되지 않는 기판을 전기적으로 연결하도록 와이어를 형성하는 단계;Forming a wire to electrically connect the light emitting diode chip to a substrate on which the light emitting diode chip is not mounted among the first substrate and the second substrate; 를 포함하는 발광 다이오드 패키지 제조 방법.Method for manufacturing a light emitting diode package comprising a. 제11항에 있어서,12. The method of claim 11, 상기 패키지 셀을 형성하는 단계 이후에,After forming the package cell, 상기 패키지 셀을 절단하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.The method of claim 1, further comprising cutting the package cell. 제11항에 있어서,12. The method of claim 11, 상기 패키지 셀을 형성하는 단계 이후에,After forming the package cell, 상기 발광 다이오드 칩이 실장될 부분이 노출되는 개구부를 갖도록 상기 패키지 셀 위에 몰딩 가이드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.And forming a molding guide on the package cell so as to have an opening through which the portion where the LED chip is to be mounted is exposed. 제13항에 있어서,The method of claim 13, 상기 개구부에 상기 발광 다이오드 칩 및 상기 와이어를 덮는 몰딩부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.And forming a molding part covering the LED chip and the wire in the opening. 제13항에 있어서,The method of claim 13, 상기 몰딩 가이드를 형성하는 단계 이후에,After forming the molding guide, 상기 몰딩 가이드 위에 상기 몰딩 가이드와 단차를 형성하며, 상기 개구부 및 상기 몰딩 가이드의 일부가 노출되는 부분에 렌즈 가이드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.And forming a step with the molding guide on the molding guide, and forming a lens guide in a portion where the opening and a portion of the molding guide are exposed. 제15항에 있어서,The method of claim 15, 상기 몰딩 가이드가 노출된 부분에 상기 개구부와 몰딩 가이드의 노출된 부분을 커버하는 렌즈를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지 제조 방법.And forming a lens on the exposed portion of the molding guide to cover the opening and the exposed portion of the molding guide.
KR1020090018997A 2009-03-05 2009-03-05 Light emitting diode package and manufacturing method for the same KR101161408B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090018997A KR101161408B1 (en) 2009-03-05 2009-03-05 Light emitting diode package and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090018997A KR101161408B1 (en) 2009-03-05 2009-03-05 Light emitting diode package and manufacturing method for the same

Publications (2)

Publication Number Publication Date
KR20100100229A KR20100100229A (en) 2010-09-15
KR101161408B1 true KR101161408B1 (en) 2012-07-02

Family

ID=43006326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018997A KR101161408B1 (en) 2009-03-05 2009-03-05 Light emitting diode package and manufacturing method for the same

Country Status (1)

Country Link
KR (1) KR101161408B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533483B (en) 2010-08-09 2016-05-11 Ｌｇ伊諾特股份有限公司 Light emitting device
WO2012124836A1 (en) * 2011-03-14 2012-09-20 주식회사 포인트 엔지니어링 Optical device and method for manufacturing same
KR101846356B1 (en) 2011-07-29 2018-04-09 엘지이노텍 주식회사 Optical component package and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616692B1 (en) * 2005-08-01 2006-08-28 삼성전기주식회사 Led package comprising metal substrate and menufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616692B1 (en) * 2005-08-01 2006-08-28 삼성전기주식회사 Led package comprising metal substrate and menufacturing method thereof

Also Published As

Publication number Publication date
KR20100100229A (en) 2010-09-15

Similar Documents

Publication Publication Date Title
JP5869080B2 (en) Light emitting element
JP5782332B2 (en) Light emitting element
KR101495580B1 (en) Leadframe, wiring board, light emitting unit, and illuminating apparatus
TWI395345B (en) Light-emitting diode lamp with low thermal resistance
US20070018191A1 (en) Side view LED with improved arrangement of protection device
WO2013168802A1 (en) Led module
JP5940799B2 (en) Electronic component mounting package, electronic component package, and manufacturing method thereof
JP4910220B1 (en) LED module device and manufacturing method thereof
JP2013522893A (en) Film system for use with LEDs
JP2006344978A (en) Led package and its manufacturing method, and led array module using same
TW200522395A (en) Power surface mount light emitting die package
US8624388B2 (en) Package carrier and manufacturing method thereof
US9608172B2 (en) Optoelectronic semiconductor component
TW201511347A (en) LED package structure and manufacturing method thereof
US9537019B2 (en) Semiconductor device
KR101051488B1 (en) Method for manufacturing light emitting diode unit, and light emitting diode unit manufactured by this method
JP2012124248A (en) Lead frame substrate for mounting led chip, method for manufacturing the same and led package
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
KR101161408B1 (en) Light emitting diode package and manufacturing method for the same
JP2007335734A (en) Semiconductor device
JP5515587B2 (en) LED element mounting member and manufacturing method thereof, and LED element package and manufacturing method thereof
CN107393428B (en) Structure and process of electrodeless shading light-emitting diode display
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
US9763330B2 (en) Circuit board, optoelectronic component and arrangement of optoelectronic components
JP2015038902A (en) Led module device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8