KR101161264B1 - 기판 재사용을 위한 반도체 소자 제조 방법 - Google Patents

기판 재사용을 위한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR101161264B1
KR101161264B1 KR1020100124812A KR20100124812A KR101161264B1 KR 101161264 B1 KR101161264 B1 KR 101161264B1 KR 1020100124812 A KR1020100124812 A KR 1020100124812A KR 20100124812 A KR20100124812 A KR 20100124812A KR 101161264 B1 KR101161264 B1 KR 101161264B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
device layer
semiconductor
sacrificial layer
Prior art date
Application number
KR1020100124812A
Other languages
English (en)
Other versions
KR20120063716A (ko
Inventor
전동환
김창주
양창재
성호근
강호관
신찬수
박원규
고철기
Original Assignee
(재)나노소자특화팹센터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)나노소자특화팹센터 filed Critical (재)나노소자특화팹센터
Priority to KR1020100124812A priority Critical patent/KR101161264B1/ko
Publication of KR20120063716A publication Critical patent/KR20120063716A/ko
Application granted granted Critical
Publication of KR101161264B1 publication Critical patent/KR101161264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에 따른 반도체 소자 제조 방법에서는 기판의 한쪽 면에 제1 소자층을 형성한 다음, 상기 기판을 뒤집어 상기 기판의 다른쪽 면에 제2 소자층을 형성한다. 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한 후 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리하거나, 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리한 후 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한다. 본 발명에 따르면, 기판의 양쪽 면을 이용하고 기판을 재사용함에 따라 기판의 소모, 재료의 소모를 최소화한다. 그리고, 기판을 중심으로 동일한 방향의 힘(compressive or tensile)이 가해짐으로써 기판과 박막의 열팽창 계수의 차이로 인한 휨 현상이 억제된다.

Description

기판 재사용을 위한 반도체 소자 제조 방법{Fabricating method of semiconductor device for reuse of substrate}
본 발명은 기판 위에 박막을 적층하여 반도체 소자를 제조하는 방법에 관한 것으로서, 특히 기판의 재사용이 가능한 반도체 소자 제조 방법에 관한 것이다.
LED(Light Emitting Diode)와 같은 반도체 발광 소자는 전류를 광으로 변환시키는 고체 전자 소자 중 하나로서, 일반적으로 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 제조가 되고 있는데, 통상적으로 p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함한다. 도 1은 종래 질화물계 반도체 발광 소자(1)의 단면 구조이다.
도 1을 참조하면, 발광 소자(1)는 기판(2)에 n형 반도체층(3), 활성층(4), p형 반도체층(5) 및 투명 전극(6)이 적층되어 구성된다. 활성층(4), p형 반도체층(5) 및 투명 전극(6)의 일부가 메사(mesa) 식각되어 드러난 n형 반도체층(3) 위에는 n형 전극(11)이 형성된다. 투명 전극(6) 위에 p형 전극(15)을 형성하여 p형 전극(15)과 n형 전극(11)을 통해 전류를 흘리면 활성층(4)으로 전류가 흐르면서 광이 생성된다. p형 전극(15)은 투명 전극(6) 상부의 일측 가장자리에 형성되어 있다. 그리고, n형 전극(11)은 p형 전극(15)과 대향하는 타측 가장자리로 n형 반도체층(3) 상에 형성되어 있다.
이와 같이 반도체 발광 소자(1)에는 기판(2)이 포함되며, 반도체 발광 소자(1) 뿐만 아니라 보통의 반도체 소자의 기판은 소자 형성을 위한 박막 성장 후 소자의 기판으로 소모된다. 이러한 기판의 손실을 최소화하기 위해 습식 또는 건식 리프트 오프(lift-off) 공정으로 기판을 소자로부터 떼어내어 기판으로써 재사용 하거나 기판의 원료로써 사용될 수 있는 기술이 개발되어왔다.
도 2는 종래 레이저 리프트 오프 방법을 이용하여 반도체 발광 소자를 제조하는 방법을 설명하기 위한 도면이다.
우선, 도 2(a)에 도시된 바와 같이, 반도체 기판(110) 상에 순차적으로 n형 반도체층(115), 활성층(120) 및 p형 반도체층(125)을 성장시켜 발광구조물을 형성한 다음, p형 반도체층(125) 상에 투명전극층(130)을 형성한다. 그러고 나서, 투명전극층(130) 상에 p형 전극(135)을 형성한다.
다음, 도 2(b)에 도시한 바와 같이, p형 전극(135) 상에 도전막(140)을 부착한다. 도전막(140)은 최종 반도체 발광 소자에 포함되는 요소로서, 발광구조물을 지지하는 지지체의 역할을 수행한다. 특히, 레이저 리프트 오프 공정으로 반도체 기판(110)의 제거시, 도전막(140)을 부착함으로써 상대적으로 두께가 얇은 발광구조물을 보다 용이하게 다룰 수 있다.
계속하여, 반도체 기판(110)을 제거한다. 이 때 반도체 기판(110) 전면에 레이저 빔을 조사하여 반도체 기판(110)을 분리한다. 이러한 리프트 오프 공정에 의해 반도체 기판(110)과 접촉하고 있던 n형 반도체층(115)의 면이 외부로 노출된다. 반도체 기판(110)이 제거되면서 노출된 표면은 습식 세정액이나 플라즈마 등으로 처리함으로써 리프트 오프 과정에서 발생한 불순물 등을 제거하는 단계를 더 포함할 수도 있다. 분리된 반도체 기판(110)은 다른 반도체 발광 소자를 제조하는 공정에 재사용된다.
그러나, 이 방법은 반도체 기판(110)의 한쪽면만 사용하여 기판의 사용률이 낮아 고가의 기판 소모가 많다. 대부분 지하 자원인 원자재의 가격이 점점 높아짐에 따라 기판 가격도 올라갈 것이 예상되므로 기판 소모를 줄이는 기술이 필요하다.
또한 질화물계 Ⅲ-Ⅴ족 반도체 화합물 성장을 위해 가장 빈번히 사용되는 기판은 사파이어, 실리콘 카바이드(SiC), 실리콘과 같은 "이종(hetero)" 기판이다. 그런데, 이들 이종 기판 물질은 질화물과의 격자상수 불일치와 열팽창 계수의 차이가 있기 때문에, 이종 기판에 성장시킨 질화물 박막은 많은 전위(dislocation)를 가지고 이에 따른 크랙(crack) 발생 및 기판이 휘어지는 휨(warpage) 현상 등이 문제가 된다.
본 발명이 해결하려는 과제는 기판의 사용률을 높여 기판 소모를 줄이고 박막 성장시 기판 휨 현상을 억제할 수 있는 반도체 소자 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자 제조 방법에서는 기판의 한쪽 면에 제1 소자층을 형성한 다음, 상기 기판을 뒤집어 상기 기판의 다른쪽 면에 제2 소자층을 형성한다. 이후 상기 기판 분리 과정을 거칠 수 있다. 이 과정은 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한 후 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리하거나, 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리한 후 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합하는 것일 수 있다.
본 발명에 따른 다른 반도체 소자 제조 방법에서는 기판의 한쪽 면에 제1 희생층 및 제1 소자층을 순차 형성한 다음, 상기 기판을 뒤집어 상기 기판의 다른쪽 면에 제2 희생층 및 제2 소자층을 순차 형성한다. 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한 다음에 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리하거나, 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리한 후 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한다.
본 발명에 있어서, 상기 제1 소자층 또는 제1 소자층 및 제2 소자층 위에 캡핑층을 형성하는 단계를 더 포함하는 것이 바람직하다. 특히 상기 제1 소자층 위에 캡핑층을 형성한 후에 상기 기판을 뒤집어 다음 공정을 실시함이 바람직하다. 이 때의 캡핑층은 상기 제1 소자층의 열화를 방지해준다.
상기 캡핑층은 제1 희생층 및 제2 희생층과 동일한 재질 또는 이종 재질일 수 있는데, 예를 들어 제1 희생층 및 제2 희생층은 InAs, AlAs, AlGaAs, AlN, AlGaN, SiGe, SiNx, SiOx, GaN, Si, InGaN, Ge, GaAs, InGaAs, GaInP, AlGaInP, InGaAsP, InAlGaAs, CIGS, InP, AlP, GaP, SiC, InSiGe, AlSb, GaSb, InSb, InGaSb, InGaSbP 및 InGaAlP 중 어느 하나일 수도 있다. 상기 기판은 Al2O3, GaN, Ge, Si, GaAs, AlN, GaSb, SiC, InP, InAs, AlSb, InSb, AlP, ZnSe, ZnS, ZnTe, HgS, HgSe, HgTe, CdTe, CdSe, CdS, 유리(glass), SiGe, SOI(silicon on insulator), 절연체 위 반도체(semiconductor on insulator), Mo(몰리브덴) 및 ZnO 중 어느 하나일 수 있다.
상기 제1 소자층 및 제2 소자층은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 형성할 수 있다. 대신에 상기 제1 소자층 및 제2 소자층은 탠덤 솔라셀(tandem solar cell)에 사용되는 Si 화합물 또는 Ⅲ-Ⅴ족 반도체 화합물로 형성할 수도 있다. 상기 제1 소자층 및 제2 소자층은 MOS를 포함하는 트랜지스터, 스위치, 파워디바이스, 발광소자, 수광소자, 발전소자, 압전소자 및 열전소자 중 어느 하나로 형성될 수 있으며, 상기 제1 소자층 및 제2 소자층은 동일한 소자 또는 이종 소자로 형성된다.
상기 기판은 레이저 리프트 오프 방법으로 분리하거나 화학적 리프트 오프 방법으로 분리할 수 있다. 화학적 리프트 오프 방법은 상기 제1 희생층 및 제2 희생층을 식각으로 제거하거나 식각과 동시에 기계적인 힘을 인가함으로써 상기 기판을 분리하는 것이다. 특히 상기 제1 희생층 및 제2 희생층을 그래핀으로 형성하고 기계적인 힘을 인가함으로써 상기 제1 희생층 및 제2 희생층에 대하여 상기 기판을 밀어서 상기 기판을 분리하는 것도 가능하다.
본 발명에서는 기판의 사용률을 높이기 위해서 윗면뿐만 아니라 아랫면도 박막을 성장할 수 있는 구조를 제안한다. 기판의 양쪽 면을 이용하고 기판을 재사용함에 따라 기판의 소모, 재료의 소모를 최소화한다.
기판 휨 현상의 경우 두 번째 성장되는 에피층이 첫 번째 성장되는 에피층과 유사한 구조로 성장하면, 기판을 중심으로 동일한 방향의 힘(compressive or tensile)이 가해짐으로써 기판과 박막의 열팽창 계수의 차이로 인한 휨 현상이 억제된다. 기판과 격자상수나 열팽창 계수가 다른 질화물 박막을 성장시 질화물 박막이 받는 응력을 감소시킬 수 있게 되므로 전위를 줄여서 고품질의 질화물 박막을 형성한 박막 구조 및 이를 이용한 소자를 제조할 수 있다.
이와 같은 방법은 기판을 사용하고 2차원 박막을 성장시켜 반도체 소자를 형성하는 모든 분야에 적용될 수 있으며, 예를 들어 LED 및 LD(Laser Diode)와 같은 반도체 발광 소자, 태양전지, PD(Photo Diode), MOS를 포함하는 트랜지스터, 스위치, 파워디바이스, 발광소자, 수광소자, 발전소자, 압전소자, 열전소자, HEMT, HBT 등과 같은 전자소자, 커패시터 등 제조에 이용된다. 또한, 한 번의 분리 공정으로 두 개의 박막 구조가 얻어지므로 반도체 소자의 생산성이 향상된다.
도 1은 종래 질화물계 반도체 발광 소자의 단면 구조이다.
도 2는 종래 레이저 리프트 오프 방법을 이용하여 반도체 발광 소자를 제조하는 방법을 설명하기 위한 도면이다.
도 3 내지 도 8은 본 발명에 따른 반도체 소자 제조 방법의 바람직한 실시예를 설명하기 위한 도면들이다.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 동일한 참조부호는 동일한 요소를 의미한다.
도 3은 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제1 실시예를 설명하기 위한 도면이다. 본 실시예에서는 레이저 리프트 오프 방법으로 기판을 분리하여 재사용하는 것에 관하여 설명한다.
도 3을 참조하면, 먼저 (a)와 같이 기판(300)의 한쪽 면에 제1 소자층(320)을 형성한다. 기판(300)은 Al2O3, GaN, Ge, Si, GaAs, AlN 및 ZnO 중 어느 하나이고, 제1 소자층(320)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 형성할 수 있다. 다른 예로서 기판(300)은 GaSb, SiC, InP, InAs, AlSb, InSb, AlP, ZnSe, ZnS, ZnTe, HgS, HgSe, HgTe, CdTe, CdSe, CdS, 유리(glass), SiGe, SOI(silicon on insulator), 절연체 위 반도체(semiconductor on insulator) 또는 Mo(몰리브덴)과 같은 물질일 수 있다. 그리고, 제1 소자층(320)은 탠덤 솔라셀(tandem solar cell)에 사용되는 Si 화합물 또는 Ⅲ-Ⅴ족 반도체 화합물로 형성할 수도 있다.
이러한 제1 소자층(320)은 MOCVD, MBE, MOVPE, OMVPE, CBE 또는 HVPE와 같은 증착 공정을 통해 형성된다. 이 때 기판(300)과 제1 소자층(320)이 이종 접합을 하는 경우, 양쪽 화살표로 나타낸 바와 같은 응력이 제1 소자층(320)에 나타날 수 있다. 제1 소자층(320)은 소자 제작에 이용되거나 후술하는 제2 소자층 성장을 위한 더미(dummy)용으로 이용 가능하다.
예컨대 반도체 발광 소자 제조용으로 제1 소자층(320)을 형성하는 경우에는 먼저 기판(300)과의 격자 정합을 향상시키기 위한 버퍼층을 예컨대 AlN/GaN으로 형성할 수 있으며 그 위에 순차적으로 n형 반도체층과 활성층 및 p형 반도체층을 형성한다. n형 반도체층은, n형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 불순물로는 예를 들어, Si, Ge, Sn, Te 또는 C 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, p형 반도체층은, p형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 활성층은 광을 생성하여 방출하기 위한 층으로, 통상 InGaN층을 우물로 하고 GaN층을 벽층으로 하여 다중양자우물(Multi-Quantum Well)을 형성함으로써 이루어진다. 활성층은 하나의 양자우물층 또는 더블헤테로 구조로 구성될 수도 있다.
이러한 제1 소자층(320)은 투명전극층과 p형 전극을 더 포함할 수도 있다. 투명전극층은 활성층에서 발생된 광이 활성층으로 반사되어 들어가는 것을 방지하고, p형 전극의 금속 원소가 확산하는 것을 방지한다. p형 전극은 후술하는 캐리어 기판과의 오믹컨택 기능과 더불어 활성층에서 발생된 광을 반사하는 역할 및 전극의 기능까지 담당한다.
다음에 (b)를 참조하면, 기판(300)을 뒤집어 기판(300)의 다른쪽 면, 즉 제1 소자층(320)이 형성된 면과 반대면에 제2 소자층(340)을 형성한다. 제2 소자층(340)은 제1 소자층(320)과 동일한 소자 또는 이종 소자가 될 수 있으며, 제1 소자층(320)과 유사하게 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 형성하며, MOCVD, MBE, MOVPE, OMVPE, CBE 또는 HVPE와 같은 증착 공정을 이용한다. 이 때 양쪽 화살표로 나타낸 바와 같은 응력이 제2 소자층(340)에도 나타날 수 있고, 기판(300)을 중심으로 동일한 방향의 힘(compressive or tensile)이 가해짐으로써 기판(300)과 제1 소자층(320) 및 제2 소자층(340)의 열팽창 계수의 차이로 인한 휨 현상이 억제된다. 이에 따라 제1 소자층(320) 및 제2 소자층(340)에 발생되는 전위를 줄일 수 있어 고품질의 박막 구조 및 이를 이용한 소자를 제조할 수 있게 된다.
다음 (c)를 참조하여, 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 먼저, 제1 소자층(320)에 제1 캐리어 기판(360)을 접합하고 제2 소자층(340)에 제2 캐리어 기판(380)을 접합한다. 제1 캐리어 기판(360) 및 제2 캐리어 기판(380)은 Si, Cu, Ni, Au, W 및 Ti으로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있으며, 선택된 물질에 따라, 도금, 증착, 스퍼터링 등의 공정으로 제1 소자층(320) 및 제2 소자층(340) 상에 직접 형성될 수 있다. 여기서, 실시 형태로, 제1 캐리어 기판(360) 및 제2 캐리어 기판(380)을 웨이퍼 본딩 공정을 통하여 부착하는 예를 들고 있으나, 이에 제한되지 않으며, Au와 Sn을 주성분으로 하는 공융 합금으로 이루어진 본딩 금속층을 제1 소자층(320) 및 제2 소자층(340) 위에 더 증착하여 이를 매개로 가압/가열의 방식으로 부착할 수도 있다.
그런 다음, 레이저 리프트 오프 방법으로 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 예컨대 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이에 레이저, 예컨대 248nm의 파장을 갖는 KrF 레이저를 조사하여 기판(300)과 제1 소자층(320) 사이의 경계면 및 기판(300)과 제2 소자층(340) 사이의 경계면을 따라 기판(300)을 분리한다.
제1 소자층(320) 및 제2 소자층(340)은 예로 든 반도체 발광 소자 이외에도, MOS를 포함하는 트랜지스터, 스위치, 파워디바이스, 수광소자, 발전소자, 압전소자, 또는 열전소자 등의 형태로 구성될 수 있다. 제1 소자층(320) 및 제2 소자층(340)은 동일한 소자 또는 이종 소자로 형성된다.
이와 같이, 본 발명에서는 기판의 양쪽 면을 이용하고 기판을 재사용하여 기판의 소모, 재료의 소모를 최소화할 수 있다. 또한, 한 번의 분리 공정으로 두 개의 박막 구조가 얻어지므로 반도체 소자의 생산성이 향상된다.
도 4는 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제2 실시예를 설명하기 위한 도면이다. 본 실시예에서는 희생층을 이용하여 기판을 분리하여 재사용하는 것에 관하여 설명한다.
도 4를 참조하면, 먼저 (a)와 같이 기판(300)의 한쪽 면에 제1 희생층(310) 및 제1 소자층(320)을 순차 형성한다. 제1 희생층(310)은 고온에서 안정하면서 식각에 의해 제거될 수 있도록 제거가 쉬운 물질로 형성하여야 하며, 제1 소자층(320) 성장시의 결정성 향상을 위한 버퍼층 역할을 겸할 수도 있어 예컨대 InAs, AlAs, AlGaAs, AlN, AlGaN, SiGe, SiNx, SiOx, GaN, Si, InGaN, Ge, GaAs, InGaAs, GaInP, AlGaInP, InGaAsP, InAlGaAs, CIGS, InP, AlP, GaP, SiC, InSiGe, AlSb, GaSb, InSb, InGaSb, InGaSbP 또는 InGaAlP 등과 같은 물질로 형성할 수 있다. 이러한 제1 희생층(310)은 MOCVD, MBE, MOVPE, OMVPE, CBE 또는 HVPE와 같은 증착 공정을 통해 형성된다.
다음에 (b)를 참조하면, 기판(300)을 뒤집어 기판(300)의 다른쪽 면, 즉 제1 소자층(320)이 형성된 면과 반대면에 제2 희생층(330) 및 제2 소자층(340)을 순차 형성한다. 제2 희생층(330)도 제1 희생층(310)과 마찬가지로 고온에서 안정하면서 제거가 쉬운 물질로 형성하여야 하며, 바람직하게는 제1 희생층(310)과 동일하게 형성한다. 본 실시예에서도 기판(300)의 양쪽 면에 박막 구조를 형성함에 따라 기판 휨 현상이 억제된다.
다음 (c)를 참조하여, 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 먼저, 제1 소자층(320)에 제1 캐리어 기판(360)을 접합하고 제2 소자층(340)에 제2 캐리어 기판(380)을 접합한다.
그런 다음, 레이저 리프트 오프 방법 또는 화학적 리프트 오프 방법으로 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 특히 제1 희생층(310) 및 제2 희생층(330)을 이용한 화학적 리프트 오프 방법을 이용함이 바람직하다. 화학적 리프트 오프 방법은 제1 희생층(310) 및 제2 희생층(330)을 식각으로 제거하거나 식각과 동시에 기계적인 힘을 인가함으로써 기판(300)을 분리하는 것이다. 식각은 건식 식각 또는 습식 식각에 의할 수 있으며, 다른 요소에 대하여 제1 희생층(310) 및 제2 희생층(330)을 선택적으로 제거할 수 있는 식각 가스 또는 식각액을 적용하여 제1 희생층(310) 및 제2 희생층(330)을 제거하면서 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하게 된다. 이 때 기판(300)에 대하여 제1 소자층(320) 및 제2 소자층(340)에 기계적인 힘을 인가하거나 제1 소자층(320) 및 제2 소자층(340)에 대하여 기판(300)에 기계적인 힘을 인가함으로써 기판(300)의 분리를 도울 수 있다.
이와 같이, 본 실시예에서도 기판의 양쪽 면을 이용하고 기판을 재사용하여 기판의 소모, 재료의 소모를 최소화할 수 있다.
도 5는 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제3 실시예를 설명하기 위한 도면이다. 본 실시예에는 도 4를 참조하여 설명한 제2 실시예의 변형예로서, 제1 소자층 상에 캡핑층을 더 형성하는 데 차이가 있다.
도 5의 (a)를 참조하면, 기판(300)의 한쪽 면에 제1 희생층(310), 제1 소자층(320) 및 캡핑층(325)을 순차 형성한다. 캡핑층(325)은 SiN, SiO2, GaN와 같이 고온에서 안정한 박막으로 형성하는 것이 바람직하며 기판(300)을 뒤집어 2차 성장시 제1 소자층(320)의 열화 때문에 소자 특성이 저하될 염려를 최소화하는 역할을 한다. 또한, 캡핑층(325)은 제1 희생층(310)과 동일하거나 유사하게 InAs, AlAs, AlGaAs, AlN, AlGaN, SiGe, SiNx, SiOx, GaN, Si, InGaN, Ge, GaAs, InGaAs, GaInP, AlGaInP, InGaAsP, InAlGaAs, CIGS, InP, AlP, GaP, SiC, InSiGe, AlSb, GaSb, InSb, InGaSb, InGaSbP 또는 InGaAlP와 같은 물질로 형성할 수도 있다. 다음에 (b)를 참조하면, 기판(300)을 뒤집어 기판(300)의 다른쪽 면, 즉 제1 소자층(320)이 형성된 면과 반대면에 제2 희생층(330) 및 제2 소자층(340)을 순차 형성한다.
다음 (c)를 참조하여, 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 먼저, 제1 소자층(320)에 제1 캐리어 기판(360)을 접합하고 제2 소자층(340)에 제2 캐리어 기판(380)을 접합한다. 제1 소자층(320)에 제1 캐리어 기판(360)을 접합시 캡핑층(325)은 제거될 수 있다.
그런 다음, 레이저 리프트 오프 방법 또는 화학적 리프트 오프 방법으로 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다.
도 6은 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제4 실시예를 설명하기 위한 도면이다. 본 실시예에는 도 5를 참조하여 설명한 제3 실시예의 변형예로서, 제2 소자층 상에도 캡핑층을 형성하는 데 차이가 있다.
도 6의 (a)를 참조하면, 기판(300)의 한쪽 면에 제1 희생층(310), 제1 소자층(320) 및 캡핑층(325)을 순차 형성한다. 다음에 (b)를 참조하면, 기판(300)을 뒤집어 제2 희생층(330), 제2 소자층(340) 및 다른 캡핑층(345)을 순차 형성한다. 캡핑층(325)은 기판(300)을 뒤집어 2차 성장시 제1 소자층(320)의 열화 때문에 소자 특성이 저하될 염려를 최소화하는 역할을 한다. 또한, 캡핑층(345)은 기판(300)을 중심으로 양쪽의 박막 구조가 동일 또는 유사하게 되도록 하여 응력 발생으로 인한 기판 휨을 억제하는 데 도움이 된다.
다음 (c)를 참조하여, 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 이 때에도 제1 소자층(320)에 제1 캐리어 기판(360)을 접합할 때, 제2 소자층(340)에 제2 캐리어 기판(380)을 접합할 때에 캡핑층(325, 345)을 제거할 수 있다.
도 7은 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제5 실시예를 설명하기 위한 도면이다. 본 실시예에는 도 5를 참조하여 설명한 제3 실시예의 변형예로서, 기판을 먼저 분리한 후에 캐리어 기판을 접합하는 데 차이가 있다.
도 7의 (a)를 참조하면, 기판(300)의 한쪽 면에 제1 희생층(310), 제1 소자층(320) 및 캡핑층(325)을 순차 형성한다. 다음에 (b)를 참조하면, 기판(300)을 뒤집어 기판(300)의 다른쪽 면에 제2 희생층(330) 및 제2 소자층(340)을 순차 형성한다.
다음 (c)를 참조하여, 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 이 때 제1 희생층(310) 및 제2 희생층(330)을 식각으로 제거하면 기판(300) 분리가 이루어지며 제3 실시예에서 설명한 바와 같이 기계적인 힘을 인가할 수도 있다. 특히 캡핑층(325)을 제1 희생층(310) 및 제2 희생층(330)과 동일한 물질로 형성한 경우라면 제1 희생층(310) 및 제2 희생층(330) 식각시 캡핑층(325)도 함께 제거될 수 있다.
다음에 (d)를 참조하면, 제1 소자층(320)에 제1 캐리어 기판(360)을 접합하고 제2 소자층(340)에 제2 캐리어 기판(380)을 접합한다.
도 8은 본 발명에 따른 반도체 소자 제조 방법의 바람직한 제6 실시예를 설명하기 위한 도면이다. 본 실시예에는 도 5를 참조하여 설명한 제3 실시예의 변형예로서, 희생층으로서 그래핀을 이용하는 데 특징이 있다.
도 8의 (a)를 참조하면, 기판(300)의 한쪽 면에 그래핀으로 이루어진 제1 희생층(310), 제1 소자층(320) 및 캡핑층(325)을 순차 형성한다. 다음에 (b)를 참조하면, 기판(300)을 뒤집어 기판(300)의 다른쪽 면에 그래핀으로 이루어진 제2 희생층(330) 및 제2 소자층(340)을 순차 형성한다.
기판(300)에 기상 탄소 공급원을 이용한 증착을 이용해 그래핀을 직접 형성하거나 다른 방법을 통해 얻어진 시트 형상의 그래핀을 기판(300)에 부착하는 방법으로 제1 희생층(310) 및 제2 희생층(330)을 형성할 수가 있다. 그래핀은 정전기적인 부착력이 크기 때문에 기판(300)과 제1 소자층(320) 사이의 결합을 유지하고 기판(300)과 제2 소자층(340) 사이의 결합을 유지한다.
다음 (c)를 참조하여, 기판(300)과 제1 소자층(320) 사이 및 기판(300)과 제2 소자층(340) 사이를 분리하여 기판(300)을 분리해낸다. 이 때 기계적인 힘을 인가함으로써 제1 희생층(310) 및 제2 희생층(330)에 대하여 기판(300)을 밀어서 분리해낼 수 있다. 캐리어 기판(360, 380)은 기판(300) 분리 후 소자층(320, 340)에 접합할 수도 있고 기판(300) 분리 전 소자층(320, 340)에 접합할 수도 있다. 기계적인 힘을 인가할 때에는 도시한 바와 같이 기판(300)은 고정한 상태에서 제1 소자층(320) 및 제2 소자층(340)에 인가할 수도 있고, 반대로 제1 소자층(320) 및 제2 소자층(340)은 고정한 상태에서 기판(300)에 인가할 수도 있다. 그래핀은 정전기적인 부착력이 크기 때문에 기판(300)에 수직인 방향으로는 떼어내기 힘들지만 기판(300)에 수평인 방향으로는 쉽게 분리할 수 있는 성질을 이용하는 것이다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.

Claims (14)

  1. 기판의 한쪽 면에 제1 소자층을 형성하는 단계;
    상기 기판을 뒤집어 상기 기판의 다른쪽 면에 제2 소자층을 형성하는 단계;
    상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합하는 단계; 및
    상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 기판의 한쪽 면에 제1 희생층 및 제1 소자층을 순차 형성하는 단계;
    상기 기판을 뒤집어 상기 기판의 다른쪽 면에 제2 희생층 및 제2 소자층을 순차 형성하는 단계;
    상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합하는 단계; 및
    상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리하는 단계를 포함하는 반도체 소자 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 소자층 또는 제1 소자층 및 제2 소자층 위에 캡핑층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제3항에 있어서, 상기 캡핑층은 제1 희생층 및 제2 희생층과 동일한 재질 또는 이종 재질인 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제3항에 있어서, 상기 캡핑층은 InAs, AlAs, AlGaAs, AlN, AlGaN, SiGe, SiNx, SiOx, GaN, Si, InGaN, Ge, GaAs, InGaAs, GaInP, AlGaInP, InGaAsP, InAlGaAs, CIGS, InP, AlP, GaP, SiC, InSiGe, AlSb, GaSb, InSb, InGaSb, InGaSbP 및 InGaAlP 중 어느 하나인 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 기판은 Al2O3, GaN, Ge, Si, GaAs, AlN, GaSb, SiC, InP, InAs, AlSb, InSb, AlP, ZnSe, ZnS, ZnTe, HgS, HgSe, HgTe, CdTe, CdSe, CdS, 유리(glass), SiGe, SOI(silicon on insulator), 절연체 위 반도체(semiconductor on insulator), Mo(몰리브덴) 및 ZnO 중 어느 하나인 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 제1 소자층 및 제2 소자층은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제1항 또는 제2항에 있어서, 상기 기판은 레이저 리프트 오프 방법으로 분리하는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제2항에 있어서, 상기 제1 희생층 및 제2 희생층을 식각으로 제거하거나 식각과 동시에 기계적인 힘을 인가함으로써 상기 기판을 분리하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제2항에 있어서, 상기 제1 희생층 및 제2 희생층은 그래핀으로 형성하고 기계적인 힘을 인가함으로써 상기 제1 희생층 및 제2 희생층에 대하여 상기 기판을 밀어서 분리하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 제1항 또는 제2항에 있어서, 상기 제1 소자층 및 제2 소자층은 탠덤 솔라셀(tandem solar cell)에 사용되는 Si 화합물, Ⅲ-Ⅴ족 반도체 화합물 및 II-VI족 반도체 화합물 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 제1항 또는 제2항에 있어서, 상기 제1 소자층 및 제2 소자층은 MOS를 포함하는 트랜지스터, 스위치, 파워디바이스, 발광소자, 수광소자, 발전소자, 압전소자 및 열전소자 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  13. 제12항에 있어서, 상기 제1 소자층 및 제2 소자층은 동일한 소자 또는 이종 소자로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 삭제
KR1020100124812A 2010-12-08 2010-12-08 기판 재사용을 위한 반도체 소자 제조 방법 KR101161264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124812A KR101161264B1 (ko) 2010-12-08 2010-12-08 기판 재사용을 위한 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124812A KR101161264B1 (ko) 2010-12-08 2010-12-08 기판 재사용을 위한 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20120063716A KR20120063716A (ko) 2012-06-18
KR101161264B1 true KR101161264B1 (ko) 2012-07-02

Family

ID=46684075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124812A KR101161264B1 (ko) 2010-12-08 2010-12-08 기판 재사용을 위한 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR101161264B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9335574B2 (en) 2013-08-05 2016-05-10 Samsung Display Co., Ltd. Method for manufacturing liquid crystal display panel and laminate for the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622103B (zh) * 2013-03-14 2018-04-21 康寧公司 處理電子裝置的方法
KR101652349B1 (ko) * 2014-09-12 2016-09-12 주식회사 글로벌식스 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법
KR101652350B1 (ko) * 2014-09-12 2016-09-01 주식회사 글로벌식스 기판 본딩 및 디본딩 장치 및 이를 이용한 반도체 소자 기판의 제조 방법
KR101967716B1 (ko) * 2018-02-05 2019-04-10 주식회사 루미스탈 질화갈륨 웨이퍼의 제조방법
KR102466001B1 (ko) * 2018-02-14 2022-11-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 제조방법 및 제조된 반도체 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9335574B2 (en) 2013-08-05 2016-05-10 Samsung Display Co., Ltd. Method for manufacturing liquid crystal display panel and laminate for the same

Also Published As

Publication number Publication date
KR20120063716A (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
JP6484076B2 (ja) 光デバイス
US8878252B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
JP6680790B2 (ja) ハイブリッド型ヘテロ構造発光デバイス
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
KR100773997B1 (ko) 질화 갈륨계 디바이스 및 그 제조 방법
WO2013035325A1 (ja) 窒化物半導体構造及びその作製方法
KR101894691B1 (ko) 복합 기판의 형성 및 복합 기판 상 ⅲ-ⅴ족 발광 장치 성장 방법
KR101470020B1 (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
KR101161264B1 (ko) 기판 재사용을 위한 반도체 소자 제조 방법
EP2404311A1 (en) Iii-nitride light emitting device incorporating boron
JP2009096655A (ja) エピタキシャル成長基板の製造方法、窒化物系化合物半導体素子の製造方法、エピタキシャル成長基板及び窒化物系化合物半導体素子
US20150063388A1 (en) Method for manufacturing a semiconductor method device based on epitaxial growth
US20120264248A1 (en) Iii-nitride light emitting device with curvature control layer
US20080157090A1 (en) Transplanted epitaxial regrowth for fabricating large area substrates for electronic devices
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
KR101923673B1 (ko) 질화갈륨계 반도체 소자를 제조하는 방법
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
JP2008235318A (ja) 窒化物半導体ウェハ及び薄膜半導体装置の製造方法
US20190157500A1 (en) Stripped method for prepairing semiconductor structure
KR101381985B1 (ko) 수직형 발광소자 제조 방법
US8895328B2 (en) Fabrication method of light-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150507

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 8