KR101159114B1 - ESD Protection Device - Google Patents
ESD Protection Device Download PDFInfo
- Publication number
- KR101159114B1 KR101159114B1 KR1020050044232A KR20050044232A KR101159114B1 KR 101159114 B1 KR101159114 B1 KR 101159114B1 KR 1020050044232 A KR1020050044232 A KR 1020050044232A KR 20050044232 A KR20050044232 A KR 20050044232A KR 101159114 B1 KR101159114 B1 KR 101159114B1
- Authority
- KR
- South Korea
- Prior art keywords
- mos transistor
- esd
- protection device
- esd protection
- gate
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자에 외부의 정전기가 가해지는 것을 차단하기 위한 ESD 보호 소자에 관한 것이다.The present invention relates to an ESD protection device for preventing external static electricity from being applied to a semiconductor device.
본 발명의 ESD 보호 소자는, 입출력 패드에 채널의 일단이 연결되고, 접지전압단에 채널의 타단이 연결되는 ESD 모스트랜지스터; 상기 ESD 모스트랜지스터의 게이트에 채널의 일단이 연결되고, 접지전압단에 채널의 타단이 연결되는 포텐션 모스트랜지스터; 및 상기 포텐션 모스트랜지스터의 게이트에 일단이 연결되고 전원전압단에 타단이 연결되는 부하 저항을 포함하는 것을 특징으로 한다. The ESD protection device of the present invention includes an ESD MOS transistor having one end of a channel connected to an input / output pad and the other end of the channel connected to a ground voltage terminal; A potential MOS transistor having one end of a channel connected to a gate of the ESD MOS transistor and the other end of the channel connected to a ground voltage terminal; And a load resistor having one end connected to a gate of the potential MOS transistor and the other end connected to a power supply voltage terminal.
본 발명에 따른 ESD 보호 소자를 실시함에 따라, ESD 보호 소자의 트리거 전압이 낮아져서, 저전압 환경에서도 적절하게 동작하는 효과가 있다.By implementing the ESD protection device according to the present invention, the trigger voltage of the ESD protection device is low, there is an effect that operates properly in a low voltage environment.
ESD, 정전기 차단, GGNMOS, 입출력 패드 ESD, Static Isolation, GGNMOS, I / O Pads
Description
도 1은 본 발명에 의한 ESD 보호 소자의 연결구조를 나타낸 회로도.1 is a circuit diagram showing a connection structure of an ESD protection device according to the present invention.
본 발명은 반도체 소자에 외부의 정전기가 가해지는 것을 차단하기 위한 ESD 보호 소자에 관한 것이다.The present invention relates to an ESD protection device for preventing external static electricity from being applied to a semiconductor device.
종래의 반도체 소자는 외부의 정전기를 차단하는 ESD 보호 소자로서 GGNMOS(Grounded Gate NMOS)를 구비한다. 한편, 반도체 제조기술이 sub나노 이하로 발전됨에 따라 소자의 동작 전압이 저전압화 되어가고 있는데, 기존의 GGNMOS를 이용한 ESD 보호 소자는 트리거 전압이 동작전압에 비해 너무 높고, 또한, 바이패스 시키는 전류의 용량이 작아 ESD 보호 기능이 충분하지 않았다.Conventional semiconductor devices include GGNMOS (Grounded Gate NMOS) as an ESD protection device that blocks external static electricity. On the other hand, as semiconductor manufacturing technology is developed under sub-nano, the operating voltage of the device is lowered. In the conventional ESD protection device using GGNMOS, the trigger voltage is too high compared to the operating voltage, and the bypass current The small capacity did not provide sufficient ESD protection.
본 발명은 상기 문제점들을 해결하기 위해 안출된 것으로서, 저전압에서 ESD 차단 성능이 우수한 ESD 보호 소자를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide an ESD protection device having excellent ESD blocking performance at low voltage.
상기 목적을 달성하기 위한 본 발명의 ESD 보호 소자는, 입출력 패드에 채널의 일단이 연결되고, 접지전압단에 채널의 타단이 연결되는 ESD 모스트랜지스터; 상기 ESD 모스트랜지스터의 게이트에 채널의 일단이 연결되고, 접지전압단에 채널의 타단이 연결되는 포텐션 모스트랜지스터; 및 상기 포텐션 모스트랜지스터의 게이트에 일단이 연결되고 전원전압단에 타단이 연결되는 부하 저항을 포함하는 것을 특징으로 한다. An ESD protection device of the present invention for achieving the above object, an ESD MOS transistor having one end of the channel is connected to the input and output pad, the other end of the channel is connected to the ground voltage terminal; A potential MOS transistor having one end of a channel connected to a gate of the ESD MOS transistor and the other end of the channel connected to a ground voltage terminal; And a load resistor having one end connected to a gate of the potential MOS transistor and the other end connected to a power supply voltage terminal.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
(실시예)(Example)
도 1에 도시한 바와 같은 본 실시예의 ESD 보호 소자는, 입출력 패드(20)에 채널의 일단이 연결되고, 접지전압단에 채널의 타단이 연결되는 ESD 모스트랜지스터(40); 상기 ESD 모스트랜지스터(40)의 게이트에 채널의 일단이 연결되고, 접지전압단에 채널의 타단이 연결되는 포텐션 모스트랜지스터(60); 및 상기 포텐션 모스트랜지스터(60)의 게이트에 일단이 연결되고 전원전압단에 타단이 연결되는 부하 저항(80)을 포함한다. As shown in FIG. 1, the ESD protection device includes an
본 실시예에서는 상기 ESD 모스트랜지스터(40) 및 포텐션 모스트랜지스터(60)를 엔모스트랜지스터로 구현하였으므로, 상기 ESD 모스트랜지스터(40)의 드레인이 입출력 패드에 연결되고, 소스가 접지전압단에 연결되며, 상기 포텐션 모스트랜지스터(60)의 드레인이 ESD 모스트랜지스터(40)의 게이트에 연결되고, 소스가 접지전압단에 연결된다.In this embodiment, since the
적당한 게이트 커패시터 전류값을 맞추기 위해, 상기 포텐션 모스트랜지스터(60)는 게이트 옥사이드의 두께를 60Å ~ 100Å으로 하는 것이 바람직하다.In order to match an appropriate gate capacitor current value, the
부하 저항(80)은 폴리실리콘으로 제조하는 것이 제조 비용면에서 유리하며, 이 경우 부하 저항의 두께는 2000Å ~ 3000Å으로 하는 것이 안정적인 동작면에서 바람직하다. The
본 실시예의 ESD 보호 소자에 따른 ESD 보호 동작을 설명하면 다음과 같다.Referring to the ESD protection operation according to the ESD protection device of the present embodiment is as follows.
입출력 패드(20)에 비정상적인 정전기 전압인 ESD 전압이 가해지면, 입출력 패드(20)에 연결된 ESD 모스트랜지스터(40)의 드레인에도 ESD 전압이 인가된다. 이 상태에서 부하 저항을 통해 포텐션 모스트랜지스터(60)의 게이트에 전원전압이 가해지고 있는데, ESD 모스트랜지스터(40)에 전달된 ESD 전압은 아주 짧은 시간동안 게이트 커패시턴스를 통해 포텐션 모스트랜지스터(60)의 드레인을 따라 전류가 흐르게 된다. 이때 흐른 전류에 의해 ESD 모스트랜지스터(40)의 게이트에 약간의 전압이 발생하게 된다. 이때 발생한 약간의 전압은 ESD 모스트랜지스터(40)의 문턱전압보다 낮은 전압에서 흐르는 전류를 발생시키게 되고 이 전류에 의해 ESD 모스트랜지스터(40)의 기생 바이폴라 트랜지스터의 동작전압 즉, 트리거 전압을 낮추는 효과를 가져온다. 즉, 게이트 전압을 다소 높임으로써 BVDSS(Breakdown Voltage Drain to Source)를 낮추는 효과가 발생하는 것이다.When an ESD voltage, which is an abnormal electrostatic voltage, is applied to the input /
다시 말하면, 본 발명의 회로구성은 입출력 패드(20)를 통해 ESD 모스트랜지스터(40)에 ESD 전압이 인가되면, 포텐션 모스트랜지스터(60)의 드레인에 흐른 전류에 의해 약간의 전압이 발생하고, 이 약간의 전압이 ESD 모스트랜지스터(40)의 게이트 전압을 다소 상승시켜 ESD 모스트랜지스터(40)에 임계전압 이하의 낮은 전류가 발생하도록 한다. 상기 임계전압 이하의 낮은 전류는 결국 ESD 모스트랜지스터(40)의 트리거 전압을 낮추게 된다.In other words, in the circuit configuration of the present invention, when an ESD voltage is applied to the
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It goes without saying that various modifications and variations are possible within the scope of equivalence of the scope.
본 발명에 따른 ESD 보호 소자를 실시함에 따라, ESD 보호 소자의 트리거 전압이 낮아져서, 저전압 환경에서도 적절하게 동작하는 효과가 있다.By implementing the ESD protection device according to the present invention, the trigger voltage of the ESD protection device is low, there is an effect that operates properly in a low voltage environment.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050044232A KR101159114B1 (en) | 2005-05-25 | 2005-05-25 | ESD Protection Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050044232A KR101159114B1 (en) | 2005-05-25 | 2005-05-25 | ESD Protection Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060122184A KR20060122184A (en) | 2006-11-30 |
KR101159114B1 true KR101159114B1 (en) | 2012-06-25 |
Family
ID=37707557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050044232A KR101159114B1 (en) | 2005-05-25 | 2005-05-25 | ESD Protection Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101159114B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101130767B1 (en) * | 2010-10-20 | 2012-03-28 | 주식회사 바우압텍 | Electro-static discharge protection device |
CN111077676B (en) * | 2019-12-10 | 2021-09-07 | 华为技术有限公司 | Astigmatic correction lens, head-mounted display device, and astigmatic correction method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990080864A (en) * | 1998-04-22 | 1999-11-15 | 김영환 | ESD protection circuit |
KR20010104674A (en) * | 2000-05-15 | 2001-11-26 | 가네꼬 히사시 | ESD protection apparatus and method for fabricating the same |
KR20030096026A (en) * | 2002-06-14 | 2003-12-24 | 샤프 가부시키가이샤 | Electrostatic Discharge Protection Element |
KR20040008494A (en) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | Electrostatic discharge protection circuit |
-
2005
- 2005-05-25 KR KR1020050044232A patent/KR101159114B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990080864A (en) * | 1998-04-22 | 1999-11-15 | 김영환 | ESD protection circuit |
KR20010104674A (en) * | 2000-05-15 | 2001-11-26 | 가네꼬 히사시 | ESD protection apparatus and method for fabricating the same |
KR20030096026A (en) * | 2002-06-14 | 2003-12-24 | 샤프 가부시키가이샤 | Electrostatic Discharge Protection Element |
KR20040008494A (en) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | Electrostatic discharge protection circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20060122184A (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9478979B2 (en) | Semiconductor ESD circuit and method | |
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
JP4402109B2 (en) | Low voltage NMOS type electrostatic discharge clamp | |
US20190165572A1 (en) | Electrostatic discharge protection circuit with a high turn-on speed | |
JP2001160615A (en) | Stacked mos transistor protective circuit | |
US10263419B2 (en) | Transient voltage protection circuits, devices, and methods | |
JP2007531284A (en) | Method and apparatus for protecting gate oxide using source / bulk pumping | |
US20140368958A1 (en) | Electrostatic protection circuit | |
US8208234B2 (en) | Circuit with ESD protection for a switching regulator | |
US20050285657A1 (en) | Gate triggered ESD clamp | |
KR100942701B1 (en) | Electro-Static DischargeESD protection device | |
KR100971431B1 (en) | Electro-static Discharge Protection Device | |
US6650165B1 (en) | Localized electrostatic discharge protection for integrated circuit input/output pads | |
US10897131B2 (en) | Electrostatic discharge protection circuit for bypassing an ESD current | |
TW536803B (en) | Gate equivalent potential circuit and method for input/output electrostatic discharge protection | |
KR101865492B1 (en) | Semiconductor device having esd protection structure | |
CN101533830B (en) | Electrostatic discharge protecting device of high-voltage cushion | |
CN108400578B (en) | High-voltage ESD protection circuit | |
KR101159114B1 (en) | ESD Protection Device | |
US10381826B2 (en) | Integrated circuit electrostatic discharge protection | |
US20210366896A1 (en) | Electrostatic discharge protection circuit | |
TW201507333A (en) | Electrostatic discharge protection circuit | |
CN107863339B (en) | ESD clamping circuit and integrated circuit | |
KR100907894B1 (en) | Electrostatic Discharge Protection Circuit | |
US10607949B2 (en) | Electrostatic discharge (ESD) protection for a high side driver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 8 |