KR101147366B1 - Ldmosfet for rf power amplifiers and method for manufacturing the same - Google Patents
Ldmosfet for rf power amplifiers and method for manufacturing the same Download PDFInfo
- Publication number
- KR101147366B1 KR101147366B1 KR1020050134200A KR20050134200A KR101147366B1 KR 101147366 B1 KR101147366 B1 KR 101147366B1 KR 1020050134200 A KR1020050134200 A KR 1020050134200A KR 20050134200 A KR20050134200 A KR 20050134200A KR 101147366 B1 KR101147366 B1 KR 101147366B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- region
- polygate
- oxide film
- field oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 36
- 238000005468 ion implantation Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 높은 효율과 높은 출력전압을 갖는 수평형확산모스트랜지스터 및 그의 제조 방법에 관한 것으로, 본 발명의 수평형 확산 모스트랜지스터는 제1도전형 에피층이 성장된 제1도전형 기판; 상기 제1도전형 에피층의 소정 표면 상부에 형성된 폴리게이트; 상기 폴리게이트의 일측면에 정렬되는 고농도 제2도전형 소스영역; 상기 폴리게이트의 타측면과 소정 거리를 두고 제1도전형 에피층 내에 형성된 고농도 제2도전형 드레인영역; 상기 폴리게이트의 타측면과 제2도전형 드레인영역 사이의 제1도전형 에피층 내에 형성된 저농도 제2도전형 오프셋영역; 상기 폴리게이트와 일정 거리를 두고 저농도 제2도전형 오프셋영역의 표면에 형성된 필드산화막; 상기 필드산화막 상에 형성된 폴리필드플레이트; 및 상기 소스영역에 연결되면서 상기 폴리필드플레이트와 연결된 메탈필드플레이트를 포함하고, 상술한 본 발명은 오프셋영역에 필드산화막을 형성하므로써 드레인영역과 폴리게이트간의 캐패시턴스 성분을 최소화할 수 있는 효과가 있으며, 또한, 본 발명은 필드산화막 상에 소스영역과 연결되는 폴리필드플레이트를 형성하므로써 항복전압을 증가시킬 수 있는 효과가 있다.The present invention relates to a horizontal diffusion MOS transistor having a high efficiency and a high output voltage and a method of manufacturing the same. The horizontal diffusion MOS transistor of the present invention includes a first conductive substrate having a first conductive epitaxial layer; A polygate formed on an upper surface of the first conductive epitaxial layer; A high concentration second conductive source region aligned with one side of the polygate; A highly concentrated second conductive drain region formed in the first conductive epitaxial layer at a predetermined distance from the other side of the polygate; A low concentration second conductive offset region formed in the first conductive epitaxial layer between the other side of the polygate and the second conductive drain region; A field oxide film formed on a surface of the low concentration second conductive offset region at a predetermined distance from the poly gate; A polyfield plate formed on the field oxide film; And a metal field plate connected to the polyfield plate while being connected to the source region, the present invention has the effect of minimizing the capacitance component between the drain region and the poly gate by forming a field oxide film in the offset region. In addition, the present invention has the effect of increasing the breakdown voltage by forming a polyfield plate connected to the source region on the field oxide film.
LDMOSFET, 필드플레이트, 필드산화막, 오프셋영역 LDMOSFET, field plate, field oxide film, offset area
Description
도 1은 종래기술에 따른 수평형확산모스트랜지스터의 구조를 도시한 도면,1 is a view showing the structure of a horizontal diffusion MOS transistor according to the prior art,
도 2는 본 발명의 실시예에 따른 수평형확산모스트랜지스터의 구조를 도시한 도면,2 is a view showing the structure of a horizontal diffusion MOS transistor according to an embodiment of the present invention;
도 3a 내지 도 3f는 본 발명의 실시예에 따른 수평형확산모스트랜지스터의 제조 방법을 도시한 도면.3A to 3F illustrate a method of manufacturing a horizontal diffusion MOS transistor according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
21 : p형 기판 22 : p형 에피층21: p-type substrate 22: p-type epi layer
23 : p형 싱크 25 : 1차 오프셋 영역23: p-type sink 25: first offset region
26 : 필드산화막 27 : 게이트산화막26: field oxide film 27: gate oxide film
28 : 폴리게이트 29 : 폴리필드플레이트28: polygate 29: polyfield plate
30 : 2차 오프셋영역 31 : 소스영역30: secondary offset area 31: source area
32 : 드레인영역 33 : 소스전극32
34 : 드레인전극34: drain electrode
본 발명은 반도체 소자에 관한 것으로, 특히 고주파 파워증폭기(RF Power Amplifiers)를 위한 고성능 실리콘 수평형 확산 모스트랜지스터(LDMOSFET)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices and, more particularly, to high performance silicon horizontal diffusion MOS transistors (LDMOSFETs) for high frequency power amplifiers.
일반적으로 고전압을 사용하는 외부 시스템이 집적 회로에 의해 제어되는 경우 집적 회로는 내부에 고전압 제어를 위한 소자가 필요하게 되고, 이러한 소자는 높은 항복 전압(Breakdown Voltage)을 갖는 구조를 필요로 한다. 즉, 고전압이 집적 인가되는 트랜지스터의 드레인 또는 소스에 있어서는 드레인 및 소스와 반도체 기판 사이의 펀치 쓰루(Punch-Through) 전압과 드레인 및 소오스와 웰(Well) 또는 기판 사이의 항복 전압(Breakdown Voltage)이 고전압보다 커야 한다. 상기 고전압보다 높은 항복 전압을 확보하기 위하여 기존의 MOSFET을 변형한 수평형확산모스트랜지스터(Lateral Diffused MOSFET; LDMOSFET) 구조의 고전압 소자를 이용하게 되는데, 상기 수평형확산모스트랜지스터(LDMOS) 고전압 소자는 소스와 드레인 사이가 채널 영역과 드리프트(Drift) 영역(또는 오프셋 영역)으로 분리되어 있어 높은 항복 전압 특성을 나타낸다. In general, when an external system using a high voltage is controlled by an integrated circuit, an integrated circuit needs an element for high voltage control therein, and such a device requires a structure having a high breakdown voltage. That is, in the drain or the source of the transistor to which the high voltage is applied, the punch-through voltage between the drain and the source and the semiconductor substrate and the breakdown voltage between the drain and the source and the well or the substrate are It must be greater than the high voltage. In order to secure a breakdown voltage higher than the high voltage, a high voltage device having a modified latent MOSFET (LDMOSFET) structure, which is a modified MOSFET, is used, and the high diffusion device is used as a source. Since the drain and the drain are separated into a channel region and a drift region (or offset region), high breakdown voltage characteristics are exhibited.
도 1은 종래기술에 따른 수평형확산모스트랜지스터의 구조를 도시한 도면이다.1 is a view showing the structure of a horizontal diffusion MOS transistor according to the prior art.
도 1을 참조하면, p형 기판(11) 상에 p형 에피층(12)이 성장되고, p형 에피 층(12)의 표면 상에 게이트산화막(13) 및 게이트전극(14)이 적층되며, 게이트전극(14)의 일측면에 정렬되어 p형 에피층(12) 내에 소스영역(15)이 형성된다. 그리고, 게이트전극(14)의 타측면으로부터 일정 거리를 두고 p형 에피층(12) 내에 드레인영역(16)이 형성되며, 게이트전극(14)의 타측면에 정렬되는 p형 에피층(12) 내에는 오프셋(Offset) 영역(17)이 형성된다. 여기서, 드레인영역(16)은 오프셋 영역(17) 내에 형성된다. 그리고, 소스영역(15)의 일측에는 접지를 위한 p형 싱크(p+-sink, 18)가 형성된다.Referring to FIG. 1, a p-type
따라서, 종래기술은 소스영역(15)과 드레인 영역(16) 사이에 채널영역(게이트전극 아래 지역)과 오프셋 영역(17)이 존재한다.Therefore, in the prior art, there is a channel region (region under the gate electrode) and an
위와 같은 수평형확산모스트랜지스터는 실리콘파워 수평형확산모스트랜지스터로도 일컬으며, 셀룰러 기지국의 전력증폭기에 적용된다. The horizontal diffusion MOS transistor is also referred to as a silicon power horizontal diffusion MOS transistor, and is applied to a power amplifier of a cellular base station.
그러나, 종래기술은 주파수 특성을 감소시키는 드레인-게이트 정전용량(gate-drain capacitance, 19)으로 인해 차단주파수 및 최대주파수(fmax)값을 감소시키므로써 효율이 높지 않은 문제가 있다. 또한, 전류량이 작아 높은 출력전압을 얻을 수 없다.However, the prior art has a problem that efficiency is not high by reducing the cutoff frequency and the maximum frequency fmax due to the gate-
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 높은 효율과 높은 출력전압을 갖는 수평형확산모스트랜지스터 및 그의 제조 방법에 관한 것이다.The present invention has been proposed to solve the above problems of the prior art, and relates to a horizontal diffusion morph transistor having a high efficiency and a high output voltage and a method of manufacturing the same.
상기 목적을 달성하기 위한 본 발명의 수평형 확산 모스트랜지스터는 제1도전형 에피층이 성장된 제1도전형 기판; 상기 제1도전형 에피층의 소정 표면 상부에 형성된 폴리게이트; 상기 폴리게이트의 일측면에 정렬되는 고농도 제2도전형 소스영역; 상기 폴리게이트의 타측면과 소정 거리를 두고 제1도전형 에피층 내에 형성된 고농도 제2도전형 드레인영역; 상기 폴리게이트의 타측면과 제2도전형 드레인영역 사이의 제1도전형 에피층 내에 형성된 저농도 제2도전형 오프셋영역; 상기 폴리게이트와 일정 거리를 두고 저농도 제2도전형 오프셋영역의 표면에 형성된 필드산화막; 상기 필드산화막 상에 형성된 폴리필드플레이트; 및 상기 소스영역에 연결되면서 상기 폴리필드플레이트와 연결된 메탈필드플레이트를 포함하는 것을 특징으로 한다.Horizontal diffusion morph transistor of the present invention for achieving the above object is a first conductive type substrate on which the first conductive epitaxial layer is grown; A polygate formed on an upper surface of the first conductive epitaxial layer; A high concentration second conductive source region aligned with one side of the polygate; A highly concentrated second conductive drain region formed in the first conductive epitaxial layer at a predetermined distance from the other side of the polygate; A low concentration second conductive offset region formed in the first conductive epitaxial layer between the other side of the polygate and the second conductive drain region; A field oxide film formed on a surface of the low concentration second conductive offset region at a predetermined distance from the poly gate; A polyfield plate formed on the field oxide film; And a metal field plate connected to the source region and connected to the polyfield plate.
그리고, 본 발명의 수평형 확산 모스트랜지스터의 제조 방법은 상기 제1도전형 에피층의 소정영역에 1차 오프셋영역을 형성하는 단계; 상기 1차 오프셋영역의 표면에 국부적으로 필드산화막을 형성하는 단계; 상기 1차 오프셋영역으로부터 소정 거리를 두고 상기 제1도전형 에피층 표면 상에 폴리게이트를 형성함과 동시에 상기 필드산화막 상에 폴리필드플레이트를 형성하는 단계; 상기 폴리게이트의 타측면과 상기 필드산화막의 일측면 사이의 제1도전형 에피층에 2차 오프셋 영역을 형성하는 단계; 상기 폴리게이트의 일측면에 정렬되는 소스영역을 형성함과 동시에 상기 필드산화막의 타측면의 제1도전형 에피층내에 드레인영역을 형성하는 단계; 상기 소스영역 상에 상기 폴리게이트와 중첩되면서 상기 폴리필드플레이트와 전기적으로 연결되는 메탈필드플레이트를 형성하는 단계; 및 상기 드레인영역에 연결되는 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a horizontal diffusion morph transistor according to the present invention comprises the steps of: forming a primary offset region in a predetermined region of the first conductive epitaxial layer; Forming a field oxide film locally on the surface of the first offset region; Forming a polyfield plate on the field oxide layer while forming a polygate on a surface of the first conductive epitaxial layer at a predetermined distance from the first offset region; Forming a second offset region on the first conductive epitaxial layer between the other side of the polygate and one side of the field oxide film; Forming a drain region in the first conductive epitaxial layer on the other side of the field oxide layer while forming a source region aligned with one side of the polygate; Forming a metal field plate on the source region, the metal field plate overlapping the poly gate and electrically connected to the poly field plate; And forming a drain electrode connected to the drain region.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2는 본 발명의 실시예에 따른 수평형확산모스트랜지스터의 구조를 도시한 도면이다.2 is a diagram illustrating a structure of a horizontal diffusion MOS transistor according to an embodiment of the present invention.
도 2를 참조하면, p형 기판(p-sub, 21), p형 기판(21) 상에 성장된 p형 에피층(p-epi, 22), p형 에피층(22)의 소정영역에 형성되며 p형 기판(21)과 접촉하는 깊이를 갖는 p형 싱크(p+-sink, 23), p형 에피층(22)의 소정 표면 상에 형성된 폴리게이트(28), 폴리게이트(28)의 일측면에 정렬되고 p형 싱크(23)와 인접하는 소스영역(31), 폴리게이트(28)의 타측면과 소정 거리를 두고 p형 에피층(22) 내에 형성된 드레인영역(32), 폴리게이트(28)의 타측면과 드레인영역(32) 사이의 p형 에피층(22) 내에 형성된 오프셋영역(25, 30), 폴리게이트(28)와 일정 거리를 두고 오프셋영역(25, 30)의 표면에 형성된 필드산화막(26), 필드산화막(26) 상에 형성되며 필드산화막(26)보다 폭이 더 작은 폴리필드플레이트(29)를 포함한다.Referring to FIG. 2, a predetermined region of a p-type substrate (p-sub) 21, a p-type epi layer (p-epi) 22, and a p-
그리고, 폴리게이트(28) 아래에는 게이트산화막(27)이 위치하며, 소스영역 (31) 상에는 소스전극(33)이 연결되고, 드레인영역(32) 상에는 드레인전극(34)이 연결된다. 여기서, 소스전극(33)은 메탈필드플레이트라고도 하며, 폴리게이트(28)의 상부를 덮어 필드산화막(26)의 일측면까지 근접하도록 그 길이가 확장된 형태이다. 그리고, 소스전극(33)과 폴리필드플레이트(29)는 서로 연결되어 있다.The
그리고, 오프셋영역(25, 30)은 1차 오프셋영역(25)과 2차 오프셋영역(30)으로 이루어지며, 이들의 불순물농도는 고농도의 N형 불순물이 도핑된 소스영역(31) 및 드레인영역(32)보다 낮다. 예컨대, 1×1012atoms/cm2 수준의 N형 불순물(N-)이 도핑된다. 그리고, 1차 오프셋영역(25)은 필드산화막(26) 아래에서 필드산화막(26)보다 더 넓은 폭을 갖고 형성되며, 2차 오프셋영역(30)은 폴리게이트(28)의 타측면에 정렬되어 형성된다.In addition, the
도 2에 따르면, 1,2차 오프셋영역(25, 30)을 저농도로 도핑된 N- 영역으로 형성하므로써 드레인영역(32)쪽에 집중되는 전기장을 줄이는 역할을 한다. According to FIG. 2, the first and
그리고, 소스영역(31)과 연결되어 폴리게이트(28)와 중첩된 소스전극(33)(즉, 메탈필드플레이트), 오프셋 영역에 성장시킨 필드산화막(26) 및 소스전극(33)과 전기적으로 연결된 폴리필드플레이트(29) 구조를 가지고, 특히 폴리필드플레이트(29)가 드레인영역(32)쪽 폴리게이트(26)의 모서리에 집중되는 전기장을 줄여 항복전압을 높이고, 필드산화막(25)은 드레인영역(32)과 폴리게이트(28)간의 캐패시턴스 성분을 줄이는 역할을 한다.The source electrode 33 (ie, a metal field plate) overlapping the
도 3a 내지 도 3f는 본 발명의 실시예에 따른 수평형확산모스트랜지스터의 제조 방법을 도시한 도면이다.3A to 3F illustrate a method of manufacturing a horizontal diffusion MOS transistor according to an embodiment of the present invention.
도 3a에 도시된 바와 같이, 1×1019atoms/cm2의 농도를 갖는 p형 불순물이 도핑된 p형 기판(21) 상에 에피택셜성장법(Epitaxial growth)을 이용하여 p형 에피층(22)을 성장시킨다. 이때, p형 에피층(22)은 1×1016atoms/cm2의 농도를 갖는 보론(Boron)이 도핑되어 있고, 그 두께는 10㎛이다.As shown in FIG. 3A, the p-type epitaxial layer (epitaxial growth) is used on the p-
이어서, p형 에피층(22)의 소정영역에 p형 기판(21)과의 RF 접지를 위한 p형 싱크(p+-sink, 23)를 형성한다. 이때, p형 싱크(23)는 낮은 인덕턴스 성분과 낮은 저항값을 갖기 위해 고농도(1×1019atoms/cm2 이상의 보론)로 이온주입을 하고, p형 기판(21)과 접촉할 때까지 높은 온도에서 드라이브-인(Drive in)을 진행한다.Subsequently, a p-type sink (p + -sink) 23 for RF ground with the p-
계속해서, 수평형확산모스트랜지스터의 문턱전압을 조절하기 위하여 채널영역에 문턱전압조절 이온주입(Vt adjust implantation, 24)을 진행한다.Subsequently, in order to adjust the threshold voltage of the horizontal diffusion MOS transistor, a threshold voltage adjustment ion implantation (Vt adjust implantation) 24 is performed in the channel region.
도 3b에 도시된 바와 같이, 드레인영역에 집중되는 전기장을 줄이고자 오프셋영역으로 예정된 지역에 n형 불순물을 저농도(N-)로 1차 오프셋 이온주입(1st offset implantation)을 진행하여, 오프셋영역으로 예정된 p형 에피층(22) 내에 1차 오프셋영역(25)을 형성한다. 이때, 1차 오프셋영역(25)의 도즈량(dose)과 길이(length)는 수평형확산모스트랜지스터의 온저항값과 항복전압을 최적화하여 설정한다. 따라서, 1차 오프셋영역(25)은 저농도의 N형 불순물이 주입된 N- 영역이 된다.As shown in FIG. 3B, in order to reduce the electric field concentrated in the drain region, a 1st offset implantation is carried out at a low concentration (N − ) with n-type impurities in a region designated as an offset region, and then, as an offset region. The
도 3c에 도시된 바와 같이, 1차 오프셋영역(25)의 표면 상에 국부적으로 필드산화막(Field oxide, 26)을 성장시킨다. 이때, 필드산화막(26)은 잘 알려진 LOCOS 방법으로 형성한다.As shown in FIG. 3C, a
상술한 필드산화막(26)은 종래기술에서는 존재하지 않던 영역으로서, 드레인영역과 폴리게이트간의 캐패시턴스 성분을 최소화하기 위한 것이다.The
도 3d에 도시된 바와 같이, p형 에피층(22) 상에 게이트산화막(27)을 형성한 후, 게이트산화막(27) 상에 폴리실리콘을 600Å 두께로 증착한다. 이어서, 게이트패터닝을 진행하여 게이트산화막(27) 상에 폴리실리콘으로 된 폴리게이트(Poly-si gate, 28)를 형성한다. 이때, 폴리게이트(28) 형성시 필드산화막(26) 상부에도 폴리실리콘으로 된 폴리필드플레이트(Poly-Si Field plate, 29)를 형성해준다. 여기서, 폴리필드게이트(28)는 필드산화막(26)보다 폭이 더 작다.As shown in FIG. 3D, after the
도 3e에 도시된 바와 같이, 폴리게이트(28) 및 폴리필드플레이트(29)를 이용하여 2차 오프셋영역(30), 소스영역(31) 및 드레인영역(32)을 자기정렬 공정으로 형성한다. 이처럼, 자기정렬공정으로 이온주입을 진행하면, 마스크 정렬시 발생하는 오차를 최대한 줄일 수 있다.As shown in FIG. 3E, the secondary offset
즉, 폴리게이트(28) 및 폴리필드플레이트(29)를 이온주입배리어로 이용한 저농도 N형 불순물의 이온주입을 진행하여 폴리게이트(28)의 타측면과 필드산화막(26)의 일측면에 정렬되는 2차 오프셋영역(30)을 형성한다. 여기서, 1차 오프셋영역(25)과 2차 오프셋 영역(30)은 후속 소스영역과 드레인영역의 불순물농도보다 낮 다. 예를 들여, 1×1012atoms/cm2 수준을 갖는다.That is, ion implantation of low concentration N-type impurities using the
계속해서, 오프셋영역을 덮는 마스크(도시 생략)와 폴리게이트(28) 및 폴리필드플레이트(29)를 이온주입배리어로 이용한 고농도의 N형 불순물의 이온주입을 진행하여 폴리게이트(28)의 일측면에 정렬되면서 P형 싱크(23)에 접하는 소스영역(31)을 형성함과 동시에 폴리필드플레이트(29)의 타측면(오프셋영역을 벗어난 지역)에 정렬되는 드레인영역(32)을 형성한다. Subsequently, a mask (not shown) covering the offset region, and ion implantation of a high concentration of N-type impurities using the
도 3f에 도시된 바와 같이, 층간절연막(도시 생략) 증착, 콘택 및 금속배선 공정을 진행하여 소스영역(31)과 드레인영역(32)에 연결되는 소스전극(33)과 드레인전극(34)을 형성한다. 여기서, 소스전극(33)은 소스영역(31)에 연결되고 폴리게이트(28)의 상부와 중첩되어 필드산화막(26)의 일측면까지 근접하도록 길이가 연장된 형태를 갖는다. 이러한 소스전극(33)을 메탈필드플레이트(Metal-field plate)라고 하며, 소스전극(33)과 폴리필드플레이트(29)는 메탈선(35)을 통해 서로 연결되어 있다.As shown in FIG. 3F, the interlayer insulating film (not shown) is deposited, contacted, and metallized to form a
따라서, 소스전극(33)은 소스(S), 폴리게이트(26)에는 게이트(G), 드레인전극(34)에는 드레인(D)으로 단자를 뽑는다.Therefore, the
상술한 실시예에 따르면, 1,2차 오프셋영역(25, 30)을 저농도로 도핑된 N- 영역으로 형성하므로써 드레인영역(32)쪽에 집중되는 전기장을 줄이는 역할을 한다.According to the above-described embodiment, the first and second offset
그리고, 소스영역(31)과 연결되어 폴리게이트(28)와 중첩된 소스전극(33)( 즉, 메탈필드플레이트), 오프셋 영역에 성장시킨 필드산화막(26) 및 소스전극(33)과 전기적으로 연결된 폴리필드플레이트(29) 구조를 가지고, 특히 폴리필드플레이트(29)가 드레인영역(32)쪽 폴리게이트(26)의 모서리에 집중되는 전기장을 줄여 항복전압을 높이고, 필드산화막(25)은 드레인영역(32)과 폴리게이트(28)간의 캐패시턴스 성분을 줄이는 역할을 한다.The source electrode 33 (ie, the metal field plate) connected to the
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
상술한 본 발명은 오프셋영역에 필드산화막을 형성하므로써 드레인영역과 폴리게이트간의 캐패시턴스 성분을 최소화할 수 있는 효과가 있다.The present invention described above has the effect of minimizing the capacitance component between the drain region and the poly gate by forming a field oxide film in the offset region.
또한, 본 발명은 필드산화막 상에 소스영역과 연결되는 폴리필드플레이트를 형성하므로써 항복전압을 증가시킬 수 있는 효과가 있다.In addition, the present invention has the effect of increasing the breakdown voltage by forming a polyfield plate connected to the source region on the field oxide film.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134200A KR101147366B1 (en) | 2005-12-29 | 2005-12-29 | Ldmosfet for rf power amplifiers and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134200A KR101147366B1 (en) | 2005-12-29 | 2005-12-29 | Ldmosfet for rf power amplifiers and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070071052A KR20070071052A (en) | 2007-07-04 |
KR101147366B1 true KR101147366B1 (en) | 2012-05-22 |
Family
ID=38506251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050134200A KR101147366B1 (en) | 2005-12-29 | 2005-12-29 | Ldmosfet for rf power amplifiers and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101147366B1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100984699B1 (en) * | 2007-12-12 | 2010-10-01 | 주식회사 동부하이텍 | Electric circuit device with interconnect gate and method for manufacturing therefor |
CN104064602A (en) * | 2014-07-08 | 2014-09-24 | 苏州卓能微电子技术有限公司 | LDMOS structure applicable to LED driving circuit |
CN104600098B (en) * | 2015-01-15 | 2017-07-28 | 东南大学 | A kind of N-type radio frequency lateral double-diffused metal-oxide semiconductor device |
CN108365009B (en) * | 2018-02-13 | 2020-10-30 | 扬州江新电子有限公司 | LDMOS device with array type multilayer Faraday shielding ring structure |
CN109545854A (en) * | 2018-11-08 | 2019-03-29 | 德淮半导体有限公司 | LDMOS device and preparation method thereof |
CN116364553A (en) * | 2023-06-02 | 2023-06-30 | 华南理工大学 | Method for manufacturing semiconductor device and semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990017694A (en) * | 1997-08-25 | 1999-03-15 | 권오경 | Structure and manufacturing method of high voltage transistor |
US20030001209A1 (en) | 2001-06-28 | 2003-01-02 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
US20050285189A1 (en) | 2004-06-28 | 2005-12-29 | Shibib Muhammed A | Graded conductive structure for use in a metal-oxide-semiconductor device |
-
2005
- 2005-12-29 KR KR1020050134200A patent/KR101147366B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990017694A (en) * | 1997-08-25 | 1999-03-15 | 권오경 | Structure and manufacturing method of high voltage transistor |
US20030001209A1 (en) | 2001-06-28 | 2003-01-02 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
US20050285189A1 (en) | 2004-06-28 | 2005-12-29 | Shibib Muhammed A | Graded conductive structure for use in a metal-oxide-semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20070071052A (en) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101099907B1 (en) | Metal-oxide-semiconductor device including a buried lightly-doped drain region | |
US8652930B2 (en) | Semiconductor device with self-biased isolation | |
US7649225B2 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
US7365402B2 (en) | LDMOS transistor | |
US7514329B2 (en) | Robust DEMOS transistors and method for making the same | |
US8772871B2 (en) | Partially depleted dielectric resurf LDMOS | |
US8664718B2 (en) | Power MOSFETs and methods for forming the same | |
US7397084B2 (en) | Semiconductor device having enhanced performance and method | |
KR100840667B1 (en) | Lateral dmos device and fabrication method therefor | |
US7629645B2 (en) | Folded-gate MOS transistor | |
US9520367B2 (en) | Trenched Faraday shielding | |
KR101147366B1 (en) | Ldmosfet for rf power amplifiers and method for manufacturing the same | |
EP4241311A1 (en) | Rugged ldmos with drain-tied field plate | |
US10355132B2 (en) | Power MOSFETs with superior high frequency figure-of-merit | |
KR20100046354A (en) | Ldmos transistor and manufacturing method for the same | |
US20120034769A1 (en) | Low temperature microwave activation of heavy body implants |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 8 |