KR101146449B1

KR101146449B1 - In-Plane Switching mode Liquid Crystal Display Device and method thereof

Info

Publication number: KR101146449B1
Application number: KR1020030098614A
Authority: KR
Inventors: 채기성; 이윤복
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-29
Filing date: 2003-12-29
Publication date: 2012-05-18
Also published as: TWI304908B; US20050140896A1; KR20050067623A; CN1637537A; TW200521585A; CN1637537B; US7365820B2

Abstract

본 발명에 의한 횡전계 방식의 액정표시장치는, 제1 방향을 따라 배치된 제1 및 제2 공통전극 라인에 의해 경계지어지고, 상기 제1 방향에 수직인 제2 방향을 따라 배치된 데이터 라인에 의해 경계지어진 단위 픽셀과, 제1 및 제2 화소 영역을 정의하기 위해 상기 단위 픽셀의 중간 영역에서 상기 데이터 라인과 교차하여 배치되고, 상기 제1 및 제2 공통전극 라인으로부터 이격된 게이트 라인과, 상기 게이트 라인과 상기 데이터 라인의 교차부에 형성되고, 게이트 전극, 소오스 전극 및 한 쌍의 드레인 전극을 포함하는 박막트랜지스터와, 상기 한 쌍의 드레인 전극과 각각 전기적으로 연결되고, 상기 제1 및 제2 화소 영역에 각각 배치된 제1 및 제2 원형 화소전극과, 상기 제1 화소 영역에 배치되고, 상기 제1 공통전극 라인에 연결되고, 상기 제1 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제1 원형 화소 전극의 외부 영역에 배치된 제1 및 제2 원형 공통전극과, 상기 제2 화소 영역에 배치되고, 상기 제2 공통전극 라인에 연결되고, 상기 제2 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제2 원형 화소 전극의 외부 영역에 배치된 제3 및 제4 원형 공통전극을 포함한다.In a transverse electric field type liquid crystal display according to the present invention, a data line bordered by first and second common electrode lines arranged along a first direction and arranged along a second direction perpendicular to the first direction A unit pixel bordered by the second pixel region, a gate line disposed to intersect the data line in an intermediate region of the unit pixel, and spaced apart from the first and second common electrode lines to define first and second pixel regions; A thin film transistor formed at an intersection of the gate line and the data line, the thin film transistor including a gate electrode, a source electrode, and a pair of drain electrodes, and electrically connected to the pair of drain electrodes, respectively; First and second circular pixel electrodes respectively disposed in a second pixel region, and the first circular pixel electrode disposed in the first pixel region and connected to the first common electrode line; First and second circular common electrodes disposed in an inner central region of the first pixel array and disposed in an outer region of the first circular pixel electrode, disposed in the second pixel region, and connected to the second common electrode line; And a third and fourth circular common electrode disposed in an inner central area of the second circular pixel electrode and disposed in an outer area of the second circular pixel electrode.

Description

횡전계 방식의 액정표시장치 및 그 제조방법{In-Plane Switching mode Liquid Crystal Display Device and method thereof}Transverse electric field type liquid crystal display device and method for manufacturing the same {In-Plane Switching mode Liquid Crystal Display Device and method

도 1은 종래의 IPS 모드 액정표시장치 하부기판의 일부 평면도.1 is a partial plan view of a lower substrate of a conventional IPS mode LCD.

도 2a 내지 도 2c는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'를 따라 절단한 제조공정 단면도.2A to 2C are cross-sectional views of the manufacturing process taken along lines II ′ and II-II ′ of FIG. 1.

도 3은 본 발명에 의한 IPS 모드 액정표시장치 하부기판의 일부 평면도.3 is a partial plan view of a lower substrate of an IPS mode liquid crystal display according to the present invention;

도 4a 내지 도 4c는 도 3에 도시된 단위 픽셀의 제조 공정도.4A to 4C are manufacturing process diagrams of unit pixels shown in FIG. 3.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

311 : 게이트 라인 312 : 공통전극 라인311: gate line 312: common electrode line

313 : 데이터 라인 321 : 소스 전극313 data line 321 source electrode

323 : 드레인 전극 317 : 화소전극323: drain electrode 317: pixel electrode

315, 315a : 공통전극315, 315a: common electrode

본 발명은 액정표시장치에 관한 것으로, 특히 박막트랜지스터 영역을 단위 픽셀의 가운데 측부에 배치하고, 화소전극 및 공통전극을 원형으로 형성하는 횡전계 방식의 액정표시장치 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a transverse electric field type liquid crystal display device in which a thin film transistor region is disposed at a center side of a unit pixel, and a pixel electrode and a common electrode are formed in a circle.

일반적으로 액정표시장치는 상부기판과 하부기판이 합착되고, 상기 하부기판 사이에 액정을 주입하여 형성한다. In general, a liquid crystal display device is formed by bonding an upper substrate and a lower substrate and injecting a liquid crystal between the lower substrates.

또한, 상기 상부기판과 하부기판의 바깥 면에는 편광판(polarizer)과 위상차판(retardation film) 등을 부착하며, 이러한 다수의 구성요소를 선택적으로 구성함으로써 빛의 진행 방향을 바꾸거나 굴절률을 변화시켜 높은 휘도(brightness)와 콘트라스트(contrast) 특성을 갖는 액정표시장치가 형성되는 것이다.In addition, a polarizer, a retardation film, and the like are attached to the outer surfaces of the upper and lower substrates, and by selectively configuring such a plurality of components, the light propagation direction or the refractive index is changed to be high. A liquid crystal display device having brightness and contrast characteristics is formed.

액정표시장치로서 근래에 사용되는 액정셀은 통상 트위스크 네마틱(TN) 모드를 채택하고 있으며, 상기 TN 모드는 시야각에 따라 계조 표시에서의 광투과율이 달라지는 특성을 보유하므로 그 대면적화에 제한이 있다.The liquid crystal cell used in recent years as a liquid crystal display device generally adopts a Twisk nematic (TN) mode, and the TN mode has a characteristic that the light transmittance in the gray scale display varies depending on the viewing angle, thereby limiting its large area. have.

이러한 문제를 해결하기 위해 평행한 전기장을 이용하는 횡전계 방식(In-Plane-Switching : 이하 IPS) 모드는 종래의 상기 TN 모드에 비해 콘트라스트(contrast), 그레이 인버전(gray inversion), 컬러 시프트(color shift) 등의 시야각 특성을 향상시킬 수 있는 장점이 있다.In order to solve this problem, an In-Plane-Switching (IPS) mode using a parallel electric field has contrast, gray inversion, and color shift compared to the conventional TN mode. There is an advantage that can improve the viewing angle characteristics such as (shift).

상기 IPS 모드는 박막트랜지스터(TFT) 어레이기판 즉, TFT가 구비된 하부기판 상에 화소전극과 공통전극이 동일 평면 상에 형성되는 형태이며, 액정은 동일기판 상에 형성된 상기 화소전극 및 공통전극의 수평 전계에 의해 작동된다. In the IPS mode, a pixel electrode and a common electrode are formed on the same plane on a thin film transistor (TFT) array substrate, that is, a lower substrate provided with a TFT, and a liquid crystal is formed of the pixel electrode and the common electrode formed on the same substrate. It is operated by a horizontal electric field.

도 1은 종래의 IPS 모드 액정표시장치 하부기판의 일부 평면도이다. 1 is a partial plan view of a lower substrate of a conventional IPS mode LCD.

도 1을 참조하면, 하부기판 상에는 게이트 라인(111)과 데이터 라인(113)이 교차하여 구성되며, 상기 게이트 라인(111)과 데이터 라인(113)이 교차하는 지점에는 스위칭 소자인 박막트랜지스터(T)가 구성된다. 상기 박막트랜지스터(T)는 게이 트전극(119)과 소스전극(121) 및 드레인전극(123)을 포함한다.Referring to FIG. 1, a gate line 111 and a data line 113 cross each other on a lower substrate, and a thin film transistor T, which is a switching element, is formed at a point where the gate line 111 and the data line 113 cross each other. ) Is configured. The thin film transistor T includes a gate electrode 119, a source electrode 121, and a drain electrode 123.

상기 게이트 라인(111)과 데이터 라인(113)이 교차하여 정의되는 화소영역(P) 상에는 공통전극(115)과 화소전극(117)이 각각 핑거 형태로 맞물려 형성되며, 상기 핑커 형태의 공통전극(115)는 다수의 수직 패턴인 제 1공통전극(115a)과 상기 다수의 제 1공통전극을 하나로 일체화하는 수평 패턴인 제 2공통전극(115b)으로 구성되며, 상기 게이트 라인(111)과 소정 간격 이격되어 형성된다.The common electrode 115 and the pixel electrode 117 are formed in a finger shape on the pixel region P defined by the intersection of the gate line 111 and the data line 113, respectively. 115 includes a plurality of vertical patterns of the first common electrode 115a and a second common electrode 115b of a horizontal pattern that integrates the plurality of first common electrodes into one, and is spaced apart from the gate line 111 by a predetermined distance. It is formed spaced apart.

또한, 상기 공통전극(115)와 맞물려 형성되는 화소전극(117) 역시 상기 다수의 수직 패턴인 제 1화소전극(117a)과 상기 다수의 제 1화소전극(117a)을 하나로 일체화하는 수평 패턴인 제 2화소전극(117b)으로 구성된다.In addition, the pixel electrode 117 formed to be engaged with the common electrode 115 is also a horizontal pattern that integrates the plurality of vertical patterns of the first pixel electrode 117a and the plurality of first pixel electrodes 117a into one. It consists of two pixel electrodes 117b.

이 때, 상기 단일 화소영역(P) 상의 양 끝단에 형성되는 제 1공통전극(115a)은 상기 데이터 라인(113) 상부에서 상기 데이터 라인(113)과 중첩되도록 형성함으로써 개구율을 높일 수 있다. In this case, the first common electrode 115a formed at both ends of the single pixel region P may be formed to overlap the data line 113 on the data line 113 to increase the aperture ratio.

도 2a 내지 도 2c는 도 1의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'를 따라 절단한 제조공정 단면도이다.2A to 2C are cross-sectional views illustrating manufacturing processes taken along lines II ′ and II-II ′ of FIG. 1.

단, 상기 제조 공정에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 포토레지스트 도포(Photo Ressist Coating), 정렬 및 노광(Align Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(photolithography) 공정을 말한다.However, each pattern in the manufacturing process is formed through a series of processes that are formed by transferring a pattern drawn on a separate mask onto a substrate on which a thin film is deposited, and this process is performed by photoresist coating, alignment, and It is a photolithography process that is mainly made of exposure and development.

먼저 도 2a에 도시된 바와 같이 기판(109) 상에 도전성 금속을 증착하고 패 터닝하여 게이트 라인(도 2의 111)과 게이트전극(119)을 형성한다.First, as illustrated in FIG. 2A, a conductive metal is deposited and patterned on the substrate 109 to form a gate line 111 and a gate electrode 119.

다음으로 상기 게이트 라인(111) 등이 형성된 기판(109)의 전면에 실리콘 질화막(SiNx)과 실리콘 산화막(SiO₂) 등과 같은 무기절연물질 또는 아크릴수지(acryl resin)와 벤조사이클로부텐(BCB) 등과 같은 유기절연물질을 증착하여 게이트 절연층(118)을 형성한다.다음으로 도 2b에 도시된 바와 같이 상기 게이트 절연막(118)이 형성된 기판 상에 순수 아몰퍼스 실리콘(a-Si)과 불순물이 함유된 아몰퍼스 실리콘(n+a-Si)을 적층한 후, 패터닝하여 액티브층(125)과 오믹콘택층(127)을 형성하고, 상기 오믹콘택층(127)이 형성된 기판 상에 도전성 금속을 증착하고 패터닝하여 데이터 라인(113)과 소스전극(121), 드레인전극(123)을 형성한다.Next, an inorganic insulating material such as silicon nitride (SiNx) and silicon oxide (SiO ₂ ), or an acrylic resin, benzocyclobutene (BCB), etc., on the entire surface of the substrate 109 on which the gate line 111 is formed. The same organic insulating material is deposited to form a gate insulating layer 118. Next, as shown in FIG. 2B, pure amorphous silicon (a-Si) and impurities are contained on the substrate on which the gate insulating layer 118 is formed. After laminating amorphous silicon (n + a-Si), patterning is performed to form an active layer 125 and an ohmic contact layer 127. A conductive metal is deposited and patterned on the substrate on which the ohmic contact layer 127 is formed. The data line 113, the source electrode 121, and the drain electrode 123 are formed.

그 후 상기 드레인전극(123) 등이 형성된 기판의 전면에 저유전물질(129)인 BCB 또는 아크릴 수지를 증착하고 패터닝하여 상기 드레인전극(123)의 상부에 드레인 콘택홀(131)을 형성한다.Thereafter, BCB or an acrylic resin, which is a low dielectric material 129, is deposited on the entire surface of the substrate on which the drain electrode 123 and the like are formed and patterned to form a drain contact hole 131 on the drain electrode 123.

도 2c는 공통전극과 화소전극을 형성하는 공정으로서, 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등과 같은 투명 도전성 금속을 증착하고 패터닝하여, 서로 소정 간격 이격하여 맞물린 핑거 형태의 공통전극(115)과 화소전극(117)을 형성한다.(도면은 공통전극(115)의 수직 패턴(115a)과 화소전극(117)의 수직 패턴(117a)이다.) 단, 상기 공통전극(115)과 화소전극(117)은 서로 다른 층에 형성될 수도 있다.FIG. 2C illustrates a process of forming a common electrode and a pixel electrode, and depositing and patterning a transparent conductive metal such as indium tin oxide (ITO), indium zinc oxide (IZO), and the like, and interlocking with each other at predetermined intervals. The common electrode 115 and the pixel electrode 117 are formed. (The figures are the vertical pattern 115a of the common electrode 115 and the vertical pattern 117a of the pixel electrode 117.) However, the common electrode 115 and the pixel electrode 117 may be formed on different layers.

이와 같이 종래의 하부기판은 상기와 같은 공정에 의해 형성되는데, 일반적 으로 하부기판의 화면 사이즈는 사진식각 공정에서 사용되는 노광 마스크보다 크다. 이에 따라 노광 시에는 어레이 기판의 화면을 여러 쇼트(shot)로 분할하여 반복하여 노광하게 되며, 이러한 방식은 최근 들어 대면적의 액정표시장치가 양산됨에 따라 더욱 일반화되고 있는 실정이다.As such, the conventional lower substrate is formed by the above process, and in general, the screen size of the lower substrate is larger than the exposure mask used in the photolithography process. Accordingly, during exposure, the screen of the array substrate is divided into several shots and repeatedly exposed. This method is becoming more common as a large-area liquid crystal display device is mass-produced in recent years.

그러나, 이 경우 노광 장비의 정밀도에 한계가 있어서 상기 쇼트간의 미스 얼라인(miss align)이 발생하는 스티치(stitch) 불량에 의해 액정표시장치의 화질을 떨어뜨리는 문제점이 발생되고 있다.However, in this case, there is a limit in the accuracy of the exposure equipment, which causes a problem in that the image quality of the liquid crystal display device is degraded due to a stitch defect in which misalignment occurs between the shots.

즉, 노광 장비 등의 정밀도 한계에 의해 마스크가 정확히 일치하지 않고 조금씩 틀어지게 되어, 상기 게이트 전극 및 소스/ 드레인 전극이 각각의 화소영역 마다 일정하게 오버랩되지 않는 오버레이(overlay) 불량 현상이 발생되고, 이에 따라 액정표시장치의 화질이 떨어지게 되는 것이다.That is, due to the accuracy limit of the exposure equipment or the like, the mask is not exactly matched and slightly twisted, so that an overlay defect phenomenon in which the gate electrode and the source / drain electrode do not overlap regularly in each pixel region occurs. As a result, the image quality of the liquid crystal display device is degraded.

또한, 종래의 IPS 모드 액정표시장치는 기존 TN 모드 액정표시장치에 비해 컬러 시프트(color shift) 등의 시야각 특성이 개선되기는 하였으나, 모든 방향에 대해 일정한 시야각을 유지하지 못하며, 컬러 시프트 문제를 완전히 해결하지 못한다는 단점이 있다.In addition, the conventional IPS mode liquid crystal display device has improved viewing angle characteristics such as color shift compared to the conventional TN mode liquid crystal display device, but does not maintain a constant viewing angle in all directions and completely solves the color shift problem. The disadvantage is that you can't.

본 발명은 각각의 단위 픽셀에 대해 박막트랜지스터를 상기 단위 픽셀의 중앙 측부에 배치하여 상기 각 단위 픽셀을 구동하고, 또한, 상기 단위 픽셀에 형성되는 화소전극 및 공통전극을 원형으로 형성함으로써, 모든 방향에 대해 일정한 시야각을 유지하며, 컬러 시프트 문제를 극복하고, 화질의 균일성 및 스티칭 문제를 개선하는 횡전계 방식의 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.According to the present invention, a thin film transistor is disposed on the central side of the unit pixel for each unit pixel to drive each unit pixel, and the pixel electrode and the common electrode formed in the unit pixel are formed in a circular shape, thereby forming all directions. It is an object of the present invention to provide a transverse electric field type liquid crystal display device and a method of manufacturing the same, which maintain a constant viewing angle, overcome color shift problems, and improve the uniformity and stitching problems of image quality.

상기 목적을 달성하기 위하여 본 발명에 의한 횡전계 방식의 액정표시장치는, 제1 방향을 따라 배치된 제1 및 제2 공통전극 라인에 의해 경계지어지고, 상기 제1 방향에 수직인 제2 방향을 따라 배치된 데이터 라인에 의해 경계지어진 단위 픽셀과, 제1 및 제2 화소 영역을 정의하기 위해 상기 단위 픽셀의 중간 영역에서 상기 데이터 라인과 교차하여 배치되고, 상기 제1 및 제2 공통전극 라인으로부터 이격된 게이트 라인과, 상기 게이트 라인과 상기 데이터 라인의 교차부에 형성되고, 게이트 전극, 소오스 전극 및 한 쌍의 드레인 전극을 포함하는 박막트랜지스터와, 상기 한 쌍의 드레인 전극과 각각 전기적으로 연결되고, 상기 제1 및 제2 화소 영역에 각각 배치된 제1 및 제2 원형 화소전극과, 상기 제1 화소 영역에 배치되고, 상기 제1 공통전극 라인에 연결되고, 상기 제1 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제1 원형 화소 전극의 외부 영역에 배치된 제1 및 제2 원형 공통전극과, 상기 제2 화소 영역에 배치되고, 상기 제2 공통전극 라인에 연결되고, 상기 제2 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제2 원형 화소 전극의 외부 영역에 배치된 제3 및 제4 원형 공통전극을 포함한다.In order to achieve the above object, a transverse electric field type liquid crystal display device according to the present invention includes a second direction perpendicular to the first direction and bounded by first and second common electrode lines disposed along a first direction. A unit pixel bordered by a data line disposed along the cross-section, intersecting the data line in an intermediate region of the unit pixel to define first and second pixel regions, and the first and second common electrode lines A thin film transistor formed at an intersection of the gate line, the gate line and the data line, the thin film transistor including a gate electrode, a source electrode, and a pair of drain electrodes, and electrically connected to the pair of drain electrodes, respectively. First and second circular pixel electrodes disposed in the first and second pixel regions, respectively, and disposed in the first pixel region, and connected to the first common electrode line. First and second circular common electrodes disposed in an inner central region of the first circular pixel electrode, disposed in an outer region of the first circular pixel electrode, and disposed in the second pixel region; And third and fourth circular common electrodes connected to a common electrode line, disposed in an inner central area of the second circular pixel electrode, and disposed in an outer area of the second circular pixel electrode.

본 발명에 의한 횡전계 방식 액정표시장치 제조방법은, 기판 상에 제1 방향에 수직인 제2 방향을 따라 배치된 수직 패턴을 갖고 상기 제1 방향을 따라 배치된 한 쌍의 공통전극 라인과 게이트 라인을 형성하는 단계와, 상기 게이트 라인과 상기 한 쌍의 공통전극 라인을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 박막트랜지스터를 형성하는 단계와, 상기 한 쌍의 공통전극 라인의 어느 하나와 상기 게이트 라인 사이에 제1 화소 영역을 정의하고 상기 한 쌍의 공통전극 라인의 다른 하나와 상기 게이트 라인 사이에 제2 화소 영역을 정의하기 위해, 상기 한 쌍의 공통전극 라인과 상기 게이트 라인을 교차하여 상기 제2 방향을 따라 배치된 데이터 라인을 형성하는 단계와, 상기 데이터 라인과 상기 박막트랜지스터를 포함하는 상기 기판 상에 보호막을 형성하는 단계와, 상기 제1 화소 영역 내에 제1 원형 화소 전극과 제1 한 쌍의 원형 공통 전극을 형성하고 상기 제2 화소 영역 내에 제2 원형 화소 전극과 제2 한 쌍의 원형 공통 전극을 형성하는 단계를 포함한다.In the method of manufacturing a transverse electric field type liquid crystal display device according to the present invention, a pair of common electrode lines and a gate having a vertical pattern disposed along a second direction perpendicular to the first direction on the substrate and disposed along the first direction Forming a line; forming a gate insulating film on the substrate including the gate line and the pair of common electrode lines; forming a thin film transistor on the gate insulating film; The pair of common electrodes to define a first pixel region between one of the common electrode lines and the gate line and to define a second pixel region between the other of the pair of common electrode lines and the gate line Forming a data line intersecting the line and the gate line along the second direction, the data line and the thin film transistor; Forming a protective film on the substrate, forming a first circular pixel electrode and a first pair of circular common electrodes in the first pixel region, and forming a second circular pixel electrode and a second circular pixel electrode in the second pixel region Forming a pair of circular common electrodes.

삭제delete

이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 IPS 모드 액정표시장치 하부기판의 일부 평면도로서, 하나의 단위 픽셀이 도시되어 있다.3 is a partial plan view of the lower substrate of the IPS mode liquid crystal display according to the present invention, in which one unit pixel is shown.

도 3을 참조하면, 본 발명에 의한 하부기판의 단위 픽셀(P)은 좌, 우로 인접한 데이터 라인(313) 및 상기 데이터 라인(313)을 교차하는 게이트 라인(311)과, 상기 게이트 라인(311)의 상, 하로 소정 간격 이격되어 형성된 공통전극 라인(312)에 의해 정의되며, 상기 단위 픽셀(P)은 상기 도시된 바와 같이 한 쌍의 화소 영역(P1, P2)을 구비하고 있음을 그 특징으로 한다. Referring to FIG. 3, a unit pixel P of a lower substrate according to the present invention may include a data line 313 adjacent to left and right, a gate line 311 crossing the data line 313, and the gate line 311. Defined by the common electrode line 312 spaced apart from each other by a predetermined interval, and the unit pixel P has a pair of pixel regions P1 and P2 as shown in the drawing. It is done.

즉, 상기 단위 픽셀(P)의 중앙부분을 게이트 라인(311)이 관통하며, 상기 게이트 라인(311)과 상기 게이트 라인(311)의 상, 하에 구비된 공통전극 라인(312) 사이 영역에 각각 화소 영역(P1, P2)이 형성되는 것이다. That is, the gate line 311 penetrates through the central portion of the unit pixel P, and is disposed in the region between the gate line 311 and the common electrode line 312 provided above and below the gate line 311. The pixel areas P1 and P2 are formed.

단, 상기 한 쌍의 화소 영역(P1, P2)은 동일한 게이트 신호 및 데이터 신호에 의해 동작하므로, 결과적으로는 하나의 화소(P)를 이루게 된다.However, since the pair of pixel areas P1 and P2 operate by the same gate signal and data signal, one pixel P is consequently formed.

이 때, 박막트랜지스터(T)는 상기 게이트 라인(311)과 데이터 라인(313)의 교차지점에 형성되는 것으로, 종래와는 달리 상기 단위 픽셀(P)의 중앙 측부에 배치된다.In this case, the thin film transistor T is formed at an intersection point of the gate line 311 and the data line 313, and unlike the prior art, is disposed on the central side of the unit pixel P.

여기서, 상기 박막트랜지스터(T)의 게이트 전극은 상기 게이트 라인(311)이 그 역할을 하게 되며, 소스 전극(321)은 상기 데이터 라인(313)에서 인출되어 형성된다. 상기 데이터 라인(313)에서 인출되는 소스 전극(321)은 상기 게이트 라인(311) 상에 형성되며, 상기 소스 전극(321)의 상, 하 방향으로 한 쌍의 드레인 전극(323)이 형성된다.Here, the gate line 311 of the gate electrode of the thin film transistor T plays a role, and the source electrode 321 is formed to be drawn out of the data line 313. The source electrode 321 drawn from the data line 313 is formed on the gate line 311, and a pair of drain electrodes 323 are formed in the up and down directions of the source electrode 321.

또한, 상기 한 쌍의 드레인 전극(323)은 화소전극 연결패턴(324)으로 연결되 어 상기 한 쌍의 화소 영역(P1, P2)에 원형으로 각각 형성된 화소전극(317)과 콘택홀(340)을 통해 전기적으로 연결된다. In addition, the pair of drain electrodes 323 are connected to the pixel electrode connection pattern 324 so that the pixel electrodes 317 and the contact holes 340 are formed in a circle in the pair of pixel regions P1 and P2, respectively. Is electrically connected through.

또한, 상기 원형으로 형성된 화소전극(317)의 내부 및 외부는 상기 공통전극 라인(311)과 접속된 원형의 공통전극(315, 315a)이 형성되어 있다. 여기서, 공통전극 라인(311)은 상기 게이트 라인을 향해 연장된 수직패턴을 구비한다. 상기 수직패턴은 상기 화소전극(317)을 가로지르도록 형성된다. 이 때 상기 공통전극 라인(311) 및 원형의 공통전극(315, 315a)은 각각 제 1, 2콘택홀(330, 331)에 의해 수직패턴과 연결된다.In addition, inside and outside of the circular pixel electrode 317, circular common electrodes 315 and 315a connected to the common electrode line 311 are formed. The common electrode line 311 has a vertical pattern extending toward the gate line. The vertical pattern is formed to cross the pixel electrode 317. In this case, the common electrode line 311 and the circular common electrodes 315 and 315a are connected to the vertical pattern by the first and second contact holes 330 and 331, respectively.

즉, 본 발명의 경우 상기 횡전계를 형성하는 상기 화소전극(317) 및 공통전극(315, 315a)이 원형 형태로 구비되어 상기 횡전계에 의해 동작하는 액정의 방향이 모든 방향에서 일정하기 때문에 시야각 특성을 개선할 수 있으며, 이를 통해 컬러 시프트 문제를 극복할 수 있게 되는 것이다.That is, in the present invention, since the pixel electrode 317 and the common electrodes 315 and 315a forming the transverse electric field are provided in a circular shape, the viewing angle of the liquid crystal operated by the transverse electric field is constant in all directions. The characteristics can be improved, thereby overcoming the color shift problem.

상기와 같은 본 발명의 구조에 상기 단위 픽셀이 구동되는 것을 간단히 설명하면 다음과 같다.Brief description of the driving of the unit pixel in the structure of the present invention as described above is as follows.

상기 게이트 라인(311)에 소정의 신호가 인가되어 상기 단위 픽셀(P)에 구비된 박막트랜지스터(T)의 게이트가 온 되면, 그에 따라 상기 소스 전극(321)을 통해 인가되는 데이터 전압이 상기 드레인 전극(323)으로 인가되어 상기 한 쌍의 원형 화소 전극(317)에 가해진다. When a predetermined signal is applied to the gate line 311 so that the gate of the thin film transistor T provided in the unit pixel P is turned on, the data voltage applied through the source electrode 321 is drained accordingly. It is applied to the electrode 323 is applied to the pair of circular pixel electrode 317.

또한, 상기 공통전극 라인(312)으로는 항상 일정한 크기의 전압이 인가되며, 상기 공통전극 라인(313)의 수직패턴(312a)을 통해 공통전극 라인(313)과 연결된 원형의 공통전극(315, 315a)이 상기 화소전극(317)을 둘러싸고 있으므로 상기 공통전극(315, 315a)과 화소전극(317) 간에는 횡전계가 발생된다.In addition, a voltage having a constant magnitude is always applied to the common electrode line 312, and a circular common electrode 315 connected to the common electrode line 313 through a vertical pattern 312a of the common electrode line 313. Since 315a surrounds the pixel electrode 317, a transverse electric field is generated between the common electrodes 315 and 315a and the pixel electrode 317.

본 발명의 경우 상기 화소전극(317) 및 공통전극(315, 315a)이 도시된 바와 같이 원형으로 구비되어 있기 때문에 상기 횡전계에 의해 동작하는 액정의 방향이 모든 방향에서 일정하게 되어 시야각 특성을 개선할 수 있으며, 이를 통해 컬러 시프트 문제를 극복할 수 있다.또한, 본 발명에서와 같은 구조로 박막트랜지스터(T)를 형성하게 되면, 사진식각 공정에 있어 노광 장비의 정밀도의 한계에 의해 발생되는 스티치(stitch) 및/ 또는 오버레이(overlay) 불량을 극복할 수 있게 된다. In the present invention, since the pixel electrode 317 and the common electrodes 315 and 315a are provided in a circular shape as shown, the direction of the liquid crystal operated by the transverse electric field is constant in all directions, thereby improving the viewing angle characteristics. In addition, it is possible to overcome the color shift problem through this. In addition, if the thin film transistor T is formed with the same structure as in the present invention, stitches generated by the limitation of the precision of the exposure equipment in the photolithography process may be used. (stitch) and / or overlay (overlay) failure can be overcome.

이 때, 상기 스티치 및 오버레이 불량을 설명하면, 먼저 스티치 불량이란 일반적으로 어레이 기판의 화면 사이즈는 포토 공정에서 사용되는 노광 마스크보다 크며, 이에 따라 노광 시에는 어레이 기판의 화면을 여러 쇼트(shot)로 분할하여 반복하여 노광하게 되는데, 이 경우 노광 장비의 정밀도에 한계가 있어서 상기 쇼트간의 미스 얼라인(miss align)이 발생하는 것을 말한다. In this case, the stitch and overlay defects will be described. First, a stitch defect generally means that a screen size of an array substrate is larger than an exposure mask used in a photo process, so that the screen of the array substrate is divided into several shots during exposure. The exposure is divided and repeated, in which case there is a limit in the accuracy of the exposure equipment, which means that a misalignment occurs between the shots.

또한, 오버레이 불량이란 게이트 라인 상부에 데이터 라인 및 소스/드레인전극을 형성함에 있어, 노광 장비 등의 정밀도 한계에 의해 마스크가 정확히 일치하지 않고 조금씩 틀어지게 되어, 상기 게이트라인 및 드레인전극이 각각의 화소영역 마다 일정하게 오버랩되지 않는 것을 의미하는 것이다.In addition, in the case of the overlay failure, in forming the data line and the source / drain electrodes on the gate line, the mask is not exactly matched with each other due to the accuracy limit of the exposure equipment and the like, so that the gate line and the drain electrode are each pixel. This means that the area does not overlap regularly.

이과 같은 스티치 및 오버레이 불량이 발생하는 경우는 어레이 기판 상에 형성된 각각의 화소영역 마다의 기생용량이 차이가 발생되며, 이에 의해 액정표시장치의 화질이 떨어지는 문제점이 있었다.When such stitch and overlay defects occur, parasitic capacitances of respective pixel regions formed on the array substrate are different, thereby degrading the image quality of the LCD.

그러나, 본 발명 실시예에 의한 구조에 따르면 스티치 및/ 또는 오버레이 불량이 발생하여도 즉, 쇼트(shot) 및/ 또는 마스크(mask)가 미스 얼라인(miss align)되어도 기생용량이 변동되지 않도록 충분한 마진(margin)이 각 화소영역마다의 박막트랜지스터 영역 내에 형성되어 있으므로 상기와 같은 문제를 극복할 수 있게 되는 것이다.However, according to the structure according to the embodiment of the present invention, even if a stitch and / or an overlay defect occurs, that is, even if a shot and / or a mask are miss aligned, the parasitic capacitance is not changed enough. Since a margin is formed in the thin film transistor region for each pixel region, the above problem can be overcome.

도 4a 내지 도 4c는 도 3에 도시된 단위 픽셀의 제조 공정도이다.4A to 4C are manufacturing process diagrams of the unit pixels shown in FIG. 3.

단, 이는 제조 공정 평면도, 특정부분에 대한 제조 공정 단면도(Ⅲ-Ⅲ', Ⅳ-Ⅳ')로 각각 구성되어 있다. However, it consists of a manufacturing process plan view and manufacture process sectional drawing (III-III ', IV-IV') about a specific part, respectively.

또한, 상기 제조 공정에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 포토레지스트 도포(Photo Ressist Coating), 정렬 및 노광(Align Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(photolithography) 공정을 말한다.In addition, each pattern in the manufacturing process is formed through a series of processes that are formed by transferring a pattern drawn on a separate mask onto a substrate on which a thin film is deposited, and such a process is performed by photoresist coating, alignment and It is a photolithography process that is mainly made of exposure and development.

먼저 도 4a에 도시된 바와 같이 기판(400) 상에 도전성 금속을 증착하고 패터닝하여 게이트 라인(311) 및 공통전극 라인(312)를 형성한다. 이 때, 상기 공통전극 라인(312)은 소정 위치에서 돌출된 수직패턴(312a)을 갖는다.First, as shown in FIG. 4A, a conductive metal is deposited and patterned on the substrate 400 to form a gate line 311 and a common electrode line 312. In this case, the common electrode line 312 has a vertical pattern 312a protruding from a predetermined position.

다음으로 상기 게이트 라인(311) 등이 형성된 기판(400)의 전면에 실리콘 질화막(SiNx)과 실리콘 산화막(SiO₂) 등과 같은 무기절연물질 또는 아크릴수지(acryl resin)와 벤조사이클로부텐(BCB) 등과 같은 유기절연물질을 증착하여 게이트 절연층(410)을 형성한다.Next, an inorganic insulating material such as silicon nitride film (SiNx) and silicon oxide film (SiO ₂ ), or an acrylic resin, benzocyclobutene (BCB), etc., on the entire surface of the substrate 400 on which the gate line 311 is formed. A gate insulating layer 410 is formed by depositing the same organic insulating material.

다음으로 도 4b에 도시된 바와 같이 상기 게이트 절연막(410)이 형성된 기판 상에 순수 아몰퍼스 실리콘(a-Si)과 불순물이 함유된 아몰퍼스 실리콘(n+a-Si)을 적층한 후, 패터닝하여 액티브층(420)과 오믹콘택층(421)을 형성하고, 상기 오믹콘택층(421)이 형성된 기판 상에 도전성 금속을 증착하고 패터닝하여 데이터 라인(313)과 소스전극(321), 드레인전극(323)을 형성한다.Next, as shown in FIG. 4B, pure amorphous silicon (a-Si) and amorphous silicon (n + a-Si) containing impurities are stacked on the substrate on which the gate insulating layer 410 is formed, and then patterned to form an active layer. The layer 420 and the ohmic contact layer 421 are formed, and a conductive metal is deposited and patterned on the substrate on which the ohmic contact layer 421 is formed to form the data line 313, the source electrode 321, and the drain electrode 323. ).

이 때, 상기 드레인 전극(323)은 화소영역으로 인출되어 화소전극 연결패턴(324)를 형성한다.In this case, the drain electrode 323 is led to the pixel region to form the pixel electrode connection pattern 324.

그 후 상기 드레인전극(323) 등이 형성된 기판의 전면에 저유전물질인 BCB 또는 아크릴 수지를 증착하여 보호막(430)을 형성하고 패터닝하여 상기 화소전극 연결패턴(324)의 상부에 콘택홀(340)을 형성한다.Thereafter, a BCB or an acrylic resin, which is a low dielectric material, is deposited on the entire surface of the substrate on which the drain electrode 323 and the like are formed to form and pattern the protective layer 430 to form a contact hole 340 on the pixel electrode connection pattern 324. ).

또한, 공통전극라인(312)의 수직패턴(312a) 상의 소정 영역에도 상기 게이트 절연층(410) 및 저유전물질(430)이 오픈되는 제 1콘택홀(330) 및 제 2콘택홀(331)이 형성된다. In addition, the first contact hole 330 and the second contact hole 331 in which the gate insulating layer 410 and the low dielectric material 430 are opened in a predetermined region on the vertical pattern 312a of the common electrode line 312. Is formed.

본 발명의 경우는 도시된 바와 같이 박막트랜지스터(T)가 상기 게이트 라인(311)과 데이터 라인(313)의 교차지점에 형성되는 것으로, 종래와는 달리 상기 단위 픽셀의 중앙 측부에 배치된다는 점에 그 특징이 있다.In the case of the present invention, as shown, the thin film transistor T is formed at the intersection of the gate line 311 and the data line 313. Unlike the conventional art, the thin film transistor T is disposed at the center side of the unit pixel. It has its features.

여기서, 상기 박막트랜지스터(T)의 게이트 전극은 상기 게이트 라인(311)이 그 역할을 하게 되며, 소스 전극(321)은 상기 데이터 라인(313)에서 인출되어 형성되고, 상기 소스 전극(321)은 상기 게이트 라인(311) 상에 형성되며, 상기 소스 전극(321)의 상, 하 방향으로 한 쌍의 드레인 전극(323)이 형성된다.Here, the gate line of the thin film transistor T serves as the gate line 311, the source electrode 321 is formed to be drawn out from the data line 313, and the source electrode 321 is The drain electrode 323 is formed on the gate line 311 in the up and down directions of the source electrode 321.

즉, 본 발명에 의한 IPS 모드 액정표시장치의 단위 픽셀(P)은 좌, 우로 인접한 데이터 라인(313) 및 상기 데이터 라인(313)에 교차하는 게이트 라인(311)과, 상기 게이트 라인(311)의 상, 하로 소정 간격 이격되어 형성된 공통전극 라인(312)에 의해 정의되며, 상기 단위 픽셀(P)은 상기 도시된 바와 같이 한 쌍의 화소 영역(P1, P2)을 구비하고 있음을 그 특징으로 한다. That is, the unit pixel P of the IPS mode liquid crystal display according to the present invention includes a data line 313 adjacent to the left and a right, a gate line 311 crossing the data line 313, and the gate line 311. It is defined by the common electrode line 312 formed spaced apart from each other, a predetermined interval of the unit pixel (P) is characterized in that it comprises a pair of pixel areas (P1, P2) as shown above do.

이와 같이 상기 박막트랜지스터를 구성하게 되면 앞서 설명한 바와 같이 사진식각 공정에 있어 노광 장비의 정밀도의 한계에 의해 발생되는 스티치(stitch) 및/ 또는 오버레이(overlay) 불량을 극복할 수 있게 된다. As described above, when the thin film transistor is configured, the stitch and / or overlay defects caused by the limitation of the precision of the exposure equipment in the photolithography process can be overcome as described above.

도 4c는 공통전극(315, 315a)과 화소전극(317)을 형성하는 공정으로서, 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등과 같은 투명 도전성 금속을 증착하고 패터닝하여 형성한다.FIG. 4C illustrates a process of forming the common electrodes 315 and 315a and the pixel electrode 317 by depositing and patterning a transparent conductive metal such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like. do.

이 때, 상기 화소전극(317)은 도시된 바와 같이 원형 형태로 패터닝되어 상기 한 쌍의 화소 영역(P1, P2)에 각각 형성되며, 이는 상기 화소전극 연결패턴(324) 상에 형성된 콘택홀(340)을 통해 결과적으로 드레인 전극(323)과 전기적으로 연결된다. 이때, 공통전극 라인(312)의 수직패턴은 화소전극(317)을 가로지르도록 형성되어 있다.In this case, the pixel electrode 317 is patterned in a circular shape as shown, and is formed in the pair of pixel regions P1 and P2, respectively, which are formed in the contact hole formed on the pixel electrode connection pattern 324. 340 is subsequently electrically connected to the drain electrode 323. In this case, the vertical pattern of the common electrode line 312 is formed to cross the pixel electrode 317.

또한, 상기 공통전극(315, 315a)은 도시된 바와 같이 2개의 원형 형태로 패터닝되어 상기 한 쌍의 화소 영역(P1, P2)에 각각 형성되는데, 제 1공통전극(315)은 상기 화소전극(317)의 외부를 둘러싸는 형태로 형성되어 상기 제 1콘택홀(330)에 의해 공통전극 라인(312)의 수직패턴과 전기적으로 연결되며, 제 2 공통전극(315a)은 상기 화소전극(317)의 내부에 형성된 것으로 상기 제 2콘택홀(331)에 의해 공통전극 라인(312)의 수직패턴과 전기적으로 연결된다. In addition, the common electrodes 315 and 315a are patterned in two circular shapes as shown, and are formed in the pair of pixel regions P1 and P2, respectively. The first common electrode 315 is formed of the pixel electrode ( It is formed to surround the outside of the 317 is electrically connected to the vertical pattern of the common electrode line 312 by the first contact hole 330, the second common electrode 315a is the pixel electrode 317 It is formed in the interior of the second contact hole 331 is electrically connected to the vertical pattern of the common electrode line 312.

즉, 본 발명의 경우 상기 횡전계를 형성하는 상기 화소전극(317) 및 공통전극(315, 315a)이 원형 형태로 구비되어 상기 횡전계에 의해 동작하는 액정의 방향이 모든 방향에서 일정하기 때문에 시야각 특성을 개선할 수 있으며, 이를 통해 컬러 시프트 문제를 극복할 수 있게 된다. That is, in the present invention, since the pixel electrode 317 and the common electrodes 315 and 315a forming the transverse electric field are provided in a circular shape, the viewing angle of the liquid crystal operated by the transverse electric field is constant in all directions. The characteristics can be improved, thereby overcoming the color shift problem.

본 발명에 의한 횡전계 방식의 액정표시장치 및 그 제조방법에 의하면, 각각의 단위 픽셀에 대해 박막트랜지스터를 상기 단위 픽셀의 중앙 측부에 배치하여 상기 각 단위 픽셀을 구동하고, 또한, 상기 단위 픽셀에 형성되는 화소전극 및 공통전극을 원형으로 형성함으로써, 모든 방향에 대해 일정한 시야각을 유지하며, 컬러 시프트 문제를 극복하고, 화질의 균일성 및 스티칭 문제를 개선할 수 있게 된다.
According to the transverse electric field type liquid crystal display device and a method of manufacturing the same, a thin film transistor is disposed at the central side of the unit pixel for each unit pixel to drive the unit pixels, and By forming the formed pixel electrode and the common electrode in a circular shape, it is possible to maintain a constant viewing angle in all directions, overcome the color shift problem, and improve the uniformity of the image quality and the stitching problem.

Claims

제1 방향을 따라 배치된 제1 및 제2 공통전극 라인에 의해 경계지어지고, 상기 제1 방향에 수직인 제2 방향을 따라 배치된 데이터 라인에 의해 경계지어진 단위 픽셀과,A unit pixel bounded by first and second common electrode lines arranged along a first direction and bounded by data lines arranged along a second direction perpendicular to the first direction;

제1 및 제2 화소 영역을 정의하기 위해 상기 단위 픽셀의 중간 영역에서 상기 데이터 라인과 교차하여 배치되고, 상기 제1 및 제2 공통전극 라인으로부터 이격된 게이트 라인과,A gate line intersecting with the data line in an intermediate region of the unit pixel to define first and second pixel regions, and spaced apart from the first and second common electrode lines;

상기 게이트 라인과 상기 데이터 라인의 교차부에 형성되고, 게이트 전극, 소오스 전극 및 한 쌍의 드레인 전극을 포함하는 박막트랜지스터와,A thin film transistor formed at an intersection of the gate line and the data line, the thin film transistor including a gate electrode, a source electrode, and a pair of drain electrodes;

상기 한 쌍의 드레인 전극과 각각 전기적으로 연결되고, 상기 제1 및 제2 화소 영역에 각각 배치된 제1 및 제2 원형 화소전극과,First and second circular pixel electrodes electrically connected to the pair of drain electrodes and disposed in the first and second pixel areas, respectively;

상기 제1 화소 영역에 배치되고, 상기 제1 공통전극 라인에 연결되고, 상기 제1 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제1 원형 화소 전극의 외부 영역에 배치된 제1 및 제2 원형 공통전극과,First and second electrodes disposed in the first pixel region, connected to the first common electrode line, disposed in an inner central region of the first circular pixel electrode, and disposed in an outer region of the first circular pixel electrode; A circular common electrode,

상기 제2 화소 영역에 배치되고, 상기 제2 공통전극 라인에 연결되고, 상기 제2 원형 화소 전극의 내부 중앙 영역에 배치되며, 상기 제2 원형 화소 전극의 외부 영역에 배치된 제3 및 제4 원형 공통전극과,Third and fourth electrodes disposed in the second pixel region, connected to the second common electrode line, disposed in an inner center region of the second circular pixel electrode, and disposed in an outer region of the second circular pixel electrode; A circular common electrode,

상기 제 1 화소 영역내에서 상기 제 2 방향을 따라 상기 게이트 라인을 향해 상기 제 1 공통전극 라인으로부터 연장되고 상기 제 1 원형 화소전극을 가로지르도록 형성된 제 1 수직패턴과,A first vertical pattern extending from the first common electrode line and crossing the first circular pixel electrode in the first pixel area toward the gate line in the second direction;

상기 제 2 화소 영역내에서 상기 제 2 방향을 따라 상기 제 2 공통전극 라인으로부터 연장되고 상기 제 2 원형 화소전극을 가로지르도록 형성된 제 2 수직패턴을 포함하며,A second vertical pattern extending from the second common electrode line in the second pixel area along the second direction and crossing the second circular pixel electrode;

상기 제 1 및 제 2 원형 공통전극은 상기 제 1 수직패턴과 전기적으로 접촉하여 상기 제 1 공통전극 라인과 전기적으로 접속하며, 상기 제 3 및 제 4 원형 공통전극은 상기 제 2 수직패턴과 전기적으로 접촉하여 상기 제 2 공통전극 라인과 전기적으로 연결되는 것을 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.The first and second circular common electrodes are in electrical contact with the first vertical pattern to be electrically connected to the first common electrode line, and the third and fourth circular common electrodes are electrically connected to the second vertical pattern. And in electrical contact with the second common electrode line.

제1항에 있어서, The method of claim 1,

상기 게이트 라인은 상기 박막트랜지스터의 게이트 전극의 기능을 갖는 것을 특징으로 하는 횡전계 방식의 액정표시장치.And the gate line has a function of a gate electrode of the thin film transistor.

제1항에 있어서, The method of claim 1,

상기 소오스 전극은 상기 게이트 라인 상에 상기 제1 방향을 따라 배치되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.And the source electrode is disposed on the gate line along the first direction.

제1항에 있어서, The method of claim 1,

상기 제1 원형 화소 전극과 상기 제1 및 제2 원형 공통 전극은 서로 간에 동심원을 가지고, 상기 제2 원형 화소 전극과 상기 제3 및 제4 원형 공통 전극은 서로 간에 동심원을 가지는 것을 특징으로 하는 횡전계 방식의 액정표시장치.Wherein the first circular pixel electrode and the first and second circular common electrodes have concentric circles with each other, and the second circular pixel electrode and the third and fourth circular common electrodes have concentric circles with each other. Electric liquid crystal display device.

제1 항에 있어서, The method according to claim 1,

상기 한 쌍의 드레인 전극의 어느 하나는 상기 제1 화소 영역 내로 배치된 제1 영역을 포함하고, 상기 한 쌍의 드레인 전극의 다른 하나는 상기 제2 화소 영역 내로 배치된 제2 영역을 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.Wherein one of the pair of drain electrodes includes a first region disposed into the first pixel region, and the other of the pair of drain electrodes includes a second region disposed into the second pixel region. A transverse electric field type liquid crystal display device.

제5항에 있어서, The method of claim 5,

상기 제1 원형 화소 전극은 제1 콘택홀을 통해 상기 한 쌍의 드레인 전극의 어느 하나에 전기적으로 연결되고, 상기 제2 원형 화소 전극은 제2 콘택홀을 통해 상기 한 쌍의 드레인 전극의 다른 하나에 전기적으로 연결되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.The first circular pixel electrode is electrically connected to any one of the pair of drain electrodes through a first contact hole, and the second circular pixel electrode is the other of the pair of drain electrodes through a second contact hole. Transverse electric field type liquid crystal display device, characterized in that electrically connected to.

제1항에 있어서, The method of claim 1,

상기 박막트랜지스터는 상기 게이트 전극과 상기 소오스 전극 사이에 배치된 액티브층 및 오믹 컨택층을 더 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.The thin film transistor further includes an active layer and an ohmic contact layer disposed between the gate electrode and the source electrode.

제7항에 있어서, The method of claim 7, wherein

상기 소오스 전극의 센터 라인은 상기 게이트 전극의 센터 라인과 일치하는 것을 특징으로 하는 횡전계 방식의 액정표시장치.And a center line of the source electrode coincides with a center line of the gate electrode.

제1항에 있어서, The method of claim 1,

상기 제1 및 제2 원형 화소 전극은 상기 한 쌍의 드레인 전극에 의해 전기적으로 서로 연결되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.And the first and second circular pixel electrodes are electrically connected to each other by the pair of drain electrodes.

기판 상에 제1 방향에 수직인 제2 방향을 따라 배치된 수직 패턴을 갖고 상기 제1 방향을 따라 배치된 한 쌍의 공통전극 라인과 게이트 라인을 형성하는 단계와,Forming a pair of common electrode lines and a gate line on the substrate having a vertical pattern disposed in a second direction perpendicular to the first direction and disposed along the first direction;

상기 게이트 라인과 상기 한 쌍의 공통전극 라인을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 단계와,Forming a gate insulating film on the substrate including the gate line and the pair of common electrode lines;

상기 게이트 절연막 상에 박막트랜지스터를 형성하는 단계와,Forming a thin film transistor on the gate insulating film;

상기 한 쌍의 공통전극 라인의 어느 하나와 상기 게이트 라인 사이에 단위화소영역 중 제1 화소 영역을 정의하고 상기 한 쌍의 공통전극 라인의 다른 하나와 상기 게이트 라인 사이에 상기 단위화소영역 중 제2 화소 영역을 정의하기 위해, 상기 한 쌍의 공통전극 라인과 상기 게이트 라인을 교차하여 상기 제2 방향을 따라 배치된 데이터 라인을 형성하는 단계와,A first pixel region of a unit pixel region is defined between one of the pair of common electrode lines and the gate line, and a second of the unit pixel regions is defined between the other one of the pair of common electrode lines and the gate line. Forming a data line arranged along the second direction by crossing the pair of common electrode lines and the gate line to define a pixel area;

상기 데이터 라인과 상기 박막트랜지스터를 포함하는 상기 기판 상에 보호막을 형성하는 단계와,Forming a protective film on the substrate including the data line and the thin film transistor;

상기 제1 화소 영역 내에 제1 원형 화소 전극과 제1 한 쌍의 원형 공통 전극을 형성하고 상기 제2 화소 영역 내에 제2 원형 화소 전극과 제2 한 쌍의 원형 공통 전극을 형성하는 단계를 포함하며,Forming a first circular pixel electrode and a first pair of circular common electrodes in the first pixel region, and forming a second circular pixel electrode and a second pair of circular common electrodes in the second pixel region; ,

상기 한쌍의 공통전극 라인과 각각 연결되는 수직 패턴들은 각각 상기 제 1 및 제 2 원형 화소전극을 가로 지르며 형성되고, Vertical patterns respectively connected to the pair of common electrode lines are formed to cross the first and second circular pixel electrodes, respectively.

상기 제 1 한쌍의 원형 공통 전극은 상기 한 쌍의 공통전극 라인의 어느 하나의 수직 패턴과 전기적으로 접촉시키며,The first pair of circular common electrodes is in electrical contact with any one vertical pattern of the pair of common electrode lines,

상기 제 2 한쌍의 원형 공통 전극은 상기 한 쌍의 공통전극 라인의 다른 하나의 수직 패턴과 전기적으로 접촉하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.And the second pair of circular common electrodes are in electrical contact with another vertical pattern of the pair of common electrode lines.

제10항에 있어서, 상기 제1 원형 화소 전극과 상기 제1 한 쌍의 원형 공통 전극은 서로 간에 동심원을 가지고, 상기 제2 원형 화소 전극과 상기 제2 한 쌍의 원형 공통 전극은 서로 간에 동심원을 가지는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.The method of claim 10, wherein the first circular pixel electrode and the first pair of circular common electrodes have concentric circles with each other, and the second circular pixel electrode and the second pair of circular common electrodes have concentric circles with each other. The manufacturing method of the liquid crystal display device of the transverse electric field system characterized by the above-mentioned.

제10항에 있어서, The method of claim 10,

상기 박막트랜지스터를 형성하는 단계는, Forming the thin film transistor,

상기 게이트 절연막을 포함하는 상기 기판 상에 순수한 아몰퍼스 실리콘과 불순물이 함유된 아몰퍼스 실리콘을 연속 증착하는 단계와,Continuously depositing pure amorphous silicon and amorphous silicon containing impurities on the substrate including the gate insulating film;

상기 순수한 아몰퍼스 실리콘과 상기 불순물이 함유된 아몰퍼스 실리콘을 패터닝하여 각각 액티브층과 오믹 콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.And patterning the pure amorphous silicon and the amorphous silicon containing the impurity to form an active layer and an ohmic contact layer, respectively.

제12항에 있어서, The method of claim 12,

상기 데이터 라인을 형성하는 단계는,Forming the data line,

상기 오믹 콘택층 상에 상기 제1 방향을 따라 상기 데이터 라인으로부터 연장된 소오스 전극을 형성하는 단계와,Forming a source electrode extending from the data line along the first direction on the ohmic contact layer;

상기 소오스 전극의 반대 측의 상기 오믹 콘택층 상에 한 쌍의 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.And forming a pair of drain electrodes on the ohmic contact layer on the opposite side of the source electrode.

제13항에 있어서, The method of claim 13,

상기 한 쌍의 드레인 전극의 어느 하나는 상기 제1 화소 영역 내로 연장된 제1 영역을 포함하고, 상기 한 쌍의 드레인 전극의 다른 하나는 상기 제2 화소 영역 내로 연장된 제2 영역을 포함하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.Wherein one of the pair of drain electrodes includes a first region extending into the first pixel region, and the other of the pair of drain electrodes includes a second region extending into the second pixel region A method of manufacturing a transverse electric field type liquid crystal display device.

제13항에 있어서, The method of claim 13,

상기 소오스 전극의 센터 라인은 상기 게이트 라인의 센터 라인과 일치하는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.And a center line of the source electrode coincides with a center line of the gate line.

제10항에 있어서, The method of claim 10,

상기 한 쌍의 공통전극 라인의 어느 하나의 수직 패턴은 상기 제1 화소 영역 내에서 상기 제2 방향을 따라 상기 게이트 라인을 향해 연장되고, 상기 한 쌍의 공통전극 라인의 다른 하나의 수직 패턴은 상기 제2 화소 영역 내에서 상기 제2 방향을 따라 상기 게이트 라인을 향해 연장되는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.One vertical pattern of the pair of common electrode lines extends toward the gate line in the second direction in the first pixel area, and the other vertical pattern of the pair of common electrode lines is the And a second electric field extending toward the gate line in the second pixel area.

제16항에 있어서,The method of claim 16,

상기 제1 한 쌍의 원형 공통 전극은 상기 게이트 절연막과 상기 보호막에 형성된 제1 콘택홀을 통해 상기 한 쌍의 공통전극 라인의 어느 하나의 수직 패턴에 전기적으로 접촉되고, 상기 제2 한 쌍의 원형 공통 전극은 상기 게이트 절연막과 상기 보호막에 형성된 제2 콘택홀을 통해 상기 한 쌍의 공통전극 라인의 다른 하나의 수직 패턴에 전기적으로 접촉되는 것을 특징으로 하는 횡전계 방식의 액정표시장치의 제조 방법.The first pair of circular common electrodes is in electrical contact with any one of the vertical patterns of the pair of common electrode lines through the first contact hole formed in the gate insulating layer and the passivation layer, and the second pair of circular common electrodes. And a common electrode is in electrical contact with another vertical pattern of the pair of common electrode lines through a second contact hole formed in the gate insulating film and the passivation layer.

제1항에 있어서,The method of claim 1,

상기 게이트 라인 상에 배치된 게이트 절연막과,A gate insulating film disposed on the gate line;

상기 드레인 전극을 포함한 기판상에 배치된 보호막을 더 포함하며,Further comprising a protective film disposed on the substrate including the drain electrode,

상기 제 1 수직패턴과 상기 제 1 및 제 2 원형 공통전극은 상기 게이트 절연막과 상기 보호막에 형성된 제 1 콘택홀을 통해 서로 전기적으로 접촉하며,The first vertical pattern and the first and second circular common electrodes are in electrical contact with each other through a first contact hole formed in the gate insulating layer and the passivation layer.

상기 제 2 수직패턴과 상기 제 3 및 제 4 원형 공통전극은 상기 게이트 절연막과 상기 보호막에 형성된 제 2 콘택홀을 통해 서로 전기적으로 접촉하는 횡전계 방식의 액정표시장치.And the second vertical pattern and the third and fourth circular common electrodes are in electrical contact with each other through a second contact hole formed in the gate insulating layer and the passivation layer.