KR101141674B1 - 전기 이중층 캐패시터 및 그 제조방법 - Google Patents
전기 이중층 캐패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101141674B1 KR101141674B1 KR1020120015778A KR20120015778A KR101141674B1 KR 101141674 B1 KR101141674 B1 KR 101141674B1 KR 1020120015778 A KR1020120015778 A KR 1020120015778A KR 20120015778 A KR20120015778 A KR 20120015778A KR 101141674 B1 KR101141674 B1 KR 101141674B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower case
- sealing plate
- protrusion
- layer capacitor
- electric double
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 33
- 238000007789 sealing Methods 0.000 claims abstract description 48
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 13
- 239000003792 electrolyte Substances 0.000 claims description 7
- 238000007639 printing Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000003575 carbonaceous material Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000008151 electrolyte solution Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 25
- 239000007788 liquid Substances 0.000 description 22
- 239000000523 sample Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/78—Cases; Housings; Encapsulations; Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/22—Electrodes
- H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
- H01G11/28—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/66—Current collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/78—Cases; Housings; Encapsulations; Mountings
- H01G11/80—Gaskets; Sealings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/78—Cases; Housings; Encapsulations; Mountings
- H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Double-Layer Capacitors Or The Like (AREA)
Abstract
본 발명은 전기 이중층 캐패시터 및 그 제조 방법에 관한 것으로, 보다 상세하게는 세라믹 재질의 오목 모양 용기인 하부 케이스 내에 하부 전극, 세퍼레이터, 상부 전극을 순서대로 적층시키고 밀봉판에 의해 하부케이스를 덮는 과정에서 하부케이스의 내부 바닥면 상에 하나 이상의 돌기를 형성시키는 것을 특징으로 하는 전기 이중층 캐패시터 및 그 제조방법에 관한 것이다.
본 발명에 따르면, 본딩액 주입 공정을 생략할 수 있게 되고, 하부 전극과 하부 케이스 및 상부 전극과 밀봉판이 각각 견고하게 결합되므로, 쇼트 방지, 내부 저항 감소 등의 효과가 발생한다.
본 발명에 따르면, 본딩액 주입 공정을 생략할 수 있게 되고, 하부 전극과 하부 케이스 및 상부 전극과 밀봉판이 각각 견고하게 결합되므로, 쇼트 방지, 내부 저항 감소 등의 효과가 발생한다.
Description
본 발명은 전기 이중층 캐패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 세라믹 재질의 오목 모양 용기인 하부 케이스 내에 하부 전극, 세퍼레이터, 상부 전극을 순서대로 적층시키고 밀봉판에 의해 하부케이스를 덮는 과정에서 하부케이스의 내부 바닥면 상에 하나 이상의 돌기를 형성시키는 것을 특징으로 하는 전기 이중층 캐패시터 및 그 제조방법에 관한 것이다.
정보통신 기기와 같은 각종 전자제품에서 안정적인 에너지의 공급은 상당히 중요한 요소인데, 일반적으로 이러한 기능은 캐패시터(Capacitor)에 의해 수행된다. 즉, 캐패시터는 정보통신 기기 및 각종 전자제품의 회로에서 전기를 모았다가 내보내는 기능을 담당하여 회로 내의 전기흐름을 안정화시키는 역할을 한다. 일반적인 캐패시터는 충방전 시간이 매우 짧고 수명이 길며, 출력 밀도가 높지만 에너지 밀도가 작아 저장장치로의 사용에 제한이 있다.
이러한 한계를 극복하기 위하여 최근에는 충방전 시간이 짧으면서 출력 밀도가 높은 전기 이중층 캐패시터와 같은 새로운 범주의 캐패시터가 개발되고 있으며, 이차전치와 함께 차세대 에너지 장치로 각광받고 있다.
전기 이중층 캐패시터(Electric Double Layer Capacitor, EDLC)는 극성이 서로 다른 한 쌍의 전극을 이용하는 에너지 저장장치로서, 계속적인 충방전이 가능하며, 일반적인 다른 캐패시터에 비하여 에너지 효율과 출력이 높고 내구성 및 안정성이 뛰어난 장점이 있다. 이에 따라, 최근 대전류를 충방전 할 수 있는 전기 이중층 캐패시터가 핸드폰용 보조 전원, 전기 자동차용 보조 전원, 태양전지용 보조 전원 등과 같이 충방전 빈도가 높은 축전 장치로써 유망시되고 있다.
전기 이중층 캐패시터의 기본적인 구조는 다공성 전극과 같이 표면적이 상대적으로 큰 전극(electrode), 전해액(electrolyte), 집전체(current collector), 분리막(separator)으로 이루어져 있으며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해액 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메커니즘을 작동원리로 한다.
한국공개특허공보 제 2006-0008102호에는 세라믹 용기 상에 양극과 음극의 전극, 세퍼레이터, 전해질을 수납하는 전기 이중층 캐패시터에 대하여 개시되어 있으며, 도 1은 선행기술문헌의 대표 도면이다.
그러나 제시된 선행기술 문헌에 기재된 내용대로 전기 이중층 캐패시터를 제조하는 경우, 세라믹의 물질 특성상 세라믹 용기를 제조하는 과정에서 각 용기의 너비, 두께, 높이 등이 제각각 달라지는 문제가 발생한다. 그 결과, 세라믹 용기 내부에 전극, 세퍼레이터, 전해질 수납 후 밀봉판으로 세라믹 용기를 덮는 과정에서 제조 불량이 생긴다.
도 2는 종래 기술에서 드러나는 문제점을 모식적으로 나타낸 도면이다. 도 2-(a)는 세라믹 용기가 작게 제작되는 경우의 문제점을 나타낸 것이고 도 2-(b) 는 세라믹 용기가 크게 제작되는 경우의 문제점을 나타낸 것이다.
도 2의 (a)와 같이 세라믹 용기(100)가 제작되는 경우, 전기 이중층 캐패시터가 밀봉되지 않으므로, 전해액이 누출되고 전해액 내의 이온이 전극(110)에 흡착되지 않아 전지로써의 기능을 수행할 수 없다. 한편, 도 2의 (b)와 같이 세라믹 용기(100)가 제작되는 경우, 전기 이중층 캐패시터의 상부 전극과 세퍼레이터(120)가 밀착되지 못하므로 제 기능을 발휘할 수 없다.
세라믹에 의해 전기 이중층 캐패시터의 용기를 제작하는 경우, 세라믹 용기 간에 공차가 발생하는 것을 줄이는 것에 대해 다양한 연구가 진행되었으나 아직까지 획기적인 방안이 도출되지 않아 상술한 문제점이 해결되지 못하고 있다.
한편, 도 3은 종래의 전기 이중층 캐패시터를 제조하는 과정을 나타낸 순서도이다. 전기 이중층 캐패시터를 제작하기 위해서는 먼저 하부 케이스, 밀봉판, 하부 전극 및 상부 전극, 세퍼레이터 등의 부속품을 각각 제작한 후, 하부 케이스 상에 본딩액을 주입하고 그 위에 하부 전극을 삽입하여 하부 전극이 하부 케이스 상에 안착되도록 한다. 이 후 진공 상태의 건조기에서 일정시간 동안 본딩액이 경화되도록 하며, 그 이후에 하부 전극 측면 공간에 전해액을 주입하고 하부 전극 상면에 세퍼레이터를 안착시킨 후 그 위에 다시 전해액을 주입하고, 상부전극이 결합된 밀봉판을 세퍼레이터까지 적층된 하부 케이스 상에 안착시키고 하부 케이스와 밀봉판을 밀봉하여 제작한다.
그러나, 종래 기술에 의하면 본딩 과정에서 효과적으로 본딩액을 주입하기 위해서는 본딩액 주입 장치의 프로브가 세라믹 용기의 바닥면과 밀착하되 접촉하지 않는 가까운 거리에서 본딩액을 주입해야 하는데, 앞서 언급한 바와 같이 세라믹 용기는 제조 과정에서 모든 용기의 바닥면 두께를 일정하게 제조하는 것이 쉽지 않고 바닥면 두께가 각각 다르므로, 본딩액을 주입하기 위한 프로브가 본딩액 주입 시 세라믹 용기와 직접 접촉 또는 충돌하는 경우가 발생하며 반대로 세라믹 용기로부터 너무 먼 거리에서 본딩액을 주입하게 되는 경우가 발생한다. 프로브가 세라믹 용기와 충돌하는 경우 고가의 본딩액 주입 장치를 손상시킬 뿐만 아니라 제조 비용을 상승시키는 요인으로 작용하였으며, 프로브가 너무 먼거리에서 본딩액을 주입하는 경우에는 본딩액이 떨어지지 않는 문제점이 발생하였다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 전기 이중층 캐패시터를 수납하기 위해 제작되는 세라믹 용기의 제조 공차를 극복하여, 제조 불량 발생을 낮출 수 있는 전기 이중층 캐패시터를 제조하는 것을 목적으로 한다.
또한, 종래의 전기 이중층 캐패시터 제조 과정에서 필연적으로 수반되는 공정인 본딩액 주입 과정을 생략하여, 본딩액 주입 과정에서 발생하는 여러가지 문제점을 극복하는 것을 목적으로 한다.
한편, 전기 이중층 캐패시터의 부품을 세라믹 용기 내의 정 위치에 안정적으로 장착하여, 전기 이중층 캐패시터의 동작 효율을 높이는 것을 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명의 전기 이중층 캐패시터는 세라믹 재질의 오목 모양 용기인 하부 케이스, 상기 하부 케이스 내에 서로 대향 배치되는 상부 전극 및 하부 전극, 상기 상부 전극 및 하부 전극 사이에 개재되는 세퍼레이터 및 상기 하부 케이스를 덮는 밀봉판을 포함하며, 상기 하부 케이스의 내부 바닥면 상에 하나 이상의 돌기가 형성된다.
한편, 상기 하부 전극과 상기 하부 케이스 사이에는 집전체를 더 포함하며, 상기 돌기는 상기 집전체에 함입되어 결합되는 것을 포함하고, 상기 돌기의 높이는 상기 하부 전극의 두께보다 낮으며, 상기 돌기는 니켈, 아연, 주석, 구리, 텅스텐, 알루미늄 또는 티타늄 중 어느 하나의 물질로 형성되는 것을 포함한다.
본 발명의 다른 실시예에 의한 전기 이중층 캐패시터는 상기 밀봉판의 하면에 하나 이상의 밀봉판 하면 돌기가 형성되는 것을 포함하고, 상부 전극과 상기 밀봉판 사이에 상부 집전체를 더 포함하며, 상기 밀봉판 하면 돌기가 상기 상부 집전체에 함입되어 결합하는 것을 포함한다.
본 발명의 전기 이중층 캐패시터 제조 방법은 (a) 세라믹 재질의 오목 모양 용기인 하부 케이스의 내부 바닥면 상에 하나 이상의 돌기를 형성시키는 단계, (b) 상기 하부 케이스 내부에 하부 전극을 적층하고 전해액을 주입한 후 세퍼레이터를 적층하고 전해액을 주입하는 단계 및 (c) 상기 하부 케이스를 상부 전극과 결합된 밀봉판으로 덮는 단계를 포함한다.
다른 일 실시예에서는 상기 (b)단계 이전에 상기 하부 전극과 상기 하부 케이스 사이에 집전체를 적층시키는 단계를 더 포함하며, 상기 집전체 적층 시 상기 돌기가 집전체에 함입되어 결합되는 것을 특징으로 한다.
한편, 상기 (a) 단계는 상기 하부 케이스 상에 인쇄에 의하여 돌기를 형성시키거나, 또는 복수의 시트를 적층하여 하부 케이스의 바닥면을 형성시키고 적층된 복수의 시트 중 최상층 시트를 비아 홀에 의해 관통시키며 상기 비아 홀에 돌기 형성 물질을 비아 홀의 부피 이상으로 주입하여 돌기를 형성시키는 것을 포함한다.
다른 실시예에서는 상기 (a)단계가 (a-1) 상기 하부 케이스의 바닥면에 카본 재질의 시트를 적층하는 단계, (a-2) 상기 시트에 비아 홀에 의해 관통시키고, 상기 비아 홀에 돌기 형성 물질을 주입하는 단계 및 (a-3) 상기 시트를 포함한 하부 케이스에 열을 가하여 연소에 의해 상기 시트를 제거하는 단계를 포함한다.
또한, 본 발명의 다른 실시예에서는 상기 (c)단계 이전에 상기 밀봉판의 하면에 하나 이상의 밀봉판 하면 돌기를 형성시키는 단계를 더 포함하고, 상기 (b)단계 이후에 상부 전극 위에 상부 집전체를 적층시키는 단계를 더 포함하며, 상기 (c) 단계는 상기 밀봉판의 하면에 형성된 밀봉판 하면 돌기가 상기 상부 집전체에 함입되어 결합되도록 밀봉판을 덮는다.
본 발명에 의하는 경우, 세라믹 제조 시 발생하는 제조 공차에 기인하는 다양한 문제점을 해결할 수 있으며, 돌기에 의해 하부 전극 및 상부 전극이 각각 하부 케이스와 밀봉판에 견고하게 결합되므로 하부 전극과 상부 전극이 쇼트되는 것을 방지하고, 전기 이중층 캐패시터의 접촉 저항을 줄일 수 있으므로, 내부 저항을 감소시킬 수 있다.
또한, 종래의 본딩액 주입 공정을 생략할 수 있으므로 본딩액 주입시 야기되는 문제점 및 공정상의 비효율을 해결할 수 있으며, 제조 공정이 단순화되므로 제조 비용을 삭감하는 것이 가능하다.
도 1은 종래의 전기 이중층 캐패시터를 나타낸 도면이다.
도 2는 종래의 전기 이중층 캐패시터에서 세라믹 용기의 공차에 의해 불량이 발생하는 예를 나타낸 도면이다.
도 3은 종래의 전기 이중층 캐패시터 제조 방법을 나타낸 흐름도이다.
도 4는 본 발명의 전기 이중층 캐패시터의 일 실시예를 나타낸 평면도이다.
도 5는 본 발명의 전기 이중층 캐패시터의 일 실시예를 나타낸 단면도이다.
도 6은 본 발명의 전기 이중층 캐패시터의 다른 일 실시예를 나타낸 단면도이다.
도 7은 본 발명의 전기 이중층 캐패시터 제조 방법의 일 실시예를 나타낸 흐름도이다.
도 8은 본 발명의 전기 이중층 캐패시터의 하부 케이스의 일 실시예를 나타낸 단면도이다.
도 2는 종래의 전기 이중층 캐패시터에서 세라믹 용기의 공차에 의해 불량이 발생하는 예를 나타낸 도면이다.
도 3은 종래의 전기 이중층 캐패시터 제조 방법을 나타낸 흐름도이다.
도 4는 본 발명의 전기 이중층 캐패시터의 일 실시예를 나타낸 평면도이다.
도 5는 본 발명의 전기 이중층 캐패시터의 일 실시예를 나타낸 단면도이다.
도 6은 본 발명의 전기 이중층 캐패시터의 다른 일 실시예를 나타낸 단면도이다.
도 7은 본 발명의 전기 이중층 캐패시터 제조 방법의 일 실시예를 나타낸 흐름도이다.
도 8은 본 발명의 전기 이중층 캐패시터의 하부 케이스의 일 실시예를 나타낸 단면도이다.
이하 첨부된 도면을 참고하여 본 발명에 대해 상세히 설명한다.
도 4는 본 발명의 전기 이중층 캐패시터의 하부 케이스(200)를 나타낸 평면도이고, 도 5는 본 발명의 전기 이중층 캐패시터의 일 실시예를 나타낸 단면도이다.
본 발명의 전기 이중층 캐패시터는 세라믹 재질의 오목 모양 용기인 하부 케이스(200), 하부 케이스(200) 내에 서로 대향 배치되는 상부 전극(230) 및 하부 전극(210), 상부 전극(230) 및 하부 전극(210) 사이에 개재되는 세퍼레이터(220) 및 하부 케이스(200)를 덮는 밀봉판(240)을 포함하며, 상기 하부 케이스(200)는 내부 바닥면 상에 하나 이상의 돌기(250)가 형성된다. 도 4에는 9개의 돌기(250)가 정방형으로 형성되어 있으나, 이는 일 실시예에 불과하며 돌기(250)의 개수 및 배치는 제한되지 않는다.
종래에는 하부 케이스(200) 내에 하부 전극(210) 등을 고정시키기 위하여 하부 케이스(200)의 내부 바닥면에 도전성 본딩액을 도포하고 그 위에 하부 전극(210)을 삽입하고 안착시켜 하부 케이스(200) 상에 하부 전극(210)을 적층시켰다. 그러나 이러한 방식은 앞서 언급한 것과 같이 본딩액을 주입하는 과정에서 본딩액 주입 장치가 파손되는 문제가 발생할 뿐만 아니라 하부 케이스(200)를 세라믹으로 제조하는 데에서 발생하는 제조 공차로 인하여 여러가지 문제점을 야기한다.
본 발명은 하부 케이스(200)의 내부 바닥면 상에 돌기(250)를 형성시켜 상술한 문제점을 해결한다. 하부 케이스(200)의 내부 바닥면 상에 돌기(250)를 형성시키는 경우 종래와 같이 본딩액에 의한 부착이 아니라 돌기(250)에 하부 전극(210)을 삽입 고정하여 하부 전극(210)을 하부 케이스(200) 상에 적층시키게 된다. 즉, 돌기(250)의 일부 또는 전부가 하부 전극(210) 상에 박히게 되므로 단순히 접착시키는 종래 기술에 비하여 하부 전극(210)과 하부 케이스(200)를 보다 견고하게 결합시킬 수 있다.
종래에는 하부 전극(210)이 부실하게 접착되어 하부 전극(210)이 하부 케이스(200) 내에서 유동하는 경우가 발생하였다. 이 경우, 전극 유동으로 인하여 정전 용량이 감소하는 결과를 초래하고, 심한 경우 상부 전극(230)과 하부 전극(210)이 서로 접촉하여 전기적으로 쇼트(short) 상태가 되기도 한다.
그러나 본 발명에 따르면 하부 전극(210)이 하부 케이스(200) 내에서 유동하는 것을 방지하므로 정전 용량을 유지하고 상부 전극(230)과 하부 전극(210)이 쇼트되는 것을 방지할 수 있을 뿐만 아니라, 하부 전극(210)과 하부 케이스(200)가 돌기(250)를 매개로 강력하게 결합하므로 접촉 면적 및 접착 강도가 증가하여 전기 이중층 캐패시터의 접촉 저항을 줄일 수 있으며, 그 결과 내부저항(ESR, Equivalent Series Resistance)를 감소시킬 수 있다.
뿐만 아니라, 돌기(250)를 이용하여 종래 기술에서 언급한 세라믹 용기 제조시 발생하는 공차의 문제를 해결할 수 있다.
세라믹 용기를 제작하는 경우 통계적으로 ±10% 정도의 공차가 발생한다. 즉, 동일한 크기로 세라믹 용기를 제조하고자 해도 제조된 세라믹 용기 간의 크기는 최대 20%까지 공차가 발생한다. 이로 인해 발명의 배경이 되는 기술란에 도 2를 통해 설명한 문제가 발생한다.
그러나 본 발명과 같이 하부 케이스(200) 상에 돌기(250)를 형성시키는 경우, 상술한 문제를 해결할 수 있다. 돌기(250)의 높이가 세라믹 재질의 하부 케이스(200) 제작 시 발생하는 공차를 완충하는 수단으로 작용하기 때문이다. 돌기(250)의 높이를 하부 케이스(200)의 최대 공차보다 높게 하는 경우, 하부 케이스(200)가 +10%의 공차를 가지도록 제작되더라도, 내측면의 높이가 하부 전극(210), 세퍼레이터(220), 상부 전극(230) 및 돌기(250)를 합친 높이보다 낮아지므로, 도 2의 (b)와 같은 문제는 발생하지 않게 된다. 또한, 하부케이스가 -10%의 공차를 가지도록 제작된 경우라 하더라도 하부 전극(210) 상에 돌기(250)가 함입되는 깊이를 조절하여 하부 전극(210), 세퍼레이터(220), 상부 전극(230) 및 함입되지 않은 돌기(250) 부분을 합친 높이와 하부케이스의 내측면 높이를 동일하게 하는 경우 도 2의 (a)와 같은 문제도 해결할 수 있다. 즉, 하부 케이스(200) 상에 형성시킨 돌기(250)에 의하여, 세라믹 재질로 용기를 제조하는 때에 필연적으로 발생하는 제조 공차의 문제를 해결할 수 있는 것이다. 다만, 돌기(250)의 높이가 하부 전극(210)의 두께보다 높은 경우, 하부 전극(210) 결합과정에서 돌기(250)가 하부 전극(210)을 관통하여 세퍼레이터(220)와 접촉하는 경우가 발생할 수 있으므로, 돌기(250)의 최대 높이는 하부 전극(210)의 두께보다 낮아야 한다.
한편, 본 발명의 전기 이중층 캐패시터는 하부 전극(210)과 하부 케이스(200) 사이에 집전체(260)를 더 포함하며, 집전체(260)가 포함된 경우 돌기(250)는 집전체(260)에 함입되어 결합된다. 집전체(260)는 하부 전극(210)에 포집된 전하를 외부 단자에 효율적으로 전달하기 위한 물질로 제작된다. 본 발명의 경우 그 일 실시예로 텅스텐에 의해 제조되나, 집전체(260)를 형성하기 위한 물질은 여기에 한정되지 않으며, 공지의 물질이 사용가능하다.
도 6은 본 발명의 전기 이중층 캐패시터의 다른 일 실시예를 나타낸 단면도이다.
도 6에 도시된 실시예에서는 밀봉판(240)의 하면에 하나 이상의 밀봉판 하면 돌기(280)가 형성된다. 밀봉판(240)에 형성되는 밀봉판 하면 돌기(280)는 하부 케이스(200) 상에 형성되는 돌기(250)와 동일한 구조이다. 밀봉판 하면 돌기(280)의 존재로 인하여 상부 전극(230)과 밀봉판(240)이 강력하게 결합할 수 있다. 그 결과 상부 전극(230)의 유동을 방지하여 전극 유동으로 인한 정전 용량 감소 및 하부 전극(210)과의 쇼트 발생을 방지할 수 있고, 상부 전극(230)과 밀봉판(240)이 돌기(250)를 매개로 강력하게 결합하므로 접촉 면적 및 접착 강도가 증가하여 전기 이중층 캐패시터의 접촉 저항을 줄일 수 있으며, 내부저항을 감소시킬 수 있다.
한편, 본 발명의 다른 일 실시예에서는 상부전극과 밀봉판(240) 사이에 상부 집전체(270)를 더 포함하며, 이 경우 밀봉판 하면 돌기(280)는 상부 집전체(270)에 함입되어 결합한다.
본 발명의 돌기(250) 및 밀봉판 하면 돌기(280)는 니켈, 아연, 주석, 구리, 텅스텐, 알루미늄 또는 티타늄 중 어느 하나의 물질로 형성될 수 있으며, 이를 포함하는 주지의 금속 결합 물질을 사용할 수 있다.
도 7은 본 발명의 전기 이중층 캐패시터 제조 방법의 일 실시예를 나타낸 흐름도이다.
본 발명의 전기 이중층 캐패시터는 (a) 세라믹 재질의 오목 모양 용기인 하부 케이스(200)의 내부 바닥면 상에 하나 이상의 돌기(250)를 형성시키는 단계 (b) 상기 하부 케이스(200) 내부에 하부 전극(210)을 적층하고 전해액을 주입한 후, 세퍼레이터(220)를 적층하고 다시 전해액을 주입하는 단계 및 (c) 상기 하부 케이스(200)를 상부 전극(230)과 결합된 밀봉판(240)으로 덮는 단계를 포함한다.
상술한 본 발명의 제조 방법을 따르는 경우, 하부 전극(210)을 하부 케이스(200) 상에 결합시키기 위하여 본딩액을 주입하는 공정을 생략할 수 있는 장점이 있다. 발명의 배경이 되는 기술란에서 언급한 것과 같이 종래 본딩액을 주입하는 공정은 제조 과정의 불량 발생, 공정 시간이 길게 소요되는 점, 공정에 사용되는 장치의 파손 등의 문제점을 않고 있으나, 본 발명은 이러한 본딩액 주입 공정을 생략할 수 있으므로 상술한 문제점을 일거에 극복할 수 있는 효과가 있다.
한편 본 발명에서 하부 케이스(200) 상에 돌기(250)를 형성시키는 방식의 일 실시예로 하부 케이스(200) 상에 인쇄에 의하여 돌기(250)를 형성시킬 수 있다. 인쇄 방식에 의해 돌기(250)를 형성하고자 하는 위치 상에 돌기 형성 물질을 주입하여 목적한 높이와 크기, 개수에 따라 다양한 방식으로 돌기(250)를 형성시킬 수 있다. 본 발명에서의 인쇄의 의미는 옵셋 인쇄, 후렉소(flexo) 인쇄, 실크 스크린 인쇄, 그라비아 인쇄, 열압착 인쇄 등을 포함하는 개념이다.
도 8은 본 발명의 전기 이중층 캐패시터의 하부 케이스(200)의 다른 실시예를 나타낸 단면도이다. 복수의 시트를 적층시켜 하부 케이스(200)의 바닥면을 형성시키고, 적층된 복수의 시트 중 최상층 시트를 비아 홀에 의해 관통시키며, 비아 홀에 돌기 형성 물질을 비아 홀의 부피 이상으로 주입하여, 비아 홀을 채운 후 여분의 돌기 형성 물질이 비아 홀 상면에서 경화되어 돌기(250)가 형성되도록 한다. 따라서 돌기 형성 물질을 주입하는 양에 따라 돌기(250)의 크기, 높이를 조절할 수 있으며, 비아 홀의 개수를 조절하는 경우, 돌기(250)의 개수를 조절할 수 있다.
한편, 하부 케이스(200) 상에 돌기를 형성시키는 다른 실시예에 따르면, 하부 케이스(200)의 바닥면에 카본 재질의 시트를 적층하고, 상기 시트를 비아 홀에 의해 관통시킨 후 비아 홀 상에 돌기 형성 물질을 주입한다. 그 후 상기 시트를 포함한 하부 케이스에 열을 가하여, 상기 시트를 연소시켜 제거하여, 돌기(250)를 형성시킨다.
한편, 상부 전극(230)과 결합된 밀봉판(240)으로 하부 케이스(200)를 덮는 단계 이전에, 상부 전극(230)과 밀봉판(240)을 결합하는 과정에서 밀봉판(240)의 하면에 하나 이상의 밀봉판 하면 돌기(280)를 형성시키는 단계를 더 포함시킬 수 있다. 본 공정은 상기 (a), (b) 단계와의 선후와 무관하게 밀봉판(240)을 하부 케이스(200)와 결합시키기 이전에만 수행되면 충분한 공정이다. 밀봉판 하면 돌기(280)를 형성시키는 방법은 밀봉판(240) 상에서 밀봉판 하면 돌기(280)가 형성되는 이외의 영역을 프레스하여 프레스되지 않은 영역이 돌출되어 밀봉판 하면 돌기(280)가 형성되도록 한다.
상부 전극(230) 위에는 상부 집전체(270)를 적층시켜 상부 전극(230)에서 포집된 전하를 외부 단자에 효율적으로 전달하도록 하며, 이 경우 밀봉판(240)의 하면에 형성된 밀봉판 하면 돌기(280)는 일부 또는 전부가 상부 집전체(270)에 함입되어 결합되도록 한다.
100 세라믹 용기 110 전극
120 세퍼레이터 130 밀봉판
200 하부 케이스 210 하부 전극
220 세퍼레이터 230 상부 전극
240 밀봉판 250 돌기
260 집전체 270 상부 집전체
280 밀봉판 하면 돌기
120 세퍼레이터 130 밀봉판
200 하부 케이스 210 하부 전극
220 세퍼레이터 230 상부 전극
240 밀봉판 250 돌기
260 집전체 270 상부 집전체
280 밀봉판 하면 돌기
Claims (13)
- 세라믹 재질의 오목 모양 용기인 하부 케이스;
상기 하부 케이스 내에 서로 대향 배치되는 상부 전극 및 하부 전극;
상기 상부 전극 및 하부 전극 사이에 개재되는 세퍼레이터; 및
상기 하부 케이스를 덮는 밀봉판;
을 포함하며,
상기 하부 케이스의 내부 바닥면 상에 하나 이상의 돌기가 형성되는 것을 특징으로 하는 전기 이중층 캐패시터
- 청구항 1에 있어서, 상기 하부 전극과 상기 하부 케이스 사이에 집전체를 더 포함하며, 상기 돌기는 상기 집전체에 함입되어 결합되는 것을 특징으로 하는 전기 이중층 캐패시터
- 청구항 2에 있어서, 상기 돌기의 높이는 상기 하부 전극의 두께보다 낮은 것을 특징으로 하는 전기 이중층 캐패시터
- 청구항 1에 있어서, 상기 밀봉판의 하면에 하나 이상의 밀봉판 하면 돌기가 형성되는 것을 특징으로 하는 전기 이중층 캐패시터
- 청구항 4에 있어서, 상부 전극과 상기 밀봉판 사이에 상부 집전체를 더 포함하며, 상기 밀봉판 하면 돌기가 상기 상부 집전체에 함입되어 결합하는 것을 특징으로 하는 전기 이중층 캐패시터
- 청구항 1에 있어서, 상기 돌기는 니켈, 아연, 주석, 구리, 텅스텐, 알루미늄 또는 티타늄 중 어느 하나의 물질로 형성되는 것을 특징으로 하는 전기 이중층 캐패시터
- (a) 세라믹 재질의 오목 모양 용기인 하부 케이스의 내부 바닥면 상에 하나 이상의 돌기를 형성시키는 단계;
(b) 상기 하부 케이스 내부에 하부 전극을 적층하고, 전해액을 주입한 후 세퍼레이터를 적층하고 전해액을 주입하는 단계; 및
(c) 상기 하부 케이스를 상부 전극과 결합된 밀봉판으로 덮는 단계;
를 포함하는 전기 이중층 캐패시터의 제조방법
- 청구항 7에 있어서, 상기 (b)단계 이전에 상기 하부 전극과 상기 하부 케이스 사이에 집전체를 적층시키는 단계;를 더 포함하며,
상기 집전체 적층 시 상기 돌기가 집전체에 함입되어 결합되는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법
- 청구항 7에 있어서, 상기 (a) 단계는 상기 하부 케이스 상에 인쇄에 의하여 돌기를 형성시키는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법
- 청구항 7에 있어서, 상기 (a) 단계는 복수의 시트를 적층하여 하부 케이스의 바닥면을 형성시키고, 적층된 복수의 시트 중 최상층 시트를 비아 홀에 의해 관통시키며, 상기 비아 홀에 돌기 형성 물질을 비아 홀의 부피 이상으로 주입하여 돌기를 형성시키는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법
- 청구항 7에 있어서, 상기 (a) 단계는.
(a-1) 상기 하부 케이스의 바닥면에 카본 재질의 시트를 적층하는 단계;
(a-2) 상기 시트를 비아 홀에 의해 관통시키고, 상기 비아 홀에 돌기 형성 물질을 주입하는 단계; 및
(a-3) 상기 시트를 포함한 하부 케이스에 열을 가하여 연소에 의해 상기 시트를 제거하는 단계;
를 포함하는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법
- 청구항 7에 있어서, 상기 (c)단계 이전에 상기 밀봉판의 하면에 하나 이상의 밀봉판 하면 돌기를 형성시키는 단계를 더 포함하는 전기 이중층 캐패시터의 제조방법
- 청구항 11에 있어서, 상기 (b)단계 이후에 상부 전극 위에 상부 집전체를 적층시키는 단계를 더 포함하며,
상기 (c) 단계는 상기 밀봉판의 하면에 형성된 밀봉판 하면 돌기가 상기 상부 집전체에 함입되어 결합되도록 밀봉판을 덮는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120015778A KR101141674B1 (ko) | 2012-02-16 | 2012-02-16 | 전기 이중층 캐패시터 및 그 제조방법 |
| US13/598,728 US20130215554A1 (en) | 2012-02-16 | 2012-08-30 | Electric double layer capacitor package and method for manufacturing the same |
| CN2012103218729A CN102856082A (zh) | 2012-02-16 | 2012-09-03 | 双电层电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120015778A KR101141674B1 (ko) | 2012-02-16 | 2012-02-16 | 전기 이중층 캐패시터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101141674B1 true KR101141674B1 (ko) | 2012-05-04 |
Family
ID=46271373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120015778A KR101141674B1 (ko) | 2012-02-16 | 2012-02-16 | 전기 이중층 캐패시터 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130215554A1 (ko) |
| KR (1) | KR101141674B1 (ko) |
| CN (1) | CN102856082A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6444975B2 (ja) * | 2013-03-14 | 2018-12-26 | マックスウェル テクノロジーズ インコーポレイテッド | エネルギー蓄積装置用の集電グラファイト膜および電極仕切りリング |
| JP6579687B2 (ja) * | 2015-03-24 | 2019-09-25 | セイコーインスツル株式会社 | 電気化学セルおよび電気化学セルモジュール |
| CN110291602B (zh) * | 2017-02-17 | 2021-12-10 | 株式会社村田制作所 | 固体电解电容器及其制造方法 |
| JP7298662B2 (ja) * | 2017-09-01 | 2023-06-27 | 株式会社村田製作所 | 密閉型蓄電装置 |
| JP7205050B2 (ja) * | 2017-09-01 | 2023-01-17 | 株式会社村田製作所 | 密閉型蓄電装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169127A (ja) | 1984-02-13 | 1985-09-02 | 松下電器産業株式会社 | 電気二重層キヤパシタ |
| KR20060008102A (ko) * | 2004-07-23 | 2006-01-26 | 가부시키가이샤 에스아이아이 마이크로 파츠 | 전기화학전지 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269100A (ja) * | 1999-03-17 | 2000-09-29 | Casio Comput Co Ltd | 電気二重層コンデンサ |
| WO2007013223A1 (ja) * | 2005-07-29 | 2007-02-01 | Sii Micro Parts Ltd. | 電気化学セル |
| DE102009000682A1 (de) * | 2009-02-06 | 2010-08-12 | Robert Bosch Gmbh | Traktionsbatterie mit erhöhter Zuverlässigkeit |
-
2012
- 2012-02-16 KR KR1020120015778A patent/KR101141674B1/ko active IP Right Grant
- 2012-08-30 US US13/598,728 patent/US20130215554A1/en not_active Abandoned
- 2012-09-03 CN CN2012103218729A patent/CN102856082A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169127A (ja) | 1984-02-13 | 1985-09-02 | 松下電器産業株式会社 | 電気二重層キヤパシタ |
| KR20060008102A (ko) * | 2004-07-23 | 2006-01-26 | 가부시키가이샤 에스아이아이 마이크로 파츠 | 전기화학전지 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130215554A1 (en) | 2013-08-22 |
| CN102856082A (zh) | 2013-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101141674B1 (ko) | 전기 이중층 캐패시터 및 그 제조방법 | |
| US10312028B2 (en) | Electrochemical energy storage devices and manufacturing methods | |
| JP5079780B2 (ja) | チップ型電気二重層キャパシタ及びその製造方法 | |
| KR20030063205A (ko) | 전지 및 전기 이중층 커패시터 | |
| US20130176661A1 (en) | Apparatus and Associated Methods | |
| KR100720994B1 (ko) | 초박형 전기 이중층 캐패시터의 제조방법 | |
| JP2008186945A (ja) | 電気二重層キャパシタ及び電気二重層キャパシタの製造方法 | |
| JP5240629B2 (ja) | 電気二重層キャパシタパッケージ及びこの製造方法 | |
| US8295031B2 (en) | Electric double layer capacitor and method of manufacturing the same | |
| CN211125803U (zh) | 蓄电装置及蓄电装置组结构 | |
| US8422198B2 (en) | Electric double layer capacitor package and method of manufacturing the same | |
| CN206758276U (zh) | 一种新型贴片式电容 | |
| KR100644528B1 (ko) | 적층형 전기 이중층 캐패시터의 제조방법 | |
| WO2013076762A1 (ja) | キャパシタ | |
| WO2011155164A1 (ja) | キャパシタ | |
| KR102486356B1 (ko) | 전기화학소자 및 이를 제조하는 방법 | |
| KR20190053342A (ko) | 슈퍼 커패시터 및 그 제조방법 | |
| JP6209429B2 (ja) | 電気化学キャパシタ | |
| KR101222872B1 (ko) | 케이스 단자를 갖는 슈퍼 커패시터 및 그의 제조 방법 | |
| KR101211667B1 (ko) | 파우치형 슈퍼 커패시터 및 이의 제작 방법 | |
| KR101101455B1 (ko) | 전기 이중층 커패시터 패키지 및 그 제조방법 | |
| JP5116102B2 (ja) | 電気二重層コンデンサ | |
| KR101549814B1 (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
| KR20090124471A (ko) | 적층형 전기 이중층 커패시터의 구조 | |
| KR20200009211A (ko) | 에너지 저장장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160420 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170419 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180423 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190422 Year of fee payment: 8 |