KR101139185B1 - Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same - Google Patents
Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same Download PDFInfo
- Publication number
- KR101139185B1 KR101139185B1 KR1020090072308A KR20090072308A KR101139185B1 KR 101139185 B1 KR101139185 B1 KR 101139185B1 KR 1020090072308 A KR1020090072308 A KR 1020090072308A KR 20090072308 A KR20090072308 A KR 20090072308A KR 101139185 B1 KR101139185 B1 KR 101139185B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- tin monoxide
- substrate
- heat treatment
- target
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 claims abstract description 174
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000005245 sintering Methods 0.000 claims abstract description 10
- 238000004544 sputter deposition Methods 0.000 claims abstract description 10
- 239000000843 powder Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 59
- 238000002161 passivation Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000000870 ultraviolet spectroscopy Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법을 제공한다. 이 산화물 반도체 박막의 형성 방법은 일산화주석 분말을 소결하여 일산화주석 타켓을 형성하는 단계, 일산화주석 타켓을 진공 용기에 장착하는 단계, 기판 홀더에 기판을 장착하고 배기하는 단계, 진공 용기에 분위기 가스를 유입시키고 일산화주석 타켓에 전력을 인가하는 단계, 기판에 일산화주석을 증착하는 단계, 및 증착된 일산화주석을 열처리하는 단계를 포함한다.The present invention provides a method for forming an oxide semiconductor thin film, an oxide semiconductor transistor, and a method for forming an oxide semiconductor transistor. The oxide semiconductor thin film formation method includes the steps of sintering tin monoxide powder to form a tin monoxide target, mounting a tin monoxide target in a vacuum vessel, mounting and exhausting the substrate in a substrate holder, and applying atmospheric gas to the vacuum vessel. Introducing and applying power to the tin monoxide target, depositing tin monoxide on the substrate, and heat treating the deposited tin monoxide.
p 형 산화물 반도체, 스퍼터링, 일산화주석 p-type oxide semiconductor, sputtering, tin monoxide
Description
본 발명은 산화물 반도체 박막의 형성 방법에 관한 것이며, 보다 자세하게는 p형 도전 특성을 가지는 산화물반도체 박막의 형성방법과 산화물반도체 박막을 이용한 전계효과트랜지스터의 형성 방법에 관한 것이다.The present invention relates to a method of forming an oxide semiconductor thin film, and more particularly, to a method of forming an oxide semiconductor thin film having a p-type conductivity and a method of forming a field effect transistor using an oxide semiconductor thin film.
평판 패널 표시장치(FPD)의 스위칭소자로 실리콘 반도체를 바탕으로 하는 비정질 박막트랜지스터(armphous thin film transistor), 다결정 박막트랜지스터(poly crystaline thin film transistor) 등의 기술이 폭 넓게 사용되어왔다. 이러한 기술 중에서 비정질 박막트랜지스터는 낮은 전자 이동도(electron moblility)와 높은 열화 경향으로 응용성에 한계가 있다. 다결정 박막트랜지스터는 높은 제조비용과 낮은 근거리 균일성으로 인하여 폭 넓은 사용에 어려움이 있어왔다.BACKGROUND ART As a switching device of a flat panel display device (FPD), technologies such as an amorphous thin film transistor based on a silicon semiconductor and a poly crystal thin film transistor have been widely used. Among these technologies, amorphous thin film transistors have limited applicability due to low electron mobility and high deterioration tendency. Polycrystalline thin film transistors have been difficult to use because of high manufacturing cost and low near uniformity.
유기 EL(Light Emitting) 디스플레이는 새롭게 주목받고 있는 FPD의 일종이다. 유기EL 디스플레이는 유기 반도체층을 구동하여 직접 발광을 얻는 자발광 장치 이기 때문에, 종래의 액정디스플레이와는 달리, 박막트랜지스터는 전류 구동장치로서의 특성이 요구되고 있다. 한편, 향후의 FPD는 대면적화 또는 플렉시블화한 신기능의 부여도 요구되고 있다. FPD의 스위칭소자인 박막 트랜지스터의 새로운 기술로서, 밴드갭이 3eV 정도로 큰 투명한 산화물 반도체의 적용이 검토되고 있다. 산화물반도체는 평판 표시장치 외에 RFID 등으로의 적용도 기대되고 있다.Organic EL (Light Emitting) displays are a new type of FPD that is attracting attention. Since an organic EL display is a self-luminous device that directly emits light by driving an organic semiconductor layer, unlike conventional liquid crystal displays, a thin film transistor is required to have characteristics as a current drive device. On the other hand, future FPDs are also required to be provided with new functions that have become larger or more flexible. As a new technology of a thin film transistor which is a switching element of an FPD, application of the transparent oxide semiconductor with a bandgap of about 3 eV is considered. Oxide semiconductors are expected to be applied to RFID and the like in addition to flat panel displays.
산화물 반도체를 기반으로 하는 박막 트랜지스터를 이용하여 상술한 바와 같은 실리콘 반도체 소자의 문제점을 해결하는 방법에 대한 연구가 주목을 받고 있다. ZnO, SnO2, IGZO(Indium Gallium Zinc Oxide), IZO (Indium Zinc Oxide) 등의 다양한 재료가 산화물반도체로서 많이 연구되고 있다. 이러한 산화물반도체를 이용한 박막트랜지스터는, 통상적으로, 106~107의 온/오프 전류비 (Ion/Ioff ratio)와 수~수십 cm2/V/s의 전계 효과 이동도(field effect moblility)를 보여서 비정질 실리콘 및 다결정 실리콘 박막 트랜지스터에 버금가는 전기적 특성을 가진다.Attention has been paid to a method of solving the problems of the silicon semiconductor device as described above using a thin film transistor based on an oxide semiconductor. Various materials such as ZnO, SnO 2 , Indium Gallium Zinc Oxide (IGZO), and Indium Zinc Oxide (IZO) have been studied as oxide semiconductors. Thin film transistors using such oxide semiconductors generally have an on / off ratio of 10 6 to 10 7 and field effect moblility of several to several tens of cm 2 / V / s. As a result, it has electrical characteristics comparable to those of amorphous silicon and polycrystalline silicon thin film transistors.
산화물 반도체 박막 트랜지스터의 제작에는 다결정 실리콘의 제작에 사용되는 레이저 결정화, 이온 도핑 등의 고가의 공정이 사용되지 않는다. 따라서, 산화물 반도체 박막 트랜지스터의 제작 단가는 비정질 실리콘 박막 트랜지스터의 제작 단가 이하로 저렴해질 것으로 기대된다.Expensive processes such as laser crystallization, ion doping and the like used in the production of polycrystalline silicon are not used in the production of the oxide semiconductor thin film transistor. Therefore, the manufacturing cost of the oxide semiconductor thin film transistor is expected to be lower than the manufacturing cost of the amorphous silicon thin film transistor.
통상적으로 산화물 반도체 박막 트랜지스터는 n채널 전계 효과 트랜지스터( n channel field effect transistor)로 형성된다. 이는 통상적인 산화물반도체가 n형 도전 특성을 가지는 것에 기인한다. 산화물반도체는 n채널로 한정되는 도전 특 성으로 인해서, 산화물 반도체 박막 트랜지스터의 응용성에 대한 한계가 발생하고 있다. 예를 들어, 기판에 양극이 설치되는 통상적인 OLED (Organic Light Emitting Diode)의 구동에는 p 채널 박막 트랜지스터가 유리하다. 또한, 구동회로가 기판에 효과적으로 집적되기 위해서, n채널 박막 트렌지스터 및 p채널 박막 트랜지스터를 복합하여 형성하는 CMOS(complenatry metal oxide semiconductor) 박막 트랜지스터회로의 형성이 필요하다. 따라서, p 채널 박막 트랜지스터의 개발이 요구되고 있다.Typically, the oxide semiconductor thin film transistor is formed of an n channel field effect transistor. This is due to the fact that conventional oxide semiconductors have n-type conductivity. Oxide semiconductors have limitations on the applicability of oxide semiconductor thin film transistors due to the conductive properties defined by n-channels. For example, a p-channel thin film transistor is advantageous for driving a conventional OLED (Organic Light Emitting Diode) in which an anode is provided on a substrate. In addition, in order for the driving circuit to be effectively integrated on a substrate, it is necessary to form a CMOS (complenatry metal oxide semiconductor) thin film transistor circuit formed by combining an n-channel thin film transistor and a p-channel thin film transistor. Therefore, development of p-channel thin film transistors is required.
본 발명이 해결하고자 하는 기술적 과제는 산화물 반도체 박막의 형성 방법을 제공한다.The technical problem to be solved by the present invention provides a method of forming an oxide semiconductor thin film.
본 발명이 해결하고자 하는 기술적 과제는 산화물 반도체 트렌지스터를 제공한다.The technical problem to be solved by the present invention provides an oxide semiconductor transistor.
본 발명이 해결하고자 하는 기술적 과제는 산화물 반도체 트렌지스터의 형성 방법을 제공한다.The technical problem to be solved by the present invention provides a method of forming an oxide semiconductor transistor.
본 발명의 일 실시예에 따른 산화물 반도체 박막의 형성 방법은 일산화주석 분말을 소결하여 일산화주석 타켓을 형성하는 단계, 상기 일산화주석 타켓을 진공 용기에 장착하는 단계, 기판 홀더에 기판을 장착하고 배기하는 단계, 상기 진공 용기에 분위기 가스를 유입시키고 상기 일산화주석 타켓에 전력을 인가하는 단계, 상기 기판에 일산화주석을 증착하는 단계, 및 상기 증착된 일산화주석을 열처리하는 단계를 포함한다.The method of forming an oxide semiconductor thin film according to an embodiment of the present invention includes the steps of sintering tin monoxide powder to form a tin monoxide target, mounting the tin monoxide target in a vacuum container, and mounting and exhausting a substrate in a substrate holder. The method includes the steps of: introducing an atmosphere gas into the vacuum vessel and applying power to the tin monoxide target; depositing tin monoxide on the substrate; and heat treating the deposited tin monoxide.
본 발명의 일 실시예에 있어서, 상기 일산화주석 타켓의 소결온도는 섭씨 700 내지 1600 도 일 수 있다.In one embodiment of the present invention, the sintering temperature of the tin monoxide target may be 700 to 1600 degrees Celsius.
본 발명의 일 실시예에 있어서, 상기 일산화주석이 증착되는 동안 상기 기판 홀더는 상온 내지 섭씨 200도 일 수 있다.In one embodiment of the invention, the substrate holder may be from room temperature to 200 degrees Celsius while the tin monoxide is deposited.
본 발명의 일 실시예에 있어서, 상기 열처리는 섭씨 200 내지 섭씨 400도 일 수 있다.In one embodiment of the present invention, the heat treatment may be 200 to 400 degrees Celsius.
본 발명의 일 실시예에 있어서, 상기 열처리는 진공 중에서 수행될 수 있다.In one embodiment of the present invention, the heat treatment may be performed in a vacuum.
본 발명의 일 실시예에 있어서, 상기 분위기 가스는 아르곤(Ar) 및 산소 가스(O2)를 포함하고, 상기 아르곤 가스에 대한 상가 산소 가스의 분압비는 100:1 이하일 수 있다.In one embodiment of the present invention, the atmosphere gas includes argon (Ar) and oxygen gas (O2), the partial pressure ratio of the additive oxygen gas to the argon gas may be 100: 1 or less.
본 발명의 일 실시예에 따른 산화물 반도체 트렌지스터는 기판 상에 배치된 게이트 전극, 상기 게이트 전극과 이격되어 배치된 산화물 반도체 패턴, 및 상기 게이트 전극과 상기 산화물 반도체 패턴 사이에 개재된 게이트 절연막을 포함하고,상기 산화물 반도체 패턴은 일산화주석이고, 상기 산화물 반도체 패턴은 p 형 도전형이고, 상기 일산화주석은 스퍼터링하여 형성된다.An oxide semiconductor transistor according to an embodiment of the present invention includes a gate electrode disposed on a substrate, an oxide semiconductor pattern disposed to be spaced apart from the gate electrode, and a gate insulating layer interposed between the gate electrode and the oxide semiconductor pattern. The oxide semiconductor pattern is tin monoxide, the oxide semiconductor pattern is p-type conductivity, and the tin monoxide is formed by sputtering.
본 발명의 일 실시예에 따른 산화물 반도체 트렌지스터의 형성 방법은 기판 상에 배치된 게이트 전극을 형성하는 단계, 상기 게이트 전극과 이격된 게이트 절연막을 형성하는 단계, 스퍼터링하여 상기 게이트 전극과 상기 게이트 절연막 사이에 개재된 예비 산화물 반도체층을 형성하는 단계, 및 상기 예비 산화물 반도체층이 형성된 기판을 열처리하여 산화물 반도체층을 형성하는 단계를 포함한다. 상기 예비 산화물 반도체층은 비정질 일산화주석이고, 상기 산화물 반도체층은 p 형 도전형의 다결정 일산화 주석인 것을 특징으로 하는 산화물 반도체 트렌지스터의 형성 방법.In the method of forming the oxide semiconductor transistor according to an embodiment of the present invention, forming a gate electrode disposed on a substrate, forming a gate insulating film spaced apart from the gate electrode, sputtering between the gate electrode and the gate insulating film Forming a preliminary oxide semiconductor layer interposed therebetween; and forming a oxide semiconductor layer by heat-treating the substrate on which the preliminary oxide semiconductor layer is formed. Wherein the preliminary oxide semiconductor layer is amorphous tin monoxide, and the oxide semiconductor layer is a p-type conductive polycrystalline tin monoxide.
본 발명의 일 실시예에 따른 산화물 반도체 박막의 형성 방법은 저온에서 p 형 산화물 반도체를 제공한다. 상기 p 형 산화물 반도체는 트렌지스터의 p 채널 영역을 제공할 수 있다. 상기 p 형 산화물 반도체는 산화물반도체와 소오스/드레인 전극 사이의 오믹접합층을 제거할 수 있다. 또한, 상기 p 형 산화물 반도체는 종래의 다결정 실리콘에 유사한 전기적 특성을 보인다. 따라서, 상기 p 형 산화물 반도체는 투명성, 공정의 단순성, 및 열적 신뢰성을 가진다.Method of forming an oxide semiconductor thin film according to an embodiment of the present invention provides a p-type oxide semiconductor at low temperature. The p-type oxide semiconductor may provide a p-channel region of a transistor. The p-type oxide semiconductor may remove an ohmic junction layer between an oxide semiconductor and a source / drain electrode. In addition, the p-type oxide semiconductor shows similar electrical properties to conventional polycrystalline silicon. Thus, the p-type oxide semiconductor has transparency, process simplicity, and thermal reliability.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art. In the drawings, the thicknesses of the layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Portions denoted by like reference numerals denote like elements throughout the specification.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체 박막의 형성 방법을 설명하는 흐름도이다.1 is a flowchart illustrating a method of forming an oxide semiconductor thin film according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 산화물 반도체 박막을 형성하는 장치를 설명하는 개념도이다.2 is a conceptual diagram illustrating an apparatus for forming an oxide semiconductor thin film according to an embodiment of the present invention.
도 1 및 도 2를 참조하면, 상기 산화물 반도체 박막의 형성 방법은 일산화주 석 분말을 소결하여 일산화주석 타켓(222)을 형성하는 단계(S200), 상기 일산화주석 타켓(322)을 진공 용기(302) 내의 타켓 홀더(324)에 장착하는 단계(S210), 기판 홀더(312)에 기판(316)을 장착하고 배기하는 단계(S220), 상기 진공 용기(302)에 분위기 가스를 유입시키고 상기 일산화주석 타켓(322)에 전력을 인가하는 단계(S230), 상기 기판(316)에 일산화주석을 증착하는 단계(S240), 및 상기 증착된 일산화주석을 열처리하는 단계(S250)를 포함한다.1 and 2, in the method of forming the oxide semiconductor thin film, sintering tin monoxide powder to form a tin monoxide target 222 (S200), and the
일산화주석(SnO) 타켓(322)은 일산화주석 분말을 소결하여 형성될 수 있다(S200). 상기 일산화주석(SnO) 분말은 순도 99.9 퍼센트 이상일 수 있다. 상기 소결온도는 섭씨 700 내지 1600 도 일 수 있다. 상기 소결은 진공 중에서 또는 대기 중에서 수행될 수 있다. 상기 일산화주석 타켓(322)은 그라인딩되어 재 소결될 수 있다.The tin monoxide (SnO)
상기 타켓 홀더(324)는 상기 진공 용기(302)의 내부에 배치될 수 있다. 상기 타켓 홀더(324)는 상기 일산화주석 타켓(322)을 장착할 수 있다. 상기 일산화주석 타켓(322)은 전원(326)에 전기적으로 연결될 수 있다. 상기 전원(326)은 DC 전원 또는 RF 전원일 수 있다. 상기 타켓 홀더(324)는 영구자석을 이용하여 마그네트론(magnetron)을 구성할 수 있다. 상기 RF 전원과 상기 일산화주석 타켓(322) 사이에 임피던스 정합회로(미도시)가 배치될 수 있다. DC 마그네트론의 경우, 단위 면적당 인가 전력은 2 Watt/cm2 이상일 수 있다.The
상기 기판 홀더(312)는 상기 타켓 홀더(324)에 대향하여 배치될 수 있다. 상 기 기판 홀더(312)에 상기 기판(316)이 배치될 수 있다. 상기 기판(316)은 상기 타켓 홀더(324)를 마주볼 수 있다. 상기 기판 홀더(312)는 온도 조절부(314)를 포함할 수 있다.The
상기 기판(316)은 유리 기판(glass substrate), 반도체 기판, 플라스틱 기판, 절연체 기판, 또는 금속 기판일 수 있다. 상기 기판(316)은 유연성 기판(flexible substrate)일 수 있다. 상기 기판(316)에 소정의 구조물이 배치될 수 있다.The
상기 기판 홀더(312)에 상기 기판(316)을 장착하고, 상기 진공 용기(302)는 배기될 수 있다. 상기 진공 용기(302)는 배기부(334)에 의하여 배기될 수 있다. 상기 진공 용기(302)의 기초 압력(base pressure)은 10-6 토르(Torr)이하일 수 있다. 상기 온도 조절부(314)는 상기 기판 홀더(312)를 상온에서 섭씨 700 도 까지 가열할 수 있다.The
상기 진공 용기(302)는 유체 공급부(332)를 통하여 분위기 가스가 공급받을 수 있다. 상기 분위기 가스는 불활성 가스를 포함할 수 있다. 상기 불화성 가스는 아르곤을 포함할 수 있다.The
본 발명의 변형된 실시예에 따르면, 상기 분위기 가스는 불활성 가스 및 산소 가스를 포함할 수 있다. 상기 불활성 가스에 대한 상기 산소 가스의 분압은 100:1 이하일 수 있다. 상기 산소 가스는 상기 증착되는 일산화주석의 조성비를 변화시킬 수 있다.According to a modified embodiment of the present invention, the atmosphere gas may include an inert gas and an oxygen gas. The partial pressure of the oxygen gas with respect to the inert gas may be 100: 1 or less. The oxygen gas may change a composition ratio of the deposited tin monoxide.
상기 일산화주석 타켓(322)에 인가된 전력은 상기 분위기 가스를 이온화하여 플라즈마를 발생시킬 수 있다. 상기 진공 용기(302)의 공정 압력은 1 내지 10 밀리 토르(mTorr)일 수 있다. 상기 플라즈마 중에서 이온은 상기 일산화주석 타켓(322)을 스퍼터링하여 일산화주석을 상기 기판(316)에 증착할 수 있다. 증착된 상기 일산화주석은 비정질 상태일 수 있다. 상기 기판 홀더(312)는 가열되지 않고 상온일 수 있다.The power applied to the
이어서, 상기 기판(316)은 열처리(anneal)될 수 있다(S250). 상기 열처리(316)는 상기 일산화 주석을 비정질 상태에서 다결정 상태 또는 결정 상태로 변화시킬 수 있다. 상기 비정질 상태의 일산화 주석은 반도체 특성을 보이지 않을 수 있다. 상기 다결정 상태의 일산화 주석은 p 형 반도체 특성을 보일 수 있다. 상기 열처리는 상기 진공 용기(302) 내에 연속적으로 진행될 수 있다. 상기 열처리 공정 동안 상기 분위기 가스는 제거될 수 있다. 상기 열처리 공정시, 상기 기판(316)의 온도는 섭씨 100 내지 700 도일 수 있다. 바람직하게는, 상기 열처리 공정시 상기 기판의 온도는 섭씨 300 도 일 수 있다. 상기 열처리는 비정질 상태의 일산화 주석을 다결정 또는 결정 상태의 일산화주석으로 변화시킬 수 있다.Subsequently, the
본 발명의 변형된 실시예에 따르면, 상기 열처리 공정시, 열처리 분위기 가스가 제공될 수 있다. 상기 열처리 분위기 가스는 불활성 가스, 질소 원자를 포함가스, 수소 원자 포함가스, 및 산소원자 포함가스에서 적어도 하나를 포함할 수 있다. 상기 기판(216)의 온도는 상기 열처리의 온도는 섭씨 100 내지 700 도일 수 있다. According to a modified embodiment of the present invention, during the heat treatment process, a heat treatment atmosphere gas may be provided. The heat treatment atmosphere gas may include at least one of an inert gas, a nitrogen-containing gas, a hydrogen atom-containing gas, and an oxygen atom-containing gas. The temperature of the substrate 216 may be 100 to 700 degrees Celsius.
본 발명의 변형된 실시예에 따르면, 상기 열처리는 다른 열처리 장치에서 수행될 수 있다. 상기 열처리는 퍼니스 또는 RTP(rapid thermal process) 장치에서 수행될 수 있다. 상기 열처리의 온도는 100 내지 700 도일 수 있다.According to a modified embodiment of the present invention, the heat treatment may be performed in another heat treatment apparatus. The heat treatment can be carried out in a furnace or rapid thermal process (RTP) apparatus. The temperature of the heat treatment may be 100 to 700 degrees.
본 발명의 변형된 실시예에 따르면, 상기 기판의 온도는 섭씨 100 도 내지 700 도를 유지되면, 상기 일산화주석이 증착될 수 있다. 이 경우, 상기 일산화 주석은 다결정 또는 결정 상태일 수 있다. 따라서, 별도의 열처리 공정은 생략될 수 있다.According to a modified embodiment of the present invention, when the temperature of the substrate is maintained at 100 to 700 degrees Celsius, the tin monoxide may be deposited. In this case, the tin monoxide may be in a polycrystalline or crystalline state. Therefore, a separate heat treatment process may be omitted.
도 3a 및 도 3b는 본 발명의 일 실시예에 따라 형성된 비정질 상태의 일산화주석의 특성을 설명하는 도면들이다.3A and 3B are diagrams illustrating characteristics of tin monoxide in an amorphous state formed according to an embodiment of the present invention.
도 3a를 참조하면, 비정질 상태의 일산화주석의 UV-VIS(Ultraviolet-visible spectroscopy) 투과도 곡선(Transmittance Curve)이다. 상기 비정질 상태의 일산화주석은 상온의 기판에 증착된 것일 수 있다. 비정질 상태의 일산화주석의 투과도는 400 nm 근처의 자외선 영역에서 700 nm 근처의 가시 광선 영역으로 파장이 증가함에 따라 증가하였다. 상기 투과도는 550 nm 근처에서 80 퍼센트를 가졌다. Referring to FIG. 3A, it is a UV-VIS (Ultraviolet-visible spectroscopy) transmittance curve of tin oxide in an amorphous state. The tin monoxide in the amorphous state may be deposited on a substrate at room temperature. The transmittance of amorphous tin monoxide increased with increasing wavelength from ultraviolet region near 400 nm to visible region near 700 nm. The transmission had 80 percent near 550 nm.
도 3b를 참조하면, 비정질 상태의 일산화주석의 XRD 데이터이다. 상기 비정질 상태의 일산화주석은 다결정이 갖는 고유의 피크을 보이지 않을 수 있다.Referring to FIG. 3B, XRD data of tin monoxide in an amorphous state. The amorphous tin monoxide may not show an inherent peak of the polycrystal.
도 4a 및 도 4b는 본 발명의 일 실시예에 따라 형성된 다결정 상태의 일산화주석의 특성을 설명하는 도면들이다.4A and 4B are diagrams illustrating characteristics of tin monoxide in a polycrystalline state formed according to an embodiment of the present invention.
도 4a를 참조하면, 다결정 상태의 일산화주석의 UV-VIS(Ultraviolet-visible spectroscopy) 투과도 곡선(Transmittance Curve)이다. 상기 다결정 상태의 일산화 주석은 비정질 상태의 일산화주석을 열처리하여 형성될 수 있다. 상기 다 결정 상태의 일산화주석의 투과도는 상기 비정질 상태의 일산화주석의 투과도 보다 클 수 있다.Referring to FIG. 4A, it is a UV-VIS (Ultraviolet-visible spectroscopy) transmittance curve of tin oxide in a polycrystalline state. The tin monoxide in the polycrystalline state may be formed by heat-treating tin monoxide in an amorphous state. The permeability of the tin monoxide in the polycrystalline state may be greater than that of the tin monoxide in the amorphous state.
도 4b를 참조하면, 다결정 상태의 일산화주석의 XRD 데이터이다. 상기 비정질 상태의 일산화주석은 다 결정이 갖는 고유의 피크을 보였다. 다결정 상태의 일산화 주석의 이동도는 9.63 ( cm2/Vs) 이었고, 정공 이송자 밀도(hole carrier density)는 3.64 X 10 16 (1/cm3) 이었다. 상기 이동도 및 상기 정공 이송자 밀도는 횰 효과(hall effect) 측정에 의해서 얻어진 것으로 p형 도전형의 반도체인 것을 나타낸다. Referring to FIG. 4B, XRD data of tin monoxide in a polycrystalline state. The amorphous tin monoxide showed an inherent peak of the polycrystal. The mobility of tin monoxide in the polycrystalline state was 9.63 (cm 2 / Vs), and the hole carrier density was 3.64 × 10 16 (1 / cm 3 ). The mobility and the hole carrier density are obtained by a Hall effect measurement, indicating that the semiconductor is a p-type conductivity type.
상기 다결정 상태의 일산화 주석의 이동도는 통상의 다결정 실리콘의 이동도와 거의 같은 수준이다. 또한, 상기 다결정 상태의 일산화 주석의 정공 이송자 밀도는 다결정 실리콘의 정공 이송자 밀도와 거의 같은 수준이다. 따라서, 상기 다결정 상태의 일산화 주석은 p 형 도전형의 반도체 물질로 상기 다결정 실리콘 또는 비정질 실리콘을 대체할 수 있다. 상기 다결정 실리콘 또는 상기 비정질 실리콘은 불순물 주입 공정에 의하여 P형 도전형의 반도체를 형성한다. 그러나, 상기 다결정 상태의 일산화주석은 불순물 주입 공정이 필요없다. 따라서, 트렌지스터 제작 공정이 단순화될 수 있다. 산화물반도체의 특성에 기인하여 산화물반도체와 소오스/드레인 전극 사이의 오믹 접합층은 생략할 수 있다.The mobility of tin monoxide in the polycrystalline state is about the same as that of ordinary polycrystalline silicon. In addition, the hole carrier density of the tin monoxide in the polycrystalline state is about the same as the hole carrier density of the polycrystalline silicon. Accordingly, the tin monoxide in the polycrystalline state may replace the polycrystalline silicon or amorphous silicon with a p-type conductive semiconductor material. The polycrystalline silicon or the amorphous silicon forms a P-type conductive semiconductor by an impurity implantation process. However, the tin monoxide in the polycrystalline state does not need an impurity implantation step. Thus, the transistor fabrication process can be simplified. Due to the characteristics of the oxide semiconductor, the ohmic bonding layer between the oxide semiconductor and the source / drain electrodes may be omitted.
도 5는 본 발명의 일 실시예에 따른 산화물 반도체 트렌지스터를 설명하는 단면도이다.5 is a cross-sectional view illustrating an oxide semiconductor transistor according to an embodiment of the present invention.
도 5를 참조하면, 상기 산화물 반도체 트렌지스터는 기판(200) 상에 배치된 게이트 전극(210), 상기 게이트 전극(210) 상에 배치된 산화물 반도체 패턴(220), 및 상기 게이트 전극(210)과 상기 산화물 반도체 패턴(220) 사이에 개재된 게이트 절연막(230)을 포함한다. 상기 산화물 반도체 패턴(220)은 일산화주석이고, 상기 산화물 반도체 패턴(220)은 p 형 도전형이고, 상기 일산화주석은 스퍼터링 방법으로 형성된다.Referring to FIG. 5, the oxide semiconductor transistor may include a
상기 기판(200)은 유리 기판(glass substrate), 반도체 기판, 플라스틱 기판, 절연체 기판, 또는 금속 기판일 수 있다. 상기 기판(200)은 유연성 기판(flexible substrate)일 수 있다.The
상기 게이트 전극(210)은 상기 기판(200) 상에 배치될 수 있다. 상기 게이트 전극(210)은 라인 형태를 포함할 수 있다. 상기 게이트 전극(210)은 알루미늄, 구리, 및 ITO 중에서 적어도 하나를 포함할 수 있다. 상기 알루미늄는 알루미늄 타겟을 이용하여 DC 스퍼터, RF 스퍼터, 또는 마그네트론 스퍼터로 형성할 수 있다. 상기 게이트 전극(210)의 두께는 50nm 내지 300 nm 일 수 있다. 상기 게이트 전극(210)은 게이트 전극막(미도시)을 형성하고 패터닝하여 형성될 수 있다.The
상기 게이트 전극(220) 상에 상기 게이트 절연막(230)이 배치될 수 있다. 상기 게이트 절연막(230)은 실리콘산화막일 수 있다. 상기 게이트 절연막(230)은 플라즈마 도움 화학 기상 증창(Plasma Enhanced Chemical Vapor Depostion: PECVD)방법으로 형성할 수 있다. 상기 게이트 절연막(230)은 패터닝될 수 있다. 상기 게이 트 절연막(230)은 상기 게이트 전극(210)의 상부면 및 측면을 덮을 수 있다.The
상기 게이트 절연막(230) 상에 산화물 반도체 패턴(220)이 배치될 수 있다. 상기 산화물 반도체 패턴(220)은 일산화주석일 수 있다. 상기 일산화주석은 다결정 또는 결정일 수 있다. 상기 산화물 반도체 패턴(220)은 상기 게이트 전극(210)과 정렬될 수 있다. 상기 산화물 반도체 패턴(220)은 스퍼터링 방법에 의하여 형성될 수 있다. 상기 산화물 반도체 패턴(220)은 p형 도전형을 가질 수 있다. 상기 산화물반도체 전계효과트랜지스터의 특성에 기인하여, 상기 산화물 반도체 패턴(220)과 소오스/드레인 전극(240) 사이의 오믹접합층은 제거될 수 있다.An
상기 산화물 반도체 패턴(220) 상에 상기 소오스/드레인 전극(240)이 배치될 수 있다. 상기 소오스/드레인 전극(240)은 ITO(Indium Tin Oxide)을 포함할 수 있다. 상기 ITO는 마그네트론 스퍼터링 방법에 의하여 아르곤 및 산소의 혼합가스를 공정가스로 하여 성막할 수 있다. 상기 소오스/드레인 전극(240)은 상기 산화물 반도체 패턴(220)의 양측에 배치될 수 있다. 상기 소오스/드레인 전극(240)은 서로 전기적으로 분리될 수 있다. 구체적으로, 상기 소오스/드레인 전극(240)은 상기 산화물 반도체 패턴(220)의 측면 및 상부면의 일부를 덮을 수 있다. 상기 산화물 반도체 패턴(220)은 상기 산화물 반도체층(미도시)을 형성한 후, 패터닝하여 형성될 수 있다. 상기 산화물 반도체층이 스퍼터링 공정을 통하여 형성된 후, 열처리 공정이 진행될 수 있다. 상기 열처리는 상기 산화물 반도체층을 비정질 상태에서 다결정 또는 결정 상태로 변환시킬 수 있다. 상기 열처리는 섭씨 200 내지 400 도 범위일 수 있다.The source /
상기 소오스/드레인 전극(240) 및 상기 게이트 절연막(230) 상에 보호막(250)이 배치될 수 있다. 상기 보호막(250)은 상기 트렌지스터를 외부의 영향으로부터 보호할 수 있다. 상기 보호막(250)은 실리콘산화막, 실리콘산화질화막, 및 실리콘질화막 중에서 적어도 하나를 포함할 수 있다. 상기 보호막(250)은 PECVD방법에 의하여 형성될 수 있다. 상기 보호막(250)은 패터닝될 수 있다.The
상기 보호막(250)이 형성된 후, 소자의 특성을 안정화하기 위하여 상온보다 높은 온도에서 후열처리(post anneal) 공정을 시행할 수 있다. 상기 후 처리 공정은 소자의 제작공정 중에 발생한 전기적 결함을 제거할 수 있다.After the
본 발명의 변형된 실시예에 따르면, 상기 산화물 반도체 트렌지스터는 기판상에 차례로 적층된 상기 산화물 반도체 패턴(220), 상기 게이트 절연막(230), 및 상기 게이트 전극(220)을 포함할 수 있다.According to a modified embodiment of the present invention, the oxide semiconductor transistor may include the
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 산화물 반도체 트렌지스터의 형성 방법을 설명하는 단면도들이다.6A through 6C are cross-sectional views illustrating a method of forming an oxide semiconductor transistor according to an embodiment of the present invention.
도 6a를 참조하면, 기판(200) 상에 게이트 전극막(미도시)이 형성된다. 상기 게이트 전극막은 알루미늄, 구리, 및 ITO 중에서 적어도 하나를 포함할 수 있다. 상기 알루미늄은 알루미늄 타겟을 이용하여 DC 스퍼터, RF 스퍼터, 또는 마그네트론 스퍼터로 형성할 수 있다. 상기 게이트 전극막의 두께는 50nm 내지 300 nm 일 수 있다. 상기 게이트 전극(210)은 상기 게이트 전극막을 형성하고 패터닝하여 형성될 수 있다. 상기 패터닝은 포토 리소그라피 및 식각 공정을 포함할 수 있다. 상기 식각 공정은 습식 또는 건식 식각일 수 있다. Referring to FIG. 6A, a gate electrode film (not shown) is formed on the
상기 게이트 전극(210) 상에 게이트 절연막(230)이 콘퍼멀하게 형성될 수 있다. 상기 게이트 절연막(230)은 실리콘산화막일 수 있다. 상기 게이트 절연막(230)은 플라즈마 도움 화학 기상 증창(Plasma Enhanced Chemical Vapor Depostion: PECVD)방법으로 형성할 수 있다. 상기 게이트 절연막(230)은 패터닝될 수 있다.The
도 6b를 참조하면, 상기 게이트 절연막(230) 상에 예비 산화물 반도체층(미도시)이 컨퍼멀하게 형성될 수 있다. 상기 예비 산화물 반도체층은 도 1 및 도 2 에서 설명한 스퍼터링 방법에 의하여 형성될 수 있다. 상기 예비 산화물 반도체층은 비정질의 일산화주석일 수 있다. 상기 산화물 반도체 패턴(220)은 상기 예비 산화물 반도체층을 형성하고 패터닝하여 형성될 수 있다. 상기 패터닝은 포토 리소그라피 및 식각 공정을 포함할 수 있다. 상기 식각 공정은 습식 또는 건식 식각일 수 있다. 이어서, 상기 기판(200)은 열처리(post anneal)될 수 있다. 상기 열처리는 비정질 상태의 일산화 주석을 결정 또는 다결정 상태로 변화시킬 수 있다. 상기 열처리는 도 1 및 도 2 에서 설명한 것과 동일하다.Referring to FIG. 6B, a preliminary oxide semiconductor layer (not shown) may be formed on the
본 발명의 변형된 실시예에 따르면, 상기 산화물 반도체 패턴은 상기 산화물 반도체막을 증착 단계에서 새도우 마스크(shadow mask)를 사용하여 형성될 수 있다. 상기 기판 상에 산화물반도체 패턴과 동일한 개방된 형상을 포함하는 새도우 마스크가 배치될 수 있다. 이어서, 상기 산화물 반도체를 증착하면 새도우 마스크의 상기 개방 영역에만 상기 산화물 반도체이 증착이 되어, 상기 산화물 반도체 패턴을 형성할 수 있다. 이러한 과정을 거쳐서 산화물반도체의 증착과 패턴 형성을 동시에 이룰 수 있다.According to a modified embodiment of the present invention, the oxide semiconductor pattern may be formed using a shadow mask during the deposition of the oxide semiconductor film. A shadow mask including the same open shape as the oxide semiconductor pattern may be disposed on the substrate. Subsequently, when the oxide semiconductor is deposited, the oxide semiconductor is deposited only in the open region of the shadow mask, thereby forming the oxide semiconductor pattern. Through this process, the oxide semiconductor can be deposited and patterned at the same time.
도 6c를 참조하면, 상기 산화물 반도체 패턴(220) 상에 도전막(미도시)이 콘퍼멀하게 형성될 수 있다. 상기 도전막은 ITO(Indium Tin Oxide) 막일 수 있다. 상기 소오스/드레인 전극(240)은 상기 도전막을 패터닝하여 형성될 수 있다. 상기 패터닝은 포토 리소그라피 및 식각 공정을 포함할 수 있다. 상기 식각 공정은 습식 또는 건식 식각일 수 있다. 상기 패터닝은 새도우 마스크 또는 리프트 오프(lift-off) 공정을 이용하여 수행될 수 있다.Referring to FIG. 6C, a conductive film (not shown) may be formed conformally on the
다시, 도 5를 참조하면, 상기 소오스/드레인 전극(240) 상에 보호막(250)이 콘퍼멀하게 형성될 수 있다. 상기 보호막(250)은 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중에서 적어도 하나를 포함할 수 있다. 상기 보호막(250)은 PECVD방법에 의하여 형성될 수 있다. 상기 보호막(250)은 패터닝될 수 있다.Referring back to FIG. 5, a
이어서, 상기 기판(200)은 후 열처리(post anneal)될 수 있다. 상기 후 열처리는 소자의 특성을 안정화하기 위하여 상온보다 높은 온도에서 열처리 될 수 있다. 상기 후 열처리 공정은 진공, 불활성 가스, 할로겐 가스, 수소가스, 산소가스 등의 분위기에서 실시될 수 있다. 상기 후 열처리 공정은 소자의 제작공정 중에 발생한 전기적 결함을 제거할 수 있다. 예를 들어, 산화물 반도체 패턴(220) 혹은 게이트 절연막(230)에 발생한 전기적 결함을 제거할 수 있다. 또한, 비정질 혹은 낮은 특성을 가지는 다결정 상태로 성막된 산화물 반도체 패턴(220)를 상변화시켜 보다 우수한 특성의 다결정 상태로 변화시키는 역할을 할 수도 있다.Subsequently, the
이제까지 본 발명에 대하여 그 바람직한 실시 예들를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본 질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.
도 1은 본 발명의 일 실시예에 따른 산화물 반도체 박막의 형성 방법을 설명하는 흐름도이다.1 is a flowchart illustrating a method of forming an oxide semiconductor thin film according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 산화물 반도체 박막을 형성하는 장치를 설명하는 개념도이다.2 is a conceptual diagram illustrating an apparatus for forming an oxide semiconductor thin film according to an embodiment of the present invention.
도 3a 및 도 3b는 본 발명의 일 실시예에 따라 형성된 비정질 상태의 일산화주석의 특성을 설명하는 도면들이다.3A and 3B are diagrams illustrating characteristics of tin monoxide in an amorphous state formed according to an embodiment of the present invention.
도 4a 및 도 4b는 본 발명의 일 실시예에 따라 형성된 다결정 상태의 일산화주석의 특성을 설명하는 도면들이다.4A and 4B are diagrams illustrating characteristics of tin monoxide in a polycrystalline state formed according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 산화물 반도체 트렌지스터를 설명하는 단면도이다.5 is a cross-sectional view illustrating an oxide semiconductor transistor according to an embodiment of the present invention.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 산화물 반도체 트렌지스터의 형성 방법을 설명하는 단면도들이다.6A through 6C are cross-sectional views illustrating a method of forming an oxide semiconductor transistor according to an embodiment of the present invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090072308A KR101139185B1 (en) | 2009-08-06 | 2009-08-06 | Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090072308A KR101139185B1 (en) | 2009-08-06 | 2009-08-06 | Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110014783A KR20110014783A (en) | 2011-02-14 |
| KR101139185B1 true KR101139185B1 (en) | 2012-04-26 |
Family
ID=43773791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090072308A KR101139185B1 (en) | 2009-08-06 | 2009-08-06 | Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101139185B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120298998A1 (en) * | 2011-05-25 | 2012-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070093840A (en) * | 2006-03-15 | 2007-09-19 | 스미토모 긴조쿠 고잔 가부시키가이샤 | Oxide sintered body, manufacturing method therefor, manufacturing method for transparent conductive film using the same, and resultant transparent conductive film |
| JP2008219008A (en) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | Thin-film transistor and method of manufacturing the same |
-
2009
- 2009-08-06 KR KR1020090072308A patent/KR101139185B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070093840A (en) * | 2006-03-15 | 2007-09-19 | 스미토모 긴조쿠 고잔 가부시키가이샤 | Oxide sintered body, manufacturing method therefor, manufacturing method for transparent conductive film using the same, and resultant transparent conductive film |
| JP2008219008A (en) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | Thin-film transistor and method of manufacturing the same |
Non-Patent Citations (2)
| Title |
|---|
| Microelectronics Reliability, vol.40, 2000, pp.807-810 * |
| Phys. Stat. Sol. (a), vol.136, 1993, pp.215-222 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110014783A (en) | 2011-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8026506B2 (en) | Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same | |
| JP5105842B2 (en) | Display device using oxide semiconductor and manufacturing method thereof | |
| TWI434420B (en) | Thin film transistors using thin film semiconductor materials | |
| JP5584960B2 (en) | Thin film transistor and display device | |
| KR101774520B1 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| JP5322530B2 (en) | Thin film field effect transistor manufacturing method and thin film field effect transistor manufactured by the manufacturing method | |
| JP5683054B2 (en) | Light emitting device | |
| US20120037897A1 (en) | Thin film transistor and method for manufacturing thin film transistor | |
| US20160043227A1 (en) | Thin film transistor and manufacturing method thereof | |
| JP5339792B2 (en) | Thin film field effect transistor, method of manufacturing the same, and display device using the same | |
| TWI405335B (en) | Semiconductor structure and fabricating method thereof | |
| TWI489634B (en) | Thin film transistor, method for manufacturing same, and display device | |
| JP2008243929A (en) | Semiconductor device, its manufacturing method and display | |
| KR20070102939A (en) | Amorphous zno based thin film transistor and method of manufacturing the same | |
| KR20140074742A (en) | Transistor, method of manufacturing the same and electronic device including transistor | |
| JP5291105B2 (en) | Method for manufacturing field effect transistor | |
| KR20080092663A (en) | Method for manufacturing thin film transistor and thin film transistor manufactured by the method | |
| JPWO2010098100A1 (en) | Transistor, transistor manufacturing method and manufacturing apparatus thereof | |
| KR101139185B1 (en) | Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same | |
| KR101139134B1 (en) | Forming method of oxide semiconductor thin film, oxide semiconductor transister, and forming method of the same | |
| JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
| JP5553868B2 (en) | Display device using oxide semiconductor and manufacturing method thereof | |
| KR102231372B1 (en) | Metal oxide thin film transistor and preparation method thereof | |
| KR102100370B1 (en) | Method for forming nano crystalline and manufacturing of organic light emitting display device including the same | |
| JP2010278336A (en) | Bipolar thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180417 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 8 |