KR101136877B1 - Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same - Google Patents

Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same Download PDF

Info

Publication number
KR101136877B1
KR101136877B1 KR1020090037733A KR20090037733A KR101136877B1 KR 101136877 B1 KR101136877 B1 KR 101136877B1 KR 1020090037733 A KR1020090037733 A KR 1020090037733A KR 20090037733 A KR20090037733 A KR 20090037733A KR 101136877 B1 KR101136877 B1 KR 101136877B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
zinc oxide
light emitting
metal layer
Prior art date
Application number
KR1020090037733A
Other languages
Korean (ko)
Other versions
KR20100118830A (en
Inventor
최용석
박성주
강장원
박태영
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020090037733A priority Critical patent/KR101136877B1/en
Publication of KR20100118830A publication Critical patent/KR20100118830A/en
Application granted granted Critical
Publication of KR101136877B1 publication Critical patent/KR101136877B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

레이저 리프트-오프(lift-off) 기술을 이용하여 제조한 수직형 산화아연 발광소자 및 그 제조방법이 개시된다. 사파이어 기판과 제1 클래드층 사이에 레이저를 조사하여 기판을 분리시킴으로써 수직형 구조를 갖는 산화아연 발광소자를 구현할 수 있다. 또한, 활성층에서 발생되는 빛의 흡수를 차단하도록 제1 클래드층 일부를 식각하여 광 추출효율을 높인 수직형 산화아연 발광소자를 구현할 수 있다.Disclosed are a vertical zinc oxide light emitting device manufactured using a laser lift-off technique and a method of manufacturing the same. A zinc oxide light emitting device having a vertical structure may be implemented by separating a substrate by irradiating a laser between the sapphire substrate and the first cladding layer. In addition, a portion of the first clad layer may be etched to block absorption of light generated from the active layer, thereby implementing a vertical zinc oxide light emitting device having high light extraction efficiency.

산화아연(ZnO), 레이저, 리프트-오프(lift-off), 수직형 발광소자 Zinc Oxide (ZnO), Laser, Lift-off, Vertical Light Emitting Device

Description

수직형 산화아연 발광소자 및 그 제조방법{VERTICAL-TYPE ZINC-OXIDE BASED LIGHT EMITTING DIODE AND METHOD OF MANUFACTURING THE SAME}Vertical zinc oxide light emitting device and its manufacturing method {VERTICAL-TYPE ZINC-OXIDE BASED LIGHT EMITTING DIODE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 발광소자에 관한 것으로, 보다 상세하게는 레이저 리프트-오프(lift-off) 기술을 이용하여 기판을 제거한 수직형 산화아연 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting device, and more particularly, to a vertical zinc oxide light emitting device in which a substrate is removed using a laser lift-off technique and a method of manufacturing the same.

종래의 발광다이오드는 질화갈륨(GaN)에 기반한 것으로, 양질의 반도체 박막을 얻기 위하여 일반적으로 격자상수가 다른 사파이어 기판위에 성장한다. 그러나 사파이어 기판은 열전도도가 좋지 않아 발광다이오드에 대 전류를 인가할 수 없는 단점이 있다.Conventional light emitting diodes are based on gallium nitride (GaN), and are generally grown on sapphire substrates having different lattice constants in order to obtain high quality semiconductor thin films. However, the sapphire substrate has a disadvantage in that a large current cannot be applied to the light emitting diode due to poor thermal conductivity.

또한, 사파이어 기판은 절연체이기 때문에 n-전극과 p-전극을 모두 에피층의 성장면 측에 형성하게 되어 발광다이오드의 칩 면적도 일정 크기 이상이 되어야 하기 때문에 칩의 면적을 줄이는 데에는 한계가 있었으며, 따라서 웨이퍼 당 칩 생산량의 향상에 장애가 되었다.In addition, since the sapphire substrate is an insulator, both the n-electrode and the p-electrode are formed on the growth surface side of the epi layer, so that the chip area of the light emitting diode must be larger than or equal to a certain size. As a result, it has been an obstacle in improving chip yield per wafer.

또한, 사파이어 기판은 절연체이기 때문에 외부로부터 유입되는 정전기를 방출하기가 어려워 정전기로 인한 불량 유발 가능성이 큰 단점이 있다. 이는 소자 의 신뢰성을 저하시키고, 패키징 공정에 있어서 여러가지 제약을 유발한다.In addition, since the sapphire substrate is an insulator, the sapphire substrate is difficult to discharge static electricity flowing from the outside, which may cause a defect due to static electricity. This lowers the reliability of the device and causes various limitations in the packaging process.

또한, 활성층에서 발생한 빛이 클래드층의 밴드갭보다 큰 경우, 사파이어 기판위의 클래드층에 일부가 흡수될 수 있다. 발광효율을 향상시키기 위해서는 이러한 흡수를 줄여야 한다.In addition, when the light generated in the active layer is larger than the bandgap of the clad layer, a part of the clad layer on the sapphire substrate may be absorbed. In order to improve luminous efficiency, this absorption should be reduced.

본 발명은 레이저 리프트-오프(lift-off) 기술을 이용하여 기판을 제거하고 칩의 양단에 전극들을 형성하여 칩의 면적을 줄인 수직형 산화아연 발광다이오드를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a vertical zinc oxide light emitting diode in which the area of the chip is reduced by removing the substrate and forming electrodes at both ends of the chip by using a laser lift-off technique.

또한, 본 발명은 레이저 리프트-오프 기술을 이용하여 기판을 제거하고 제1 클래드층을 식각에 의해 얇게하여 흡수되는 빛을 최소화하여 발광효율을 향상시킨 수직형 발광다이오드 제조방법을 제공하는 데 다른 목적이 있다.Another object of the present invention is to provide a method of manufacturing a vertical type light emitting diode which removes a substrate by using a laser lift-off technique and improves luminous efficiency by minimizing absorbed light by thinning the first cladding layer by etching. There is this.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 수직형 산화아연 발광소자는 일면에 제1 전극을 구비하며 n-형 산화아연 반도체로 구성된 제1 클래드층, 제1 클래드층 상에 형성되며 양자우물 구조를 갖는 산화아연 반도체 활성층, 활성층 상에 형성되며 p-형 산화아연 반도체로 구성된 제2 클래드층, 제2 클래드층 상에 형성되며 오믹 접촉저항을 낮춰주는 금속층, 금속층 상에 형성되며 일면에 제2 전극이 형성된 리셉터 기판을 포함한다.Vertical zinc oxide light emitting device according to an embodiment of the present invention for achieving the above object is formed on the first cladding layer, the first cladding layer having a first electrode on one surface and composed of n-type zinc oxide semiconductor A zinc oxide semiconductor active layer having a quantum well structure, a second cladding layer formed on the active layer and formed of a p-type zinc oxide semiconductor, a metal layer formed on the second cladding layer to lower ohmic contact resistance, and formed on one side of the metal layer. And a receptor substrate having a second electrode formed thereon.

또한, 본 발명의 다른 실시예에 의한 수직형 산화아연 발광소자 제조방법은 기판 상에 제1 클래드층, 활성층 및 제2 클래드층을 형성하는 단계, 제2 클래드층 상에 제1 금속층을 형성하는 단계, 리섭터 기판 상에 제2 금속층을 형성하는 단계, 제1 금속층과 제2 금속층이 대향하도록 배치하고 열압착하는 단계, 기판을 가공하여 얇게 하는 단계, 기판을 레이저 리프트-오프 공정에 의해 분리하는 단계, 제1 클래드층을 식각하여 얇게하는 단계, 얇아진 제1 클래드층 상에 제1 전극을 형성하는 단계, 리셉터 기판 상에 제2 전극을 형성하는 단계, 제1 전극으로부터 제2 전극까지 절단하여 개별 칩으로 분리하는 단계를 포함한다.In addition, the vertical zinc oxide light emitting device manufacturing method according to another embodiment of the present invention comprises the steps of forming a first cladding layer, an active layer and a second cladding layer on the substrate, to form a first metal layer on the second cladding layer Forming a second metal layer on the receptor substrate, arranging the first metal layer and the second metal layer so as to face each other and thermocompressing, processing and thinning the substrate, and separating the substrate by a laser lift-off process. Etching, thinning the first cladding layer, forming a first electrode on the thinned first cladding layer, forming a second electrode on the receptor substrate, cutting from the first electrode to the second electrode To separate into individual chips.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

상기한 바와 같은 본 발명의 수직형 산화아연 발광다이오드에 따르면 다음과 같은 효과가 있다.According to the vertical zinc oxide light emitting diode of the present invention as described above has the following effects.

첫째, 발광다이오드가 수직형 구조이기 때문에 칩의 면적을 줄일 수 있어, 웨이퍼 당 칩 생산량을 크게 향상시킬 수 있다.First, since the light emitting diode has a vertical structure, it is possible to reduce the area of the chip, thereby greatly improving the chip yield per wafer.

둘째, 절연체인 사파이어 기판을 제거하기 때문에, 열 및 정전기의 방출이 용이하게 수행되어 대 전류에서도 소자의 구동이 가능하게 되어 단일 소자에서도 높은 휘도와 광 출력을 얻을 수 있다.Second, since the sapphire substrate, which is an insulator, is removed, heat and static electricity can be easily discharged so that the device can be driven even at a large current, thereby obtaining high luminance and light output even in a single device.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description of the claims.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various different forms, and the present embodiments merely make the disclosure of the present invention complete, and are common in the art to which the present invention pertains. It is provided to fully inform those skilled in the art of the scope of the invention, which is to be defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 의한 수직형 산화아연 발광소자 및 그 제조방법에 대하여 상세히 설명하기로 한다. 참고로 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, a vertical zinc oxide light emitting device and a method of manufacturing the same according to a preferred embodiment of the present invention with reference to the accompanying drawings will be described in detail. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

도 1은 본 발명의 일 실시예에 의한 수직형 산화아연 발광소자의 단면을 도시한 도면이다.1 is a cross-sectional view of a vertical zinc oxide light emitting device according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 의한 수직형 산화아연 발광소자는 일면에 제1 전극을 구비하며 n-형 산화아연 반도체로 구성된 제1 클래드층, 제1 클래드층 상에 형성되며 양자우물 구조를 갖는 산화아연 반도체 활성층, 산화아연 반도체 활성층 상에 형성되며 p-형 산화아연 반도체로 구성된 제2 클래드층, 제2 클래등층 상에 형성되며 오믹접촉 저항을 낮춰주는 금속층, 금속층 상에 형성되며 일면에 제2 전극이 형성된 리셉터 기판을 포함한다.As illustrated in FIG. 1, a vertical zinc oxide light emitting device according to an exemplary embodiment of the present invention includes a first electrode on one surface and a first clad layer and a first clad layer formed of an n-type zinc oxide semiconductor. A metal layer formed on the second cladding layer and the second cladding layer formed of a p-type zinc oxide semiconductor and formed on a zinc oxide semiconductor active layer having a quantum well structure and a zinc oxide semiconductor active layer; And a receptor substrate formed on the metal layer and having a second electrode formed on one surface thereof.

제1 전극(25)은 Ni, Cr, Au, Ti, Pt, Al 및 Ag 중 적어도 하나를 포함하는 금속으로 형성된다. 이 경우 제1 전극(25)은 열 증착(thermal evaporation), 전자빔 증착(E-beam evaporation) 및 스퍼터링(sputtering)중 적어도 하나를 이용하여 형성할 수 있다.The first electrode 25 is formed of a metal including at least one of Ni, Cr, Au, Ti, Pt, Al, and Ag. In this case, the first electrode 25 may be formed using at least one of thermal evaporation, E-beam evaporation, and sputtering.

제1 클래드층(13)은 Al, Ga 및 In 중 적어도 하나가 도핑된 n-형 ZnO층 또는 Al, Ga 및 In 중 적어도 하나가 도핑된 n-형 MgxZn1 - xO(0≤x≤1)층 중 적어도 하나를 포함할 수 있다.The first cladding layer 13 is an n-type ZnO layer doped with at least one of Al, Ga, and In, or an n-type Mg x Zn 1 - x O doped with at least one of Al, Ga, and In (0 ≦ x ≤ 1) may comprise at least one of the layers.

산화아연 반도체 활성층(15)은 MgxCdyZn1 -x- yO(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 장벽층과 MgxCdyZn1 -x- yO(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 우물층으로 이루어진 단일 양자우물(single quantum well)구조 또는 다중 양자우물(multiple quantum well)구조일 수 있다(이 경우 x값이 크거나 y값이 작은 경우가 장벽층을 구성하게 된다).The zinc oxide semiconductor active layer 15 includes a barrier layer of Mg x Cd y Zn 1 -x- y O (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) and Mg x Cd y Zn 1 Single quantum well structure or multiple quantum well structure consisting of well layer of -x- y O (0≤x≤1, 0≤y≤1, 0≤x + y≤1) In this case, a large x value or a small y value constitutes a barrier layer.

또한, 활성층(15)의 구성물질인 Cd, Zn, Mg의 조성비를 조절함으로써 CdO의 밴드갭(~2.3eV)을 갖는 장파장으로부터 MgO의 밴드갭(~7.7eV)을 갖는 단파장의 발광특성을 갖는 소자를 제작할 수 있다.In addition, by controlling the composition ratio of Cd, Zn, and Mg, which are the constituents of the active layer 15, the light emission characteristics of the short wavelength having the bandgap (˜7.7eV) of MgO from the long wavelength having the bandgap (˜2.3 eV) of CdO are obtained. A device can be manufactured.

우물층은 장벽층보다 밴드갭(bandgap)을 낮게 함으로써 캐리어(carrier)가 우물에 모이도록 하는 것이 내부양자효율(internal quantum efficiency) 향상을 위해 바람직하다. 특히, 발광특성을 향상시키고 순방향 동작전압을 낮추기 위하여 우 물층, 장벽층 중 어느 한 곳에 Al, Ga 및 In 중 하나 이상을 도핑할 수 있다.The well layer may have a lower bandgap than the barrier layer so that carriers may collect in the well to improve internal quantum efficiency. In particular, one or more of Al, Ga, and In may be doped in any one of the well layer and the barrier layer in order to improve light emission characteristics and lower the forward operating voltage.

MgxZn1 - xO(0≤x≤1) 또는 MgxCdyZn1 -x- yO(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 산화아연 반도체층은 금속유기화학증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔 에피텍셜법(Molecuar Beam Epitaxy: MBE), MOVPE(Metal Organic Vapor Phase Epitaxy)로 성장할 수 있다.Zinc oxide of the O x (0≤x≤1) or Mg x Cd y Zn 1 -x- y O (0≤x≤1, 0≤y≤1, 0≤x + y≤1) - Mg x Zn 1 The semiconductor layer is made of metal organic chemical vapor deposition (MOCVD), liquid phase epitaxy, hydrogen vapor phase epitaxy, molecular beam epitaxy (MBE), It can grow as MOVPE (Metal Organic Vapor Phase Epitaxy).

제2 클래드층(17)은 p-형 산화아연 반도체로 구성된다. 이 경우, 제2 클래드층(17)은 N, P, Sb 및 As 중 적어도 하나 도핑된 ZnO층 또는 N, P, Sb 및 As 중 적어도 하나 도핑된 MgxZn1 - xO(0≤x≤1)층을 적어도 하나 포함할 수 있다.The second clad layer 17 is composed of a p-type zinc oxide semiconductor. In this case, the second clad layer 17 is a ZnO layer doped with at least one of N, P, Sb and As or Mg x Zn 1 - x O doped with at least one of N, P, Sb and As (0≤x≤ 1) may include at least one layer.

금속층(18)은 제2 클래드층(17) 상에 형성되며 Au, Ti, Ni, Pt, Al, Pd 및 Rd 중 적어도 하나로 이루어진 박막층을 적어도 하나 포함한다. 금속층(18)은 소자 제작 중 금속층(18)과 산화아연 반도체 박막의 손상을 억제하고 금속층(18)과 제2 클래드층(17)간 오믹접촉(ohmic contact) 뿐만 아니라 광반사 특성을 향상시키기 위하여 형성된다.The metal layer 18 is formed on the second cladding layer 17 and includes at least one thin film layer made of at least one of Au, Ti, Ni, Pt, Al, Pd, and Rd. The metal layer 18 suppresses damage of the metal layer 18 and the zinc oxide semiconductor thin film during device fabrication, and improves light reflection characteristics as well as ohmic contact between the metal layer 18 and the second cladding layer 17. Is formed.

또한, 금속층(18)은 리셉터 기판(23)과 금속층(18)간의 오믹 접촉저항을 낮춰주는 목적으로 형성된다. 이 경우, Si을 리셉터 기판(23)으로 사용하는 경우 Ti/Pt/Au 구조가 바람직하다. 이는 Ti는 Si 기판과의 오믹 접촉저항을 낮춰주며 금속층(18)과 리셉터 기판(23)의 접착력을 향상시키는 장점이 있기 때문이다.In addition, the metal layer 18 is formed for the purpose of lowering ohmic contact resistance between the receptor substrate 23 and the metal layer 18. In this case, when Si is used as the receptor substrate 23, a Ti / Pt / Au structure is preferable. This is because Ti has an advantage of lowering ohmic contact resistance with the Si substrate and improving adhesion between the metal layer 18 and the receptor substrate 23.

리셉터 기판(23)은 사파이어 기판이 제거된 산화아연 발광소자에 있어서, 소 자의 지지층으로 사용하기 위하여 구비된다.The receptor substrate 23 is provided for use as a support layer of the element in the zinc oxide light emitting device from which the sapphire substrate is removed.

또한, 리셉터 기판(23)은 낮은 비저항을 갖는 도전성인 것이 바람직하며 Si, GaAs, GaP, InP, CuW 및 Au 중 적어도 하나 선택될 수 있다.In addition, the receptor substrate 23 is preferably conductive having low specific resistance, and at least one of Si, GaAs, GaP, InP, CuW, and Au may be selected.

제2 전극(27)은 Ti, Au, Al, Pt, Ni, NiO, Cr 및 Ag 중 선택된 적어도 하나로 이루어진다. 이 경우 제2 전극(27)은 열 증착(thermal evaporation), 전자빔 증착(E-beam evaporation) 및 스퍼터링(sputtering)중 적어도 하나를 이용하여 형성할 수 있다.The second electrode 27 is made of at least one selected from Ti, Au, Al, Pt, Ni, NiO, Cr, and Ag. In this case, the second electrode 27 may be formed using at least one of thermal evaporation, E-beam evaporation, and sputtering.

도 2a 내지 도 2i는 본 발명의 다른 실시예에 따른 수직형 산화아연 발광소자의 제조과정을 도시한 도면이다.2A to 2I are views illustrating a manufacturing process of a vertical zinc oxide light emitting device according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 수직형 산화아연 발광소자 제조방법은 기판 상에 제1 클래드층, 활성층 및 제2 클래드층을 형성하는 단계, 제2 클래드층 상에 제1 금속층을 형성하는 단계, 리셉터 기판 상에 제2 금속층을 형성하는 단계, 제1 금속층과 제2 금속층이 대향하도록 배치하고 열압착하는 단계, 기판을 가공하여 얇게 하는 단계, 기판을 레이저 리프트- 오프(lift-off) 공정에 의해 분리하는 단계, 제1 클래드층을 식각하여 얇게하는 단계, 얇아진 제1 클래드층 상에 제1 전극을 형성하는 단계, 리셉터 기판 상에 제2 전극을 형성하는 단계, 제1 전극으로부터 제2 전극까지 절단하여 개별 칩(chip)으로 분리하는 단계를 포함한다.In another embodiment, a method of manufacturing a vertical zinc oxide light emitting device includes: forming a first clad layer, an active layer, and a second clad layer on a substrate; forming a first metal layer on the second clad layer; Forming a second metal layer on the receptor substrate, arranging the first metal layer and the second metal layer so as to face each other, thermocompressing, processing and thinning the substrate, and subjecting the substrate to a laser lift-off process. Separating by, etching and thinning the first cladding layer, forming a first electrode on the thinned first cladding layer, forming a second electrode on the receptor substrate, a second electrode from the first electrode Cutting to include separating into individual chips.

기판(11)은 사파이어(Al2O3) 기판, 실리콘 기판, SiC 기판 등을 사용할 수 있다.The substrate 11 may be a sapphire (Al 2 O 3 ) substrate, a silicon substrate, a SiC substrate, or the like.

도 2a는 기판 상에 제1 클래드층, 활성층 및 제2 클래드층이 순차적으로 형성된 소자의 단면을 도시한 도면이다.FIG. 2A illustrates a cross-sectional view of a device in which a first cladding layer, an active layer, and a second cladding layer are sequentially formed on a substrate.

기판(11) 상에 제1 클래드층(13), 활성층(15) 및 제2 클래드층(17)을 형성하는 단계는 기판(11) 상에 n-형 산화아연 반도체로 구성된 제1 클래드층(13), MgxCdyZn1-x-yO(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 장벽층과 MgxCdyZn1 -x- yO(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 우물층으로 구성된 활성층(15), p-형 산화아연 반도체로 구성된 제2 클래드층(17)을 형성한다.Forming the first cladding layer 13, the active layer 15, and the second cladding layer 17 on the substrate 11 may include forming a first cladding layer composed of an n-type zinc oxide semiconductor on the substrate 11. 13), Mg x Cd y Zn 1-xy O (0≤x≤1, 0≤y≤1, 0≤x + y≤1 barrier layer) and a Mg x Cd y Zn 1 -x- y O (0 An active layer 15 composed of a well layer of ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1, and a second cladding layer 17 composed of a p-type zinc oxide semiconductor are formed.

이 경우 기판(11) 상에 제1 클래드층(13)을 형성하기 전에 사파이어 기판 상에 도핑하지 않은 산화아연 버퍼층(buffer layer)을 형성할 수 있다.In this case, an undoped zinc oxide buffer layer may be formed on the sapphire substrate before the first clad layer 13 is formed on the substrate 11.

버퍼층은 사파이어 기판과 n-형 산화아연 반도체로 이루어진 제1 클래드층(13)간 격자상수 차이에 의한 결함을 줄이고 결정성을 향상시키기 위한 것으로 10nm~10㎛ 두께의 ZnO, MgO, CdO, MgO/ZnO 초격자 및 MgZnO/ZnO 초격자 중 어느 하나로 이루어진다.The buffer layer is intended to reduce defects due to the lattice constant difference between the sapphire substrate and the first cladding layer 13 made of n-type zinc oxide semiconductor and to improve crystallinity. ZnO, MgO, CdO, MgO / It consists of either ZnO superlattice or MgZnO / ZnO superlattice.

상기 제1 클래드층(13), 활성층(15) 및 제2 클래드층(17)은 사파이어 기판 상에 금속유기화학증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔 에피텍셜법(Molecuar Beam Epitaxy: MBE) 및 MOVPE(Metal Organic Vapor Phase Epitaxy) 중 선택된 어느 하나에 의해 성장될 수 있다.The first cladding layer 13, the active layer 15, and the second cladding layer 17 may be formed on a sapphire substrate by metal organic chemical vapor deposition (MOCVD), liquid phase epitaxy, It can be grown by any one selected from hydrogen vapor phase epitaxy, Molecuar Beam Epitaxy (MBE) and MOVPE (Metal Organic Vapor Phase Epitaxy).

도 2b는 도 2a에 도시된 제2 클래드층 상에 제1 금속층이 형성된 소자의 단 면을 나타낸 도면이다.FIG. 2B is a cross-sectional view of a device in which a first metal layer is formed on the second clad layer shown in FIG. 2A.

제2 클래드층(17) 상에 제1 금속층(19)을 형성하는 단계는 Au, Ti, Ni, Pt, Al, Pd 및 Rd 중 적어도 하나 선택된 물질을 열 증착(thermal evaporation)법, 전자빔 증착(E-beam evaporation), 스퍼터링(sputtering)등을 이용하여 형성한다.The forming of the first metal layer 19 on the second clad layer 17 may include thermal evaporation, electron beam deposition, or the like at least one selected from Au, Ti, Ni, Pt, Al, Pd, and Rd. It is formed using E-beam evaporation, sputtering, or the like.

도 2c는 리셉터 기판 상에 제2 금속층이 형성된 것을 나타낸 소자의 단면도이다.2C is a cross-sectional view of a device showing that a second metal layer is formed on a receptor substrate.

리셉터 기판(23) 상에 제2 금속층(21)을 형성하는 단계는 먼저 산화아연 발광소자에 있어 사파이어 기판 대신 산화아연 반도체 소자를 지지하기 위한 리셉터 기판(23)을 제공한다.Forming the second metal layer 21 on the receptor substrate 23 first provides a receptor substrate 23 for supporting the zinc oxide semiconductor device instead of the sapphire substrate in the zinc oxide light emitting device.

이 경우, 리셉터 기판(23)은 낮은 비저항을 갖는 도전성인 것이 바람직하며, Si, GaAs, GaP, InP, CuW 및 Au 중 적어도 하나 선택될 수 있다.In this case, the receptor substrate 23 is preferably conductive having low specific resistance, and at least one of Si, GaAs, GaP, InP, CuW, and Au may be selected.

상기 리셉터 기판(23)상에 리셉터 기판(23)과 제1 금속층(19)간의 오믹 접촉저항을 낮춰주기 위하여 제2 금속층(21)을 형성한다.The second metal layer 21 is formed on the receptor substrate 23 to lower ohmic contact resistance between the receptor substrate 23 and the first metal layer 19.

이 경우 제2 금속층(21) 물질은 Au, Ti, Ni, Pt, Al, Pd 및 Rh 중 적어도 하나 선택될 수 있으나 이에 한정되는 것은 아니다.In this case, the material of the second metal layer 21 may be at least one selected from Au, Ti, Ni, Pt, Al, Pd, and Rh, but is not limited thereto.

또한, Si을 리셉터 기판(23)으로 사용하는 경우 제2 금속층(21)은 Ti/Pt/Au 구조가 바람직하다. Ti는 Si 기판과의 오믹 접촉저항을 낮춰주며 제2 금속층(21)과 리셉터 기판(23)과의 접착력을 향상시키는 장점이 있다.In addition, when Si is used as the receptor substrate 23, the second metal layer 21 preferably has a Ti / Pt / Au structure. Ti has an advantage of lowering ohmic contact resistance with the Si substrate and improving adhesion between the second metal layer 21 and the receptor substrate 23.

도 2d는 도 2a의 소자와 도 2c의 소자가 열압착되어 형성된 소자를 도시한 도면이다.FIG. 2D illustrates a device formed by thermocompression bonding of the device of FIG. 2A and the device of FIG. 2C.

제1 금속층(19)과 제2 금속층(21)이 대향하도록 배치하고 열압착하는 단계는 도 2a에 도시된 제1 금속층(19)까지 형성된 소자와 도 2c에 도시된 리셉터 기판(23)상의 제2 금속층(21)이 대향하도록 배치하여 소자와 리셉터 기판(23)을 열 압착하게 된다.The step of arranging the first metal layer 19 and the second metal layer 21 so as to face each other and thermally compressing the first metal layer 19 and the second metal layer 21 may be performed on the element formed up to the first metal layer 19 shown in FIG. 2A and on the receptor substrate 23 shown in FIG. 2C. The two metal layers 21 are disposed to face each other to thermally compress the element and the receptor substrate 23.

열 압착공정은 리셉터 기판(23)쪽의 열팽창계수의 차에 의한 기판의 뒤틀림과 기판의 파손 및 제2 금속층(21)의 손상을 방지하기 위하여 100~600℃의 온도범위, 1~10MPa의 압력 조건에서 행하여 지는 것이 바람직하다.The thermocompression process is performed at a temperature in the range of 100 to 600 ° C. and a pressure of 1 to 10 MPa in order to prevent distortion of the substrate, damage to the substrate, and damage to the second metal layer 21 due to the difference in the coefficient of thermal expansion toward the receptor substrate 23. It is preferable to carry out on condition.

그러나 기판(11)의 크기가 3인치 이상인 경우는 열압착 압력을 더욱 높이는 것이 바람직하다.However, when the size of the substrate 11 is 3 inches or more, it is preferable to further increase the thermocompression pressure.

기판(11)을 가공하여 얇게하는 단계는 기계적 연마 또는 화학적 식각에 의해 기판(11)의 두께를 얇게 하는 것을 말한다.Processing and thinning the substrate 11 refers to reducing the thickness of the substrate 11 by mechanical polishing or chemical etching.

이는 이하 기술될 레이저 리프트-오프(lift-off) 공정시 발생하는 산화아연 반도체 박막과 기판(11)과의 응력을 최소화하여 산화아연 반도체 박막이 손상되는 것을 방지하기 위함이다.This is to prevent the zinc oxide semiconductor thin film from being damaged by minimizing the stress between the zinc oxide semiconductor thin film and the substrate 11 generated during the laser lift-off process to be described below.

한편, 레이저 리프트-오프 공정에서 레이저 빔은 일정한 면적으로 기판(11)을 스캔하기 때문에 레이저 빔이 조사되는 부분만 기판(11)이 분리된다. 따라서, 기판(11)의 두께가 두꺼우면 산화아연 반도체로부터 기판(11)이 분리될 때 많은 응력이 발생하게 되어 얇은 산화아연 박막이 깨지거나 대부분의 산화아연 반도체가 금속층(18)(제1 금속층 및 제2 금속층)으로부터 떨어져 나가게 되어 양호하게 남는 산화아연 반도체 박막의 면적이 좁아지게 된다.In the laser lift-off process, since the laser beam scans the substrate 11 with a predetermined area, only the portion to which the laser beam is irradiated is separated from the substrate 11. Therefore, when the thickness of the substrate 11 is thick, a lot of stress is generated when the substrate 11 is separated from the zinc oxide semiconductor, so that a thin zinc oxide thin film is broken or most of the zinc oxide semiconductor is the metal layer 18 (first metal layer). And the second metal layer), the area of the zinc oxide semiconductor thin film remaining well is narrowed.

상기의 문제를 방지하기 위하여, 이하 기술될 기계적 연마 또는 습식식각중 어느 하나 이상의 방법으로 기판(11)의 두께를 얇게한 후 레이저 빔을 스캔하면 기판(11)이 산화아연 반도체로부터 떨어져 나가면서 깨지거나 말리게 되지만, 산화아연 반도체는 금속층(18)(제1 금속층 및 제2 금속층)에 의하여 접착되어 있으므로 거의 손상을 받지않게 된다.In order to prevent the above problem, the thickness of the substrate 11 is reduced by any one of mechanical polishing or wet etching, which will be described later, and the laser beam is scanned to break the substrate 11 while falling off from the zinc oxide semiconductor. The zinc oxide semiconductor is hardly damaged by being bonded by the metal layer 18 (the first metal layer and the second metal layer), although it is dried or dried.

기판(11)을 기계적 연마에 의해 얇게 하는 경우 다이아몬드 분말을 사용하는 것이 바람직하다. 또한, 식각에 의해 기판(11)을 얇게 하는 경우, 황산(H2SO4), 인산(H3PO4), 크롬산(Cr2O3), 갈륨(Ga), 인듐(In), 알루미늄(Al) 중 어느 하나 이상을 포함하는 혼합 용액을 식각액으로 사용하며, 식각 속도를 향상시키기 위하여 인산의 농도와 식각액의 온도를 높이는 것이 바람직하다.When the substrate 11 is thinned by mechanical polishing, it is preferable to use diamond powder. In addition, when the substrate 11 is thinned by etching, sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), chromic acid (Cr 2 O 3 ), gallium (Ga), indium (In), and aluminum ( It is preferable to use a mixed solution containing any one or more of Al) as an etching solution and to increase the concentration of phosphoric acid and the temperature of the etching solution in order to improve the etching rate.

그러나, 식각용액에 의해 산화아연 반도체층이 파괴 또는 손상을 받게 될 경우 다이아몬드 분말에 의한 기계적인 연마를 수행하는 것이 바람직하다.However, when the zinc oxide semiconductor layer is damaged or damaged by the etching solution, it is preferable to perform mechanical polishing with diamond powder.

레이저 레이저 리프트-오프(lift-off) 공정에서 사파이어 기판이 조각으로 깨지거나, 응력을 최소화하기 위하여 사파이어 기판의 두께를 0.5~150㎛로 하는 것이 바람직하다.In the laser laser lift-off process, the sapphire substrate is broken into pieces or the thickness of the sapphire substrate is preferably set to 0.5 to 150 μm in order to minimize stress.

도 2e는 도 2d에 도시된 소자의 기판을 레이저 리프트-오프(lift-off) 공정에 의해 분리하는 것을 나타낸 도면이다.FIG. 2E illustrates the separation of the substrate of the device shown in FIG. 2D by a laser lift-off process.

레이저 리프트-오프(lift-off) 공정은 기판에 레이저 빔을 조사하면 기판과 산화아연 반도체간 계면에서 조사된 레이저 빔이 대부분 흡수되어 산화아연 반도체 의 온도가 기판의 온도에 비해 급상승하게 되고, 이로 인하여 산화아연 반도체와 기판(11)간 계면에서 화학결합이 깨지는 현상을 이용하는 것이다.In the laser lift-off process, when a laser beam is irradiated onto a substrate, most of the laser beam irradiated at the interface between the substrate and the zinc oxide semiconductor is absorbed, and the temperature of the zinc oxide semiconductor is rapidly increased compared to the temperature of the substrate. Due to this, the chemical bond is broken at the interface between the zinc oxide semiconductor and the substrate 11.

이 경우 레이저 공급원은 ArF(193nm), KrF(248nm), XeCl(308nm), XeF(351nm), KrCl(222nm), F2(157nm), Kr2(146nm), Xe2(172&175nm), XeBr(282nm), CaF2(193nm), Cl2(259nm) 및 N2(337nm) 중 선택된 어느 하나의 엑시머(excimer) 레이저일 수 있다.The laser source in this case is ArF (193 nm), KrF (248 nm), XeCl (308 nm), XeF (351 nm), KrCl (222 nm), F 2 (157 nm), Kr 2 (146 nm), Xe 2 (172 & 175 nm), XeBr ( 282 nm), CaF 2 (193 nm), Cl 2 (259 nm) and N 2 (337 nm) of any one of the excimer (excimer) laser.

도 2f는 도 2e에 도시된 소자의 제1 클래드층이 식각에 의해 두께가 얇아진 것을 도시한 도면이다.FIG. 2F is a view showing that the thickness of the first cladding layer of the device illustrated in FIG. 2E is reduced by etching.

제1 클래드층(13)을 식각하여 얇게하는 단계는 활성층(15)에서 발생하는 빛보다 작은 밴드갭(bandgap)을 가져 빛을 흡수하는 제1 클래드층(13)을 RIE(Reactive Ion Etching), ICP/RIE(Inductively Coupled Plasma/Reactive Ion Etching) 등의 화학적 식각에 의해 얇게하여 빛의 흡수를 최소화시키는 것이다.The etching and thinning of the first cladding layer 13 may include a reactive ion etching (RIE) of the first cladding layer 13 which absorbs light by having a bandgap smaller than light generated in the active layer 15. It is thinned by chemical etching such as ICP / RIE (Inductively Coupled Plasma / Reactive Ion Etching) to minimize light absorption.

제1 클래드층(13)을 식각하는 경우 표면 에칭에 의해 요철이 형성되고 이에 따라 광 추출효율을 높일 수 있다.When the first cladding layer 13 is etched, irregularities are formed by surface etching, thereby increasing light extraction efficiency.

만일, 산화아연 반도체층을 형성함에 있어 버퍼층을 형성한 경우는 버퍼층 전체를 제거하는 공정이 상기 제1 클래드층(13)을 식각하여 얇게하는 단계에 포함될 수 있다.If the buffer layer is formed in forming the zinc oxide semiconductor layer, a process of removing the entire buffer layer may be included in the step of etching and thinning the first clad layer 13.

도 2g는 제1 클래드층 상에 제1 전극이 형성된 상태를 나타낸 도면이다.2G is a view illustrating a state in which a first electrode is formed on a first cladding layer.

제1 클래드층(13) 상에 제1 전극(25)을 형성하는 단계는 Ni, Cr, Au, Ti, Pt 및 Al 중 적어도 하나 선택된 물질을 전자빔 증착(E-beam evaporation), 스퍼터링(sputtering), 열 증착(thermal evaporation), PVD(Physical Vapor Deposition), PLD(Plasma Laser Deposition)등의 방법으로 형성한다.Forming the first electrode 25 on the first cladding layer 13 may be performed by e-beam evaporation or sputtering at least one selected from Ni, Cr, Au, Ti, Pt, and Al. , Thermal evaporation, PVD (Physical Vapor Deposition), PLD (Plasma Laser Deposition) and the like.

제1 전극을 형성시킨 후 산화아연 반도체 소자 각각을 분리하기 위해 제1 클래드층(13) 상에 포토레지스트 또는 SiO2, SiNx 등의 마스크로 패터닝을 한 후 RIE, ICP/RIE 등의 화학적 식각에 의해 산화아연 반도체 소자를 금속층(18)(제1 금속층 및 제2 금속층)이 노출될 때까지 식각한다.After forming the first electrode, a pattern is formed on the first cladding layer 13 with a photoresist or a mask such as SiO 2 or SiN x to separate the zinc oxide semiconductor devices, and then chemical etching such as RIE and ICP / RIE is performed. The zinc oxide semiconductor element is etched until the metal layer 18 (the first metal layer and the second metal layer) is exposed.

도 2h는 리셉터 기판 상에 제2 전극이 형성된 구조를 도시한 도면이다.FIG. 2H illustrates a structure in which a second electrode is formed on a receptor substrate.

리셉터 기판(23) 상에 제2 전극(27)을 형성하는 단계는 제공되는 리셉터 기판(23)을 랩핑하여 ~150㎛ 정도의 두께로 형성한 후, 상기 리셉터 기판(23) 상에 Ti, Al, Pt, Ni, Cr 및 Au 중 적어도 하나 선택된 물질을 형성한다.The forming of the second electrode 27 on the receptor substrate 23 may include forming a thickness of ˜150 μm by wrapping the provided receptor substrate 23, and then forming Ti, Al on the receptor substrate 23. At least one selected from Pt, Ni, Cr and Au.

이 경우 제2 전극(27)은 열 증착(thermal evaporation)법, 전자빔 증착(E-beam evaporation) 및 스퍼터링(sputtering)법 중 선택된 적어도 하나에 의해 증착되며 증착후 질소분위기 및 350℃ 미만의 온도에서 열처리를 하게 된다.In this case, the second electrode 27 is deposited by at least one selected from thermal evaporation, e-beam evaporation, and sputtering, and after deposition, at a nitrogen atmosphere and a temperature of less than 350 ° C. Heat treatment.

도 2i는 형성된 발광소자를 절단하여 개별 칩으로 분리시킨 산화아연 발광소자들을 나타낸 도면이다.FIG. 2I illustrates zinc oxide light emitting devices obtained by cutting the formed light emitting devices and separating them into individual chips.

제1 전극(25)으로부터 제2 전극(27)까지 절단하여 개별 칩으로 분리하는 단계는 다이아몬드 날을 갖는 다이싱 톱 또는 레이저 절단 방법 들을 이용하여 산화아연 반도체 소자가 형성된 웨이퍼를 잘라내는 단계이다.Cutting from the first electrode 25 to the second electrode 27 and separating into individual chips is a step of cutting the wafer on which the zinc oxide semiconductor element is formed using a dicing saw having a diamond blade or laser cutting methods.

이하, 본 발명의 이해를 돕기 위해 레이저 리프트-오프 공정을 이용한 수직형 산화아연 발광소자 제조례를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.Hereinafter, an example of manufacturing a vertical zinc oxide light emitting device using a laser lift-off process will be provided to help understanding of the present invention. However, the following experimental examples are only for helping understanding of the present invention, and the present invention is not limited to the following experimental examples.

<실시예 : 수직형 산화아연 발광소자 제조방법><Example: Vertical zinc oxide light emitting device manufacturing method>

약 430㎛ 두께의 사파이어 기판 상에 버퍼층, 제1 클래드층, 활성층, 제2 클래드층의 MgxCdyZn1 -x- yO(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 산화물 반도체층을 성장시켰다.A buffer layer on the sapphire substrate of about 430㎛ thickness, a first cladding layer, active layer, second cladding layer of Mg x Cd y Zn 1 -x- y O (0≤x≤1, 0≤y≤1, 0≤x + y ≦ 1) An oxide semiconductor layer was grown.

상기 성장된 제2 클래드층 상에 Al의 제1 금속층을 형성하였다.A first metal layer of Al was formed on the grown second clad layer.

또한, Si으로 이루어진 리셉터 기판 상에 Ti/Pt/Au의 제2 금속층을 증착하였다. 이후에 제1 금속층과 제2 금속층이 마주보도록 하여 소자기판과 리셉터 기판을 열압착하였다.In addition, a second metal layer of Ti / Pt / Au was deposited on a receptor substrate made of Si. Thereafter, the device substrate and the receptor substrate were thermocompressed so that the first metal layer and the second metal layer faced each other.

열압착 공정은 리셉터 기판쪽의 열팽창 계수의 차에 의한 기판의 뒤틀림과 기판의 파손 및 제2 금속층의 손상을 방지하기 위하여 100~600℃, 1~10MPa의 압력 조건에서 행하여 지는 것이 바람직하며 본 실시예에서는 300℃, 5MPa의 조건에서 행하여 졌다.The thermocompression process is preferably carried out under pressure conditions of 100 to 600 ° C. and 1 to 10 MPa in order to prevent warpage of the substrate due to the difference in coefficient of thermal expansion toward the receptor substrate, damage to the substrate, and damage to the second metal layer. In the example, it performed on 300 degreeC and 5 MPa conditions.

사파이어 기판의 두께를 얇게 하였다. 사파이어 기판의 두께를 얇게하기 위하여 기계적 연마 및 습식식각을 혼용하여 기판의 두께를 10㎛로 짧은 시간내에 얇 게 하였다.The thickness of the sapphire substrate was thinned. In order to reduce the thickness of the sapphire substrate, mechanical polishing and wet etching were mixed to reduce the thickness of the substrate to 10 μm in a short time.

레이저 리프트-오프 기술을 이용하여 사파이어 기판을 분리하였다. 레이저 빔은 사파이어 기판측으로부터 조사되었으며 일정한 면적을 갖고 사파이어 기판의 전면적을 스캔하였다. The sapphire substrate was separated using a laser lift-off technique. The laser beam was irradiated from the sapphire substrate side and scanned the entire area of the sapphire substrate with a constant area.

산화아연 반도체에 포토레지스트 또는 SiO2, SiNx등의 마스크로 패터닝 하였다.The zinc oxide semiconductor was patterned with a photoresist or a mask such as SiO 2 or SiN x .

이후 RIE(Reactive Ion Etch)에 의해 산화아연 반도체를 금속층이 노출될 때까지 식각하였다. 이후에 산화아연 반도체 표면에 제1 전극, 리셉터 기판에는 제2 전극을 증착하였다.Afterwards, the zinc oxide semiconductor was etched by RIE (Reactive Ion Etch) until the metal layer was exposed. Thereafter, a first electrode was deposited on the zinc oxide semiconductor surface, and a second electrode was deposited on the receptor substrate.

마지막으로 제1 전극으로부터 제2 전극까지 소잉(절단)하여 소자를 개별 칩으로 분리하였다.Finally, the elements were sawed (cut) from the first electrode to the second electrode to separate the devices into individual chips.

본 발명에 의한 산화아연 발광소자는 수직형 구조로 형성됨으로써 칩의 면적을 줄일 수 있어 웨이퍼 당 칩 생산량을 크게 향상시킬 수 가 있다.The zinc oxide light emitting device according to the present invention may be formed in a vertical structure to reduce the area of the chip, thereby greatly improving the chip yield per wafer.

또한, 본 발명에 의한 산화아연 발광소자는 절연체인 기판이 제거되기 때문에 열 및 정전기의 방출이 용이하게 수행되어 대 전류에서도 소자의 구동이 가능하여 단일 소자에서도 높은 휘도와 광출력을 얻을 수가 있다. 이러한 소자특성은 조명 및 액정표시장치의 백라이트 유닛에 응용하기 위한 필수 요건인 고휘도/고출력 특성을 만족시키기 때문에 산업상 응용가능성이 매우 높은 것으로 판단된다.In the zinc oxide light emitting device according to the present invention, since the substrate, which is an insulator, is removed, heat and static electricity can be easily discharged, so that the device can be driven even at a large current, thereby obtaining high luminance and light output even in a single device. Such device characteristics are considered to have high industrial applicability since they satisfy high brightness / high power characteristics, which are essential requirements for application to backlight units of lighting and liquid crystal displays.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변경된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. .

도 1은 본 발명의 일 실시예에 의한 산화아연 발광소자의 단면도를 도시한 도면이다.1 is a cross-sectional view of a zinc oxide light emitting device according to an embodiment of the present invention.

도 2a는 기판 상에 제1 클래드층, 활성층 및 제2 클래드층이 순차적으로 형성된 소자의 단면을 도시한 도면이다.FIG. 2A illustrates a cross-sectional view of a device in which a first cladding layer, an active layer, and a second cladding layer are sequentially formed on a substrate.

도 2b는 도 2a의 제2 클래드층 상에 제1 금속층이 형성된 소자의 단면을 나타낸 도면이다.FIG. 2B is a cross-sectional view of a device in which a first metal layer is formed on the second clad layer of FIG. 2A.

도 2c는 리셉터 기판 상에 제2 금속층이 형성된 것을 나타낸 소자의 단면이다.2C is a cross-sectional view of the device showing that a second metal layer is formed on the receptor substrate.

도 2d는 도 2a의 소자와 도 2c의 소자가 결합되어 적층된 소자를 도시한 도면이다.FIG. 2D illustrates a device in which the device of FIG. 2A and the device of FIG. 2C are combined and stacked.

도 2e는 도 2d에 도시된 소자의 기판을 레이저 리프트-오프(lift-off) 공정에 의해 분리하는 것을 나타낸 도면이다.FIG. 2E illustrates the separation of the substrate of the device shown in FIG. 2D by a laser lift-off process.

도 2f는 도 2e에 도시된 소자의 제1 클래드층이 식각에 얇아진 것을 나타낸 도면이다.FIG. 2F is a view showing that the first cladding layer of the device illustrated in FIG. 2E is thinner in etching.

도 2g는 제1 클래드층 상에 제1 전극이 형성된 상태를 나타낸 도면이다.2G is a view illustrating a state in which a first electrode is formed on a first cladding layer.

도 2h는 리셉터 기판 상에 제2 전극이 형성된 상태를 나타낸 도면이다.2H is a view showing a state in which a second electrode is formed on a receptor substrate.

도 2i는 제1 전극으로부터 제2 전극까지 절단에 의해 개별 칩으로 분리된 산화아연 발광소자를 나타낸 도면이다.2I is a view showing a zinc oxide light emitting device separated into individual chips by cutting from a first electrode to a second electrode.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

11: 기판 13: 제1 클래드층 11: substrate 13: first cladding layer

15: 활성층 17 : 제2 클래드층15: active layer 17: second clad layer

18 : 금속층 19 : 제1 금속층 18: metal layer 19: first metal layer

21 : 제2 금속층 23 : 리셉터기판 21: second metal layer 23: receptor substrate

25 : 제1 전극 27 : 제2 전극25: first electrode 27: second electrode

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판 상에 제1 클래드층, MgxCdyZn1-x-yO(0<x<1, 0<y<1, 0<x+y<1)의 장벽층과 MgxCdyZn1-x-yO(0<x<1, 0<y<1, 0<x+y<1)의 우물층으로 이루어진 양자우물 구조의 활성층 및 p-형 산화아연 반도체로 구성된 제2 클래드층을 형성하는 단계;First cladding layer on the substrate, a barrier layer of Mg x Cd y Zn 1-xy O (0 <x <1, 0 <y <1, 0 <x + y <1) and Mg x Cd y Zn 1-xy Forming a second cladding layer composed of an active layer having a quantum well structure consisting of a well layer of O (0 <x <1, 0 <y <1, 0 <x + y <1) and a p-type zinc oxide semiconductor; 상기 제2 클래드층 상에 제1 금속층을 형성하는 단계;Forming a first metal layer on the second clad layer; 리셉터 기판 상에 제2 금속층을 형성하는 단계;Forming a second metal layer on the receptor substrate; 상기 제1 금속층과 상기 제2 금속층이 대향하도록 배치하고 열압착하는 단계;Arranging the first metal layer and the second metal layer so as to face each other and thermally compressing the first metal layer; 상기 기판을 가공하여 얇게하는 단계;Processing and thinning the substrate; 상기 기판을 레이저 리프트-오프 공정에 의해 분리하는 단계;Separating the substrate by a laser lift-off process; 상기 제1 클래드층을 식각하여 얇게하는 단계;Etching and thinning the first clad layer; 얇아진 상기 제1 클래드층 상에 제1 전극을 형성하는 단계;Forming a first electrode on the thinned first clad layer; 상기 리셉터 기판 상에 제2 전극을 형성하는 단계; 및Forming a second electrode on the receptor substrate; And 상기 제1 전극으로부터 상기 제2 전극까지 절단하여 개별 칩으로 분리하는 단계를 포함하는 수직형 산화아연 발광소자 제조방법.And cutting the first electrode from the first electrode and separating the second chip into individual chips. 제 7 항에 있어서, 상기 리셉터 기판은,The method of claim 7, wherein the receptor substrate, Si, GaAs, GaP, InP, CuW 및 Au 중 적어도 하나로 이루어진 것을 특징으로 하는 수직형 산화아연 발광소자 제조방법.Method of manufacturing a vertical zinc oxide light emitting device, characterized in that made of at least one of Si, GaAs, GaP, InP, CuW and Au. 제 7 항에 있어서, 상기 열압착하는 단계는,The method of claim 7, wherein the thermocompression step, 온도는 100 ~ 600℃, 압력은 1~10MPa에서 이루어지는 것을 특징으로 하는 수직형 산화아연 발광소자 제조방법.A method of manufacturing a vertical zinc oxide light emitting device, characterized in that the temperature is 100 ~ 600 ℃, the pressure is 1 ~ 10MPa. 제 7 항에 있어서, 상기 레이저 리프트-오프 공정은,The method of claim 7, wherein the laser lift-off process, ArF, KrF, XeCl, XeF, KrCl, F2, Kr2, Xe2, XeBr, CaF2, Cl2 및 N2 중Of ArF, KrF, XeCl, XeF, KrCl, F 2 , Kr 2 , Xe 2 , XeBr, CaF 2 , Cl 2 and N 2 선택된 어느 하나의 엑시머 레이저에 의해 이루어지는 것을 특징으로 하는 수직형 산화아연 발광소자 제조방법.A method of manufacturing a vertical zinc oxide light emitting device, characterized in that made by any one excimer laser selected. 제 7 항에 있어서, 상기 제1 클래드층을 식각하여 얇게하는 단계는,The method of claim 7, wherein the etching of the first cladding layer to thin the first cladding layer comprises: RIE 및 ICP/RIE 중 어느 하나에 의해 이루어지는 것을 특징으로 하는 수직형 산화아연 발광소자 제조방법.A method of manufacturing a vertical zinc oxide light emitting device, characterized in that formed by one of RIE and ICP / RIE.
KR1020090037733A 2009-04-29 2009-04-29 Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same KR101136877B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090037733A KR101136877B1 (en) 2009-04-29 2009-04-29 Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090037733A KR101136877B1 (en) 2009-04-29 2009-04-29 Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100118830A KR20100118830A (en) 2010-11-08
KR101136877B1 true KR101136877B1 (en) 2012-04-20

Family

ID=43405016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090037733A KR101136877B1 (en) 2009-04-29 2009-04-29 Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101136877B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015229A (en) * 1997-08-04 1999-03-05 윤종용 A light emitting diode obtained by etching a portion of the ohmic layer and a manufacturing method thereof
KR20040015100A (en) * 2001-04-27 2004-02-18 신에쯔 한도타이 가부시키가이샤 Production method for light emitting element
JP2005197410A (en) * 2004-01-06 2005-07-21 Stanley Electric Co Ltd Semiconductor device and manufacturing method therefor
KR20070042214A (en) * 2005-10-18 2007-04-23 김성진 Nitride-based light emitting diode and manufacturing of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015229A (en) * 1997-08-04 1999-03-05 윤종용 A light emitting diode obtained by etching a portion of the ohmic layer and a manufacturing method thereof
KR20040015100A (en) * 2001-04-27 2004-02-18 신에쯔 한도타이 가부시키가이샤 Production method for light emitting element
JP2005197410A (en) * 2004-01-06 2005-07-21 Stanley Electric Co Ltd Semiconductor device and manufacturing method therefor
KR20070042214A (en) * 2005-10-18 2007-04-23 김성진 Nitride-based light emitting diode and manufacturing of the same

Also Published As

Publication number Publication date
KR20100118830A (en) 2010-11-08

Similar Documents

Publication Publication Date Title
US8004006B2 (en) Nitride semiconductor light emitting element
US9224910B2 (en) Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
US6861335B2 (en) Method for fabricating a semiconductor device that includes light beam irradiation to separate a semiconductor layer from a single crystal substrate
JP5003033B2 (en) GaN thin film bonded substrate and manufacturing method thereof, and GaN-based semiconductor device and manufacturing method thereof
US20060202211A1 (en) Method for fabricating light-emitting device utilizing substrate transfer by laser decomposition
KR20070042214A (en) Nitride-based light emitting diode and manufacturing of the same
JP4225510B2 (en) Compound semiconductor light emitting diode and method for manufacturing the same
KR101470020B1 (en) epitaxial semiconductor thin-film transfer using sandwich-structured wafer bonding and photon-beam
JP2007067418A (en) Group iii nitride light emitting device having light emitting region with double hetero-structure
WO2007072871A1 (en) Method for manufacturing nitride semiconductor light emitting element
US9873170B2 (en) Method of manufacturing light emitting element
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
JP2007116110A (en) Method for manufacturing nitride semiconductor device
KR20060097512A (en) Nitride-based light emitting diode with vertical electrode and manufacturing method of the same
KR20070044099A (en) Nitride-based light emitting diode and manufacturing method of the same
US6881261B2 (en) Method for fabricating semiconductor device
KR101111748B1 (en) Method of manufacturing vertical structure nitride-gallium-based semiconductor light emitting device
JP2010040692A (en) Nitride based semiconductor device and method of manufacturing the same
KR101480551B1 (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101136877B1 (en) Vertical-type zinc-oxide based light emitting diode and method of manufacturing the same
JP3693436B2 (en) Light emitting device grown on ZnSe substrate
KR101136230B1 (en) Semiconductor laser diode and Fabricating method thereof
KR20090125676A (en) Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
KR20090115830A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee