KR101134737B1 - Light emitting device and method for fabricating the same - Google Patents
Light emitting device and method for fabricating the same Download PDFInfo
- Publication number
- KR101134737B1 KR101134737B1 KR1020100064561A KR20100064561A KR101134737B1 KR 101134737 B1 KR101134737 B1 KR 101134737B1 KR 1020100064561 A KR1020100064561 A KR 1020100064561A KR 20100064561 A KR20100064561 A KR 20100064561A KR 101134737 B1 KR101134737 B1 KR 101134737B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- emitting device
- light
- phosphor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Led Device Packages (AREA)
Abstract
실시예는 발광소자, 발광소자 패키지 및 발광소자의 제조방법에 관한 것이다.
실시예에 따른 발광소자은 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층;을 포함할 수 있다.The embodiment relates to a light emitting device, a light emitting device package, and a manufacturing method of the light emitting device.
The light emitting device according to the embodiment may include a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; And two or more individual phosphor layers, and a phosphor layer formed on the light emitting structure.
Description
실시예는 발광소자, 발광소자 패키지 및 발광소자의 제조방법에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device package, and a manufacturing method of the light emitting device.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. 발광소자는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. A light emitting device may be generated by combining elements of group III and group V on a periodic table of a p-n junction diode having a characteristic in which electrical energy is converted into light energy. The light emitting device can realize various colors by controlling the composition ratio of the compound semiconductor.
한편, 백색(White) 발광소자 패키지를 구현하기 위해서는 빛의 삼원색인 적색, 녹색, 청색 발광소자를 조합하거나, 청색 발광소자에 황색 형광체(YAG, TAG 등의 형광체를 사용)를 더하거나, UV 발광소자에 적/녹/청 삼색 형광체를 사용할 수 있다.In order to realize a white light emitting device package, a combination of three primary colors of red, green, and blue light emitting devices, a yellow phosphor (using a phosphor such as YAG, TAG, etc.) is added to a blue light emitting device, or a UV light emitting device Red, green, and blue tricolor phosphors can be used.
그런데, 종래기술에 의하면 형광체를 이용한 백색 발광소자 패키지는 패키지의 반사컵 바닥면에 발광소자 칩이 위치하고 형광체가 혼합된 봉지재가 반사컵을 채우고 있으며, 발광소자 칩으로부터 방출되는 제1의 파장을 가지는 광과 형광체와 충돌된 제1파장 보다 장파장의 광의 혼합으로 백색광을 형성할 수 있다.However, according to the related art, a white light emitting device package using a phosphor has a light emitting device chip on a bottom surface of a reflecting cup of the package, and an encapsulant in which the phosphor is mixed fills the reflecting cup, and has a first wavelength emitted from the light emitting device chip. White light may be formed by mixing light having a wavelength longer than that of the first wavelength collided with the light and the phosphor.
그런데, 종래기술에 의하면 형광체를 봉지재에 혼합하여 반사컵에 채워야 하므로 패키지에 반사컵을 구비해야 하는 제약이 있다.However, according to the related art, since the phosphor should be mixed in the encapsulant and filled in the reflective cup, there is a limitation in that the reflective cup should be provided in the package.
또한, 종래기술에 의하면 발광소자 칩과 형광체층이 근접함에 따라 발광소자에서 발생된 열이 형광체층에 전달되어 형광체층의 파장변환 효율을 저해하는 문제가 있다.In addition, according to the related art, as the light emitting device chip and the phosphor layer are close to each other, heat generated from the light emitting device is transferred to the phosphor layer, thereby degrading the wavelength conversion efficiency of the phosphor layer.
또한, 종래기술에 의하면 공정진행 중에 형광체입자가 가라앉으므로 인해 공정시간에 따른 형광체의 농도변화가 발생하는 문제가 있다.In addition, according to the prior art, since the phosphor particles sink during the process, there is a problem that a change in the concentration of the phosphor according to the process time occurs.
또한, 종래기술에 의하면 시야각에 따른 색온도 편차 발생하는 문제가 있다.In addition, according to the prior art there is a problem that color temperature deviation occurs according to the viewing angle.
또한, 종래기술에 의하면 2종 이상의 혼합 형광체간의 상호작용으로 인한 광손실이 발생하는 문제가 있다.In addition, according to the prior art, there is a problem that light loss due to interaction between two or more mixed phosphors.
또한, 종래기술은 청색 LED 외곽에 황색(yellow) 형광체를 도포하고, 형광체에서 변환된 빛이 자연발광 되기 때문에 전방향으로 빛이 방출한다. 이때, 발광소자 내부로 재진입한 빛은 발광소자 칩 내부에 흡수되어 광손실을 야기하여 발광효율을 저하하는 단점이 있다.In addition, in the prior art, a yellow phosphor is coated on the outside of the blue LED, and light is emitted in all directions because the light converted from the phosphor is naturally emitted. At this time, the light re-enter the inside of the light emitting device is absorbed in the light emitting device chip causes a light loss has a disadvantage of lowering the luminous efficiency.
실시예는 발광면에 형광체 층을 구비함으로써 자체적으로 백색광을 형성하는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.The embodiment provides a light emitting device chip, a light emitting device package, and a method of manufacturing the light emitting device chip, each having a phosphor layer on a light emitting surface to form white light by itself.
또한, 실시예는 발광소자에서 발생된 열이 형광체층에 전달되는 것을 차단할 수 있는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.In addition, an embodiment is to provide a light emitting device chip, a light emitting device package and a method of manufacturing a light emitting device chip that can block the heat generated in the light emitting device to be transferred to the phosphor layer.
또한, 실시예는 형광체의 농도변화가 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.In addition, the embodiment provides a light emitting device chip, a light emitting device package and a method of manufacturing the light emitting device chip does not occur in the concentration change of the phosphor.
또한, 실시예는 시야각에 따른 색온도 편차 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.In addition, the embodiment provides a light emitting device chip, a light emitting device package and a method of manufacturing the light emitting device chip does not occur color temperature variation according to the viewing angle.
또한, 실시예는 2종 이상의 혼합 형광체간의 상호작용으로 인한 광손실이 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.In addition, the embodiment is to provide a light emitting device chip, a light emitting device package and a method of manufacturing a light emitting device chip does not occur due to the interaction between two or more mixed phosphors.
또한, 실시예는 발광소자 칩 내부로 흡수되는 빛을 차단하여 발광효율을 증대할 수 있는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.In addition, the embodiment is to provide a light emitting device chip, a light emitting device package and a method of manufacturing a light emitting device chip that can increase the luminous efficiency by blocking the light absorbed into the light emitting device chip.
실시예에 따른 발광소자 칩은 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층;을 포함할 수 있다.A light emitting device chip according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; And two or more individual phosphor layers, and a phosphor layer formed on the light emitting structure.
또한, 실시예에 따른 발광소자 칩의 제조방법은 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물을 형성하는 단계; 및 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형광체층을 형성하는 단계;를 포함할 수 있다.In addition, the method of manufacturing a light emitting device chip according to the embodiment includes a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer. Forming a; And forming a phosphor layer on the light emitting structure, including two or more individual phosphor layers.
또한, 실시예에 따른 발광소자 패키지는 발광구조물과, 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층을 포함하는 발광소자 칩및 상기 발광소자 칩이 배치되는 패키지 몸체를 포함할 수 있다.In addition, the light emitting device package according to the embodiment may include a light emitting device including a light emitting structure, a phosphor layer formed on the light emitting structure including two or more individual phosphor layers, and a package body in which the light emitting device chip is disposed. Can be.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the method of manufacturing the light emitting device chip, the light emitting device package, and the light emitting device chip according to the embodiment, the white light may be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.In addition, according to the embodiment it is possible to suppress the transfer of heat generated in the light emitting device chip to the phosphor layer to increase the wavelength conversion efficiency of the phosphor layer.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.Further, according to the embodiment, by forming phosphor layers having various shapes, optical characteristics such as color temperature deviations according to viewing angles can be controlled.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.Further, according to the embodiment, the light extraction efficiency can be improved by patterning the phosphor layer on the light emitting device chip.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다. In addition, according to the embodiment, by separating and stacking two or more kinds of phosphor layers, light loss due to interaction between heterogeneous phosphors can be minimized.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.Further, according to the embodiment, the selective wavelength filter positioned between the light emitting device chip and the phosphor layer passes a short wavelength light having a high energy such as blue visible light or ultraviolet light, while having a long wavelength having low energy excited from the phosphor. By reflecting the light, the effective color rendering index can be obtained.
도 1은 제1 실시예에 따른 발광소자 칩의 평면도.
도 2는 제1 실시예에 따른 발광소자 칩의 단면도.
도 3 내지 도 6a는 제1 실시예에 따른 발광소자 칩의 제조방법의 공정 단면도.
도 6b는 제1 실시예에 따른 발광소자 칩의 다른 단면도.
도 7은 제2 실시예에 따른 발광소자 칩의 평면도.
도 8은 제2 실시예에 따른 발광소자 칩의 단면도.
도 9는 제3 실시예에 따른 발광소자 칩의 평면도.
도 10은 제3 실시예에 따른 발광소자 칩의 단면도.
도 11은 제4 실시예에 따른 발광소자 칩의 평면도.
도 12는 제4 실시예에 따른 발광소자 칩의 단면도.
도 13은 제5 실시예에 따른 발광소자 칩의 평면도.
도 14은 제5 실시예에 따른 발광소자 칩의 단면도.
도 15는 제6 실시예에 따른 발광소자 칩의 단면도.
도 16은 제7 실시예에 따른 발광소자 칩의 단면도.
도 17은 제8 실시예에 따른 발광소자 칩의 단면도.
도 18은 제9 실시예에 따른 발광소자 칩의 단면도.
도 19는 제10 실시예에 따른 발광소자 칩의 단면도.
도 20은 제11 실시예에 따른 발광소자 칩의 단면도.
도 21은 실시예에 따른 발광소자 패키지의 단면도.1 is a plan view of a light emitting device chip according to a first embodiment;
2 is a cross-sectional view of a light emitting device chip according to the first embodiment;
3 to 6A are cross-sectional views of a method of manufacturing a light emitting device chip according to the first embodiment;
6B is another sectional view of the light emitting device chip according to the first embodiment;
7 is a plan view of a light emitting device chip according to a second embodiment;
8 is a sectional view of a light emitting device chip according to a second embodiment;
9 is a plan view of a light emitting device chip according to a third embodiment;
10 is a sectional view of a light emitting device chip according to a third embodiment;
11 is a plan view of a light emitting device chip according to a fourth embodiment;
12 is a cross-sectional view of a light emitting device chip according to a fourth embodiment.
13 is a plan view of a light emitting device chip according to a fifth embodiment;
14 is a sectional view of a light emitting device chip according to a fifth embodiment;
15 is a sectional view of a light emitting device chip according to a sixth embodiment;
16 is a sectional view of a light emitting device chip according to a seventh embodiment;
17 is a sectional view of a light emitting device chip according to an eighth embodiment;
18 is a sectional view of a light emitting device chip according to a ninth embodiment;
19 is a sectional view of a light emitting device chip according to a tenth embodiment;
20 is a cross-sectional view of a light emitting device chip according to an eleventh embodiment.
21 is a cross-sectional view of a light emitting device package according to the embodiment.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.
(실시예)(Example)
도 1은 제1 실시예에 따른 발광소자 칩의 평면도이며, 도 2는 제1 실시예에 따른 발광소자 칩의 A-A'선을 따른 단면도이다.1 is a plan view of a light emitting device chip according to a first embodiment, and FIG. 2 is a cross-sectional view taken along line AA ′ of the light emitting device chip according to the first embodiment.
제1 실시예에 따른 발광소자 칩은 제2 전극(110) 상에 형성된 발광구조물(120)과, 상기 발광구조물(120) 상에 패턴된 형광체층(130) 및 상기 발광구조물(120) 상에 제1 전극(142)을 포함할 수 있다.The light emitting device chip according to the first embodiment includes a
제1 실시예에서 상기 패턴된 형광체층(130)에 의해 상기 발광구조물(120)이 일부 노출되고, 상기 제1 전극(142)은 상기 노출된 발광구조물(120) 상에 형성될 수 있다.In the first embodiment, the
상기 패턴된 형광체층(130)의 면적이 상기 발광소자 칩의 발광면적의 30% 내지 90%일 수 있으나 이에 한정되는 것은 아니다. The area of the patterned
또한, 상기 패턴된 형광체층(130)에 의해 노출되는 상기 발광소자 칩 상면의 면적은 상기 발광소자 칩의 전체 상면 대비 약 10% 내지 70%일 수 있으나 이에 한정되는 것은 아니다.In addition, an area of the upper surface of the light emitting device chip exposed by the
제1 실시예에서 상기 제1 전극(142)의 높이가 상기 패턴된 형광체층(130)의 높이 보다 낮을 수 있다.In the first embodiment, the height of the
제1 실시예에서 상기 제1 전극(142)은 전기적으로 연결된 라인 패턴일 수 있다.In the first embodiment, the
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the method of manufacturing the light emitting device chip, the light emitting device package, and the light emitting device chip according to the embodiment, the white light may be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 전극 패턴을 노출시킬 수 있고 이에 따라 패턴된 형광체층에 의해 광이 출출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.In addition, according to the embodiment, by patterning a phosphor layer on the light emitting device chip, an electrode pattern may be exposed, and thus an area in which light is emitted by the patterned phosphor layer may be increased, thereby increasing light extraction efficiency.
또한, 실시예에 의하면 다양한 형상의 형광체 층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.Further, according to the embodiment, by forming phosphor layers having various shapes, optical characteristics such as color temperature deviation according to the viewing angle can be controlled.
이하, 도 3 내지 도 6a를 참조하여 제1 실시예에 따른 발광소자 칩의 제조방법을 설명한다.Hereinafter, a method of manufacturing the light emitting device chip according to the first embodiment will be described with reference to FIGS. 3 to 6A.
우선, 도 3과 같이 실시예의 발광소자 칩은 제2 전극(110) 상에 형성된 발광구조물(120)을 포함할 수 있다. First, as shown in FIG. 3, the light emitting device chip may include a
이하 상기 제2 전극(110) 상에 형성된 발광구조물(120) 제조공정을 설명한다. Hereinafter, a manufacturing process of the
먼저, 제1 기판(미도시)을 준비한다. 상기 제1 기판은 사파이어(Al2O3) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다.First, a first substrate (not shown) is prepared. The first substrate may be a sapphire (Al 2 O 3 ) substrate, a SiC substrate, but is not limited thereto.
이후, 상기 제1 기판상에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.Thereafter, the
상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first
상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductivity
이때, 실시예는 상기 제1 기판(미도시) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(122)을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.At this time, the embodiment is formed by forming an undoped semiconductor layer (not shown) on the first substrate (not shown), and forming a first conductivity
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 활성층(124)은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상으로 형성될 수 있다.The
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductivity
이후, 상기 제2 도전형 반도체층(126) 상에 제2 전극(110)을 형성한다.Thereafter, a
상기 제2 전극(110)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 제2 기판(미도시) 등을 포함할 수 있다. 상기 제2 전극(110)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.The
예를 들어, 상기 제2 전극(110)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ni, Ag 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the
또한, 상기 제2 전극(110)이 반사층을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.In addition, when the
또한, 상기 제2 전극(110)이 결합층을 포함하는 경우 상기 반사층이 결합층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성할 수 있다.In addition, when the
또한, 제2 전극(110)은 제2 기판을 포함할 수 있다. 상기 제2 기판은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판은 구리(Cu), 구리합금(Cu Alloy) 또는 Si, Mo, SiGe, Ge, GaN, SiC 중 어느하나 이상일 수 있다. 상기 제2 기판을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.In addition, the
이후, 상기 제1 도전형 반도체층(122)이 노출되도록 상기 제1 기판을 제거한다. 상기 제1 기판을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판은 물리적으로 갈아냄으로써 제거할 수도 있다. Thereafter, the first substrate is removed to expose the first conductivity
이에 따라 도 2에 도시된 제2 전극(110) 상에 형성된 발광구조물(120)을 형성할 수 있다.Accordingly, the
상기 제1 기판의 제거 후 발광구조물(120)에 대한 식각공정을 진행하여 발광구조물(120)의 측벽이 소정의 경사를 가질 수 있으나 이에 한정되는 것은 아니다.After the removal of the first substrate, the etching process of the
다음으로, 도 3과 같이 상기 발광구조물(120) 상에 형광체층(130a)을 형성한다.Next, as shown in FIG. 3, a phosphor layer 130a is formed on the
상기 형광체층(130a)은 칩을 보호하고 광추출 효율을 증가시키기 위하여 형광체를 포함하는 봉지재(encapsulating material)로 형성될 수 있다. The phosphor layer 130a may be formed of an encapsulating material including a phosphor in order to protect the chip and increase light extraction efficiency.
상기 봉지재는 에폭시 봉지재나 실리콘 봉지재 등을 이용할 수 있으나 이에 한정되는 것은 아니다.The encapsulant may be an epoxy encapsulant or a silicon encapsulant, but is not limited thereto.
상기 형광체는 호스트 물질과 활성물질을 포함할 수 있으며, 예를 들어, 이트륨 알루미늄 가넷(YAG)의 호스트물질에 세륨(Ce) 활성물질이, 실리게이트 계열의 호스트물질에 유로피움(Eu) 활성물질을 채용할 수 있으나 이에 한정되는 것은 아니다.The phosphor may include a host material and an active material, for example, a cerium (Ce) active material in a host material of yttrium aluminum garnet (YAG), and an europium (Eu) active material in a silicide-based host material. It may employ but is not limited to such.
상기 봉지재의 봉지방법으로는 디스펜싱, 캐스팅 몰딩, 트랜스퍼 몰딩방법, 진공프린팅 방법, 스크린프린팅 등으로 진행될 수 있다.The encapsulation method of the encapsulant may be performed by dispensing, casting molding, transfer molding method, vacuum printing method, screen printing, or the like.
다음으로, 상기 형광체층(130a) 상에 마스크 패턴(190)을 형성한다. 예를 들어, 제거될 형광체층(130a)을 일부 노출하는 감광막 패턴 등을 마스크 패턴(190)으로 형성할 수 있다.Next, a
다음으로, 도 4와 같이 상기 마스크 패턴(190)을 식각 마스크로 상기 형광체층(130a)을 일부 식각하여 상기 발광구조물(120)을 일부 노출한다. 예를 들어, 습식식각 또는 건식식각 등으로 노출된 형광체층(130a)을 식각하여 상기 발광구조물(120)을 일부 노출한다. Next, as shown in FIG. 4, the phosphor layer 130a is partially etched using the
다음으로, 도 5과 같이 상기 노출된 발광구조물(120) 상에 제1 전극(142)을 형성한다. 예를 들어, 전도성 금속으로 제1 전극(142)을 형성할 수 있다. 이때, 상기 마스크 패턴(190) 상에도 제1 전극물질(144)이 형성될 수 있으며, 상기 제1 전극물질(144)과 제1 전극(142)이 상호간에 브릿지하지 않도록 형성할 수 있다. 한편, 상기 마스크 패턴(190)은 패드전극(145)이 형성될 영역의 발광구조물(120)을 노출할 수 있으며, 상기 제1 전극(142) 형성시 패드전극(145)이 함께 형성될 수 있으나 이에 한정되는 것은 아니다.Next, as shown in FIG. 5, a
한편, 실시예에서 발광소자 칩은 수직형 발광소자 칩을 예로 들고 있으며 패드전극(145)을 2개로 도시하고 있으나 이에 한정되는 것은 아니며 1개 이상일 수 있다. 예를 들어, 수직형 발광소자 칩에서 패드전극(145)이 복수인 경우는 대용량 발광소자 칩 등에서 적용될 수 있다.Meanwhile, in the embodiment, the light emitting device chip has a vertical light emitting device chip as an example, and two
다음으로, 도 6a와 같이 상기 마스크 패턴(190)을 제거하는 리프트 오프 공정에 의해 패턴된 형광체층(130) 및 제1 전극(142)을 완성할 수 있다.Next, as illustrated in FIG. 6A, the
한편, 실시예에 의하면 상기 제1 전극(142)을 먼저 형성하고, 상기 형광체층(130)을 리프트 오프 공정에 의해 형성할 수 있다.In some embodiments, the
예를 들어, 상기 제1 전극(142)을 패터닝에 의해 발광구조물(120) 상에 먼저 형성하고, 상기 제1 전극(142) 상에 제2 마스크 패턴(미도시)을 형성한 후 형광체층(130)을 상기 제2 마스크 패턴의 높이에 맞추어 평탄하게 채워 경화시킬 수 있다. 이후, 상기 제2 마스크 패턴을 제거함으로써 형광체층(130)을 완성할 수도 있다.For example, the
제1 실시예에서 상기 패턴된 형광체층(130)에 의해 상기 발광구조물(120)이 일부 노출되고, 상기 제1 전극(142)은 상기 노출된 발광구조물 상에 형성될 수 있다.In the first embodiment, the
제1 실시예에서 상기 제1 전극(142)의 높이가 상기 패턴된 형광체층(130)의 높이 보다 낮게 형성되어 발광되는 빛의 차단을 최소화할 수 있다.In the first embodiment, the height of the
또한, 제1 실시예에서 상기 제1 전극은 전류 스프레딩을 위해 전기적으로 연결된 라인 패턴일 수 있으나 이에 한정되는 것은 아니다.Further, in the first embodiment, the first electrode may be a line pattern electrically connected for current spreading, but is not limited thereto.
도 6b는 제1 실시예에 따른 발광소자 칩의 다른 단면도이다.6B is another cross-sectional view of the light emitting device chip according to the first embodiment.
실시예는 도 6b와 같이 형광체층(132)이 상기 발광구조물(120)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(120)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 형광체층(132)은 상기 발광구조물(120)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 형광체층(132)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다.6B, the
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the method of manufacturing the light emitting device chip, the light emitting device package, and the light emitting device chip according to the embodiment, the white light may be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 전극 패턴을 노출시킬 수 있고 이에 따라 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.In addition, according to the embodiment, by patterning the phosphor layer on the light emitting device chip, the electrode pattern may be exposed, and thus the area where light is extracted by the patterned phosphor layer may be increased, thereby increasing the light extraction efficiency.
또한, 실시예에 의하면 다양한 형상의 형광체 층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.Further, according to the embodiment, by forming phosphor layers having various shapes, optical characteristics such as color temperature deviation according to the viewing angle can be controlled.
도 7은 제2 실시예에 따른 발광소자 칩의 평면도이며, 도 8은 제2 실시예에 따른 발광소자 칩의 B-B'선을 따른 단면도이다.7 is a plan view of a light emitting device chip according to a second embodiment, and FIG. 8 is a cross-sectional view taken along line BB ′ of the light emitting device chip according to the second embodiment.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제2 실시예의 주요 특징을 위주로 설명한다.The second embodiment may employ the technical features of the first embodiment, and will be described below with the main features of the second embodiment.
제2 실시예에 따른 발광소자 칩은 제2 전극(210) 상에 형성된 발광구조물(220)과, 상기 발광구조물(220) 상에 패턴된 형광체층(230) 및 상기 발광구조물(220) 상에 제1 전극(242), 패드전극(245)를 포함할 수 있다.The light emitting device chip according to the second exemplary embodiment includes a
제2 실시예에서 상기 패턴된 형광체층(230)에 의해 노출되는 발광구조물(220)의 상면이 원형상일 수 있다. 이에 따라 노출되는 발광구조물(220)의 면적과 노출되지 않는 발광구조물(220)의 면적을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다. 또한, 상기 패턴된 형광체층(230)에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.In a second embodiment, an upper surface of the
도 9는 제3 실시예에 따른 발광소자 칩의 평면도이며, 도 10은 제3 실시예에 따른 발광소자 칩의 C-C'선을 따른 단면도이다.9 is a plan view of a light emitting device chip according to a third embodiment, and FIG. 10 is a cross-sectional view taken along line CC ′ of the light emitting device chip according to the third embodiment.
제3 실시예에 따른 발광소자 칩은 제2 전극(310) 상에 형성된 발광구조물(320)과, 상기 발광구조물(320) 상에 패턴된 형광체층(330) 및 상기 발광구조물(320) 상에 제1 전극(342), 패드전극(345)을 포함할 수 있다.The light emitting device chip according to the third embodiment includes a light emitting structure 320 formed on the
제3 실시예에 따른 발광소자 칩에서 상기 패턴된 형광체층(330)은 원형상으로 패턴될 수 있다. 실시예는 형광체층(330)이 원형상으로 패턴됨에 따라 발광된 빛이 접할 수 있는 형광체층(330)의 표면적이 증가됨에 따라 광이 추출되는 면적이 증대되어 광추출 효율이 증대시킬 수 있고, 노출되는 발광구조물(320)의 면적과 노출되지 않는 발광구조물(320)의 면적을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다. In the light emitting device chip according to the third embodiment, the patterned
도 11은 제4 실시예에 따른 발광소자 칩의 평면도이며, 도 12는 제4 실시예에 따른 발광소자 칩의 D-D'선을 따른 단면도이다.11 is a plan view of a light emitting device chip according to a fourth embodiment, and FIG. 12 is a cross-sectional view taken along line D-D 'of the light emitting device chip according to the fourth embodiment.
제4 실시예에 따른 발광소자 칩은 제2 전극(410) 상에 형성된 발광구조물(420)과, 상기 발광구조물(420) 상에 패턴된 형광체층(430) 및 상기 발광구조물(420) 상에 제1 전극(442), 패드전극(445)을 포함할 수 있다.The light emitting device chip according to the fourth embodiment includes a
제4 실시예에서 상기 형광체층(430)은 측면이 패터닝됨으로써, 예를 들어 상기 형광체층(430)의 테두리에 패터닝 공정을 진행하여 요철 등을 형성할 수 있다. 이에 따라 실시예는 발광된 빛이 접할 수 있는 형광체층(430)의 측면 표면적이 증가됨에 따라 광이 추출되는 면적이 증대되고, 발광될 수 있는 형광체층(430)의 면적이 증가되어 광추출 효율이 증대시킬 수 있다.In the fourth embodiment, the
도 13은 제5 실시예에 따른 발광소자 칩의 평면도이며, 도 14은 제5 실시예에 따른 발광소자 칩의 E-E'선을 따른 단면도이다.13 is a plan view of a light emitting device chip according to a fifth embodiment, and FIG. 14 is a cross-sectional view taken along line E-E ′ of the light emitting device chip according to the fifth embodiment.
제5 실시예에 따른 발광소자 칩은 발광구조물(520)과, 상기 발광구조물(520) 상에 형성된 투광성층(550) 및 상기 투광성층(550) 상에 형성된 형광체층(530)을 포함할 수 있다. The light emitting device chip according to the fifth embodiment may include a
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층(530)을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the embodiment, the white light may be formed by providing the
또한, 실시예에 의하면 발광소자 칩의 발광면과 형광체층(530) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(550)을 삽입함으로써 발광구조물(520)의 발광면으로부터 발생한 열이 형광체층(530)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.In addition, according to the embodiment, the heat generated from the light emitting surface of the
상기 투광성층(550)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 투광성층(550)은 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(550)은 발광구조물(520) 상의 제1 전극(542)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(550)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 형광체층(530)은 약 5~500㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 형광체층(530)은 청색 빛을 노란색 빛으로 파장 변환을 할 수 있는 범위, 예를 들어, 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.The
실시예에서 상기 제1 전극(542)은 전기적으로 연결된 라인 패턴일 수 있으며, 제1 전극(542)의 일부는 노출된 패드전극(545)과 전기적으로 연결될 수 있다.In an embodiment, the
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the embodiment, the white light can be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.In addition, according to the embodiment it is possible to suppress the transfer of heat generated in the light emitting device chip to the phosphor layer to increase the wavelength conversion efficiency of the phosphor layer.
이하, 도 13 및 도 14를 참조하여 제5 실시예에 따른 발광소자 칩의 방법을 설명한다.Hereinafter, the method of the light emitting device chip according to the fifth embodiment will be described with reference to FIGS. 13 and 14.
우선, 제5 실시예의 발광소자 칩은 제2 전극(510) 상에 형성된 발광구조물(520)을 포함할 수 있다. 상기 제2 전극(510)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다. First, the light emitting device chip of the fifth embodiment may include a
상기 발광구조물(520)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.The
다음으로, 상기 발광구조물(520) 상에 제1 전극(542)을 형성할 수 있다. 상기 제1 전극(542)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(542)은 패드전극(545)과 전기적으로 연결될 수 있다.Next, a
다음으로, 상기 발광구조물(520) 상에 투광성층(550)을 형성한다.Next, a
예를 들어, 제1 패턴(미도시)을 발광구조물(520)의 측면에 형성하고, 이를 배리어로 하여 투광성층(550)을 형성할 수 있다.For example, a first pattern (not shown) may be formed on the side surface of the
상기 투광성층(550)은 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(550)은 발광구조물(520) 상의 제1 전극(542)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(550)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 투광성층(550)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.The
실시예에 의하면 발광소자 칩의 발광면과 형광체층(530) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(550)을 삽입함으로써 발광구조물(520)의 발광면으로부터 발생한 열이 형광체층(530)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.According to the embodiment, the heat generated from the light emitting surface of the
다음으로, 상기 제1 패턴을 제거하고, 제2 패턴(미도시)을 형성 한 후, 상기 제2 패턴을 배리어로 하여 투광성층(550) 상에 형광체층(530)을 형성할 수 있다.Next, after removing the first pattern and forming a second pattern (not shown), the
상기 형광체층(530)은 약 5~500㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 형광체층(530)은 청색 빛을 노란색 빛으로 파장 변환을 할 수 있는 범위, 예를 들어, 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 형광체층(530)은 칩을 보호하고 광추출 효율을 증가시키기 위하여 형광체를 포함하는 봉지재(encapsulating material)로 형성될 수 있다. The
상기 봉지재는 에폭시 봉지재나 실리콘 봉지재 등을 이용할 수 있으나 이에 한정되는 것은 아니다.The encapsulant may be an epoxy encapsulant or a silicon encapsulant, but is not limited thereto.
상기 형광체는 호스트 물질과 활성물질을 포함할 수 있으며, 예를 들어, 이트륨 알루미늄 가넷(YAG)의 호스트물질에 세륨(Ce) 활성물질이, 실리게이트 계열의 호스트물질에 유로피움(Eu) 활성물질을 채용할 수 있으나 이에 한정되는 것은 아니다.The phosphor may include a host material and an active material, for example, a cerium (Ce) active material in a host material of yttrium aluminum garnet (YAG), and an europium (Eu) active material in a silicide-based host material. It may employ but is not limited to such.
다음으로, 상기 제2 패턴을 제거함으로써 제5 실시예에 따른 발광소자 칩을 완성할 수 있다.Next, the light emitting device chip according to the fifth embodiment may be completed by removing the second pattern.
제5 실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the fifth embodiment, the white light can be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 제5 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.In addition, according to the fifth embodiment, it is possible to increase the wavelength conversion efficiency of the phosphor layer by suppressing transfer of heat generated from the light emitting device chip to the phosphor layer by the light transmitting layer.
도 15는 제6 실시예에 따른 발광소자 칩의 단면도이다.15 is a cross-sectional view of a light emitting device chip according to a sixth embodiment.
제6 실시예는 상기 제5 실시예의 기술적인 특징을 채용할 수 있다.The sixth embodiment can employ the technical features of the fifth embodiment.
제6 실시예에서 상기 형광체층(530)은 투광성층(550) 상에 형성된 제1 형광체층(531)과 상기 발광구조물(520) 측면의 일부 또는 측면의 전부에 형성된 제2 형광체층(532)을 포함할 수 있다. 상기 제2 형광체층(532)은 발광구조물 측면의 전부에 형성된 것으로 도시되어 있으나 이에 한정되는 것은 아니다.In the sixth embodiment, the
제6 실시예에서, 형광체층(530)을 형성하는 방법은 투광성층(550)을 형성한 후, 상기 투광성층(550)과 이격되는 제3 패턴(미도시)을 배리어로 형성한 후 형광체층(530)을 형성할 수 있으나 이에 한정되는 것은 아니다.In the sixth embodiment, the method of forming the
제6 실시예는 발광소자 칩의 발광 면에서 방출되어 투광성층의 측면을 통해 추출되는 청색광 등의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다. In the sixth exemplary embodiment, optical characteristics such as color temperature deviation according to the viewing angle may be controlled by adjusting the ratio of blue light emitted from the light emitting surface of the light emitting device chip and extracted through the side of the light transmissive layer.
예를 들어, 제1 형광체층(531)은 제1 두께(T1)를 가질 수 있고, 제2 형광체층(532)은 제2 두께(T2)를 가질 수 있다.For example, the
상기 제2 두께(T2)는 제1 두께(T1)의 2 배 이하로 형성될 수 있다. 도 15에서는 제2 두께(T2)가 제1 두께(T1)보다 얇게 도시 하였으나 이에 한정되는 것은 아니며, 제2 두께(T2)는 0＜T2≤2T1의 범위를 가질 수 있다.The second thickness T2 may be formed to be less than twice the first thickness T1. In FIG. 15, the second thickness T2 is shown to be thinner than the first thickness T1, but is not limited thereto. The second thickness T2 may have a range of 0 <T2 ≦ 2T1.
제6 실시예는 제2 형광체층(532)의 제2 두께(T2)를 조절함으로써 투광성층의 측면을 통해 추출되는 광의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다. According to the sixth exemplary embodiment, optical characteristics such as color temperature deviation according to the viewing angle may be controlled by adjusting the ratio of light extracted through the side of the translucent layer by adjusting the second thickness T2 of the
또한, 제2 형광체층(532)이 발광구조물(520)의 측면에 전부 또는 일부 형성되는 비율에 따라 발광구조물의 측면을 통해 추출되는 광의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.In addition, by controlling the ratio of the light extracted through the side of the light emitting structure in accordance with the ratio of the
도 16은 제7 실시예에 따른 발광소자 칩의 단면도이다.16 is a cross-sectional view of a light emitting device chip according to a seventh embodiment.
제7 실시예에 따른 발광소자 칩은 제5 실시예 및 제6 실시예의 기술적인 특징을 채용할 수 있다.The light emitting device chip according to the seventh embodiment may employ the technical features of the fifth and sixth embodiments.
제7 실시예에 따른 발광소자 칩은 형광체층(535)이 패턴된 형광체층일 수 있다.The light emitting device chip according to the seventh embodiment may be a phosphor layer patterned with a
제7 실시예는 제5 실시예와 같이 형광체층을 형성한 후 소정의 패터닝 공정을 진행하거나, 제4 패턴(미도시)을 형성한 상태에서 형광체층을 형성하고, 제4 패턴을 리프트 오프하여 형성할 수 있으나 이에 한정되는 것은 아니다.In the seventh embodiment, as in the fifth embodiment, a phosphor layer is formed and a predetermined patterning process is performed, or a phosphor layer is formed in a state where a fourth pattern (not shown) is formed, and the fourth pattern is lifted off. It may be formed, but is not limited thereto.
제7 실시예에 의하면 발광소자 칩 상에 패턴된 형광체층(535)을 형성함으로써, 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.According to the seventh embodiment, by forming the patterned
제7 실시예는 도 16과 같이 투광성층(550)도 패턴되어 제1 전극(542)의 일부가 노출될 수 있으나 이에 한정되는 것은 아니며, 형광체층(535)만 패턴될 수도 있다.In the seventh exemplary embodiment, the light-
또한, 상기 패턴된 형광체층(535)이 발광구조물(520)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(520)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 패턴된 형광체층(535)은 상기 발광구조물(520)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 패턴된 형광체층(535)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다In addition, the patterned
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the embodiment, the white light can be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.In addition, according to the embodiment it is possible to suppress the transfer of heat generated from the light emitting device chip to the phosphor layer by the light transmitting layer to increase the wavelength conversion efficiency of the phosphor layer.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.Further, according to the embodiment, by forming phosphor layers having various shapes, optical characteristics such as color temperature deviations according to viewing angles can be controlled.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.Further, according to the embodiment, the light extraction efficiency can be improved by patterning the phosphor layer on the light emitting device chip.
도 17은 제8 실시예에 따른 발광소자 칩의 단면도이다.17 is a cross-sectional view of a light emitting device chip according to an eighth embodiment.
제8 실시예에 따른 발광소자 칩은 발광구조물(620)과, 2종 이상의 형광체층을 포함하여 상기 발광구조물(620) 상에 형성된 형광체층(630)을 포함할 수 있다. The light emitting device chip according to the eighth embodiment may include a
예를 들어, 상기 형광체층(630)은 제1 형광체층(631), 제2 형광체층(632) 및 제3 형광체층(633)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.For example, the
실시예에서 상기 형광체층(630)은 하측에 장파장의 방출광을 가지는 형광체층을 배치하고, 상측에 단파장의 방출광을 가지는 형광체층을 배치할 수 있다.In the embodiment, the
예를 들어, 실시예에 의하면 발광층이 있는 아래로부터 장파장의 방출광을 가지는 제1 형광체층(631)이 위치하고, 상기 제1 형광체층(631) 상에 싱기 제1 형광체층(631) 보다 방출광의 파장이 짧은 제2 형광체층(632), 상기 제2 형광체층(632) 상에 상기 제2 형광체층(632) 보다 방출광의 파장이 짧은 제3 형광체층(633)이 순차적으로 적층될 수 있다. 예를 들어, 적색과 녹색의 형광체를 사용할 경우, 적색을 아래에 배치하고 녹색을 위쪽에 배치할 수 있으나 이에 한정되는 것은 아니다.For example, according to an embodiment, a
실시예에 의하면 제1 형광체층(631)으로부터 방출되는 제1 방출광이 진행경로상에서 제2 형광체층(632)를 만날 때 제2 형광체층(632)에서의 발광파장이 더 짧은 경우 제1 방출광의 흡수가 적게 일어남으로써 광효율을 개선할 수 있다.According to the embodiment, when the first emission light emitted from the
상기 형광체층(630)은 전체 발광면적의 약 30~90% 정도에 도포될 수 있으며, 전체 형광체층(630)의 두께는 약 5~500㎛일 수 있으나 이에 한정되는 것은 아니다. 형광체층(630)은 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 2종 이상의 제1 형광체층(631), 제2 형광체층(632) 및 제3 형광체층(633) 들은 각각 약 2~300㎛일 수 있으나 이에 한정되는 것은 아니다.The two or more first phosphor layers 631, the
실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다. According to the embodiment, by separating and stacking two or more kinds of phosphor layers, light loss due to interaction between heterogeneous phosphors can be minimized.
제8 실시예에서 상기 제1 전극(642)은 전기적으로 연결된 라인 패턴일 수 있으며, 제1 전극(642)의 일부는 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.In an eighth embodiment, the
제8 실시예의 발광소자 칩은 제2 전극(610) 상에 형성된 발광구조물(620)을 포함할 수 있다. 상기 제2 전극(610)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다. The light emitting device chip of the eighth embodiment may include a
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the embodiment, the white light can be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다. In addition, according to the embodiment, by separating and stacking two or more kinds of phosphor layers, light loss due to interaction between heterogeneous phosphors may be minimized.
도 18은 제9 실시예에 따른 발광소자 칩의 단면도이다.18 is a cross-sectional view of a light emitting device chip according to a ninth embodiment.
제9 실시예에 따른 발광소자 칩은 발광구조물(720)과, 상기 발광구조물(720) 상에 형성된 투광성층(750)과, 2종 이상의 형광체층을 포함하여 상기 투광성층(750) 상에 형성된 형광체층(730)을 포함할 수 있다. The light emitting device chip according to the ninth embodiment includes a
상기 발광구조물(720)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.The
제9 실시예는 발광구조물(720) 아래에 형성된 제2 전극(710) 을 포함할 수 있다. 상기 제2 전극(710)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다. The ninth embodiment may include a
제9 실시예는 상기 발광구조물(720) 상에 제1 전극(742)을 형성할 수 있다. 상기 제1 전극(742)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(742)은 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.In a ninth embodiment, a
제9 실시예는 상기 발광구조물(720) 상에 투광성층(750)을 형성한다.In a ninth embodiment, a
상기 투광성층(750)은 복수의 층으로 형성될 수 있으며, 예를 들어, 2종 이상의 형광체층을 포함하는 상기 형광체층(730)의 사이에 개재될 수 있다.The light-
예를 들어, 상기 형광체층(730)은 제1 형광체층(731), 제2 형광체층(732) 및 제3 형광체층(733)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.For example, the
이때, 상기 투광성층(750)은 상기 발광구조물(720) 상에 형성된 제1 투광성층(751)과, 상기 제1 형광체층(731) 상에 형성되는 제2 투광성층(752)과, 상기 제2 형광체층(732) 상에 형성되는 제3 투광성층(753)을 포함할 수 있으나 이에 한정되는 것은 아니며, 적어도 하나 이상의 층으로 형성될 수 있다.In this case, the
이에 따라 실시예에 의하면 발광소자 칩의 발광면과 형광체층(730) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(750)을 삽입함으로써 발광구조물(720)로부터 발생한 열이 형광체층(730)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.Accordingly, according to the embodiment, the heat generated from the
상기 투광성층(750)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 투광성층(750)은 전체 두께가 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(750)은 발광구조물(720) 상의 제1 전극(742)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(750)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.The light-
상기 형광체층(730)은 전체 발광면적의 약 30~90% 정도에 도포될 수 있으며, 전체 형광체층(730)의 두께는 약 5~500㎛일 수 있으나 이에 한정되는 것은 아니다. 형광체층(730)은 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 2종 이상의 제1 형광체층(731), 제2 형광체층(732) 및 제3 형광체층(733) 들은 각각 약 2~300㎛일 수 있으나 이에 한정되는 것은 아니다.The two or more first phosphor layers 731, the second phosphor layers 732, and the third phosphor layers 733 may each be about 2 μm to 300 μm, but are not limited thereto.
상기 제1 형광체층(731)은 청색 빛을 적색 빛으로 파장 변환을 할 수 있고, 상기 제2 형광체층(732)은 청색 빛을 노란빛으로 파장 변환할 수 있고, 상기 제3 형광체층(733)은 청색 빛을 초록빛으로 변환할 수 있으나 이에 한정되는 것은 아니다.The
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the embodiment, the white light can be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다. In addition, according to the embodiment, by separating and stacking two or more kinds of phosphor layers, light loss due to interaction between heterogeneous phosphors may be minimized.
또한, 실시예에 의하면 발광소자 칩의 발광면과 형광체층 사이에 열전도도가 낮으면서 투광성이 있는 투광성층을 삽입함으로써 발광구조물로 부터 발생한 열이 형광체층 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.In addition, according to the embodiment, by inserting a light-transmissive layer with low thermal conductivity between the light emitting surface and the phosphor layer of the light emitting device chip, heat generated from the light emitting structure is prevented from being transferred to the phosphor layer, thereby improving the wavelength conversion efficiency of the phosphor. Can be increased.
도 19는 제10 실시예에 따른 발광소자 칩의 단면도이다.19 is a cross-sectional view of a light emitting device chip according to a tenth embodiment.
제10 실시예에 따른 발광소자 칩은 발광구조물(820)과, 상기 발광구조물(820) 상에 형성된 파장필터층(860)과, 2종 이상의 형광체층을 포함하여 상기 파장필터층(860) 상에 형성된 형광체층(830)을 포함할 수 있다. The light emitting device chip according to the tenth embodiment includes a
상기 발광구조물(820)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.The
제10 실시예는 발광구조물(820) 아래에 형성된 제2 전극(810) 을 포함할 수 있다. 상기 제2 전극(810)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다. The tenth embodiment may include a
제10 실시예는 상기 발광구조물(820) 상에 제1 전극(842)을 형성할 수 있다. 상기 제1 전극(842)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(842)은 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.In a tenth embodiment, a
제10 실시예는 상기 발광구조물(820) 상에 파장필터층(860)을 형성한다.A tenth embodiment forms a wavelength filter layer 860 on the
상기 파장필터층(860)은 복수의 층으로 형성될 수 있으며, 예를 들어, 2종 이상의 형광체층을 포함하는 상기 형광체층(830)의 사이에 개재될 수 있다.The wavelength filter layer 860 may be formed of a plurality of layers, and may be interposed between the
예를 들어, 상기 형광체층(830)은 제1 형광체층(831), 제2 형광체층(832) 및 제3 형광체층(833)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.For example, the
이때, 상기 파장필터층(860)은 상기 발광구조물(820) 상에 형성된 제1 파장필터층(861)과, 상기 제1 형광체층(831) 상에 형성되는 제2 파장필터층(862)과, 상기 제2 형광체층(832) 상에 형성되는 제3 파장필터층(863)을 포함할 수 있으나 이에 한정되는 것은 아니며, 적어도 하나 이상의 층으로 형성될 수 있다.In this case, the wavelength filter layer 860 may include a first
상기 파장필터층(860) 중 개별 파장필터층(861, 862, 863) 들은 굴절률이 다른 유전체층을 반복적으로 쌓은 복수의 유전체층을 포함할 수 있다.The individual wavelength filter layers 861, 862, and 863 of the wavelength filter layer 860 may include a plurality of dielectric layers repeatedly stacked with dielectric layers having different refractive indices.
예를 들어, 상기 제1 파장필터층(861)은 제1 유전체층(861a)과, 제2 유전체층(861b)과, 제3 유전체층(861c) 및 제4 유전체층(861d)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2개 이상의 굴절률이 다른 유전체층을 포함할 수 있다.For example, the first
예를 들어, 제1 파장필터층(861)은 제1 굴절률을 가지는 제1 유전체층(861a)과 상기 제1 굴절률과 다른 제2 굴절률을 가지며 상기 제1 유전체층(861a) 상에 형성된 제2 유전체층(861b)을 포함할 수 있다.For example, the first
상기 제1 유전체층(861a)과 상기 제2 유전체층(861b)의 적층은 복수의 주기로 형성될 수 있다. 예를 들어, 450 nm 청색 파장에 대해, 굴절률이 1.46인 SiO2 층이 제1 유전체층(861a)으로, 굴절률이 2.44인 TiO2 층이 제2 유전체층(861b)으로 quarter-wave stack (λ/4n)으로 반복적으로 적층하면, 적층 수에 따라 외부 여기광의 높은 반사율을 얻을 수 있으며, 내부 발생광의 높은 투과율을 얻을 수 있으나, 이러한 유전체층의 재질 및 적층 수에 한정되는 것은 아니다.The stack of the
또한, 파장필터층을 구성하는 복수의 유전체층의 두께는 λ/(4n×cosθ)(단, λ는 빛의 파장, n은 각 유전체 층의 굴절률, θ는 빛의 입사각)일 수 있다.In addition, the thickness of the plurality of dielectric layers constituting the wavelength filter layer may be λ / (4n × cosθ), where λ is a wavelength of light, n is a refractive index of each dielectric layer, and θ is an incident angle of light.
예를 들어, 상기 제1 유전체층(861a)과 상기 제2 유전체층(861b)의 두께는 λ/(4n×cosθ)(단, λ는 빛의 파장, n은 각 유전체 층의 굴절률, θ는 빛의 입사각)일 수 있다.For example, the thickness of the
실시예에 의하면 선택적 파장필터층이 굴절율이 낮은 물질과 높은 물질을 적층으로 쌓은 구조로 형성됨으로써 발광소자 칩에서 외부로 투과되는 단파장의 빛은 잘 통과하는 반면, 형광체층로부터 변환된 장파장의 빛을 재반사 시킴으로써 발광소자 칩 내부로 진입하는 것을 막아줄 수 있다.According to the embodiment, the selective wavelength filter layer is formed by stacking a material having a low refractive index and a high material, so that the short wavelength light transmitted from the light emitting device chip passes well, while the long wavelength light converted from the phosphor layer is recovered. The reflection can prevent entry into the light emitting device chip.
다음으로, 상기 형광체층(830)은 전체 발광면적의 약 30~90% 정도에 도포될 수 있으며, 전체 형광체층(830)의 두께는 약 5~500㎛일 수 있으나 이에 한정되는 것은 아니다. 형광체층(830)은 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.Next, the
상기 2종 이상의 제1 형광체층(831), 제2 형광체층(832) 및 제3 형광체층(833) 들은 각각 약 2~300㎛일 수 있으나 이에 한정되는 것은 아니다.The two or more first phosphor layers 831, the second phosphor layers 832, and the third phosphor layers 833 may each be about 2 μm to 300 μm, but are not limited thereto.
상기 제1 형광체층(831)은 청색 빛을 적색 빛으로 파장 변환을 할 수 있고, 상기 제2 형광체층(832)은 청색 빛을 노란빛으로 파장 변환할 수 있고, 상기 제3 형광체층(830)은 청색 빛을 초록빛으로 변환할 수 있으나 이에 한정되는 것은 아니다.The
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the embodiment, the white light can be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다. In addition, according to the embodiment, by separating and stacking two or more kinds of phosphor layers, light loss due to interaction between heterogeneous phosphors may be minimized.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.Further, according to the embodiment, the selective wavelength filter positioned between the light emitting device chip and the phosphor layer passes a short wavelength light having a high energy such as blue visible light or ultraviolet light, while having a long wavelength having low energy excited from the phosphor. By reflecting the light, the effective color rendering index can be obtained.
도 20은 제11 실시예에 따른 발광소자 칩의 단면도이다.20 is a cross-sectional view of a light emitting device chip according to an eleventh embodiment.
제11 실시예에 따른 발광소자 칩은 제8 실시예 내지 제10 실시예의 기술적인 특징을 채용할 수 있다.The light emitting device chip according to the eleventh embodiment may employ the technical features of the eighth to tenth embodiments.
예를 들어, 형광체층(930)은 2종 이상의 형광체층을 포함할 수 있다. 예를 들어, 상기 형광체층(930)은 제1 형광체층(931), 제2 형광체층(932) 및 제3 형광체층(933)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.For example, the phosphor layer 930 may include two or more phosphor layers. For example, the phosphor layer 930 may include, but is not limited to, a
또한, 실시예는 상기 발광구조물(920) 상에 투광성층(미도시)을 형성할 수 있고, 상기 투광성층은 복수의 층으로 형성될 수 있으며, 예를 들어, 2종 이상의 형광체층을 포함하는 상기 형광체층(930)의 사이에 개재될 수 있다.In addition, the embodiment may form a light transmissive layer (not shown) on the
또한, 실시예는 상기 발광구조물(920) 상에 파장필터층(미도시)을 포함할 수 있고, 상기 파장필터층은 복수의 층으로 형성될 수 있으며, 2종 이상의 형광체층을 포함하는 상기 형광체층(930)의 사이에 개재될 수 있다.In addition, the embodiment may include a wavelength filter layer (not shown) on the
제11 실시예에 따른 발광소자 칩은 형광체층(930)이 패턴된 형광체층일 수 있다.The light emitting device chip according to the eleventh embodiment may be a phosphor layer having a phosphor layer 930 patterned.
제11 실시예는 형광체층을 형성한 후 소정의 패터닝 공정을 진행하거나, 제5 패턴(미도시)을 형성한 상태에서 형광체층을 형성하고, 제5 패턴을 리프트 오프하여 형성할 수 있으나 이에 한정되는 것은 아니다.The eleventh embodiment may be formed by forming a phosphor layer and then performing a predetermined patterning process or by forming a phosphor layer in a state in which a fifth pattern (not shown) is formed and lifting the fifth pattern, but is not limited thereto. It doesn't happen.
제11 실시예에 의하면 발광소자 칩 상에 패턴된 형광체층(930)을 형성함으로써, 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.According to the eleventh embodiment, by forming the patterned phosphor layer 930 on the light emitting device chip, an area in which light is extracted by the patterned phosphor layer may be increased, thereby increasing light extraction efficiency.
제11 실시예는 도 20과 같이 제1 전극(942)의 일부가 노출될 수 있으나 이에 한정되는 것은 아니다.In the eleventh embodiment, as shown in FIG. 20, a part of the
또한, 상기 패턴된 형광체층(930)이 발광구조물(920)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(920)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 패턴된 형광체층(930)은 상기 발광구조물(920)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 패턴된 형광체층(930)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다In addition, the patterned phosphor layer 930 may be formed on the side surface of the
상기 발광구조물(920)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.The
실시예는 발광구조물(920) 아래에 형성된 제2 전극(910) 을 포함할 수 있다. 상기 제2 전극(910)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다. The embodiment may include a
실시예는 상기 발광구조물(920) 상에 제1 전극(942)을 형성할 수 있다. 상기 제1 전극(942)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(942)은 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.In an embodiment, the
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the light emitting device chip according to the embodiment, the white light can be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.In addition, according to the embodiment it is possible to suppress the transfer of heat generated from the light emitting device chip to the phosphor layer by the light transmitting layer to increase the wavelength conversion efficiency of the phosphor layer.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.Further, according to the embodiment, by forming phosphor layers having various shapes, optical characteristics such as color temperature deviations according to viewing angles can be controlled.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.Further, according to the embodiment, the light extraction efficiency can be improved by patterning the phosphor layer on the light emitting device chip.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다. In addition, according to the embodiment, by separating and stacking two or more kinds of phosphor layers, light loss due to interaction between heterogeneous phosphors may be minimized.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.Further, according to the embodiment, the selective wavelength filter positioned between the light emitting device chip and the phosphor layer passes a short wavelength light having a high energy such as blue visible light or ultraviolet light, while having a long wavelength having low energy excited from the phosphor. By reflecting the light, the effective color rendering index can be obtained.
도 21은 실시예들에 따른 발광소자 칩이 설치된 발광소자 패키지를 설명하는 도면이다.21 is a view illustrating a light emitting device package in which a light emitting device chip is installed according to embodiments.
실시예에 따른 발광 소자 패키지는 몸체부(1010)와, 상기 몸체부(1010)에 설치된 제3 전극층(1030) 및 제4 전극층(1040)과, 상기 몸체부(1010)에 설치되어 상기 제3 전극층(1030) 및 제4 전극층(1040)과 전기적으로 연결되는 발광소자 칩(100)와, 상기 발광소자 칩(100)를 포위하는 몰딩부재(1070)가 포함된다.The light emitting device package according to the embodiment includes a
상기 몸체부(1010)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자 칩(100)의 주위에 경사면이 형성될 수 있다.The
상기 제3 전극층(1030) 및 제4 전극층(1040)은 서로 전기적으로 분리되며, 상기 발광소자 칩(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(1030) 및 제4 전극층(1040)은 상기 발광소자 칩(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광소자 칩(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The
상기 발광소자 칩(100)은 제1 실시예 내지 제11 실시예에 예시된 발광소자 칩이 적용될 수 있으며, 상기 발광소자 칩(100)은 수직형 칩을 예로 설명하고 도시하였으나 이에 한정되는 것이 아니며, 수평형 발광소자 칩에서 적용이 가능하다.As the light emitting
상기 발광소자 칩(100)은 상기 몸체부(1010) 상에 설치되거나 상기 제3 전극층(1030) 또는 제4 전극층(1040) 상에 설치될 수 있다.The light emitting
상기 발광소자 칩(100)은 와이어(1060)를 통해 상기 제3 전극층(1030) 및/또는 제4 전극층(1040)과 전기적으로 연결될 수 있으며, 도 21에서 하나의 와이어(1060)가 사용된 것이 예시되어 있으나 이에 한정되는 것은 아니며 복수의 와이어(1060)가 사용될 수 있다.The light emitting
상기 몰딩부재(1070)는 상기 발광소자 칩(100)를 포위하여 상기 발광소자 칩(100)를 보호할 수 있다.The
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.According to the method of manufacturing the light emitting device chip, the light emitting device package, and the light emitting device chip according to the embodiment, the white light may be formed by providing the phosphor layer on the light emitting device chip itself.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.In addition, according to the embodiment it is possible to suppress the transfer of heat generated in the light emitting device chip to the phosphor layer to increase the wavelength conversion efficiency of the phosphor layer.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.Further, according to the embodiment, by forming phosphor layers having various shapes, optical characteristics such as color temperature deviations according to viewing angles can be controlled.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.Further, according to the embodiment, the light extraction efficiency can be improved by patterning the phosphor layer on the light emitting device chip.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다. In addition, according to the embodiment, by separating and stacking two or more kinds of phosphor layers, light loss due to interaction between heterogeneous phosphors can be minimized.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.Further, according to the embodiment, the selective wavelength filter positioned between the light emitting device chip and the phosphor layer passes a short wavelength light having a high energy such as blue visible light or ultraviolet light, while having a long wavelength having low energy excited from the phosphor. By reflecting the light, the effective color rendering index can be obtained.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정되는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated as above without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to these modifications and applications will have to be construed as being included in the scope of the invention set out in the appended claims.
Claims (21)
상기 발광구조물 상에 제1 전극; 및
2종 이상의 개별 형광체층을 포함하여 상기 발광구조물과 상기 제1 전극 상에 형성된 형광체층;을 포함하고,
상기 형광체층은 패턴을 포함하며, 상기 패턴은 상기 제1 전극 또는 상기 발광구조물의 일부를 노출시키는 발광소자.A light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer;
A first electrode on the light emitting structure; And
And a phosphor layer formed on the light emitting structure and the first electrode, including two or more individual phosphor layers.
The phosphor layer includes a pattern, wherein the pattern exposes the first electrode or a portion of the light emitting structure.
상기 형광체층은,
상호 간에 다른 색을 변환할 수 있는 2종 이상의 개별 형광체층을 포함하며,
상기 형광체층은 하측에 제1 파장의 방출광을 가지는 제1 형광체층을 배치하고, 상측에 제1 파장보다 짧은 제2 파장의 방출광을 가지는 제2 형광체층을 배치하는 발광소자.The method according to claim 1,
The phosphor layer,
Includes two or more separate phosphor layers that can convert different colors from one another,
The phosphor layer includes a first phosphor layer having emission light of a first wavelength below and a second phosphor layer having emission light of a second wavelength shorter than the first wavelength above.
상기 형광체층의 면적이 상기 발광소자의 발광면적의 30% 내지 90%인 발광소자.The method according to claim 1,
The area of the phosphor layer is a light emitting device of 30% to 90% of the light emitting area of the light emitting device.
상기 형광체층은,
상기 발광구조물 측면의 일부 또는 측면의 전부에 형성되는 발광소자.The method according to claim 1,
The phosphor layer,
The light emitting device is formed on a part or all of the side surface of the light emitting structure.
상기 측면에 형성된 형광체층은 패턴을 포함하는 발광소자.The method of claim 4, wherein
The phosphor layer formed on the side surface comprises a pattern.
상기 발광구조물 상에 형성된 투광성층; 및
2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층;을 포함하고,
상기 투광성층은 복수의 층으로 형성되며, 2종 이상의 개별 형광체층 사이에 개재되는 발광소자.A light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer;
A translucent layer formed on the light emitting structure; And
And a phosphor layer formed on the light emitting structure including two or more individual phosphor layers.
The light transmitting layer is formed of a plurality of layers, the light emitting device interposed between two or more kinds of individual phosphor layers.
상기 발광구조물 상에 제1 전극을 더 포함하고,
상기 투광성층은 상기 제1 전극보다 두껍게 형성되는 발광소자.The method of claim 8,
Further comprising a first electrode on the light emitting structure,
The light transmissive layer is formed to be thicker than the first electrode.
굴절률이 다른 복수의 유전체층을 포함하며, 상기 발광구조물 상에 형성된 파장필터층; 및
2종 이상의 개별 형광체층을 포함하여 상기 파장필터층 상에 형성된 형광체층;을 포함하고,
상기 파장필터층의 두께는,
λ/(4n×cosθ)(단, λ는 빛의 파장, n은 각 유전체층의 굴절률, θ는 빛의 입사각)인 발광소자.A light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer;
A wavelength filter layer including a plurality of dielectric layers having different refractive indices and formed on the light emitting structure; And
And a phosphor layer formed on the wavelength filter layer, including two or more individual phosphor layers.
The thickness of the wavelength filter layer,
λ / (4n × cosθ), wherein λ is the wavelength of light, n is the refractive index of each dielectric layer, and θ is the incident angle of light.
상기 파장필터층은,
상기 2종 이상의 개별 형광체층 사이에 개재되는 발광소자.The method of claim 11, wherein
The wavelength filter layer,
A light emitting device interposed between the two or more individual phosphor layers.
상기 발광구조물 상에 제1 전극을 형성하는 단계;
2종 이상의 개별 형광체층을 포함하여 상기 발광구조물과 상기 제1 전극 상에 형광체층을 형성하는 단계; 및
상기 형광체층에 패턴을 형성하는 단계;를 포함하고,
상기 형광체층은 패턴을 포함하며, 상기 패턴은 상기 제1 전극 또는 상기 발광구조물의 일부를 노출시키는 발광소자의 제조방법.Forming a light emitting structure including an first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer;
Forming a first electrode on the light emitting structure;
Forming a phosphor layer on the light emitting structure and the first electrode, including at least two individual phosphor layers; And
Forming a pattern on the phosphor layer;
The phosphor layer includes a pattern, wherein the pattern exposes a portion of the first electrode or the light emitting structure.
상기 형광체층을 형성하는 단계는,
상기 발광구조물 측면의 일부 또는 측면의 전부에 형광체층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.The method of claim 15,
Forming the phosphor layer,
The method of manufacturing a light emitting device further comprising the step of forming a phosphor layer on all or part of the side surface of the light emitting structure.
상기 발광구조물 상에 투광성층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.The method of claim 15,
The method of manufacturing a light emitting device further comprising the step of forming a light transmitting layer on the light emitting structure.
상기 발광구조물 상에 제1 전극을 형성하는 단계를 더 포함하고,
상기 투광성층은 상기 제1 전극보다 두껍게 형성되는 발광소자의 제조방법.The method of claim 19,
Forming a first electrode on the light emitting structure;
The light transmitting layer is a method of manufacturing a light emitting device is formed thicker than the first electrode.
상기 발광구조물 상에 파장필터층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.The method of claim 15,
The method of manufacturing a light emitting device further comprising the step of forming a wavelength filter layer on the light emitting structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100064561A KR101134737B1 (en) | 2010-07-05 | 2010-07-05 | Light emitting device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100064561A KR101134737B1 (en) | 2010-07-05 | 2010-07-05 | Light emitting device and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120003776A KR20120003776A (en) | 2012-01-11 |
| KR101134737B1 true KR101134737B1 (en) | 2012-04-13 |
Family
ID=45610640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100064561A KR101134737B1 (en) | 2010-07-05 | 2010-07-05 | Light emitting device and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101134737B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090034412A (en) * | 2007-10-04 | 2009-04-08 | 삼성전자주식회사 | Light generating chip and method of manufacturing the same |
| KR20100004889A (en) * | 2008-07-03 | 2010-01-13 | 삼성전기주식회사 | Wavelength converted light emitting diode chip and light emitting device having the same |
| KR20100042093A (en) * | 2008-10-15 | 2010-04-23 | 삼성엘이디 주식회사 | White light emitting device package |
| KR20110074705A (en) * | 2009-12-25 | 2011-07-01 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | Multi-stack package led |
-
2010
- 2010-07-05 KR KR1020100064561A patent/KR101134737B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090034412A (en) * | 2007-10-04 | 2009-04-08 | 삼성전자주식회사 | Light generating chip and method of manufacturing the same |
| KR20100004889A (en) * | 2008-07-03 | 2010-01-13 | 삼성전기주식회사 | Wavelength converted light emitting diode chip and light emitting device having the same |
| KR20100042093A (en) * | 2008-10-15 | 2010-04-23 | 삼성엘이디 주식회사 | White light emitting device package |
| KR20110074705A (en) * | 2009-12-25 | 2011-07-01 | 인더스트리얼 테크놀로지 리서치 인스티튜트 | Multi-stack package led |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120003776A (en) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100969100B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
| US10573786B2 (en) | Semiconductor light emitting device | |
| CN106098889B (en) | Light emitting diode and the method for manufacturing the light emitting diode | |
| KR102427642B1 (en) | Semiconductor light emitting device | |
| KR100999779B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
| KR100993094B1 (en) | Light emitting device, and light emitting device package | |
| KR101181000B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
| KR102353570B1 (en) | Light emitting device and light emitting device package having thereof | |
| KR102212666B1 (en) | Light emitting device | |
| EP3333908B1 (en) | Light emitting device | |
| KR101039880B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
| KR101134802B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
| KR101114047B1 (en) | Light emitting device and method for fabricating the same | |
| KR101103892B1 (en) | Light emitting device and light emitting device package | |
| KR100993045B1 (en) | Light emitting device chip and light emitting device package | |
| KR102164087B1 (en) | Light emitting deviceand light emitting device package thereof | |
| KR20110043282A (en) | Light emitting device and method for fabricating the same | |
| KR101007145B1 (en) | Light emitting device chip, light emitting device package and method for fabricating the light emitting device chip | |
| KR102250516B1 (en) | Light emitting device | |
| KR102250523B1 (en) | Light emitting device and lighting system | |
| KR101134737B1 (en) | Light emitting device and method for fabricating the same | |
| KR101081166B1 (en) | Light emitting device, method for fabricating the same and light emitting device package | |
| KR20160145413A (en) | Red light emitting device and method for fabricating the same, and light emitting device package | |
| KR102463323B1 (en) | Light emitting device and light emitting device package | |
| US20230317879A1 (en) | Ultraviolet light-emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150305 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170307 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180306 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190313 Year of fee payment: 8 |