KR101134407B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101134407B1
KR101134407B1 KR1020100075247A KR20100075247A KR101134407B1 KR 101134407 B1 KR101134407 B1 KR 101134407B1 KR 1020100075247 A KR1020100075247 A KR 1020100075247A KR 20100075247 A KR20100075247 A KR 20100075247A KR 101134407 B1 KR101134407 B1 KR 101134407B1
Authority
KR
South Korea
Prior art keywords
layer
band gap
barrier layer
energy band
light emitting
Prior art date
Application number
KR1020100075247A
Other languages
Korean (ko)
Other versions
KR20120013081A (en
Inventor
문용태
이정식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100075247A priority Critical patent/KR101134407B1/en
Priority to US13/178,691 priority patent/US8426844B2/en
Publication of KR20120013081A publication Critical patent/KR20120013081A/en
Application granted granted Critical
Publication of KR101134407B1 publication Critical patent/KR101134407B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions

Abstract

실시예는 기판; 상기 기판 상에 n형 도전형 반도체층; 상기 n형 도전형 반도체층 상에 활성층; 상기 활성층 상에 계면층; 및 상기 계면층 상에 p형 도전형 반도체층을 포함하고, 상기 계면층은 에너지 밴드 갭이 상기 p형 도전형 반도체층 방향으로부터 상기 활성층 방향으로 증가하는 장벽층을 하나 이상 포함하는 발광소자를 제공한다.Embodiments include a substrate; An n-type conductive semiconductor layer on the substrate; An active layer on the n-type conductive semiconductor layer; An interface layer on the active layer; And a p-type conductive semiconductor layer on the interface layer, wherein the interface layer includes one or more barrier layers whose energy band gap increases from the p-type conductive semiconductor layer direction to the active layer direction. do.

Description

발광 소자{Light emitting device}Light emitting device

실시예는 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using semiconductors of Group 3-5 or 2-6 compound semiconductor materials of semiconductors have various colors such as red, green, blue and ultraviolet rays due to the development of thin film growth technology and device materials. It is possible to realize efficient white light by using fluorescent materials or combining colors, and it has low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Has an advantage.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a white light emitting device that can replace a fluorescent light bulb or an incandescent bulb that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. Applications are expanding to diode lighting devices, automotive headlights and traffic lights.

실시예는 발광소자의 발광효율을 개선하고자 하는 것이다.The embodiment is intended to improve the luminous efficiency of the light emitting device.

실시예는 기판; 상기 기판 상에 n형 도전형 반도체층; 상기 n형 도전형 반도체층 상에 활성층; 상기 활성층 상에 계면층; 및 상기 계면층 상에 p형 도전형 반도체층을 포함하고, 상기 계면층은 에너지 밴드 갭이 상기 p형 도전형 반도체층 방향으로부터 상기 활성층 방향으로 증가하는 장벽층을 하나 이상 포함하는 발광소자를 제공한다.Embodiments include a substrate; An n-type conductive semiconductor layer on the substrate; An active layer on the n-type conductive semiconductor layer; An interface layer on the active layer; And a p-type conductive semiconductor layer on the interface layer, wherein the interface layer includes one or more barrier layers whose energy band gap increases from the p-type conductive semiconductor layer direction to the active layer direction. do.

여기서, 상기 장벽층의 에너지 밴드 갭은 상기 p형 도전형 반도체층 방향의 시작점으로부터 증가하고 상기 활성층 방향의 종료점에서 수직하게 감소할 수 있다.Here, the energy band gap of the barrier layer may increase from the start point of the p-type conductive semiconductor layer direction and may decrease vertically at the end point of the active layer direction.

그리고, 상기 계면층은 서로 인접하는 제1 장벽층과 제2 장벽층을 포함하고, 상기 제1 장벽층은 에너지 밴드갭이 상기 p형 도전형 반도체층 방향의 시작점으로부터 증가하여 상기 활성층 방향의 종료점에서 수직하게 감소하고, 상기 제2 장벽층은 에너지 밴드갭이 상기 p형 도전형 반도체층 방향의 시작점으로부터 증가하여 상기 활성층 방향의 종료점에서 수직하게 감소하며, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 종료점과 접하는 시작점에서의 에너지 밴드갭이 상기 제1 장벽층의 종료점의 에너지 밴드갭과 동일할 수 있다.The interfacial layer includes a first barrier layer and a second barrier layer adjacent to each other, and the first barrier layer has an energy bandgap increased from a start point in a direction of the p-type conductive semiconductor layer and thus an end point of the active layer direction. Decreases vertically in the second barrier layer, the energy band gap increases from the start point in the p-type conductivity type semiconductor layer direction and decreases perpendicularly at the end point in the active layer direction, and the energy band gap of the second barrier layer The energy bandgap at the starting point of contact with the end point of the first barrier layer may be the same as the energy bandgap of the end point of the first barrier layer.

그리고, 상기 제1 장벽층과 제2 장벽층의 에너지 밴드 갭의 패턴은 동일할 수 있다.The pattern of the energy band gap of the first barrier layer and the second barrier layer may be the same.

그리고, 상기 계면층은, AlxInyGa1 -x- yN(여기서, 0≤x,y≤1)의 조성을 가질 수 있다.In addition, the interface layer may have a composition of Al x In y Ga 1 -x- y N ( where, 0≤x, y≤1).

그리고, 상기 장벽층 내에서의 Al 조성은 상기 활성층 방향으로 증가할 수 있다.In addition, the Al composition in the barrier layer may increase in the active layer direction.

그리고, 상기 장벽층 내에서의 In 조성은 상기 활성층 방향으로 감소할 수 있다.The In composition in the barrier layer may decrease in the active layer direction.

그리고, 상기 계면층은 마그네슘이 도핑될 수 있다.In addition, the interface layer may be doped with magnesium.

그리고, 상기 장벽층의 에너지 밴드 갭은 상기 p형 도전형 반도체층 방향의 시작점에서 상기 p형 도전형 반도체층의 에너지 밴드 갭 이하일 수 있다.The energy band gap of the barrier layer may be equal to or less than the energy band gap of the p-type conductive semiconductor layer at a starting point in the direction of the p-type conductive semiconductor layer.

그리고, 상기 장벽층의 에너지 밴드 갭의 최고점은 상기 활성층 내의 양자벽의 에너지 밴드 갭보다 클 수 있다.The peak of the energy band gap of the barrier layer may be greater than the energy band gap of the quantum wall in the active layer.

그리고, 상기 장벽층의 두께는 적어도 2 나노미터일 수 있다.The barrier layer may have a thickness of at least 2 nanometers.

그리고, 상기 장벽층의 에너지 밴드 갭은 0.8~6.2 eV일 수 있다.In addition, the energy band gap of the barrier layer may be 0.8 ~ 6.2 eV.

그리고, 상기 장벽층의 In-plane 격자 상수는 3.10~3.54Å(옹스트롱)일 수 있다.In addition, the In-plane lattice constant of the barrier layer may be 3.10 to 3.54 Å (Angstrom).

또한, 상기 장벽층의 에너지 밴드 갭의 최저점은 상기 활성층 내의 우물층의 에너지 밴드 갭보다 클 수 있다.Further, the lowest point of the energy band gap of the barrier layer may be greater than the energy band gap of the well layer in the active layer.

실시예에 따른 발광 소자는 발광 효율이 개선된다.The light emitting device according to the embodiment has improved luminous efficiency.

도 1은 실시예에 따른 발광소자의 단면도이고,
도 2는 실시예에 따른 발광소자의 에너지 밴드 갭을 나타낸 도면이고,
도 3 및 도 4는 종래의 발광소자의 에너지 밴드 갭을 나타낸 도면이고,
도 5는 계면층의 에너지 밴드 갭 및 격자 상수를 나타낸 도면이고,
도 6은 실시예에 따른 발광소자 패키지의 단면도이다.1 is a cross-sectional view of a light emitting device according to an embodiment;
2 is a view showing an energy band gap of a light emitting device according to an embodiment;
3 and 4 are views showing an energy band gap of a conventional light emitting device,
5 is a diagram showing energy band gap and lattice constant of an interfacial layer,
6 is a cross-sectional view of a light emitting device package according to the embodiment.

이하 실시예들을 첨부한 도면을 참조하여 설명한다.Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 1은 실시예에 따른 발광소자의 단면도이고, 도 2는 실시예에 따른 발광소자의 에너지 밴드 갭을 나타낸 도면이고, 도 5는 계면층의 에너지 밴드 갭 및 격자 상수를 나타낸 도면이다. 이하에서, 도 1, 도 2 및 도 5를 참조하여 실시예에 따른 발광소자를 설명한다.1 is a cross-sectional view of a light emitting device according to an embodiment, FIG. 2 is a view showing an energy band gap of a light emitting device according to an embodiment, and FIG. 5 is a view showing an energy band gap and a lattice constant of an interface layer. Hereinafter, a light emitting device according to an embodiment will be described with reference to FIGS. 1, 2, and 5.

도시된 바와 같이 실시예에 따른 발광소자는 기판(100) 상에 제1 도전형 반도체층(110)과 활성층(120)과 계면층(130) 및 제2 도전형 반도체층(140)이 적층된다.As illustrated, in the light emitting device according to the embodiment, the first conductive semiconductor layer 110, the active layer 120, the interface layer 130, and the second conductive semiconductor layer 140 are stacked on the substrate 100. .

상기 기판(100)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등이 사용될 수 있다.The substrate 100 may be formed of a light-transmissive material, for example, sapphire (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , and GaAs.

그리고, 상기 질화물 반도체와 기판(100) 사이에는 버퍼층(미도시)이 구비되어 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화시킬 수 있는데, 버퍼층(미도시)은 저온 성장 GaN층 또는 AlN층 등을 사용할 수 있다.In addition, a buffer layer (not shown) may be provided between the nitride semiconductor and the substrate 100 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The buffer layer (not shown) may be a low temperature growth GaN layer or an AlN layer, or the like. Can be used.

제1 도전형 반도체층(110)은 제1 도전형 반도체층으로만 형성되거나, 상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 110 may be formed of only the first conductive semiconductor layer, or may further include an undoped semiconductor layer under the first conductive semiconductor layer, but is not limited thereto.

상기 제1 도전형 반도체층(110)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductivity-type semiconductor layer 110 may include, for example, an n-type semiconductor layer, wherein the n-type semiconductor layer is In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1), for example, may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, etc., Si, Ge, Sn, Se, An n-type dopant such as Te may be doped.

상기 언도프트 반도체층은 상기 제1 도전형 반도체층은 결정성 향상을 위해 형성되는 층으로, 상기 n형 도펀트가 도핑되지 않아 상기 제1 도전형 반도체층에 비해 낮은 전기전도성을 갖는 것을 제외하고는 상기 제1 도전형 반도체층과 같을 수 있다.The undoped semiconductor layer is a layer in which the first conductivity type semiconductor layer is formed to improve crystallinity, except that the n-type dopant is not doped and thus has lower electrical conductivity than that of the first conductivity type semiconductor layer. It may be the same as the first conductive semiconductor layer.

상기 제1 도전형 반도체층(110) 상에 활성층(120)이 형성될 수 있다. 상기 활성층(120)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well) 중 적어도 하나를 포함할 수 있다.An active layer 120 may be formed on the first conductivity type semiconductor layer 110. The active layer 120 is, for example, include a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) And may include at least one of a quantum wire structure, a quantum dot structure, a single quantum well structure, or a multi quantum well structure (MQW).

상기 활성층(120)은 상기 제1 도전형 반도체층(110) 및 하기의 제2 도전형 반도체층(140)으로부터 제공되는 전자 및 정공의 재결합(recombination) 과정에서 발생되는 에너지에 의해 광을 생성할 수 있다.The active layer 120 may generate light by energy generated in a recombination process of electrons and holes provided from the first conductive semiconductor layer 110 and the second conductive semiconductor layer 140. Can be.

그리고, 상기 활성층(120) 상에는 계면층(130)이 형성될 수 있다.In addition, an interface layer 130 may be formed on the active layer 120.

상기 계면층(130)은 에너지 밴드갭이 하기의 제2 도전형 반도체 방향(140)으로부터 상기 활성층(120) 방향으로 점차 증가하는 장벽층(A층)이 적어도 1회 포함될 수 있다. 도 2에서는 상기 장벽층(A층)이 3회 포함된 실시예가 도시되어 있다. 여기서, 상기 장벽층의 에너지 밴드 갭이 계단식으로 증가하면 전공에 대하여 넘기 힘든 장벽으로 작용할 수 있다.The interfacial layer 130 may include at least one barrier layer (A layer) in which an energy band gap gradually increases from the second conductive semiconductor direction 140 toward the active layer 120. 2 illustrates an embodiment in which the barrier layer (A layer) is included three times. Here, if the energy band gap of the barrier layer increases stepwise, it can act as a barrier that is difficult to pass over the major.

그리고, 상기 장벽층(A층)의 에너지 밴드 갭은 상기 제2 도전형 반도체층(140) 방향의 시작점으로부터 점차 증가하고 상기 활성층(120) 방향의 종료점에서 수직하게 감소할 수 있다. 여기서, 상기 장벽층(A층)의 에너지 밴드 갭이 수직하지 않고 완만하게 감소하면, 활성층(120) 방향으로부터 전자가 주입될 수 있으므로 수직하거나 수직에 가깝게 에너지 밴드 갭이 감소할 수 있다.In addition, the energy band gap of the barrier layer (A layer) may gradually increase from the start point in the direction of the second conductivity-type semiconductor layer 140 and may decrease vertically at the end point in the direction of the active layer 120. In this case, when the energy band gap of the barrier layer (A layer) is not vertical but gradually decreases, electron bands may be injected from the direction of the active layer 120, and thus the energy band gap may be reduced vertically or close to vertical.

이하에서, 상기 각각의 장벽층 간의 관계를 자세히 설명한다.In the following, the relationship between the respective barrier layers will be described in detail.

상기 계면층(130)은 서로 인접하는 제1 장벽층과 제2 장벽층을 포함할 수 있다. 여기서, 제2 도전형 반도체층(140)에 인접한 순서로 각각의 장벽층(A층)을 제1 장벽층, 제2 장벽층 및 제3 장벽층이라 칭한다.The interface layer 130 may include a first barrier layer and a second barrier layer adjacent to each other. Here, each barrier layer (A layer) in the order adjacent to the second conductivity-type semiconductor layer 140 is referred to as a first barrier layer, a second barrier layer, and a third barrier layer.

이때, 도 2에 도시된 바와 같이 상기 제1 장벽층은 에너지 밴드갭이 상기 제2 도전형 반도체층 방향의 시작점으로부터 점차 증가하여 상기 활성층 방향의 종료점에서 수직하게 감소한다. 그리고, 상기 제1 장벽층과 인접한 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 종료점과 접하는 시작점에서의 에너지 밴드갭이 상기 제1 장벽층의 종료점의 에너지 밴드갭과 동일하다. 그리고, 상기 제2 장벽층과 인접한 제3 장벽층의 에너지 밴드 갭은 상기 제2 장벽층의 종료점과 접하는 시작점에서의 에너지 밴드갭이 상기 제2 장벽층의 종료점의 에너지 밴드갭과 동일하다. 즉, 상기 제1 장벽층과 제2 장벽층의 에너지 밴드 갭의 패턴은 동일할 수 있고, 제2 장벽층의 에너지 밴드 갭은 제3 층의 에너지 밴드 갭과 동일할 수 있다.In this case, as shown in FIG. 2, the energy band gap of the first barrier layer gradually increases from the start point of the second conductive semiconductor layer direction and decreases vertically at the end point of the active layer direction. The energy band gap of the second barrier layer adjacent to the first barrier layer is equal to the energy band gap of the end point of the first barrier layer at the starting point of contact with the end point of the first barrier layer. The energy band gap of the third barrier layer adjacent to the second barrier layer is equal to the energy band gap of the end point of the second barrier layer at the starting point of contact with the end point of the second barrier layer. That is, the pattern of the energy band gaps of the first barrier layer and the second barrier layer may be the same, and the energy band gap of the second barrier layer may be the same as the energy band gap of the third layer.

그리고, 상기 장벽층의 에너지 밴드 갭은 상기 제2 도전형 반도체층(140) 방향의 시작점에서 상기 제2 도전형 반도체층(140, p-형 정공주입층)의 에너지 밴드 갭 이하일 수 있다. 즉, 도 2에서는 상기 제2 도전형 반도체층(140)과 면접한 제1 장벽층의 시작점의 에너지 밴드 갭이 상기 제2 도전형 반도체층(140)의 에너지 밴드 갭과 동일하게 도시되어 있는데, 상기 제2 도전형 반도체층(140)의 에너지 밴드 갭보다 작더라도 정공이 활성층(120) 방향으로 진행할 수 있다. 그러나, 상기 제2 도전형 반도체층(140)과 면접한 제1 장벽층의 시작점의 에너지 밴드 갭이 상기 제2 도전형 반도체층(140)의 에너지 밴드 갭보다 작으면, 제2 도전형 반도체층(140)으로부터 진입하는 정공은 급작스런 에너지 밴드 갭의 증가 때문에 활성층(120) 방향으로의 이동이 쉽지 않을 수도 있으나, 장벽층의 밴드 갭 기울기를 작게 하여 급격한 에너지 밴드 갭의 증가를 완화시킬 수도 있다.The energy band gap of the barrier layer may be equal to or less than the energy band gap of the second conductive semiconductor layer 140 (p-type hole injection layer) at a starting point in the direction of the second conductive semiconductor layer 140. That is, in FIG. 2, the energy band gap of the start point of the first barrier layer in contact with the second conductive semiconductor layer 140 is shown to be the same as the energy band gap of the second conductive semiconductor layer 140. Even if smaller than the energy band gap of the second conductivity type semiconductor layer 140, holes may travel toward the active layer 120. However, when the energy band gap of the start point of the first barrier layer in contact with the second conductivity type semiconductor layer 140 is smaller than the energy band gap of the second conductivity type semiconductor layer 140, the second conductivity type semiconductor layer is used. Holes entering from 140 may not be easy to move toward the active layer 120 due to a sudden increase in the energy band gap, but may reduce the band gap slope of the barrier layer to mitigate an abrupt increase in the energy band gap.

그리고, 상기 장벽층의 에너지 밴드 갭의 최고점은 상기 활성층(120) 내의 양자벽의 에너지 밴드 갭보다 클 수 있다. 즉, 도시된 바와 같이 상기 양자벽의 에너지 밴드 갭보다 상기 계면층(130)의 에너지 밴드 갭이 높아야, 상기 제1 도전형 반도체층(110, n-형 전자주입층) 방향에서 주입된 전자에 전자 저지층(electron blocking layer)로서의 역할을 충분히 수행할 수 있다. 여기서, 각각의 장벽층의 에너지 밴드 갭 중 적어도 하나의 최고점이 상기 활성층(120) 내의 양자벽의 에너지 밴드 갭보다 클 수 있다.In addition, the highest point of the energy band gap of the barrier layer may be greater than the energy band gap of the quantum wall in the active layer 120. That is, as shown, the energy band gap of the interfacial layer 130 must be higher than the energy band gap of the quantum wall, so that the electrons injected in the direction of the first conductivity-type semiconductor layer 110 (n-type electron injection layer) It can fully play a role as an electron blocking layer. Here, the highest point of at least one of the energy band gaps of each barrier layer may be greater than the energy band gap of the quantum walls in the active layer 120.

그리고, 상기 장벽층의 두께는 적어도 2 나노미터일 수 있다. 즉, 상기 각각의 장벽층의 두께가 너무 얇으면 터널링(tunneling) 효과 등으로 인하여, 전자에 대하여 배리어로서의 역할에 충분하지 못할 수 있다. 그리고, 각각의 장벽층의 두께가 너무 두꺼우면 정공의 통과에도 장애물로 작용할 수 있으므로, 10 나노미터 이하의 두께로 구비될 수 있다.The barrier layer may have a thickness of at least 2 nanometers. That is, if the thickness of each barrier layer is too thin, due to the tunneling effect, etc., it may not be sufficient to serve as a barrier to the electrons. In addition, if the thickness of each barrier layer is too thick, it may act as an obstacle to the passage of holes, so that it may be provided with a thickness of 10 nanometers or less.

즉, 상기 적어도 1개의 장벽층을 포함하는 계면층은 상기 제1 도전형 반도체층(110)으로부터 활성층(120)으로 주입된 전자에는 충분히 높은 에너지 장벽층으로 작용하므로, 전자가 상기 제2 도전형 반도체층(140)으로 진행하는 것을 방지할 수 있다.That is, since the interface layer including the at least one barrier layer acts as a sufficiently high energy barrier layer for electrons injected from the first conductivity type semiconductor layer 110 into the active layer 120, the electrons may form the second conductivity type. Proceeding to the semiconductor layer 140 can be prevented.

그러나, 상기 각각의 장벽층은 제2 도전형 반도체층(140)으로부터 상기 활성층(120) 방향으로 진행하는 정공에는 경사진 에너지 장벽으로 작용하여, 정공이 상기 장벽층을 진행하여 활성층(120)으로 주입될 수 있다.However, each barrier layer acts as an inclined energy barrier to holes traveling from the second conductivity-type semiconductor layer 140 toward the active layer 120, so that holes travel through the barrier layer to the active layer 120. May be injected.

구체적으로 상기 계면층(130)은 AlxInyGa1 -x- yN(여기서, 0≤x,y≤1)의 조성을 가질 수 있다. 그리고, 상술한 에너지 밴드 갭을 갖기 위하여, 상기 각각의 장벽층 내에서의 Al의 조성은 상기 활성층(120) 방향으로 갈수록 점차 증가할 수 있고, In의 조성은 상기 활성층(120) 방향으로 갈수록 점차 감소할 수 있다. 그리고, p형 도펀트로서 마그네슘(Mg)이 사용될 수 있다.In detail, the interfacial layer 130 may have a composition of Al x In y Ga 1 −x− y N (where 0 ≦ x, y ≦ 1). In order to have the above-described energy band gap, the composition of Al in each barrier layer may gradually increase toward the active layer 120, and the composition of In gradually toward the active layer 120. May decrease. And magnesium (Mg) may be used as the p-type dopant.

도 5는 계면층의 에너지 밴드 갭 및 격자 상수를 나타낸 도면이다. 질화갈륨 (GaN)의 Bandgap Eg는 3.4 eV이고, In-plane 격자상수는 3.185 Å(옹스트롱)이다. 도 5에 도시된 바와 같이, 상기 계면층의 조성이 GaN일 경우 상기 장벽층의 조성은 빗금친 영역 내에서 선택할 수 있으므로, 상기 장벽층(A층)의 에너지 밴드 갭은 0.8~6.2 eV일 수 있으며 In-plane 격자 상수는 3.10~3.54Å(옹스트롱)일 수 있다.5 is a graph showing energy band gaps and lattice constants of an interfacial layer. The bandgap Eg of gallium nitride (GaN) is 3.4 eV, and the in-plane lattice constant is 3.185 Å (Angstrom). As shown in FIG. 5, when the composition of the interfacial layer is GaN, the composition of the barrier layer may be selected within the hatched region, and thus the energy band gap of the barrier layer (A layer) may be 0.8 to 6.2 eV. In-plane lattice constant can be 3.10 ~ 3.54Å (Angstrom).

상기 계면층(130) 상에는 제2 도전형 반도체층(140)이 형성될 수 있다. 상기 제2 도전형 반도체층(140)은 예를 들어 p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductivity type semiconductor layer 140 may be formed on the interface layer 130. The second conductivity-type semiconductor layer 140 may be implemented, for example, as a p-type semiconductor layer, wherein the p-type semiconductor layer is In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≦ y≤1, 0≤x + y≤1), for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and may be selected from Mg, Zn, Ca, Sr, Ba P-type dopants may be doped.

여기서, 상술한 바와 다르게, 상기 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(140)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제1 도전형 반도체층(110) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있는데, 이에 따라 본 실시예에 따른 상기 발광 소자는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.Here, unlike the above, the first conductivity-type semiconductor layer 110 may include a p-type semiconductor layer, and the second conductivity-type semiconductor layer 140 may include an n-type semiconductor layer. In addition, a third conductive semiconductor layer (not shown) including an n-type or p-type semiconductor layer may be formed on the first conductive semiconductor layer 110. Accordingly, the light emitting device according to the present embodiment It may have at least one of np, pn, npn, pnp junction structure.

또한, 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(140) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the first conductive semiconductor layer 110 and the second conductive semiconductor layer 140 may be uniformly or non-uniformly formed. That is, the structure of the plurality of semiconductor layers may be formed in various ways, but is not limited thereto.

그리고, 상기 제1 도전형 반도체층(110)과 제2 도전형 반도체층(140) 상에는 각각 제1 전극(170)과 제2 전극(180)이 구비된다. 여기서, 상기 제1 전극(170)과 제2 전극(180)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 170 and the second electrode 180 are provided on the first conductive semiconductor layer 110 and the second conductive semiconductor layer 140, respectively. Here, the first electrode 170 and the second electrode 180 are at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au), respectively. It may be formed in a single layer or a multi-layer structure, including.

이상에서는 수평형 발광소자의 구조를 설명하였으나, 수직형 발광소자에서도 장벽층을 포함하는 계면층이 제2 도전형 반도체층과 활성층 사이에 존재할 수 있다.The structure of the horizontal light emitting device has been described above, but in the vertical light emitting device, an interface layer including a barrier layer may exist between the second conductive semiconductor layer and the active layer.

상술한 실시예에 따른 발광소자의 효과는 도 3 및 도 4에 도시된 종래의 발광소자의 에너지 밴드 갭과 비교하여 설명한다.Effects of the light emitting device according to the above-described embodiment will be described in comparison with the energy band gap of the conventional light emitting device shown in FIGS. 3 and 4.

종래의 발광소자는 도 3 및 도 4에 도시된 바와 같이, 활성층과 p형 도전형 반도체층(p-형 GaN) 사이에 전자 저지층(Electron blocking layer)이 구비될 수 있다.In the conventional light emitting device, as shown in FIGS. 3 and 4, an electron blocking layer may be provided between the active layer and the p-type conductive semiconductor layer (p-type GaN).

여기서, 전자 저지층의 구성은 도 3에 도시된 바와 같이 두꺼운 p-AlGaN single layer이거나, 도 4에 도시된 바와 같이 p-AlGaN/p-GaN이 반복적으로 적층되는 초격자(superlattice) 구조일 수 있다.Here, the configuration of the electron blocking layer may be a thick p-AlGaN single layer as shown in FIG. 3 or a superlattice structure in which p-AlGaN / p-GaN is repeatedly stacked as shown in FIG. 4. have.

그리고, 상기 전자 저지층은 다중 양자 우물 구조의 활성층 내의 마지막 GaN 양자벽(last GaN 양자벽)보다 에너지 밴드 갭이 충분히 커서 n형 도전형 반도체층으로부터 공급된 전자가 활성층 지나서 발광에 참여하지 않고 p형 도전형 반도체층으로 넘어가는 것을 차단할 수 있다.The electron blocking layer has a sufficiently large energy band gap than the last GaN quantum wall in the active layer of the multi-quantum well structure, so that electrons supplied from the n-type conductive semiconductor layer do not participate in light emission past the active layer. It is possible to block the transfer to the type conductive semiconductor layer.

그러나, 도 3에 도시된 실시예의 경우, p-AlGaN 전자 저지층이 얇으면 전자가 양자역학적 터널링을 통해서 p형 도전형 반도체층 방향으로 넘어갈 수 있다. 따라서, 전자의 터널링 현상이 일어나지 않도록 전자 저지층을 두껍게 형성하는 것을 고려할 수 있으나, 두꺼운 전자 저지층은 p형 도전형 반도체층으로부터 활성층으로 주입되어야 하는 정공에게도 에너지 장벽으로 작용하여 정공의 주입효율을 크게 저하시킬 수 있다.However, in the case of the embodiment illustrated in FIG. 3, when the p-AlGaN electron blocking layer is thin, electrons may be transferred to the p-type conductive semiconductor layer through quantum mechanical tunneling. Therefore, it may be considered to form an electron blocking layer thick so that tunneling phenomenon of electrons does not occur, but the thick electron blocking layer acts as an energy barrier to holes to be injected into the active layer from the p-type conductive semiconductor layer, thereby improving the hole injection efficiency. It can greatly reduce.

그리고, 도 4에 도시된 실시예에서 얇은 p-AlGaN층과 얇은 P-GaN층을 교대로 적층하면, P-AlGaN층이 얇아서 p형 도전형 반도체층으로부터 활성층으로 주입되는 정공들이 양자역학적 터널링을 통하여서 초격자층을 통과할 수 있다. 그러나, 전자 역시 얇은 P-AlGaN층을 양자역학적 터널링을 통하여서 통과할 수 있으므로 활성층으로부터 p형 도전형 반도체층 방향으로의 전자의 누설을 효과적으로 차단하지 못할 수 있다.In the embodiment shown in FIG. 4, when a thin p-AlGaN layer and a thin P-GaN layer are alternately stacked, holes in which the P-AlGaN layer is thin and injected into the active layer from the p-type conductive semiconductor layer undergo quantum mechanical tunneling. Can pass through the superlattice layer. However, electrons may also pass through the thin P-AlGaN layer through quantum mechanical tunneling, and thus may not effectively block the leakage of electrons from the active layer toward the p-type conductive semiconductor layer.

실시예에 따른 발광소자는, p형 도전형 반도체층과 활성층 사이에 장벽층(A층)이 적어도 1회 반복 적층되는 계면층이 구비되어 있고, 각각의 계면층은 에너지 밴드 갭이 활성층 방향으로 점진적으로 증가한다.The light emitting device according to the embodiment includes an interface layer in which a barrier layer (A layer) is repeatedly stacked at least once between the p-type conductive semiconductor layer and the active layer, and each interface layer has an energy band gap in the direction of the active layer. Incrementally increases.

따라서, p형 도전형 반도체층으로부터 활성층 방향으로 주입되는 다량의 순방향 정공들은 먼저 장벽층을 만나고, p형 도전형 반도체층과 인접한 장벽층의 시작점은 에너지 밴드 갭이 작고 활성층 방향으로 에너지 밴드 갭이 점진적으로 증가하므로, 순방향 전압 인가시 주입되는 다량의 정공들은 장벽층의 에너지 밴드 갭의 경사를 타고 수월하게 활성층 방향으로 주입된다.Therefore, a large amount of forward holes injected from the p-type conductive semiconductor layer toward the active layer first meet the barrier layer, and the starting point of the barrier layer adjacent to the p-type conductive semiconductor layer has a small energy band gap and an energy band gap toward the active layer. As it gradually increases, a large amount of holes injected when forward voltage is applied is easily injected along the slope of the energy band gap of the barrier layer toward the active layer.

한편, 활성층 내의 양자우물에 있는 소량의 전자들은 활성층과 인접한 에너지 밴드 갭이 상대적으로 큰 장벽층의 한쪽 에너지 장벽(종료점의 에너지 장벽)을 만나게 되므로, 순방향 전압인가 상태에서 p형 도전형 반도체층 방향으로의 순방향 전자누설이 효과적으로 차단된다.On the other hand, a small amount of electrons in the quantum well in the active layer encounter one energy barrier (end point energy barrier) of the barrier layer having a relatively large energy band gap adjacent to the active layer, so that the direction of the p-type semiconductor layer in the forward voltage state is applied. Forward electron leakage into the furnace is effectively blocked.

따라서, 에너지 밴드 갭이 활성층 방향으로 점진적으로 증가하는 장벽층을 다중으로 적층하여 순방향 정공 주입을 원활히 하면서 동시에 활성층에서 p형 도전형 반도체층 방향으로의 전자누설을 효과적으로 차단하게 된다.Accordingly, by stacking multiple barrier layers with increasing energy band gap toward the active layer, the hole injection is facilitated and the electron leakage from the active layer toward the p-type semiconductor layer is effectively blocked.

실시예에서는 계면층과 활성층을 구별하여 설명하였으나 이에 한정되는 것은 아니며, 활성층의 일부분으로서 활성층이 존재할 수도 있다.In the exemplary embodiment, the interface layer and the active layer are distinguished from each other, but the present invention is not limited thereto, and the active layer may exist as a part of the active layer.

도 6은 발광 소자 패키지의 일실시예의 단면도이다. 이하에서, 도 6을 참조하여 발광 소자 패키지의 일실시예를 설명한다.6 is a cross-sectional view of an embodiment of a light emitting device package. Hereinafter, an embodiment of the light emitting device package will be described with reference to FIG. 6.

도시된 바와 같이, 실시예에 따른 발광 소자 패키지는 패키지 몸체(320)와, 상기 패키지 몸체(320)에 설치된 제1 전극층(331) 및 제2 전극층(332)과, 상기 패키지 몸체(320)에 설치되어 상기 제1 전극층(331) 및 제2 전극층(332)과 전기적으로 연결되는 실시예에 따른 발광 소자(300)와, 상기 발광 소자(00)를 포위하는 충진재(340)를 포함한다.As illustrated, the light emitting device package according to the embodiment may include a package body 320, a first electrode layer 331 and a second electrode layer 332 installed on the package body 320, and the package body 320. The light emitting device 300 includes a light emitting device 300 according to an exemplary embodiment and is electrically connected to the first electrode layer 331 and the second electrode layer 332, and a filler 340 surrounding the light emitting device 00.

상기 패키지 몸체(320)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(300)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The package body 320 may include a silicon material, a synthetic resin material, or a metal material. An inclined surface may be formed around the light emitting device 300 to increase light extraction efficiency.

상기 제1 전극층(311) 및 제2 전극층(312)은 서로 전기적으로 분리되며, 상기 발광 소자(300)에 전원을 제공한다. 또한, 상기 제1 전극층(311) 및 제2 전극층(312)은 상기 발광 소자(300)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(300)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 311 and the second electrode layer 312 are electrically separated from each other, and provide power to the light emitting device 300. In addition, the first electrode layer 311 and the second electrode layer 312 can increase the light efficiency by reflecting the light generated from the light emitting device 300, the outside of the heat generated from the light emitting device 300 May also act as a drain.

상기 발광 소자(300)는 상기 패키지 몸체(320) 상에 설치되거나 상기 제1 전극층(311) 또는 제2 전극층(312) 상에 설치될 수 있다.The light emitting device 300 may be installed on the package body 320 or on the first electrode layer 311 or the second electrode layer 312.

상기 발광 소자(300)는 상기 제1 전극층(311) 및 제2 전극층(312)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The light emitting device 300 may be electrically connected to the first electrode layer 311 and the second electrode layer 312 by any one of a wire method, a flip chip method, or a die bonding method.

상기 충진재(340)는 상기 발광 소자(300)를 포위하여 보호할 수 있다. 또한, 상기 충진재(340)에는 형광체가 포함되어 상기 발광 소자(300)에서 방출된 광의 파장을 변화시킬 수 있다.The filler 340 may surround and protect the light emitting device 300. In addition, the filler 340 may include a phosphor to change the wavelength of light emitted from the light emitting device 300.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may mount at least one of the light emitting devices of the above-described embodiments as one or more, but is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp and a street lamp. .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated as above without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

100 : 기판 110 : 제1 도전형 반도체층
120 : 활성층 130 : 계면층
140 : 제2 도전형 반도체층 170 : 제1 전극
180 : 제2 전극 300: 발광소자
311 : 제1 전극층 312 : 제2 전극층
320 : 패키지 바디 340 : 충진재100 substrate 110 first conductive semiconductor layer
120: active layer 130: interface layer
140: second conductive semiconductor layer 170: first electrode
180: second electrode 300: light emitting element
311: first electrode layer 312: second electrode layer
320: package body 340: filler

Claims (14)

기판;
상기 기판 상에 n형 도전형 반도체층;
상기 n형 도전형 반도체층 상에 활성층;
상기 활성층 상에 계면층; 및
상기 계면층 상에 p형 도전형 반도체층을 포함하고,
상기 계면층은 에너지 밴드 갭이 상기 p형 도전형 반도체층 방향으로부터 상기 활성층 방향으로 증가하는 장벽층을 하나 이상 포함하고, 상기 장벽층의 에너지 밴드 갭은 상기 p형 도전형 반도체층 방향의 시작점에서 상기 p형 도전형 반도체층의 에너지 밴드 갭 이하인 발광소자.Board;
An n-type conductive semiconductor layer on the substrate;
An active layer on the n-type conductive semiconductor layer;
An interface layer on the active layer; And
A p-type conductive semiconductor layer on the interface layer,
The interfacial layer includes one or more barrier layers whose energy band gap increases from the p-type conductive semiconductor layer direction to the active layer direction, wherein the energy band gap of the barrier layer is at the starting point of the p-type conductive semiconductor layer direction. A light emitting device having an energy band gap or less of the p-type conductive semiconductor layer. 제 1 항에 있어서,
상기 장벽층의 에너지 밴드 갭은 상기 p형 도전형 반도체층 방향의 시작점으로부터 증가하고 상기 활성층 방향의 종료점에서 수직하게 감소하는 발광소자.The method of claim 1,
The energy band gap of the barrier layer increases from the start point in the direction of the p-type conductive semiconductor layer and decreases vertically at the end point in the direction of the active layer. 제 1 항에 있어서,
상기 계면층은 서로 인접하는 제1 장벽층과 제2 장벽층을 포함하고, 상기 제1 장벽층은 에너지 밴드갭이 상기 p형 도전형 반도체층 방향의 시작점으로부터 증가하여 상기 활성층 방향의 종료점에서 수직하게 감소하고, 상기 제2 장벽층은 에너지 밴드 갭이 상기 p형 도전형 반도체층 방향의 시작점으로부터 증가하여 상기 활성층 방향의 종료점에서 수직하게 감소하며, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 종료점과 접하는 시작점에서의 에너지 밴드갭이 상기 제1 장벽층의 종료점의 에너지 밴드갭과 동일한 발광소자. The method of claim 1,
The interfacial layer includes a first barrier layer and a second barrier layer adjacent to each other, wherein the first barrier layer has an energy bandgap increased from a start point of the p-type conductive semiconductor layer direction and perpendicular to an end point of the active layer direction. The second barrier layer decreases vertically at the end point of the active layer direction by increasing the energy band gap from the start point of the p-type conductivity type semiconductor layer direction, and the energy band gap of the second barrier layer is determined by the second barrier layer. 1. A light emitting device in which the energy bandgap at the starting point of contact with the end point of the barrier layer is equal to the energy bandgap of the end point of the first barrier layer. 제 3 항에 있어서,
상기 제1 장벽층과 제2 장벽층의 에너지 밴드 갭의 패턴은 동일한 발광소자.The method of claim 3, wherein
The light emitting device of the energy band gap pattern of the first barrier layer and the second barrier layer is the same. 제 1 항에 있어서,
상기 계면층은, AlxInyGa1 -x- yN(여기서, 0≤x,y≤1)의 조성을 갖는 발광소자.The method of claim 1,
A light emitting device having a composition of the interface layer, Al x In y Ga 1 -x- y N ( where, 0≤x, y≤1). 제 1 항에 있어서,
상기 계면층은 마그네슘(Mg)이 도핑된 발광소자.The method of claim 1,
The interface layer is a light emitting device doped with magnesium (Mg). 제 5 항에 있어서,
상기 장벽층 내에서의 Al 조성은 상기 활성층 방향으로 증가하는 발광소자.The method of claim 5, wherein
The Al composition in the barrier layer increases in the direction of the active layer. 제 5 항에 있어서,
상기 장벽층 내에서의 In 조성은 상기 활성층 방향으로 감소하는 발광소자.The method of claim 5, wherein
The In composition in the barrier layer is reduced in the direction of the active layer. 삭제delete 제 1 항에 있어서,
상기 장벽층의 에너지 밴드 갭의 최고점은 상기 활성층 내의 양자벽의 에너지 밴드 갭보다 큰 발광소자.The method of claim 1,
The highest point of the energy band gap of the barrier layer is larger than the energy band gap of the quantum wall in the active layer. 제 1 항에 있어서,
상기 장벽층의 두께는 적어도 2 나노미터인 발광소자.The method of claim 1,
The barrier layer has a thickness of at least 2 nanometers. 제 1 항에 있어서,
상기 장벽층의 에너지 밴드 갭은 0.8~6.2 eV인 발광소자.The method of claim 1,
The energy band gap of the barrier layer is a light emitting device of 0.8 ~ 6.2 eV. 제 1 항에 있어서,
상기 장벽층의 In-plane 격자 상수는 3.10~3.54Å(옹스트롱)인 발광 소자.The method of claim 1,
In-plane lattice constant of the barrier layer is a light emitting device of 3.10 ~ 3.54Å (Angstrom). 제 1 항에 있어서,
상기 장벽층의 에너지 밴드 갭의 최저점은 상기 활성층 내의 우물층의 에너지 밴드 갭보다 큰 발광소자.
The method of claim 1,
The lowest point of the energy band gap of the barrier layer is larger than the energy band gap of the well layer in the active layer.
KR1020100075247A 2010-08-04 2010-08-04 Light emitting device KR101134407B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100075247A KR101134407B1 (en) 2010-08-04 2010-08-04 Light emitting device
US13/178,691 US8426844B2 (en) 2010-08-04 2011-07-08 Light emitting device, light emitting device package, and display device therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075247A KR101134407B1 (en) 2010-08-04 2010-08-04 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120013081A KR20120013081A (en) 2012-02-14
KR101134407B1 true KR101134407B1 (en) 2012-04-09

Family

ID=45836760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075247A KR101134407B1 (en) 2010-08-04 2010-08-04 Light emitting device

Country Status (1)

Country Link
KR (1) KR101134407B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101954205B1 (en) * 2013-02-04 2019-05-31 엘지이노텍 주식회사 A light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050010017A (en) * 2002-05-30 2005-01-26 크리 인코포레이티드 Group iii nitride led with undoped cladding layer and multiple quantum well
KR20080010136A (en) * 2006-07-26 2008-01-30 엘지전자 주식회사 Nitride based light emitting diode
KR100924454B1 (en) 2009-02-06 2009-11-03 갤럭시아포토닉스 주식회사 Light Emitting Diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050010017A (en) * 2002-05-30 2005-01-26 크리 인코포레이티드 Group iii nitride led with undoped cladding layer and multiple quantum well
KR20080010136A (en) * 2006-07-26 2008-01-30 엘지전자 주식회사 Nitride based light emitting diode
KR100924454B1 (en) 2009-02-06 2009-11-03 갤럭시아포토닉스 주식회사 Light Emitting Diode

Also Published As

Publication number Publication date
KR20120013081A (en) 2012-02-14

Similar Documents

Publication Publication Date Title
KR101712049B1 (en) Light emitting device
KR101110937B1 (en) Nitride semiconductor light emitting diode
JP6081709B2 (en) Light emitting element
KR20110128545A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102053388B1 (en) Light emitting device
KR20110126793A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101071755B1 (en) Light emitting device
KR101423720B1 (en) Light emitting device having active region of multi quantum well structure and method for fabricating the same
KR101011757B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20120019598A (en) Light emitting device
US9112092B2 (en) Light emitting device and light emitting device package
KR101134408B1 (en) Light emitting device
KR101125026B1 (en) Light emitting device and method for fabricating the light emitting device
KR102238195B1 (en) Ultra violet light emitting device and lighting system
KR101134407B1 (en) Light emitting device
US9236531B2 (en) Light emitting device and lighting system
KR20120018583A (en) Light emitting device
KR101667925B1 (en) Light emitting device and light emitting device package
KR101700792B1 (en) Light emitting device
KR102397266B1 (en) Light emitting device and lighting apparatus
KR101071756B1 (en) Light emitting device
KR20120011198A (en) Light emitting device, light emitting device package and method for fabricating light emitting device
KR102008363B1 (en) Light emitting device and lighting system
KR101134406B1 (en) Light emitting device
KR102034709B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 8