KR101133147B1 - Differential-fed Power combine/divide device - Google Patents

Differential-fed Power combine/divide device Download PDF

Info

Publication number
KR101133147B1
KR101133147B1 KR1020100080333A KR20100080333A KR101133147B1 KR 101133147 B1 KR101133147 B1 KR 101133147B1 KR 1020100080333 A KR1020100080333 A KR 1020100080333A KR 20100080333 A KR20100080333 A KR 20100080333A KR 101133147 B1 KR101133147 B1 KR 101133147B1
Authority
KR
South Korea
Prior art keywords
peripheral
terminal
output
terminals
input
Prior art date
Application number
KR1020100080333A
Other languages
Korean (ko)
Other versions
KR20120017622A (en
Inventor
육종관
홍영표
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020100080333A priority Critical patent/KR101133147B1/en
Publication of KR20120017622A publication Critical patent/KR20120017622A/en
Application granted granted Critical
Publication of KR101133147B1 publication Critical patent/KR101133147B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type

Landscapes

  • Amplifiers (AREA)

Abstract

차동 입출력 특성을 갖는 전력 합성/분배 장치가 제공되나. 차동 입출력 특성을 갖는 전력 합성/분배 장치는 제1 도전막 상의 유전막, 유전막 상의 제2 도전막, 유전막의 중앙부를 관통하는 중앙 단자, 및 유전막의 중앙부와 유전막의 가장자리 사이의 주변 부분들 관통하는 주변 단자들을 포함하되, 주변 단자들은 제1 및 제2 주변 단자들을 포함하고, 제1 및 제2 주변 단자들은 서로 반평행한(antiparallel) 급전 방향을 가질 수 있다. Is there a power synthesis / distribution device with differential input / output characteristics? A power synthesis / distribution apparatus having differential input / output characteristics includes a dielectric film on a first conductive film, a second conductive film on a dielectric film, a central terminal passing through a center portion of the dielectric film, and a peripheral portion passing through peripheral portions between the center portion of the dielectric film and the edge of the dielectric film. The terminals may include peripheral terminals including first and second peripheral terminals, and the first and second peripheral terminals may have anti-parallel feeding directions to each other.

Description

차동 입출력 특성을 갖는 전력 합성/분배 장치 {Differential-fed Power combine/divide device}{Differential-fed Power combine / divide device}

본 발명은 차동 입출력 특성을 갖는 전력 합성/분배 장치에 관한 것이다. The present invention relates to a power synthesis / distribution device having differential input / output characteristics.

전력 합성기/분배기는 다수의 증폭기들의 전력 합성 및 분배, 또는 배열 안테나의 빔형성(beam-forming)을 구현하기 위해 필요한 소자이다. 특히 방사형 도파관 (radial waveguide) 구조는 낮은 삽입손실과 높은 전력 전달 특성 등과 같은 장점으로 인해 전송 선로로써 마이크로파 및 밀리미터파 대역의 시스템에서 광범위하게 사용된다. 그러나 방사형 도파관은 크고 무거울 뿐만 아니라, 고가의 제작 비용을 요구하는 문제점을 갖고 있다. 최근에는 이러한 방사형 도파관의 장점을 활용하고, 단점을 보안하기 위해 일반적인 인쇄 회로 기판(printed circuit board)에 메탈릭 비아 홀을 주기적으로 배열하여 방사형 도파관과 유사한 동작 특성을 갖는 기판 집적 도파관(substrate integrated waveguide)에 대한 연구가 활발히 진행되고 있다. A power synthesizer / divider is a device necessary for implementing power synthesis and distribution of multiple amplifiers, or beam-forming of an array antenna. Radial waveguide structures, in particular, are widely used in microwave and millimeter wave systems as transmission lines due to their low insertion loss and high power transfer characteristics. Radial waveguides, however, have problems that are not only large and heavy, but also require expensive manufacturing costs. Recently, in order to take advantage of the radial waveguide and to secure the disadvantage, the substrate integrated waveguide having a similar operation characteristic to the radial waveguide by periodically arranging metallic via holes in a general printed circuit board. There is an active research on.

본 발명의 일 기술적 과제는 고신뢰성의 차동 입출력 특성을 갖는 전력 합성/분배 장치를 제공하는 데 있다. One technical problem of the present invention is to provide a power synthesizing / distributing apparatus having high reliability differential input / output characteristics.

본 발명의 다른 기술적 과제는 고효율에 최적화된 차동 입출력 특성을 갖는 전력 합성/분배 장치를 제공하는 데 있다. Another technical problem of the present invention is to provide a power synthesis / distribution device having differential input / output characteristics optimized for high efficiency.

상기 기술적 과제를 달성하기 위해 본 발명은 차동 입출력 특성을 갖는 전력 합성/분배 장치를 제공한다. 상기 차동 입출력 특성을 갖는 전력 합성/분배 장치는 제1 도전막 상의 유전막, 상기 유전막 상의 제2 도전막, 상기 유전막의 중앙부를 관통하는 중앙 단자, 및 상기 유전막의 상기 중앙부와 상기 유전막의 가장자리 사이의 주변 부분들 관통하는 주변 단자들을 포함하되, 상기 주변 단자들은 제1 및 제2 주변 단자들을 포함하고, 상기 제1 및 제2 주변 단자들은 서로 반평행한(antiparallel) 급전 방향을 갖는다. In order to achieve the above technical problem, the present invention provides a power synthesis / distribution device having differential input / output characteristics. The power synthesizing / distributing apparatus having the differential input / output characteristic includes a dielectric film on a first conductive film, a second conductive film on the dielectric film, a central terminal passing through a central portion of the dielectric film, and between the center portion of the dielectric film and an edge of the dielectric film. Peripheral terminals passing through the peripheral portions, the peripheral terminals including first and second peripheral terminals, the first and second peripheral terminals having anti-parallel feeding directions to each other.

상기 제1 주변 단자로 입출력되는 신호와 상기 제2 주변 단자로 입출력되는 신호는 위상 차이를 가질 수 있다. A signal input and output to the first peripheral terminal and a signal input and output to the second peripheral terminal may have a phase difference.

상기 차동 입출력 특성을 갖는 전력 합성/분배 장치는 상기 제1 주변 단자와 연결되고, 제1 방향으로 연장하는 제1 커넥터, 및 상기 제2 주변 단자와 연결되고, 상기 제1 방향과 반평행한 제2 방향으로 연장하는 제2 커넥터를 더 포함할 수 있다. The power synthesizing / distributing device having the differential input / output characteristic may include a first connector connected to the first peripheral terminal, extending in a first direction, and connected to the second peripheral terminal and antiparallel to the first direction. It may further include a second connector extending in two directions.

상기 중앙 단자로 입력 신호가 입력되고, 상기 제1 및 제2 주변 단자들로부터 제1 및 제2 출력 신호들이 각각 출력되되, 상기 제1 출력 신호 및 상기 제2 출력 신호의 위상차이는 180°일 수 있다. An input signal is input to the center terminal, and first and second output signals are output from the first and second peripheral terminals, respectively, and the phase difference between the first output signal and the second output signal is 180 °. Can be.

상기 제1 및 제2 주변 단자들로 제1 및 제2 입력 신호가 각각 입력되고, 상기 중앙 단자로부터 출력신호가 출력되되, 상기 제1 및 제2 입력 신호의 위상차이는 180°일 수 있다. First and second input signals may be input to the first and second peripheral terminals, respectively, and an output signal may be output from the center terminal, and the phase difference between the first and second input signals may be 180 °.

상기 주변 단자들은 짝수개로 배치되고, 제1 방향으로 급전되는 주변 단자들의 개수와 제2 방향으로 급전되는 주변 단자들의 개수는 동일하되, 상기 제1 및 제2 방향은 서로 반평행할 수 있다. The peripheral terminals may be arranged in an even number, and the number of peripheral terminals fed in a first direction may be the same as the number of peripheral terminals fed in a second direction, but the first and second directions may be antiparallel to each other.

상기 중앙 단자, 및 상기 주변 단자들은 상기 제1 및 제2 도전막들과 절연될 수 있다. The center terminal and the peripheral terminals may be insulated from the first and second conductive layers.

상기 주변 단자들은 상기 중앙 단자로부터 동일한 거리에 위치할 수 있다. The peripheral terminals may be located at the same distance from the center terminal.

상기 차동 입출력 특성을 갖는 전력 합성/분배 장치는 제1 면 및 상기 제1 면에 대향하는 제2 면을 포함하는 유전막, 상기 제1 면 상에 배치되고 상기 유전막의 중앙부를 노출하는 제1 중앙 개구부 및 상기 유전막의 중앙부와 상기 유전막의 가장자리 사이의 주변 부분을 노출하는 제1 주변 개구부들을 포함하는 제1 도전막, 상기 제2 면 상에 배치되고 상기 유전막의 상기 중앙부를 노출하는 제2 중앙 개구부 및 상기 유전막의 상기 주변 부분을 노출하는 제2 주변 개구부들을 포함하는 제2 도전막, 상기 제1 및 제2 중앙 개구부들에 의해 노출된 상기 유전막의 상기 중앙부를 관통하는 중앙 단자, 및 상기 제1 및 제2 주변 개구부들에 의해 노출된 상기 유전막의 상기 주변 부분을 관통하는 주변 단자들을 포함하되, 적어도 어느 하나의 주변 단자의 급전 방향은 나머지 주변 단자들의 급전 방향과 다르다. The power synthesizing / distributing apparatus having the differential input / output characteristic may include a dielectric film including a first surface and a second surface opposite to the first surface, and a first central opening disposed on the first surface and exposing a center portion of the dielectric film. And a first conductive layer including first peripheral openings exposing a peripheral portion between the central portion of the dielectric layer and the edge of the dielectric layer, a second central opening disposed on the second surface and exposing the central portion of the dielectric layer; A second conductive film including second peripheral openings exposing the peripheral portion of the dielectric film, a central terminal passing through the central portion of the dielectric film exposed by the first and second central openings, and the first and Peripheral terminals penetrating the peripheral portion of the dielectric film exposed by the second peripheral openings, wherein the feeding direction of at least one peripheral terminal is Mudgee different from the feeding direction of the neighboring terminals.

상기 주변 단자들은 서로 다른 방향으로 급전되는 제1 주변 단자 및 제2 주변 단자를 포함하되, 상기 제1 주변 단자는 상기 제1 도전막에 인접한 일단 및 상기 제2 도전막에 인접한 타단을 포함하되, 상기 제1 주변 단자의 상기 일단은 상기 유전막의 상기 제1 면과 공면을 이루고 상기 제1 주변 단자의 상기 타단은 상기 유전막의 상기 제2 면으로부터 돌출되고, 상기 제2 주변 단자는 상기 제1 도전막에 인접한 일단 및 상기 제2 도전막에 인넙한 타단을 포함하되 상기 제2 주변 단자의 상기 일단은 상기 유전막의 상기 제1 면으로부터 돌출되고, 상기 제2 주변 단자의 상기 타단은 상기 유전막의 상기 제2 면과 공면을 이룰 수 있다. The peripheral terminals may include a first peripheral terminal and a second peripheral terminal fed in different directions, and the first peripheral terminal may include one end adjacent to the first conductive layer and the other end adjacent to the second conductive layer. The one end of the first peripheral terminal is coplanar with the first surface of the dielectric film, the other end of the first peripheral terminal protrudes from the second surface of the dielectric film, and the second peripheral terminal is the first conductive layer. And one end adjacent to the film and the other end of the second conductive film, wherein the one end of the second peripheral terminal protrudes from the first surface of the dielectric film, and the other end of the second peripheral terminal is formed of the dielectric film. Can be coplanar with the second plane.

상기 차동 입출력 특성을 갖는 전력 합성/분배 장치는 상기 제1 주변 단자의 상기 타단과 연결되고 제1 방향으로 연장하는 제 커넥터, 및 상기 제2 주변 단자의 상기 일단과 연결되고, 상기 제1 방향과 반평행한 제2 방향으로 연장하는 제2 커넥터를 더 포함할 수 있다. The power synthesizing / distributing device having the differential input / output characteristic is connected to the other end of the first peripheral terminal and extends in a first direction, and is connected to the one end of the second peripheral terminal and the first direction. It may further include a second connector extending in the anti-parallel second direction.

상기 제1 및 제2 중앙 개구부는 상기 유전막을 사이에 두고 서로 정렬되고, 상기 제1 및 제2 주변 개구부들은 상기 유전막을 사이에 두고 서로 정렬될 수 있다. The first and second central openings may be aligned with each other with the dielectric film interposed therebetween, and the first and second peripheral openings may be aligned with each other with the dielectric film interposed therebetween.

상기 중앙 단자의 폭은 상기 제1 중앙 개구부이 폭보다 작고, 상기 중앙 단자의 폭은 상기 제2 중앙 개구부의 폭보다 작고, 상기 주변 단자의 폭은 상기 제1 주변 개구부들의 폭보다 작고, 상기 주변 단자의 폭은 상기 제2 주변 개구부들의 폭보다 작을 수 있다. The width of the central terminal is smaller than the width of the first central opening, the width of the central terminal is smaller than the width of the second central opening, the width of the peripheral terminal is smaller than the width of the first peripheral openings, and the peripheral terminal. The width of may be smaller than the width of the second peripheral openings.

상기 차동 입출력 특성을 갖는 전력 합성/분배 장치는 상기 유전막의 상기 가장자리를 관통하고, 상기 제1 및 제2 도전막과 접촉하는 비아 플러그들을 더 포함할 수 있다. The power synthesizing / distributing device having the differential input / output characteristic may further include via plugs penetrating the edge of the dielectric layer and contacting the first and second conductive layers.

상기 중앙 단자와 상기 주변 단자들 사이의 거리는, 상기 주변 단자들과 상기 주변 단자들에 인접한 비아 플러그들 사이의 거리보다 길 수 있다.The distance between the center terminal and the peripheral terminals may be longer than the distance between the peripheral terminals and the via plugs adjacent to the peripheral terminals.

상기 차동 입출력 특성을 갖는 전력 합성/분배 장치는 중앙 단자, 상기 중앙 단자로부터 동일한 거리에 위치하고, 2차원적으로 배열된 주변 단자들, 및 상기 중앙 단자 및 상기 주변 단자들 사이의 유전막을 포함하되, 상기 주변 단자들로 입출력되는 신호들은 위상의 차이를 가질 수 있다. The power synthesizing / distributing apparatus having the differential input / output characteristic includes a central terminal, a peripheral terminal disposed at the same distance from the central terminal, two-dimensionally arranged, and a dielectric film between the central terminal and the peripheral terminals, Signals input and output to the peripheral terminals may have a phase difference.

상기 주변 단자들은 제1 그룹 및 제2 그룹으로 나누어지고, 상기 제1 및 제2 그룹의 급전 방향은 서로 반평행할 수 있다. The peripheral terminals may be divided into a first group and a second group, and feeding directions of the first and second groups may be antiparallel to each other.

상기 제1 그룹의 주변 단자들로 입출력되는 신호들의 위상은 서로 동일하고, 상기 제2 그룹의 주변 단자들로 입출력되는 신호들의 위상은 서로 동일할 수 있다. The phases of the signals input and output to the peripheral terminals of the first group may be identical to each other, and the phases of the signals input and output to the peripheral terminals of the second group may be identical to each other.

상기 주변 단자들은 2n (n 은 1 이상의 자연수) 개 배치되고, 상기 주변 단자들은 상기 중앙 단자를 중심으로 360°/2n 의 각도로 배열될 수 있다. The peripheral terminals may be disposed 2n (n is a natural number of 1 or more), and the peripheral terminals may be arranged at an angle of 360 ° / 2n with respect to the center terminal.

본 발명에 따르면, 중앙 단자, 및 복수의 주변 단자가 제공된다. 상기 복수의 주변 단자들은 서로 반평행한 급전 방향을 갖는 제1 그룹의 주변 단자 및 제2 그룹의 주변 단자를 포함한다. 이로 인해, 상기 제1 및 제2 그룹의 주변 단자들의 입출력 신호들은 차동 입출력 특성을 나타낼 수 있다. According to the present invention, a center terminal and a plurality of peripheral terminals are provided. The plurality of peripheral terminals include a first group of peripheral terminals and a second group of peripheral terminals having feeding directions antiparallel to each other. As a result, the input / output signals of the peripheral terminals of the first and second groups may exhibit differential input / output characteristics.

도 1a 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 제1 관점의 사시도이다.
도 1b 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로 제2 관점의 사시도이다.
도 2a 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 전력 합성 분배 장치의 상부면을 나타내는 평면도이다.
도 2b 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 전력 합성 분배 장치의 하부면을 나타내는 평면도이다.
도 3a 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 도 2a 및 도 2b 의 A-A' 를 따라 취한 단면도이다.
도 3b 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 도 2a 및 도 2b 의 B-B' 을 따라 취한 단면도이다. 1A is a perspective view of a first aspect for describing a power synthesis / distribution apparatus having differential input / output characteristics according to an embodiment of the present invention.
1B is a perspective view illustrating a power synthesis / distribution device having differential input / output characteristics according to an embodiment of the present invention.
FIG. 2A illustrates a power synthesis / distribution apparatus having differential input / output characteristics according to an embodiment of the present invention, and is a plan view illustrating an upper surface of the power synthesis distribution apparatus.
FIG. 2B illustrates a power synthesis / distribution apparatus having differential input / output characteristics according to an embodiment of the present invention, and is a plan view illustrating a bottom surface of the power synthesis distribution apparatus.
3A is a cross-sectional view taken along line AA ′ of FIGS. 2A and 2B to describe a power synthesis / distribution apparatus having differential input / output characteristics according to an embodiment of the present invention.
3B is a cross-sectional view taken along line BB ′ of FIGS. 2A and 2B to describe a power synthesis / distribution apparatus having differential input / output characteristics according to an embodiment of the present invention.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 실시 예를 통해서 쉽게 이해될 수 있다. Objects, other objects, features and advantages of the present invention can be easily understood through the following embodiments related to the accompanying drawings.

본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치가 설명된다. A power synthesis / distribution apparatus having differential input / output characteristics according to an embodiment of the present invention is described.

도 1a 및 도 1b 는 본 발명이 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 도 1a 는 제1 관점의 사시도이고, 도 1b 는 제2 관점의 사시도이다. 도 2a 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 전력 합성 분배 장치의 상부면을 나타내는 평면도이고, 도 2b 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 전력 합성 분배 장치의 하부면을 나타내는 평면도이고, 도 3a 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 도 2a 및 도 2b 의 A-A' 를 따라 취한 단면도이고, 도 3b 는 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치를 설명하기 위한 것으로, 도 2a 및 도 2b 의 B-B' 을 따라 취한 단면도이다. 1A and 1B illustrate a power synthesis / distribution apparatus having differential input / output characteristics according to an exemplary embodiment of the present invention. FIG. 1A is a perspective view of a first perspective, and FIG. 1B is a perspective view of a second perspective. 2A is a view illustrating a power synthesis / distribution device having differential input / output characteristics according to an embodiment of the present invention, which is a plan view showing an upper surface of the power synthesis distribution device, and FIG. 2B is a differential input / output device according to an embodiment of the present invention. To illustrate a power synthesizing / distributing apparatus having characteristics, it is a plan view showing a lower surface of the power synthesizing distribution apparatus, and FIG. 3A illustrates a power synthesizing / distributing apparatus having differential input / output characteristics according to an embodiment of the present invention. 2A and 2B are cross-sectional views taken along the line AA ′, and FIG. 3B is a diagram for describing a power synthesis / distribution apparatus having differential input / output characteristics according to an embodiment of the present invention, and FIG. 2B and FIG. It is a cross-sectional view taken along.

도 1a, 도 1b, 도 2a, 도 2b, 도 3a 및 도 3b 를 참조하면, 제1 도전막(110) 상에 유전막(100)이 배치될 수 있다. 유전막(100) 상에 제2 도전막(120)이 배치될 수 있다. 제1 도전막(110) 상이 유전막(100) 및 제2 도전막(120)이 차례로 적층될 수 있다. 유전막(100)은 제1 면(102) 및 제2 면(104)을 포함할 수 있다. 유전막(100)의 제1 면(102) 및 제2 면(104)은 서로 대향할 수 있다. 제1 도전막(110)은 유전막(100)의 제1 면(102) 상에 배치될 수 있고, 제2 도전막(120)은 유전막(100)의 제2 면(104) 상에 배치될 수 있다. 제1 도전막(110) 및 제2 도전막(120)은 서로 동일한 물질로 형성될 수 있다. 1A, 1B, 2A, 2B, 3A, and 3B, the dielectric film 100 may be disposed on the first conductive film 110. The second conductive layer 120 may be disposed on the dielectric layer 100. The dielectric layer 100 and the second conductive layer 120 may be sequentially stacked on the first conductive layer 110. The dielectric film 100 may include a first surface 102 and a second surface 104. The first surface 102 and the second surface 104 of the dielectric film 100 may face each other. The first conductive layer 110 may be disposed on the first side 102 of the dielectric layer 100, and the second conductive layer 120 may be disposed on the second side 104 of the dielectric layer 100. have. The first conductive layer 110 and the second conductive layer 120 may be formed of the same material.

제1 및 제2 도전막(110, 120)은 유전막(100)의 제1 및 제2 면(102, 104)을 각각 노출하는 개구부들을 포함할 수 있다. 제1 도전막(110)은 제1 중앙 개구부(112), 및 복수의 제1 주변 개구부들(114)을 포함할 수 있다. 제1 도전막(110)은 제1 주변 개구부들(114)을 짝수개 포함할 수 있다. 제1 중앙 개구부(112)는 유전막(100)의 중앙부(central portion)를 노출할 수 있다. 제1 주변 개구부들(114)은 유전막(100)의 상기 중앙부와 유전막(100)의 가장자리 사이의 주변 부분을 노출할 수 있다. The first and second conductive layers 110 and 120 may include openings exposing the first and second surfaces 102 and 104 of the dielectric layer 100, respectively. The first conductive layer 110 may include a first central opening 112 and a plurality of first peripheral openings 114. The first conductive layer 110 may include an even number of first peripheral openings 114. The first central opening 112 may expose a central portion of the dielectric film 100. The first peripheral openings 114 may expose a peripheral portion between the center portion of the dielectric layer 100 and the edge of the dielectric layer 100.

제1 주변 개구부들(114)은 제1 중앙 개구부(112)를 중심으로 2차원적으로 배열될 수 있다. 제1 주변 개구부들(114)은 제1 중앙 개구부(112)로부터 동일한 거리에 위치할 수 있다. 제1 도전막(110)이 제1 주변 개구부들(114)을 2n(n 은 1 이상의 자연수)개 갖는 경우, 제1 주변 개구부들(114)은 제1 중앙 개구부(112)를 중심으로 360°/2n 의 각도로 배열될 수 있다. 예를 들어, 제1 주변 개구부들(114)이 제1 내지 제4 개구부들을 갖는 경우, 상기 제1 개구부의 중심과 상기 제1 중앙 개구부(112)의 중심을 연결하고 상기 유전막(100)의 상부면과 평행한 제1 가상의 직선은, 상기 제2 개구부의 중심과 상기 제1 중앙 개구부(112)의 중심을 연결하고 상기 제1 가상의 직선과 평행한 제2 가상의 직선과, 90°의 각도를 이룰 수 있다. The first peripheral openings 114 may be two-dimensionally arranged around the first central opening 112. The first peripheral openings 114 may be located at the same distance from the first central opening 112. When the first conductive layer 110 has 2 n first n openings (n is a natural number of 1 or more), the first peripheral openings 114 are 360 ° with respect to the first central opening 112. Can be arranged at an angle of / 2n. For example, when the first peripheral openings 114 have the first to fourth openings, the center of the first opening and the center of the first central opening 112 may be connected to each other to form an upper portion of the dielectric layer 100. The first imaginary straight line parallel to the surface is connected to the center of the second opening and the center of the first central opening 112, and the second imaginary straight line parallel to the first imaginary straight line and 90 °. Can be angled.

제2 도전막(120)은 유전막(100)의 제2 면(104)을 노출하는 제2 중앙 개구부(122), 및 복수의 제2 주변 개구부들(124)을 포함할 수 있다. 제2 도전막(120)은 제2 주변 개구부들(124)을 짝수개 포함할 수 있다. 제2 중앙 개구부(122)는 유전막(100)의 상기 중앙부를 노출할 수 있다. 제2 주변 개구부들(124)은 유전막(100)의 상기 중앙부와 유전막(100)의 상기 가장자리 사이의 상기 주변 부분을 노출할 수 있다. The second conductive layer 120 may include a second central opening 122 exposing the second surface 104 of the dielectric layer 100 and a plurality of second peripheral openings 124. The second conductive layer 120 may include even numbers of the second peripheral openings 124. The second central opening 122 may expose the central portion of the dielectric film 100. The second peripheral openings 124 may expose the peripheral portion between the center portion of the dielectric layer 100 and the edge of the dielectric layer 100.

제2 주변 개구부들(124)은 제2 중앙 개구부(122)를 중심으로 2차원적으로 배열될 수 있다. 제2 주변 개구부들(124)은 제2 중앙 개구부(122)로부터 동일한 거리에 위치할 수 있다. 제2 도전막(120)이 제2 주변 개구부들(124)을 2n(n 은 1 이상의 자연수)개 갖는 경우, 제2 주변 개구부들(124)은 제2 중앙 개구부(122)를 중심으로 360°/2n 의 각도로 배열될 수 있다. 예를 들어, 제2 주변 개구부들(124)이 제1 내지 제4 개구부들을 갖는 경우, 상기 제1 개구부의 중심과 상기 제1 중앙 개구부(112)의 중심을 연결하고 상기 유전막(100)의 상부면과 평행한 제1 가상의 직선은, 상기 제2 개구부의 중심과 상기 제1 중앙 개구부(112)의 중심을 연결하고 상기 제1 가상의 직선과 평행한 제2 가상의 직선과, 90°의 각도를 이룰 수 있다. The second peripheral openings 124 may be two-dimensionally arranged around the second central opening 122. The second peripheral openings 124 may be located at the same distance from the second central opening 122. When the second conductive film 120 has 2n (n is a natural number of 1 or more) of the second peripheral openings 124, the second peripheral openings 124 are 360 ° with respect to the second central opening 122. Can be arranged at an angle of / 2n. For example, when the second peripheral openings 124 have first to fourth openings, the center of the first opening and the center of the first central opening 112 may be connected to each other to form an upper portion of the dielectric layer 100. The first imaginary straight line parallel to the surface is connected to the center of the second opening and the center of the first central opening 112, and the second imaginary straight line parallel to the first imaginary straight line and 90 °. Can be angled.

제1 및 제2 중앙 개구부(112, 122)는 유전막(100)을 사이에 두고 정렬될 수 있다. 예를 들어, 제1 중앙 개구부(112)의 측벽에서 제2 중앙 개구부(122)의 측벽으로 연장하고 제1 중앙 개구부(112)의 상기 측벽과 평행한 가상의 직선은, 제2 중앙 개구부(122)의 측벽을 지날 수 있다. The first and second central openings 112 and 122 may be aligned with the dielectric film 100 interposed therebetween. For example, an imaginary straight line extending from the sidewall of the first central opening 112 to the sidewall of the second central opening 122 and parallel to the sidewall of the first central opening 112 is a second central opening 122. ) May pass through the sidewalls.

제1 및 제2 주변 개구부들(114, 124)은 유전막(100)을 사이에 두고 서로 정렬될 수 있다. 예를 들어, 어느 하나의 제1 주변 개구부(114)의 측벽에서 어느 하나의 제2 주변 개구부(124)의 측벽으로 연장하고, 상기 어느 하나의 제1 주변 개구부(114)의 측벽과 평행한 가상의 직선은, 상기 어느 하나의 제2 주변 개구부(124)의 측벽을 지날 수 있다. The first and second peripheral openings 114 and 124 may be aligned with each other with the dielectric film 100 interposed therebetween. For example, an imaginary extension from a sidewall of one of the first peripheral openings 114 to a sidewall of one of the second peripheral openings 124 and parallel to the sidewall of the one of the first peripheral openings 114. The straight line may pass through the side wall of the second peripheral opening 124.

유전막(100)을 관통하는 복수의 단자들이 제공될 수 있다. 상기 복수의 단자들은 중앙 단자(130), 및 주변 단자들(141, 142, 143, 144)을 포함할 수 있다. 주변 단자들(141~144)은 중앙 단자(130)를 중심으로 2차원적으로 배열될 수 있다. 주변 단자들(141~144)은 중앙 단자(130)로부터 동일한 거리에 위치할 수 있다. 주변 단자들(141~144)은 중앙 단자(130)를 중심으로 동일한 각도로 배열될 수 있다. 예를 들어, 제1 주변 단자(141)의 중심과 중앙 단자(130)의 중심을 연결하고 유전막(100)의 상부면과 평행한 제1 가상의 직선은, 제2 주변 단자(142)의 중심과 중앙 단자(130)의 중심을 연결하고 상기 제1 가상의 직선과 평행한 제2 가상의 직선과, 90°의 각도를 이룰 수 있다. A plurality of terminals penetrating through the dielectric film 100 may be provided. The plurality of terminals may include a center terminal 130 and peripheral terminals 141, 142, 143, and 144. The peripheral terminals 141 to 144 may be two-dimensionally arranged around the center terminal 130. The peripheral terminals 141 to 144 may be located at the same distance from the center terminal 130. The peripheral terminals 141 to 144 may be arranged at the same angle with respect to the center terminal 130. For example, the first virtual straight line connecting the center of the first peripheral terminal 141 and the center of the center terminal 130 and parallel to the upper surface of the dielectric film 100 is the center of the second peripheral terminal 142. And a center of the central terminal 130 may form an angle of 90 ° with a second virtual straight line parallel to the first virtual straight line.

중앙 단자(130)는 제1 및 제2 중앙 개구부들(112, 122)에 의해 노출된 유전막(100)의 상기 중앙부를 관통할 수 있다. 중앙 단자(130)의 폭은 제1 중앙 개구부(112)의 폭보다 작을 수 있다. 중앙 단자(130)의 폭은 제2 중앙 개구부(122)의 폭보다 작을 수 있다. 중앙 단자(130)는 제1 및 제2 도전막들(110, 120)과 이격될 수 있다. 중앙 단자(130)는 제1 및 제2 도전막(110, 120)과 절연될 수 있다. 중앙 단자(130)는 제1 도전막(110)에 인접한 일단, 및 제2 도전막(120)에 인접한 타단을 포함할 수 있다. 중앙 단자(130)의 상기 일단은 유전막(100)의 제1 면(102)으로부터 돌출될 수 있다. 중앙 단자(130)의 상기 타단은 유전막(100)의 제2 면(104)과 실질적으로 공면을 이룰 수 있다. The central terminal 130 may pass through the central portion of the dielectric layer 100 exposed by the first and second central openings 112 and 122. The width of the central terminal 130 may be smaller than the width of the first central opening 112. The width of the central terminal 130 may be smaller than the width of the second central opening 122. The central terminal 130 may be spaced apart from the first and second conductive layers 110 and 120. The central terminal 130 may be insulated from the first and second conductive layers 110 and 120. The central terminal 130 may include one end adjacent to the first conductive layer 110 and the other end adjacent to the second conductive layer 120. The one end of the central terminal 130 may protrude from the first surface 102 of the dielectric film 100. The other end of the center terminal 130 may be substantially coplanar with the second surface 104 of the dielectric film 100.

각 주변 단자들(141~144)은 제1 및 제2 주변 개구부들(11, 124)에 의해 노출된 유전막(100)의 각 주변 부분들을 관통할 수 있다. 주변 단자들(141~144) 중 어느 하나는 유전막(100)을 사이에 두고, 정렬된 한 쌍의 제1 주변 개구부(114) 및 제2 주변 개구부(124)에 의해 노출된 유전막(100)의 주변 부분을 관통할 수 있다. 주변 단자들(141~144)의 폭은 일정할 수 있다. 주변 단자들(141~144)의 폭은 제1 주변 개구부들(114)의 폭보다 작을 수 있다. 주변 단자들(141~144)의 폭은 제2 주변 개구부들(124)의 폭보다 작을 수 있다. 주변 단자들(141~144)은 제1 및 제2 도전막(110, 120)으로부터 이격될 수 있다. 주변 단자들(141~144)은 제1 및 제2 도전막(110, 120)과 절연될 수 있다. Each of the peripheral terminals 141 to 144 may pass through each peripheral portion of the dielectric film 100 exposed by the first and second peripheral openings 11 and 124. Any one of the peripheral terminals 141 to 144 may have a dielectric film 100 interposed therebetween, and may expose the dielectric film 100 exposed by the pair of aligned first and second peripheral openings 114 and 124. It can penetrate the periphery. The width of the peripheral terminals 141 to 144 may be constant. The widths of the peripheral terminals 141 to 144 may be smaller than the widths of the first peripheral openings 114. The widths of the peripheral terminals 141 ˜ 144 may be smaller than the widths of the second peripheral openings 124. The peripheral terminals 141 to 144 may be spaced apart from the first and second conductive layers 110 and 120. The peripheral terminals 141 to 144 may be insulated from the first and second conductive layers 110 and 120.

주변 단자들(141~144)은 제1 주변 단자(141), 제2 주변 단자(142), 제3 주변 단자(143), 및 제4 주변 단자(144)를 포함할 수 있다. 제1 내지 4 주변 단자들(141~144)은 제1 그룹 및 제2 그룹으로 나누어질 수 있다. 상기 제1 그룹에 포함된 주변 단자들(141, 143)은 서로 동일한 형태로 구성될 수 있고, 상기 제2 그룹에 포함된 주변 단자들(142, 144)은 서로 동일한 형태로 구성될 수 있다. The peripheral terminals 141 to 144 may include a first peripheral terminal 141, a second peripheral terminal 142, a third peripheral terminal 143, and a fourth peripheral terminal 144. The first to fourth peripheral terminals 141 to 144 may be divided into a first group and a second group. The peripheral terminals 141 and 143 included in the first group may be configured in the same form, and the peripheral terminals 142 and 144 included in the second group may be configured in the same form.

제1 및 제3 주변 단자들(141, 143)의 각각은 제1 도전막(110)에 인접한 일단, 및 제2 도전막(120)에 인접한 타단을 포함할 수 있다. 제1 및 제3 주변 단자들(141, 143)의 상기 일단들은 유전막(100)의 제1 면(102)과 실질적으로 공면을 이룰 수 있다. 제1 및 제3 주변 단자들(141, 143)의 상기 타단들은 유전막(100)의 제2 면(104)으로부터 돌출될 수 있다. 즉, 제1 및 제3 주변 단자들(141, 143)의 상기 타단들의 상부면들은 유전막(100)의 제2 면(104)보다 제1 도전막(110)을 기준으로 높은 레벨에 위치할 수 있다. Each of the first and third peripheral terminals 141 and 143 may include one end adjacent to the first conductive layer 110 and the other end adjacent to the second conductive layer 120. The ends of the first and third peripheral terminals 141 and 143 may be substantially coplanar with the first surface 102 of the dielectric layer 100. The other ends of the first and third peripheral terminals 141 and 143 may protrude from the second surface 104 of the dielectric film 100. That is, upper surfaces of the other ends of the first and third peripheral terminals 141 and 143 may be positioned at a level higher than the second surface 104 of the dielectric film 100 with respect to the first conductive film 110. have.

제2 및 제4 주변 단자들(142, 144)의 각각은 제1 도전막(110)에 인접한 일단, 및 제2 도전막(120)에 인접한 타단을 포함할 수 있다. 제2 및 제4 주변 단자들(142, 144)의 상기 타단들은 유전막(100)의 제2 면(104)과 실질적으로 공면을 이룰 수 있다. 제2 및 제4 주변 단자들(142, 144)의 상기 일단들은 유전막(100)의 제1 면(102)으로부터 돌출될 수 있다. 즉, 제2 및 제4 주변 단자들(142, 144)의 상기 일단들의 상부면들은 유전막(100)의 제1 면(102)보다 제1 도전막(110)을 기준으로 낮은 레벨에 위치할 수 있다. Each of the second and fourth peripheral terminals 142 and 144 may include one end adjacent to the first conductive layer 110 and the other end adjacent to the second conductive layer 120. The other ends of the second and fourth peripheral terminals 142 and 144 may be substantially coplanar with the second surface 104 of the dielectric layer 100. The ends of the second and fourth peripheral terminals 142 and 144 may protrude from the first surface 102 of the dielectric layer 100. That is, upper surfaces of the ends of the second and fourth peripheral terminals 142 and 144 may be positioned at a level lower than the first surface 102 of the dielectric layer 100 with respect to the first conductive layer 110. have.

중앙 커넥터(160)가 중앙 단자(130)의 상기 일단과 연결될 수 있다. 제1 및 제3 커넥터(161, 163)가 제1 및 제3 주변 단자들(141, 143)의 상기 타단들과 각각 연결될 수 있다. 제2 및 제4 커넥터(142, 144)가 제2 및 제4 주변 단자들(142, 144)의 상기 일단들과 각각 연결될 수 있다. 제1 및 제3 커넥터들(161, 163)은 제1 및 제3 주변 단자들(141, 143)의 상기 타단들로부터 제1 방향으로 연장할 수 있다. 중앙 커넥터(160), 제2 및 제4 커넥터들(162, 164)은 중앙 단자(130), 제2 및 제4 주변 단자들(142, 144)로부터 제2 방향으로 연장할 수 있다. 상기 제1 방향 및 상기 제2 방향은 서로 반평행할 수 있다. 상기 제1 방향은 유전막(100)의 제1 면(102)에서 제2 면(104)을 향하는 방향이고, 상기 제2 방향은 유전막(100)의 제2 면(104)에서 유전막(100)의 제1 면(102)을 향하는 방향일 수 있다. 도면에서, 상기 제1 방향은 α 방향이고, 상기 제2 방향은 β방향일 수 있다. The central connector 160 may be connected to the one end of the central terminal 130. First and third connectors 161 and 163 may be connected to the other ends of the first and third peripheral terminals 141 and 143, respectively. The second and fourth connectors 142 and 144 may be connected to the ends of the second and fourth peripheral terminals 142 and 144, respectively. The first and third connectors 161 and 163 may extend in the first direction from the other ends of the first and third peripheral terminals 141 and 143. The central connector 160, the second and fourth connectors 162 and 164 may extend in the second direction from the central terminal 130 and the second and fourth peripheral terminals 142 and 144. The first direction and the second direction may be antiparallel to each other. The first direction is a direction from the first surface 102 of the dielectric film 100 toward the second surface 104, and the second direction is a direction of the dielectric film 100 from the second surface 104 of the dielectric film 100. It may be in a direction toward the first surface 102. In the drawing, the first direction may be an α direction and the second direction may be a β direction.

중앙 커넥터(160), 제1 내지 제4 주변 커넥터(161~164)는 타소자로부터 중앙 단자(130), 제1 내지 제4 주변 단자(141~144)로 신호를 입력시키거나, 또는 중앙 단자(130), 제1 내지 제4 주변 단자(141~144)로부터 출력된 신호를 타소자에 전달하기 위한 것일 수 있다. The central connector 160 and the first to fourth peripheral connectors 161 to 164 input signals from other devices to the central terminal 130 and the first to fourth peripheral terminals 141 to 144, or the center terminal. 130, the signal output from the first to fourth peripheral terminals 141 to 144 may be transmitted to another device.

복수의 비아 플러그들(150)이 유전막(100)의 상기 가장자리를 관통할 수 있다. 복수의 비아 플러그들(150)의 일단들은 제1 도전막(110)과 접촉하고, 복수의 비아 플러그들(150)의 타단들은 제2 도전막(120)과 접촉할 수 있다. 이로 인해, 제1 및 제2 도전막들(110, 120)은 서로 전기적으로 연결될 수 있다. 주변 단자들(141~144)이 중앙 단자(140)로 부터 제1 거리로 이격되는 경우, 주변 단자(141~144)들은 그들에 인접한 비아 플러그와 상기 제1 거리보다 짧은 제2 거리로 이격될 수 있다. 비아 플러그들(150)의 개수는 주변 단자들(141~144)의 개수보다 많을 수 있다. A plurality of via plugs 150 may penetrate the edge of the dielectric layer 100. One end of the plurality of via plugs 150 may contact the first conductive layer 110, and the other end of the plurality of via plugs 150 may contact the second conductive layer 120. As a result, the first and second conductive layers 110 and 120 may be electrically connected to each other. When the peripheral terminals 141 to 144 are spaced apart from the center terminal 140 by a first distance, the peripheral terminals 141 to 144 may be spaced apart from the via plug adjacent thereto by a second distance shorter than the first distance. Can be. The number of via plugs 150 may be larger than the number of peripheral terminals 141 to 144.

주변 단자들(141~144)의 급전 방향은 서로 다를 수 있다. 본 실시 예에서 급전이라는 용어는 단자에 전기적인 신호를 입력하거나 또는 단자로부터 전기적인 신호를 출력하는 것을 모두 포함할 수 있다. 주변 단자들(141~144)의 급전 방향은 그룹에 따라서 서로 다를 수 있다. 예를 들어, 상기 제1 그룹에 포함된 제1 및 제3 주변 단자들(141, 143)은 상기 제1 방향으로 급전되고, 상기 제2 그룹에 포함된 제2 및 제4 주변 단자들(142, 144)은 상기 제2 방향으로 급전될 수 있다. 상기 제1 그룹의 주변 단자들(141, 143) 및 상기 제2 그룹의 주변 단자들(142, 144)의 급전 방향을 반평행하게 함으로써, 상기 제1 그룹의 주변 단자들(141, 143)로 입출력되는 신호와 상기 제2 그룹의 주변 단자들(142, 144)로 입출력되는 신호의 위상은 상이할 수 있다. 예를 들어, 상기 제1 그룹의 주변 단자들(141, 143)로 입출력되는 신호와 상기 제2 그룹의 주변 단자들(142, 144)로 입출력되는 신호의 위상 차이는 180°일 수 있다. Feeding directions of the peripheral terminals 141 to 144 may be different from each other. In the present embodiment, the term power supply may include inputting an electrical signal to a terminal or outputting an electrical signal from the terminal. Feeding directions of the peripheral terminals 141 to 144 may be different from each other depending on the group. For example, the first and third peripheral terminals 141 and 143 included in the first group are fed in the first direction, and the second and fourth peripheral terminals 142 included in the second group. , 144 may be fed in the second direction. The anti-parallel feeding directions of the peripheral terminals 141 and 143 of the first group and the peripheral terminals 142 and 144 of the second group are antiparallel to the peripheral terminals 141 and 143 of the first group. Phases of signals input and output and signals input and output to the peripheral terminals 142 and 144 of the second group may be different. For example, a phase difference between a signal input and output to the peripheral terminals 141 and 143 of the first group and a signal input and output to the peripheral terminals 142 and 144 of the second group may be 180 °.

구체적으로 예를 들어, 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치가 전력 분배 장치로 사용되는 경우, 중앙 단자(130)로 입력 신호가 입력될 수 있다. 상기 입력 신호는 중앙단자(130)에서 복사(radiation)되어, 제1 내지 제4 주변 단자들(141~144)로 전달될 수 있다. 이에 응답하여, 제1 내지 제4 주변 단자(141~144)로 제1 내지 제4 출력 신호들이 각각 출력될 수 있다. 이 경우, 상기 제1 내지 제4 출력 신호들의 세기의 합은 상기 입력 신호의 세기와 실질적으로 동일할 수 있다. 상기 제1 내지 제4 출력 신호들은 제1 내지 제4 커넥터(161~164)에 의해 타소자로 전달될 수 있다. 상기 제1 그룹의 주변 단자들(141, 143)로부터 상기 제1 방향으로 상기 제1 및 제3 출력 신호들이 출력되고, 상기 제2 그룹의 주변 단자들(142, 144)로부터 상기 제2 방향으로 상기 제2 및 제4 출력 신호들이 출력될 수 있다. 이 경우, 상기 제1 및 제3 출력 신호들의 위상은 서로 동일하고, 상기 제2 및 제4 출력 신호들의 위상은 서로 동일하고, 상기 제1 및 제3 출력 신호들과 상기 제2 및 제4 출력 신호들의 위상차이는 180°일 수 있다. Specifically, for example, when a power synthesis / distribution device having differential input / output characteristics according to an embodiment of the present invention is used as a power distribution device, an input signal may be input to the central terminal 130. The input signal may be radiated at the central terminal 130 and transmitted to the first to fourth peripheral terminals 141 to 144. In response, the first to fourth output signals may be output to the first to fourth peripheral terminals 141 to 144, respectively. In this case, the sum of the strengths of the first to fourth output signals may be substantially the same as the strength of the input signal. The first to fourth output signals may be transmitted to other devices by the first to fourth connectors 161 to 164. The first and third output signals are output from the peripheral terminals 141 and 143 of the first group in the first direction, and from the peripheral terminals 142 and 144 of the second group in the second direction. The second and fourth output signals may be output. In this case, phases of the first and third output signals are the same with each other, phases of the second and fourth output signals are the same with each other, and the first and third output signals and the second and fourth outputs. The phase difference of the signals may be 180 degrees.

이와는 달리, 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치가 전력 합성 장치로 사용되는 경우, 제1 내지 제4 주변 단자(141~144)로 제1 내지 제4 입력 신호들이 각각 입력될 수 있다. 상기 제1 내지 제4 입력 신호들은 제1 내지 제4 중앙 단자(130)에서 각각 복사(radiation)되어, 중앙 단자(130)로 전달될 수 있다. 이에 응답하여, 중앙단자(130)는 출력 신호를 출력할 수 있다. 이 경우, 상기 제1 내지 제4 입력 신호들의 세기의 합은 상기 출력 신호의 세기와 실질적으로 동일할 수 있다. 제1 그룹의 주변 단자들(141, 143)에 상기 제2 방향으로 제1 및 제3 입력 신호들이 각각 입력되고, 상기 제2 그룹의 주변 단자들(142, 144)에 상기 제1 방향으로 제2 및 제4 입력 신호들이 각각 입력될 수 있다. 상기 제1 및 제3 입력 신호들의 위상은 서로 동일하고, 상기 제2 및 제4 입력 신호들의 위상은 서로 동일하고, 상기 제1 및 제3 입력 신호들과 상기 제2 및 제4 출력 신호들의 위상 차이는 180°일 수 있다. 제1 내지 제4 주변 단자들(141~144)로 입력된 상기 제1 내지 제4 입력 신호들은 별도의 변환 회로 없이 중앙 단자(130)에서 합성될 수 있다. On the contrary, when the power synthesis / distribution device having differential input / output characteristics according to an embodiment of the present invention is used as the power synthesis device, the first to fourth input signals are transmitted to the first to fourth peripheral terminals 141 to 144. Each can be input. The first to fourth input signals may be radiated at the first to fourth center terminals 130 and transmitted to the center terminal 130, respectively. In response, the central terminal 130 may output an output signal. In this case, the sum of the strengths of the first to fourth input signals may be substantially the same as the strength of the output signal. First and third input signals are respectively input to the peripheral terminals 141 and 143 of the first group in the second direction, and first and third input signals are respectively input to the peripheral terminals 142 and 144 of the second group. Second and fourth input signals may be respectively input. Phases of the first and third input signals are equal to each other, phases of the second and fourth input signals are equal to each other, and phases of the first and third input signals and the second and fourth output signals. The difference can be 180 °. The first to fourth input signals input to the first to fourth peripheral terminals 141 to 144 may be synthesized at the center terminal 130 without a separate conversion circuit.

이로써, 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치는 별도의 변환 회로의 필요 없이 차동 입출력 특성을 나타낼 수 있다. 이로 인해, 입출력 신호의 차동 변환 회로에서 발생된 위상 오차로 인해 야기되는 전력 분배 및 합성의 효율 저하가 최소화될 수 있다. 따라서, 고효율 및 고신뢰성을 갖는 저가격의 차동 입출력 특성을 갖는 전력 합성/분배 장치가 제공될 수 있다. As a result, the power synthesis / distribution apparatus having the differential input / output characteristic according to the embodiment of the present invention may exhibit the differential input / output characteristic without the need for a separate conversion circuit. As a result, efficiency reduction of power distribution and synthesis caused by phase error generated in the differential conversion circuit of the input / output signal can be minimized. Therefore, a power synthesis / distribution apparatus having low cost differential input / output characteristics having high efficiency and high reliability can be provided.

상술된 차동 입출력 특성을 갖는 전력 합성 분배 장치가 스마트 폰과 같은 휴대 전화에 사용되는 경우, 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치의 지름은 약 24 mm일 있다. When the power combining / distributing device having the differential input / output characteristic described above is used in a mobile phone such as a smart phone, the diameter of the power combining / distributing device having the differential input / output characteristic according to the embodiment of the present invention may be about 24 mm.

이와는 달리 상술된 차동 입출력 특성을 갖는 전력 합성/분배 장치가 통신 기지국에 사용되는 경우, 본 발명의 실시 예에 따른 차동 입출력 특성을 갖는 전력 합성/분배 장치의 지름은 약 96 mm일 수 있다. In contrast, when the power synthesis / distribution apparatus having the above-described differential input / output characteristics is used in the communication base station, the diameter of the power synthesis / distribution apparatus having the differential input / output characteristics according to the embodiment of the present invention may be about 96 mm.

본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.The invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다 또한, 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.In the present specification, when it is mentioned that a film (or layer) is on another film (or layer) or substrate, it may be formed directly on another film (or layer) or substrate or a third film between them. In addition, in the drawings, sizes, thicknesses, etc. of components are exaggerated for clarity. It should also be understood that although the terms first, second, third, etc. have been used in various embodiments herein to describe various regions, films (or layers), etc., It should not be. These terms are merely used to distinguish any given region or film (or layer) from another region or film (or layer). Therefore, the film quality referred to as the first film quality in one embodiment may be referred to as the second film quality in other embodiments. Each embodiment described and illustrated herein also includes its complementary embodiment. The expression 'and / or' is used herein to include at least one of the components listed before and after. Portions denoted by like reference numerals denote like elements throughout the specification.

첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may realize that the present invention may be implemented in other specific forms without changing the technical spirit or essential features. I can understand. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

100: 유전막
110, 120: 제1 및 제2 도전막
130: 중앙 단자
141~144: 제1~제4 주변 단자
150: 비아 플러그100: dielectric film
110 and 120: first and second conductive films
130: center terminal
141 to 144: first to fourth peripheral terminals
150: via plug

Claims (19)

제1 도전막 상의 유전막;
상기 유전막 상의 제2 도전막;
상기 유전막의 중앙부를 관통하는 중앙 단자; 및
상기 유전막의 상기 중앙부와 상기 유전막의 가장자리 사이의 주변 부분들 관통하는 주변 단자들을 포함하되,
상기 주변 단자들은 제1 및 제2 주변 단자들을 포함하고, 상기 제1 및 제2 주변 단자들은 서로 반평행한(antiparallel) 급전 방향인 차동 입출력 특성을 갖는 전력 합성/분배 장치. A dielectric film on the first conductive film;
A second conductive film on the dielectric film;
A central terminal penetrating the central portion of the dielectric layer; And
Peripheral terminals passing through peripheral portions between the center portion of the dielectric layer and an edge of the dielectric layer,
And the peripheral terminals include first and second peripheral terminals, and the first and second peripheral terminals have a differential input / output characteristic in an antiparallel feeding direction to each other. 제1 항에 있어서,
상기 제1 주변 단자로 입출력되는 신호와 상기 제2 주변 단자로 입출력되는 신호는 위상 차이를 갖는 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method according to claim 1,
And a signal input / output to the first peripheral terminal and the signal input / output to the second peripheral terminal having a differential input / output characteristic having a phase difference. 제1 항에 있어서,
상기 제1 주변 단자와 연결되고, 제1 방향으로 연장하는 제1 커넥터; 및
상기 제2 주변 단자와 연결되고, 상기 제1 방향과 반평행한 제2 방향으로 연장하는 제2 커넥터를 더 포함하는 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method according to claim 1,
A first connector connected to the first peripheral terminal and extending in a first direction; And
And a second connector connected to the second peripheral terminal, the second connector extending in a second direction antiparallel to the first direction. 제1 항에 있어서,
상기 중앙 단자로 입력 신호가 입력되고, 상기 제1 및 제2 주변 단자들로부터 제1 및 제2 출력 신호들이 각각 출력되되,
상기 제1 출력 신호 및 상기 제2 출력 신호의 위상차이는 180°인 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method according to claim 1,
An input signal is input to the center terminal, and first and second output signals are output from the first and second peripheral terminals, respectively.
And a phase difference between the first output signal and the second output signal is 180 [deg.]. 제1 항에 있어서,
상기 제1 및 제2 주변 단자들로 제1 및 제2 입력 신호가 각각 입력되고, 상기 중앙 단자로부터 출력신호가 출력되되,
상기 제1 및 제2 입력 신호의 위상차이는 180°인 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method according to claim 1,
First and second input signals are input to the first and second peripheral terminals, respectively, and an output signal is output from the center terminal.
And a phase difference between the first and second input signals is 180 [deg.]. 제1 항에 있어서,
상기 주변 단자들은 짝수개로 배치되고, 제1 방향으로 급전되는 주변 단자들의 개수와 제2 방향으로 급전되는 주변 단자들의 개수는 동일하며,
상기 제1 및 제2 방향은 서로 반평행한 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method according to claim 1,
The peripheral terminals are arranged in an even number, and the number of peripheral terminals fed in the first direction is the same as the number of peripheral terminals fed in the second direction.
And a power input / output device having differential input / output characteristics in which the first and second directions are antiparallel to each other. 제1 항에 있어서,
상기 중앙 단자, 및 상기 주변 단자들은 상기 제1 및 제2 도전막들과 절연된 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method according to claim 1,
And the center terminal and the peripheral terminals have differential input / output characteristics insulated from the first and second conductive layers. 제1 항에 있어서,
상기 주변 단자들은 상기 중앙 단자로부터 동일한 거리에 위치하는 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method according to claim 1,
And the peripheral terminals have differential input / output characteristics located at the same distance from the center terminal. 제1 면, 및 상기 제1 면에 대향하는 제2 면을 포함하는 유전막;
상기 제1 면 상에 배치되고, 상기 유전막의 중앙부를 노출하는 제1 중앙 개구부 및 상기 유전막의 중앙부와 상기 유전막의 가장자리 사이의 주변 부분을 노출하는 제1 주변 개구부들을 포함하는 제1 도전막;
상기 제2 면 상에 배치되고, 상기 유전막의 상기 중앙부를 노출하는 제2 중앙 개구부 및 상기 유전막의 상기 주변 부분을 노출하는 제2 주변 개구부들을 포함하는 제2 도전막;
상기 제1 및 제2 중앙 개구부들에 의해 노출된 상기 유전막의 상기 중앙부를 관통하는 중앙 단자; 및
상기 제1 및 제2 주변 개구부들에 의해 노출된 상기 유전막의 상기 주변 부분을 관통하는 주변 단자들을 포함하되,
적어도 어느 하나의 주변 단자의 급전 방향은 나머지 주변 단자들의 급전 방향과 다른 차동 입출력 특성을 갖는 전력 합성/분배 장치. A dielectric film comprising a first face and a second face opposite to the first face;
A first conductive layer disposed on the first surface, the first conductive layer including a first central opening exposing a center portion of the dielectric layer and first peripheral openings exposing a peripheral portion between the center portion of the dielectric layer and an edge of the dielectric layer;
A second conductive layer disposed on the second surface, the second conductive layer including a second central opening exposing the central portion of the dielectric layer and second peripheral openings exposing the peripheral portion of the dielectric layer;
A central terminal penetrating the central portion of the dielectric film exposed by the first and second central openings; And
Peripheral terminals penetrating the peripheral portion of the dielectric film exposed by the first and second peripheral openings,
A power synthesizing / distributing device having a differential input / output characteristic in which the feeding direction of at least one peripheral terminal is different from that of the remaining peripheral terminals. 제9 항에 있어서,
상기 주변 단자들은 서로 다른 방향으로 급전되는 제1 주변 단자, 및 제2 주변 단자를 포함하며,
상기 제1 주변 단자는 상기 제1 도전막에 인접한 일단, 및 상기 제2 도전막에 인접한 타단을 포함하되, 상기 제1 주변 단자의 상기 일단은 상기 유전막의 상기 제1 면과 공면을 이루고, 상기 제1 주변 단자의 상기 타단은 상기 유전막의 상기 제2 면으로부터 돌출되고,
상기 제2 주변 단자는 상기 제1 도전막에 인접한 일단, 및 상기 제2 도전막에 인넙한 타단을 포함하되, 상기 제2 주변 단자의 상기 일단은 상기 유전막의 상기 제1 면으로부터 돌출되고, 상기 제2 주변 단자의 상기 타단은 상기 유전막의 상기 제2 면과 공면을 이루는 차동 입출력 특성을 갖는 전력 합성/분배 장치. 10. The method of claim 9,
The peripheral terminals include a first peripheral terminal and a second peripheral terminal which are fed in different directions,
The first peripheral terminal includes one end adjacent to the first conductive layer and the other end adjacent to the second conductive layer, wherein one end of the first peripheral terminal is coplanar with the first surface of the dielectric layer. The other end of the first peripheral terminal protrudes from the second surface of the dielectric layer,
The second peripheral terminal includes one end adjacent to the first conductive layer and the other end inclined to the second conductive layer, wherein the one end of the second peripheral terminal protrudes from the first surface of the dielectric layer. And the other end of the second peripheral terminal has a differential input / output characteristic coplanar with the second surface of the dielectric layer. 제10 항에 있어서,
상기 제1 주변 단자의 상기 타단과 연결되고, 제1 방향으로 연장하는 제1 커넥터; 및
상기 제2 주변 단자의 상기 일단과 연결되고, 상기 제1 방향과 반평행한 제2 방향으로 연장하는 제2 커넥터를 더 포함하는 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method of claim 10,
A first connector connected to the other end of the first peripheral terminal and extending in a first direction; And
And a second connector connected to the one end of the second peripheral terminal and extending in a second direction antiparallel to the first direction. 제9 항에 있어서,
상기 제1 및 제2 중앙 개구부는 상기 유전막을 사이에 두고 서로 정렬되고,
상기 제1 및 제2 주변 개구부들은 상기 유전막을 사이에 두고 서로 정렬된 차동 입출력 특성을 갖는 전력 합성/분배 장치.10. The method of claim 9,
The first and second central openings are aligned with each other with the dielectric film interposed therebetween,
And the first and second peripheral openings have differential input / output characteristics aligned with each other with the dielectric film interposed therebetween. 제9 항에 있어서,
상기 중앙 단자의 폭은 상기 제1 중앙 개구부이 폭보다 작고, 상기 중앙 단자의 폭은 상기 제2 중앙 개구부의 폭보다 작고,
상기 주변 단자의 폭은 상기 제1 주변 개구부들의 폭보다 작고, 상기 주변 단자의 폭은 상기 제2 주변 개구부들의 폭보다 작은 차동 입출력 특성을 갖는 전력 합성/분배 장치. 10. The method of claim 9,
The width of the center terminal is smaller than the width of the first central opening, the width of the center terminal is smaller than the width of the second central opening,
And the width of the peripheral terminal is smaller than the width of the first peripheral openings, and the width of the peripheral terminal is smaller than the width of the second peripheral openings. 제9 항에 있어서,
상기 유전막의 상기 가장자리를 관통하고, 상기 제1 및 제2 도전막과 접촉하는 비아 플러그들을 더 포함하는 차동 입출력 특성을 갖는 전력 합성/분배 장치. 10. The method of claim 9,
And via plugs penetrating the edge of the dielectric layer and in contact with the first and second conductive layers. 제 14항에 있어서,
상기 중앙 단자와 상기 주변 단자들 사이의 거리는, 상기 주변 단자들과 상기 주변 단자들에 인접한 비아 플러그들 사이의 거리보다 긴 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method of claim 14,
And a distance between the center terminal and the peripheral terminals has a differential input / output characteristic longer than a distance between the peripheral terminals and via plugs adjacent to the peripheral terminals. 중앙 단자;
상기 중앙 단자로부터 동일한 거리에 위치하고, 서로 이격되어 배열된 주변 단자들; 및
상기 중앙 단자 및 상기 주변 단자들 사이의 유전막을 포함하되,
상기 주변 단자들로 입출력되는 신호들은 위상의 차이를 갖는 차동 입출력 특성을 갖는 전력 합성/분배 장치. Center terminal;
Peripheral terminals positioned at the same distance from the center terminal and arranged spaced apart from each other; And
A dielectric film between the center terminal and the peripheral terminals,
And a signal input / output device having differential input / output characteristics having a phase difference. 제16 항에 있어서,
상기 주변 단자들은 제1 그룹 및 제2 그룹으로 나누어지고,
상기 제1 및 제2 그룹의 급전 방향은 서로 반평행한 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method of claim 16,
The peripheral terminals are divided into a first group and a second group,
And a power input and output direction of the first and second groups having differential input / output characteristics parallel to each other. 제17 항에 있어서,
상기 제1 그룹의 주변 단자들로 입출력되는 신호들의 위상은 서로 동일하고, 상기 제2 그룹의 주변 단자들로 입출력되는 신호들의 위상은 서로 동일한 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method of claim 17,
Phases of the signals input and output to the peripheral terminals of the first group are the same, and the phase of the signals input and output to the peripheral terminals of the second group have the same input and output characteristics of each other. 제16 항에 있어서,
상기 주변 단자들은 2n (n 은 1 이상의 자연수) 개 배치되고,
상기 주변 단자들은 상기 중앙 단자를 중심으로 360°/2n 의 각도로 배열되는 차동 입출력 특성을 갖는 전력 합성/분배 장치. The method of claim 16,
The peripheral terminals are arranged 2n (n is a natural number of at least 1),
And the peripheral terminals have differential input / output characteristics arranged at an angle of 360 ° / 2n with respect to the center terminal.
KR1020100080333A 2010-08-19 2010-08-19 Differential-fed Power combine/divide device KR101133147B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100080333A KR101133147B1 (en) 2010-08-19 2010-08-19 Differential-fed Power combine/divide device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100080333A KR101133147B1 (en) 2010-08-19 2010-08-19 Differential-fed Power combine/divide device

Publications (2)

Publication Number Publication Date
KR20120017622A KR20120017622A (en) 2012-02-29
KR101133147B1 true KR101133147B1 (en) 2012-04-06

Family

ID=45839494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080333A KR101133147B1 (en) 2010-08-19 2010-08-19 Differential-fed Power combine/divide device

Country Status (1)

Country Link
KR (1) KR101133147B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023162695A1 (en) * 2022-02-25 2023-08-31 パナソニックＩｐマネジメント株式会社 Power combiner and power distributor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198213A (en) 2001-12-25 2003-07-11 Kyocera Corp Wiring board for high frequency
JP2007184893A (en) * 2005-11-02 2007-07-19 Advanced Telecommunication Research Institute International Converter, its designing method and antenna system provided with the converter
KR20080067611A (en) * 2005-07-20 2008-07-21 이피시어, 아이엔씨 Optimization of through plane transitions
KR100863409B1 (en) 2007-04-17 2008-10-14 순천향대학교 산학협력단 Microstrip transmission line structure and unequal power dividers and branch hybrid couplers using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198213A (en) 2001-12-25 2003-07-11 Kyocera Corp Wiring board for high frequency
KR20080067611A (en) * 2005-07-20 2008-07-21 이피시어, 아이엔씨 Optimization of through plane transitions
JP2007184893A (en) * 2005-11-02 2007-07-19 Advanced Telecommunication Research Institute International Converter, its designing method and antenna system provided with the converter
KR100863409B1 (en) 2007-04-17 2008-10-14 순천향대학교 산학협력단 Microstrip transmission line structure and unequal power dividers and branch hybrid couplers using the same

Also Published As

Publication number Publication date
KR20120017622A (en) 2012-02-29

Similar Documents

Publication Publication Date Title
JP7083401B2 (en) Double-polarized antenna and dual-polarized antenna assembly including it
CN113555677B (en) Feed system, antenna system and base station
US10003117B2 (en) Two-port triplate-line/waveguide converter having two probes with tips extending in different directions
US10651557B2 (en) C-fed antenna formed on multi-layer printed circuit board edge
CN106602265B (en) Beam forming network and input structure, input and output method and three-beam antenna thereof
CN109616766B (en) Antenna system and communication terminal
US10361485B2 (en) Tripole current loop radiating element with integrated circularly polarized feed
US10819023B2 (en) Antenna system and communication terminal
WO2016172957A1 (en) Dual-frequency co-aperture array antenna and communications device
JP2014187401A (en) Flexible board and electronic device
KR102203179B1 (en) Dual Polarization Antenna with High Isolation
US10461417B2 (en) Power feed circuit and antenna device
EP3331092B1 (en) Feeder circuit
JP5371391B2 (en) Dual frequency omnidirectional antenna
Thai et al. Novel multicore PCB and substrate solutions for ultra broadband dual polarized antennas for 5G millimeter wave covering 28GHz & 39GHz range
EP3455907B1 (en) C-fed antenna formed on multi-layer printed circuit board edge
KR20200132618A (en) Dual Polarization Antenna Using Shift Series Feed
KR101133147B1 (en) Differential-fed Power combine/divide device
Vosoogh et al. High efficiency 2× 2 cavity-backed slot sub-array for 60 GHz planar array antenna based on gap technology
WO2021088111A1 (en) Antenna array and base station
US11289796B2 (en) Circuit board arrangement for signal supply to a radiator
EP3422465B1 (en) Hybrid circuit, power supply circuit, antenna device, and power supply method
TWI674704B (en) Low sidelobe array antenna
KR101140142B1 (en) Multi-layerd Power combine/divide device
US11843178B1 (en) Compact unit cell PCB antenna system with waveguide coupling

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee