KR101132539B1 - 오프셋 캔슬 회로 - Google Patents

오프셋 캔슬 회로 Download PDF

Info

Publication number
KR101132539B1
KR101132539B1 KR1020100053234A KR20100053234A KR101132539B1 KR 101132539 B1 KR101132539 B1 KR 101132539B1 KR 1020100053234 A KR1020100053234 A KR 1020100053234A KR 20100053234 A KR20100053234 A KR 20100053234A KR 101132539 B1 KR101132539 B1 KR 101132539B1
Authority
KR
South Korea
Prior art keywords
capacitors
switching elements
switching element
voltage
switching
Prior art date
Application number
KR1020100053234A
Other languages
English (en)
Other versions
KR20100131931A (ko
Inventor
다께시 오가와
Original Assignee
산요 세미컨덕터 컴퍼니 리미티드
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 세미컨덕터 컴퍼니 리미티드, 산요덴키가부시키가이샤 filed Critical 산요 세미컨덕터 컴퍼니 리미티드
Publication of KR20100131931A publication Critical patent/KR20100131931A/ko
Application granted granted Critical
Publication of KR101132539B1 publication Critical patent/KR101132539B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 과제는 홀 소자의 오프셋 캔슬 회로에 있어서의 기준 전압차와 오프셋 캔슬 회로의 용량 소자에 붙는 기생 용량에 의해 발생하는 출력 오프셋을 저감시키는 것이다.
홀 소자(10)에 흐르는 전류가 전환되도록 외부로부터 전압을 인가하였을 때에, 그 각 상태에서의 홀 소자(10)의 출력 전압에서 복수의 콘덴서 C1, C2를 각각 충전한다. 복수의 콘덴서 C1, C2를 병렬로 접속하는 스위칭 소자 S11, S12에 스위칭 소자 S11, S12와 서로 배타적으로 온/오프 제어되는 더미 스위칭 소자 D1, D2를 접속한다.

Description

오프셋 캔슬 회로{OFFSET CANCEL CIRCUIT}
본 발명은 홀 소자의 출력 등의 조정에 사용되는 오프셋 캔슬 회로에 관한 것이다.
최근, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 장치에서는, 거기에 구비되는 촬상 소자의 화소수를 증가시킴으로써 고화질화를 실현하고 있다. 한편, 촬상 장치의 고화질화를 실현하는 다른 방법으로서, 촬상 장치를 갖는 손의 떨림에 의해 발생하는 피사체의 흔들림을 방지하기 위해, 촬상 장치는 손 떨림 보정 기능을 구비하는 방진 제어 회로를 탑재하는 것이 요구되고 있다.
손 떨림 보정의 방진 제어 회로는, 촬상 장치의 진동에 의해 발생하는 각속도 성분을 검출하는 자이로 센서로부터의 신호를 받아, 그 신호에 따라서 렌즈나 촬상 소자 등의 광학 부품을 구동하여 피사체의 흔들림을 방지한다. 이에 의해, 촬상 장치가 진동해도, 취득되는 영상 신호에 진동의 성분이 반영되는 일은 없어, 상 흔들림이 없는 고화질의 영상 신호를 취득할 수 있다.
이때, 구동되는 렌즈 등의 광학 부품의 위치를 검출하기 위해 홀 소자가 사용된다. 홀 소자의 등가 회로는, 도 11에 도시한 바와 같이, 저항 R1 내지 R4의 브리지 회로로서 나타낼 수 있다. 그로 인해, 전원 전압 Vcc를 인가하는 단자나 출력 신호를 취출하는 단자의 조합에 따라서 홀 소자의 출력 신호는 각 저항의 편차의 영향을 받아 오프셋 성분을 포함하게 된다.
그로 인해, 도 12에 도시한 바와 같이, 홀 소자(10), 증폭 회로(12) 및 평균화 회로(14)를 포함하는 오프셋 캔슬 회로(100)가 사용되고 있다. 오프셋 캔슬 회로(100)에서는 스위칭 소자 S1 내지 S19의 온/오프를 제어하고, 홀 소자(10)에 흐르는 전류가 90°다르도록 전압을 인가하여, 각각의 상태에 있어서 콘덴서 C1 및 C2를 충전하고, 콘덴서 C1 및 C2의 충전 전압을 가산하여 평균화한다. 홀 소자(10)에 흐르는 전류를 90°변화시키면, 홀 소자(10)의 출력 전압의 오프셋은 역방향으로 발생하므로, 홀 소자(10)의 출력 전압의 오프셋값이 캔슬된다.
오프셋 캔슬 회로를 설치함으로써, 홀 소자의 출력 전압의 오프셋값을 캔슬할 수 있다.
그런데, 스위칭 소자 S1 내지 S19에는 MOS 트랜지스터가 사용된다. MOS 트랜지스터에서는, 게이트-소스간 전압이 임계값 전압보다 작으면 오프로, 임계값 전압 이상에서는 온으로 되는 특성을 이용하고 있다. MOS 트랜지스터를 오프할 때에는, 게이트 전극을 전원 전압으로부터 임계값 전압보다 작게 한다. 게이트와 소스 및 드레인의 사이에는 오버랩 용량이 있고, MOS 트랜지스터의 채널 내에 있는 전하도 오프할 때에 소스와 드레인에 흡수된다. 그로 인해, MOS 트랜지스터가 오프하면, 게이트의 전압 변화량과 오버랩 용량의 곱으로 구해지는 전하량과 채널에 축적되어 있던 전하량의 일부가 변화하게 된다. 이것이 스위칭 소자의 차지 인젝션(노이즈)이라 불린다.
오프셋 캔슬 회로(100)에 있어서도, 스위칭 소자 S1 내지 S19의 차지 인젝션 노이즈에 의해, 홀 소자로부터의 출력 전압에 노이즈가 중첩하게 되는 문제가 발생할 가능성이 있다.
따라서, 오프셋 캔슬 회로에 있어서 차지 인젝션 노이즈의 영향을 작게 하는 기술이 요구되고 있다.
본 발명의 하나의 형태는, 홀 소자의 오프셋 캔슬 회로이며, 복수의 콘덴서와, 상기 홀 소자에 흐르는 전류가 전환되도록 외부로부터 전압을 인가하고, 그 상태마다 상기 홀 소자의 출력 전압이 상기 복수의 콘덴서의 어느 것에 인가되도록 온/오프 제어되는 제1 스위칭 소자군과, 상기 복수의 콘덴서가 병렬로 접속된 상태에서 상기 복수의 콘덴서에 충전된 전하에 따른 출력 전압이 출력되도록 온/오프 제어되는 제2 스위칭 소자군을 구비하고, 상기 제2 스위칭 소자군의 적어도 일부에는, 당해 스위칭 소자와 서로 배타적으로 온/오프 제어되는 더미 스위칭 소자가 접속되어 있는 것을 특징으로 한다.
여기서, 상기 더미 스위칭 소자가 접속되어 있는 상기 스위칭 소자를 복수 포함하고, 당해 복수의 스위칭 소자는, 상기 복수의 콘덴서가 병렬로 접속된 상태에 있어서, 병렬로 접속된 상기 복수의 콘덴서의 한쪽의 출력 단부에 공통으로 접속되어 있는 것이 적합하다.
또한, 상기 복수의 콘덴서가 병렬로 접속되어 있는 상태에 있어서, 병렬로 접속된 상기 복수의 콘덴서의 한쪽의 출력 단부에 기준 전압이 인가되고, 병렬로 접속된 상기 복수의 콘덴서의 다른 쪽의 출력 단부에만 상기 더미 스위칭 소자가 접속된 상기 스위칭 소자가 접속되어 있는 것이 적합하다.
또한, 상기 제1 스위칭 소자군에는 더미 스위칭 소자가 접속되어 있지 않은 것이 적합하다.
본 발명에 따르면, 오프셋 캔슬 회로에 있어서의 차지 인젝션 노이즈의 영향을 저감시킬 수 있다.
도 1은 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로의 구성을 도시하는 도면.
도 2는 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로의 작용을 나타내는 도면.
도 3은 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로의 작용을 나타내는 도면.
도 4는 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로의 작용을 나타내는 도면.
도 5는 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로의 더미 스위칭 소자의 작용을 설명하는 도면.
도 6은 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로의 더미 스위칭 소자의 작용을 설명하는 도면.
도 7은 오프셋 캔슬 회로에 있어서의 더미 스위칭 소자의 작용을 나타내는 도면.
도 8은 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로에 사용되는 콘덴서의 구조를 도시하는 도면.
도 9는 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로에 사용되는 콘덴서의 등가 회로를 도시하는 도면.
도 10은 본 발명의 실시 형태에 있어서의 오프셋 캔슬 회로에 사용되는 콘덴서의 작용을 나타내는 도면.
도 11은 홀 소자의 등가 회로를 도시하는 도면.
도 12는 종래의 오프셋 캔슬 회로의 구성을 도시하는 도면.
도 1은, 홀 소자의 오프셋 캔슬 회로(200)의 기본 구성을 도시한다. 홀 소자의 오프셋 캔슬 회로(200)는 홀 소자(10), 증폭 회로(12) 및 평균화 회로(20)를 포함하여 구성된다.
홀 소자(10)는 저항 R1 내지 R4의 브리지 회로로서 나타낼 수 있다. 저항 R1 내지 R4에는, 저항 R1 내지 R4의 접속점 A 내지 D를 전원 전압 Vcc, 접지 또는 출력으로 전환하는 스위칭 소자 S1 내지 S8이 접속된다.
증폭 회로(12)는 오피 앰프(12a, 12b)를 포함하여 구성된다. 오피 앰프(12a)는 비반전 입력 단자 (+)에 입력되는 전압을 증폭하여 출력한다. 오피 앰프(12b)는 비반전 입력 단자 (+)에 입력되는 전압을 증폭하여 출력한다.
평균화 회로(20)는 스위칭 소자 S9 내지 S19, 더미 스위칭 소자 D1 내지 D3, 콘덴서 C1 내지 C4, 오피 앰프(20a) 및 기준 전압 발생 회로(20b)를 포함하여 구성된다.
스위칭 소자 S9 내지 S19는 오피 앰프(12a, 12b)의 출력 단자, 콘덴서 C1 내지 C4의 단자, 오피 앰프(20a)의 입력 단자 중 어느 것을 서로 접속한다. 스위칭 소자 S9 내지 S12 및 S19는, 콘덴서 C1 및 C2가 병렬로 접속된 상태에서 콘덴서 C1 및 C2에 충전된 전하에 따른 출력 전압이 출력되도록 온/오프 제어된다. 즉, 스위칭 소자 S9 내지 S12 및 S19는 콘덴서 C1 및 C2를 병렬로 접속함과 함께, 출력용 콘덴서 C3에 접속하고, 콘덴서 C3의 단자 전압이 오피 앰프(20a)에 입력되도록 온/오프 제어된다. 스위칭 소자 S13 내지 S16은 홀 소자(10)에 흐르는 전류가 전환되도록 외부로부터 전압을 인가한 경우에, 그 상태마다 홀 소자(10)의 출력 전압이 콘덴서 C1 및 C2 중 어느 것에 인가되도록 온/오프 제어된다. 즉, 스위칭 소자 S13 내지 S16을 온/오프 제어함으로써, 홀 소자(10)의 출력 전압에 의해 콘덴서 C1 및 C2 중 어느 것이 충전된다. 스위칭 소자 S17은 콘덴서 C3의 충전 전하를 방전하기 위해 사용된다. 스위칭 소자 S18은 오피 앰프(14a)의 입력 단부와 출력 단부를 접속하기 위해 사용된다. 스위칭 소자 S9 내지 S19는 P형 및 N형을 불문하고 동일 정도의 소자 용량으로 하는 것이 바람직하다.
더미 스위칭 소자는 그 접속처가 되는 스위칭 소자와 서로 배타적으로 온/오프 제어되는 스위칭 소자를 말한다. 더미 스위칭 소자는 스위칭 소자의 입력 단부 및 출력 단부를 접속한 구성으로 할 수 있다. 더미 스위칭 소자의 서로 접속된 입력 단부 및 출력 단부는 접속처가 되는 스위칭 소자의 입력 단부 또는 출력 단부에 접속된다. 더미 스위칭 소자는 접속처가 되는 스위칭 소자의 1/2 정도의 소자 용량을 갖는 것이 적합하다.
본 실시 형태에 있어서, 더미 스위칭 소자 D1 내지 D3은, 각각 스위칭 소자 S11, S12 및 S19가 온일 때에 오프로 되고, 스위칭 소자 S11, S12 및 S19가 오프일 때에 온으로 되도록 제어되는 소자이다. 즉, 더미 스위칭 소자 D1 내지 D3은, 접속처가 되는 스위칭 소자 S11, S12 및 S19에 접속된다. 더미 스위칭 소자 D1 내지 D3은 각각 스위칭 소자 S11, S12 및 S19의 1/2 정도의 소자 용량을 갖는다.
이하, 오프셋 캔슬 회로(200)의 동작에 대하여 설명한다. 오프셋 캔슬 회로(200)는 이하에 나타내는 제1 상태, 제2 상태 및 출력 상태를 전환함으로써 홀 소자(10)의 출력 전압의 오프셋값을 캔슬하여 출력한다.
우선, 도 2에 도시한 바와 같이, 스위칭 소자 S1 내지 S19 및 더미 스위칭 소자 D1 내지 D3을 온/오프 제어함으로써, 오프셋 캔슬 회로(200)를 제1 상태로 한다. 스위칭 소자 S1을 온 및 스위칭 소자 S6을 오프함으로써 저항 R1, R3의 접속점 A에 전원 전압 Vcc를 인가하고, 스위칭 소자 S2를 온 및 스위칭 소자 S8을 오프 함으로써 저항 R2, R4의 접속점 B를 접지하고, 스위칭 소자 S7을 온 및 스위칭 소자 S4를 오프함으로써 저항 R1, R2의 접속점 C를 오피 앰프(12b)의 비반전 입력 단자 (+)에 접속하고, 스위칭 소자 S5를 온 및 스위칭 소자 S3을 오프함으로써 저항 R3, R4의 접속점 D에 오피 앰프(12a)의 비반전 입력 단자 (+)에 접속한다. 또한, 스위칭 소자 S9 내지 S19 중 스위칭 소자 S14, S16을 온하고, 그 외를 오프함으로써, 오피 앰프(12a)의 출력을 콘덴서 C1의 정단자(正端子), 오피 앰프(12b)의 출력을 콘덴서 C1의 부단자(負端子)에 접속하고, 오피 앰프(12a, 12b)의 출력 전압에 의해 콘덴서 C1을 충전하는 상태로 한다. 이 상태를 제1 상태라 한다.
또한, 이때 스위칭 소자 S11, S12 및 S19가 오프이므로, 더미 스위칭 소자 D1 내지 D3은 온 상태로 한다.
다음에, 도 3에 도시한 바와 같이, 스위칭 소자 S1 내지 S19 및 더미 스위칭 소자 D1 내지 D3을 온/오프 제어함으로써, 오프셋 캔슬 회로(200)를 제2 상태로 한다. 스위칭 소자 S6을 온 및 스위칭 소자 S1을 오프함으로써 저항 R1, R3의 접속점 A를 오피 앰프(12a)의 비반전 입력 단자 (+)에 접속하고, 스위칭 소자 S8을 온 및 스위칭 소자 S2을 오프함으로써 저항 R2, R4의 접속점 B를 오피 앰프(12b)의 비반전 입력 단자 (+)에 접속하고, 스위칭 소자 S4를 온 및 스위칭 소자 S7을 오프함으로써 저항 R1, R2의 접속점 C를 접지하고, 스위칭 소자 S3을 온 및 스위칭 소자 S5를 오프함으로써 저항 R3, R4의 접속점 D에 전원 전압 Vcc를 인가한다. 또한, 스위칭 소자 S9 내지 S19의 스위칭 소자 S15, S16을 온하고, 그 외를 오프함으로써, 오피 앰프(12a)의 출력을 콘덴서 C2의 부단자, 오피 앰프(12b)의 출력을 콘덴서 C2의 정단자에 접속하고, 오피 앰프(12a, 12b)의 출력 전압에 의해 콘덴서 C2를 충전하는 상태로 한다. 이 상태를 제2의 상태라 한다.
또한, 이때 스위칭 소자 S11, S12 및 S19가 오프이므로, 더미 스위칭 소자 D1 내지 D3은 온 상태로 한다.
이와 같이 홀 소자(10)에 흐르게 하는 전류의 방향을 바꾸도록 전압을 인가하여 제1 및 제2 상태를 전환하고, 홀 소자(10)의 4단자에 대하여 2방향(90°)의 홀 전압 V1 및 V2로 콘덴서 C1 및 C2를 각각 충전한다.
충전 전압 V1은 제1 상태에 있어서의 홀 전압 Vhall에 오프셋 전압 Voff가 가산된 값이 된다. 즉, 충전 전압 V1=Vhall+Voff이다. 홀 소자(10)에 흐르는 전류를 90°변화시키면, 홀 소자(10)의 오프셋 전압 Voff는 역방향으로 발생하므로, 충전 전압 V2는 제2 상태에 있어서의 홀 전압 Vhall로부터 오프셋 전압 Voff를 감산한 값이 된다. 즉, 충전 전압 V2=Vhall-Voff이다.
출력 상태에서는, 도 4에 도시한 바와 같이, 스위칭 소자 S13 내지 S16은 오프하여, 오피 앰프(12a, 12b)와 콘덴서 C1 및 C2는 차단한다. 또한, 스위칭 소자 S11, S12, S19를 온하고, 스위칭 소자 S18을 오프함으로써, 콘덴서 C4를 통하여 콘덴서 C1 및 C2의 정단자를 공통으로 오피 앰프(20a)의 입력 단자의 일단부에 접속한다. 또한, 스위칭 소자 S9, S10을 온함으로써, 콘덴서 C1 및 C2의 부단자를 공통으로 오피 앰프(20a)의 입력 단자의 타단부에 접속한다. 오피 앰프(20a)의 타단부는 기준 전압 발생 회로(20b)에 의해 발생시킨 Vref로 된다. 콘덴서 C3의 전하 소거용 스위칭 소자 S17도 오프 상태로 한다.
또한, 이때 스위칭 소자 S11, S12 및 S19가 온이므로, 더미 스위칭 소자 D1 내지 D3은 오프 상태로 한다.
오프셋 캔슬 회로(200)를 출력 상태로 함으로써, 콘덴서 C1 및 C2가 병렬로 접속되고, 콘덴서 C1 및 C2에 축적되어 있던 전하가 콘덴서 C1, C2 및 C3에 재분배되어 충전 전압 V1 및 V2가 평균화된다. 이에 의해, 홀 소자(10)의 출력 전압의 오프셋값이 캔슬되어 출력 전압 Vout로서 출력된다.
여기서, 도 5 및 도 6을 참조하여, 더미 스위칭 소자 D1 내지 D3의 작용에 대해 설명한다. 도 5 및 도 6은 제1 상태 및 제2 상태의 전환이 종료되고, 콘덴서 C1 및 C2에 전하가 축적되어 있는 상태로부터 출력 상태로 전환한 경우의 전하의 이동의 모습을 모식적으로 나타낸 것이다.
더미 스위칭 소자 D1 내지 D3이 설치되어 있지 않은 구성에서는, 도 5의 (a)에 도시한 바와 같이, 스위칭 소자 S11, S12, S19가 오프일 때에 콘덴서 C1 및 C2가 전압 V1 및 V2에 각각 충전되어 있다. 이때, 콘덴서 C1에는 전하 Q1=V1/C1이 축적되고, 콘덴서 C2에는 전하 Q2=V2/C2가 축적되어 있다.
스위칭 소자 S11, S12, S19가 온함으로써, 도 5의 (b)에 도시한 바와 같이, 콘덴서 C1 및 C2의 정단자와 콘덴서 C3의 정단자가 접속되지만, 전하 Q1, Q2의 일부 ΔQ11, ΔQ12, ΔQ19가 스위칭 소자 S11, S12, S19의 채널에 흡입된다. 그 결과, 전하 Q1+Q2-ΔQ11-ΔQ12-ΔQ19가 콘덴서 C1 내지 C3에 재분배되게 된다. 이, 전하 ΔQ11+ΔQ12+ΔQ19분이 출력 전압 Vout를 낮추는 차지 인젝션 노이즈로서 작용한다.
더미 스위칭 소자 D1 내지 D3이 설치되어 있는 구성에서는, 도 6의 (a)에 도시한 바와 같이, 스위칭 소자 S11, S12, S19가 오프일 때에 콘덴서 C1 및 C2가 전압 V1 및 V2에 각각 충전됨과 함께, 더미 스위치 소자 D1 내지 D3의 채널에도 전하 QD1, QD2, QD3이 충전되어 있다.
스위칭 소자 S11, S12, S19가 온되면, 더미 스위치 소자 D1 내지 D3이 오프로 되고, 도 6의 (b)에 도시한 바와 같이 콘덴서 C1 및 C2의 정단자와 콘덴서 C3의 정단자가 접속된다. 이때, 스위칭 소자 S11, S12, S19의 소자 용량과 더미 스위칭 소자 D1 내지 D3의 소자 용량을 조정해 둠으로써, 전하 QD1, QD2, QD3에 의해 스위칭 소자 S11, S12, S19의 채널에 흡입되는 전하분을 보상할 수 있다. 그 결과, 전하 Q1+Q2가 정확하게 콘덴서 C1 내지 C3에 재분배되게 되고, 출력 전압 Vout도 홀 전압을 보다 올바르게 나타낸 것으로 된다.
구체적으로는, 더미 스위칭 소자 D1 내지 D3의 소자 용량을 스위칭 소자 S11, S12, S19의 소자 용량의 0.5 내지 1.5배 정도로 하는 것이 적합하다.
또한, 도 7에, 스위칭 소자 S13 내지 S16에 더미 스위칭 소자를 설치한 경우의 출력 전압 Vout과의 관계에 대하여 시뮬레이션한 결과를 나타낸다. 도 7은 더미 스위칭 소자를 설치하지 않은 경우와 설치한 경우에 있어서의 출력 전압 Vout의 이상값에 대한 차의 비율을 나타내고 있다. 도 7에 있어서, 마이너스 부호는 이상값보다도 시뮬레이션 결과가 낮은 값인 것을 나타내고 있다. 도 7에 도시한 바와 같이, 스위칭 소자 S13 내지 S16에 더미 스위칭 소자를 접속해도, 오히려 출력 전압 Vout를 더 낮추게 되는 것으로 되어, 출력 전압 Vout에 대한 차지 인젝션 노이즈의 저감 효과가 작다.
이는, 스위칭 소자 S13 내지 S16에 더미 스위칭 소자를 접속한 경우, 제1 상태 또는 제2 상태에 있어서 콘덴서 C1 및 C2를 충전한 후, 스위칭 소자 S13 내지 S16을 오프 및 더미 스위칭 소자를 온으로 하였을 때에 콘덴서 C1 및 C2에 축적되는 전하의 일부가 더미 스위칭 소자에 흡수되게 되는 것이 원인이라고 추정된다.
따라서, 스위칭 소자 S13 내지 S16에는, 더미 스위칭 소자를 접속하지 않는 것이 적합하다. 즉, 오프셋 캔슬 회로(200)에 있어서, 홀 소자(10)에 흐르는 전류가 전환되도록 외부로부터 전압을 인가한 경우에, 그 상태마다 홀 소자(10)의 출력 전압이 콘덴서 C1 및 C2의 어느 것에 인가되도록 온/오프 제어되고, 제1 상태 및 제2 상태에서 콘덴서 C1 및 C2에 오피 앰프(12a, 12b)의 출력 단부를 접속하기 위하여 사용되는 스위칭 소자에는 더미 스위칭 소자를 접속하지 않는 것이 적합하다.
또한, 스위칭 소자 S9 및 S10은 출력 상태 후에 있어서 저임피던스로 되므로, 스위칭 소자 S9 및 S10에도 더미 스위칭 소자를 접속해도 출력 전압 Vout에 대한 차지 인젝션 노이즈의 저감 효과가 작다. 따라서, 스위칭 소자 S9 및 S10에도 더미 스위칭 소자를 접속하지 않는 것이 적합하다.
또한, 도 8은 오프셋 캔슬 회로(200)에 있어서의 콘덴서 C1 및 C2의 소자 구조의 예를 나타낸다.
콘덴서 C1 및 C2는 반도체 기판(30) 상에 폴리실리콘층(32), 절연층(34) 및 폴리실리콘층(36)을 적층하여 구성된다. 절연층(34) 및 폴리실리콘층(36)을 패터닝하여 형성된 개구부의 폴리실리콘층(32)의 표면에 전극(38)이 형성된다. 절연층(34)은 폴리실리콘층(32) 상에 적층하여 형성되고, 폴리실리콘층(36)은 절연층(34) 상에 적층하여 형성된다. 폴리실리콘층(36)의 표면에 전극(40)이 형성된다. 전극(38) 및 전극(40)으로부터 출력 단자가 인출된다.
이러한 구조를 갖는 콘덴서 C1 및 C2는 반도체 기판(30)을 접지한 상태에서, 전극(38) 및 전극(40)과의 사이의 캐패시턴스를 이용한다. 도 9에, 콘덴서 C1 및 C2의 등가 회로를 도시한다. 도 9에 도시한 바와 같이, 콘덴서 C1 및 C2에는, 반도체 기판(30)에 형성되는 기생 용량 Cx가 접속된 것으로 된다.
이러한 콘덴서 C1 및 C2를 사용하는 경우, 도 10의 (a)에 도시한 바와 같이, 오프셋 캔슬 회로(200)의 콘덴서 C1 및 C2의 정단자측에 기생 용량 Cx가 배치되도록 오피 앰프(12a, 12b)에 접속하면, 출력 상태에 있어서 콘덴서 C1 및 C2에 축적되어 있는 전하를 콘덴서 C1, C2 및 C3에 전하를 재배분시킬 때에, 플로팅 상태의 콘덴서 C1, C2, C3에 부가하여 기생 용량 Cx에도 전하가 재배분되게 된다. 그 결과, 정확한 홀 전압보다도 낮은 출력 전압 Vout가 출력되게 된다.
한편, 도 10의 (b)에 도시한 바와 같이, 오프셋 캔슬 회로(200)의 콘덴서 C1 및 C2의 부단자측에 기생 용량 Cx가 배치되도록 오피 앰프(12a, 12b)에 접속하면, 출력 상태에 있어서 콘덴서 C1 및 C2에 축적되어 있는 전하를 콘덴서 C1, C2 및 C3에 전하를 재배분시킬 때에, 콘덴서 C1 및 C2의 부단자 및 기생 용량 Cx의 단자는 기준 전압 Vref로 된다. 기생 용량 Cx에는 기준 전압 발생 회로(20b) 등으로부터 기준 전압 Vref에 따른 전하가 공급되고, 콘덴서 C1 및 C2에 축적되어 있던 전하는 정확하게 콘덴서 C1, C2 및 C3에 재배분된다. 그 결과, 출력 전압 Vout는 보다 정확한 홀 전압에 근접하게 된다.
콘덴서 C1 및 C2에의 차지시와 콘덴서 C1, C2 및 C3에 전하를 재배분시킬 때에, 기준 전압의 차가 발생한다. 이 기준 전압의 차는, 홀 소자(10)의 중심 전압과 오피 앰프(20a)에서 사용되는 기준 전압 발생 회로(20b)의 기준 전압과의 사이의 차이다. 이 전압차에 부가하여, 기생 용량에 의한 전하의 영향에 의해 오피 앰프(20a)에서의 비교시에 오프셋으로 되어 버린다. 도 10의 (b)에 나타낸 바와 같이 기생 용량 Cx를 배치함으로써, 오피 앰프(20a)에서의 비교시의 오프셋의 영향을 저감시킬 수 있다.
이상과 같이, 본 발명의 실시 형태에 따르면, 홀 소자의 출력 전압의 오프셋 전압을 캔슬함과 함께, 오프셋 캔슬 회로에의 차지 인젝션 노이즈의 영향을 저감시킬 수 있다.
10: 홀 소자
12: 증폭 회로
12a, 12b: 오피 앰프
14: 평균화 회로
14a: 오피 앰프
14b: 기준 전압 발생 회로
20: 평균화 회로
20a: 오피 앰프
20b: 기준 전압 발생 회로
30: 반도체 기판
32: 폴리실리콘층
34: 절연층
36: 폴리실리콘층
38: 전극
40: 전극
100, 200: 오프셋 캔슬 회로

Claims (4)

  1. 홀 소자의 오프셋 캔슬 회로이며,
    복수의 콘덴서와,
    상기 홀 소자에 흐르는 전류가 전환되도록 외부로부터 전압을 인가하고, 그 상태마다 상기 홀 소자의 출력 전압이 상기 복수의 콘덴서의 어느 것에 인가되도록 온/오프 제어되는 제1 스위칭 소자군과,
    상기 복수의 콘덴서가 병렬로 접속된 상태에서 상기 복수의 콘덴서에 충전된 전하에 따른 출력 전압이 출력되도록 온/오프 제어되는 제2 스위칭 소자군을 구비하고,
    상기 제2 스위칭 소자군의 적어도 일부에는, 당해 스위칭 소자와 서로 배타적으로 온/오프 제어되는 더미 스위칭 소자가 접속되어 있고,
    상기 더미 스위칭 소자가 접속되어 있는 상기 스위칭 소자를 복수 포함하고,
    당해 복수의 스위칭 소자는, 상기 복수의 콘덴서가 병렬로 접속된 상태에 있어서, 병렬로 접속된 상기 복수의 콘덴서의 한쪽의 출력 단부에 공통으로 접속되어 있는 것을 특징으로 하는 오프셋 캔슬 회로.
  2. 삭제
  3. 제1항에 있어서, 상기 복수의 콘덴서가 병렬로 접속되어 있는 상태에 있어서, 병렬로 접속된 상기 복수의 콘덴서의 한쪽의 출력 단부에 기준 전압이 인가되고, 병렬로 접속된 상기 복수의 콘덴서의 다른 쪽의 출력 단부에만 상기 더미 스위칭 소자가 접속된 상기 스위칭 소자가 접속되어 있는 것을 특징으로 하는 오프셋 캔슬 회로.
  4. 제1항에 있어서, 상기 제1 스위칭 소자군에는 더미 스위칭 소자가 접속되어 있지 않은 것을 특징으로 하는 오프셋 캔슬 회로.
KR1020100053234A 2009-06-08 2010-06-07 오프셋 캔슬 회로 KR101132539B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009136906A JP2010283713A (ja) 2009-06-08 2009-06-08 オフセットキャンセル回路
JPJP-P-2009-136906 2009-06-08

Publications (2)

Publication Number Publication Date
KR20100131931A KR20100131931A (ko) 2010-12-16
KR101132539B1 true KR101132539B1 (ko) 2012-04-02

Family

ID=43264174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053234A KR101132539B1 (ko) 2009-06-08 2010-06-07 오프셋 캔슬 회로

Country Status (5)

Country Link
US (2) US20100308886A1 (ko)
JP (1) JP2010283713A (ko)
KR (1) KR101132539B1 (ko)
CN (1) CN101908820B (ko)
TW (1) TW201044788A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5411818B2 (ja) * 2010-08-26 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US8666701B2 (en) * 2011-03-17 2014-03-04 Infineon Technologies Ag Accurate and cost efficient linear hall sensor with digital output
US10073136B2 (en) 2013-12-26 2018-09-11 Allegro Microsystems, Llc Methods and apparatus for sensor diagnostics including sensing element operation
US9664753B2 (en) * 2014-03-27 2017-05-30 Stmicroelectronics S.R.L. Hall-effect-based magnetic field sensor having an improved output bandwidth
CN105320918B (zh) * 2014-07-04 2019-01-22 映智科技股份有限公司 指纹传感器
US10527703B2 (en) * 2015-12-16 2020-01-07 Allegro Microsystems, Llc Circuits and techniques for performing self-test diagnostics in a magnetic field sensor
KR20170107819A (ko) * 2016-03-16 2017-09-26 삼성전기주식회사 홀 센서 옵셋 보정 회로 및 이를 갖는 카메라 모듈
KR101791243B1 (ko) * 2016-03-28 2017-10-27 국민대학교산학협력단 홀 센서 장치
US10277223B2 (en) * 2016-12-06 2019-04-30 Analog Devices Global Charge injection compensation circuit
US10924066B2 (en) * 2018-10-11 2021-02-16 Semiconductor Components Industries, Llc Offset voltage trimming for operational amplifiers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010090703A (ko) * 2000-04-07 2001-10-19 아끼구사 나오유끼 연산 증폭기 및 그 오프셋 캔슬 회로
JP2005300303A (ja) * 2004-04-09 2005-10-27 Toko Inc センサ回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923206A (en) * 1997-03-27 1999-07-13 Exar Corporation Charge injection cancellation technique
DE10117382B4 (de) * 2001-04-06 2006-04-06 Infineon Technologies Ag Schaltungsanordnung und Sensorvorrichtung
US6850098B2 (en) * 2001-07-27 2005-02-01 Nanyang Technological University Method for nulling charge injection in switched networks
JP2004007529A (ja) * 2002-04-19 2004-01-08 Denso Corp スイッチトキャパシタフィルタ回路およびその製造方法
US7292095B2 (en) * 2006-01-26 2007-11-06 Texas Instruments Incorporated Notch filter for ripple reduction in chopper stabilized amplifiers
JP4821364B2 (ja) * 2006-02-24 2011-11-24 日本電気株式会社 オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法
CN103065686B (zh) * 2006-03-21 2016-09-14 剑桥模拟技术有限公司 采样数据电路的偏移消除
JP4755558B2 (ja) * 2006-09-13 2011-08-24 パナソニック株式会社 Ａｄ変換器およびデルタシグマａｄ変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010090703A (ko) * 2000-04-07 2001-10-19 아끼구사 나오유끼 연산 증폭기 및 그 오프셋 캔슬 회로
JP2005300303A (ja) * 2004-04-09 2005-10-27 Toko Inc センサ回路

Also Published As

Publication number Publication date
JP2010283713A (ja) 2010-12-16
US20140191790A1 (en) 2014-07-10
US20100308886A1 (en) 2010-12-09
US20170026032A9 (en) 2017-01-26
TW201044788A (en) 2010-12-16
CN101908820A (zh) 2010-12-08
KR20100131931A (ko) 2010-12-16
CN101908820B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
KR101132539B1 (ko) 오프셋 캔슬 회로
KR101133346B1 (ko) 오프셋 캔슬 회로
US8520102B2 (en) Solid-state imaging apparatus
US7745776B2 (en) Photo detecting apparatus comprising a current control element
US9001249B2 (en) Solid-state image sensor and camera
US9635298B2 (en) Comparator circuit, imaging apparatus using the same, and method of controlling comparator circuit
KR960006100A (ko) 미스(mis)소자 및 이것을 사용한 아날로그미스페트(misfet), 임계치전압의 보정방법, 채널포텐셜 조정방법, 바이어스회로, 전하전송장치, 고체촬상장치, 전하검출장치
EP1333661A1 (en) Improved image sensor
US20080303928A1 (en) Image pickup device and image pickup apparatus
CN112640433B (zh) 摄像装置
KR100619126B1 (ko) ｋＴＣ 잡음을 저감한 ＣＭＯＳ 이미지 센서, 그 이미지센서에 사용하는 리셋 트랜지스터 제어 회로, 및 그 제어회로에 사용하는 전압 전환 회로
JP3801112B2 (ja) 画像読取信号処理装置
JP2015162705A (ja) カレントミラー回路、制御方法、及び、イメージセンサ
US20150341584A1 (en) Imaging device and imaging system
JP5147785B2 (ja) オフセットキャンセル回路
US20110068257A1 (en) Photoelectric conversion apparatus and image pickup system
WO2022168545A1 (ja) 撮像装置および撮像装置の駆動方法
US11165981B2 (en) System and method for correlated double sampling
US8629521B2 (en) Semiconductor device used for adjustment of output of a hall element
JP2006148320A (ja) スイッチドキャパシタフィルタ
JP2010148008A (ja) 固体撮像装置
CN116762172A (zh) 摄像装置
CN116711321A (zh) 摄像装置及相机***
JP4830679B2 (ja) 固体撮像装置
US20130240713A1 (en) Photoelectric conversion apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee