KR101132216B1 - Digital analog converter with routing dummy capacitor - Google Patents
Digital analog converter with routing dummy capacitor Download PDFInfo
- Publication number
- KR101132216B1 KR101132216B1 KR1020100121962A KR20100121962A KR101132216B1 KR 101132216 B1 KR101132216 B1 KR 101132216B1 KR 1020100121962 A KR1020100121962 A KR 1020100121962A KR 20100121962 A KR20100121962 A KR 20100121962A KR 101132216 B1 KR101132216 B1 KR 101132216B1
- Authority
- KR
- South Korea
- Prior art keywords
- positive
- terminal
- negative
- dac
- unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
본 발명은 디지털 아날로그 변환기에 관한 것으로서, 더욱 상세하게는 라우팅 더미 커패시터를 구비하여 디지털 아날로그 변환기의 스위치에서 발생하는 아날로그 노이즈를 감소시킴으로써 디지털 아날로그 변환기의 면적을 증가시키지 않으면서 분해능을 향상시킬 수 있는 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기에 관한 것이다.The present invention relates to a digital-to-analog converter, and more particularly, to provide a routing dummy capacitor to reduce the analog noise generated from the switch of the digital-to-analog converter so that the resolution can be improved without increasing the area of the digital-to-analog converter. A digital-to-analog converter having a dummy capacitor.
현대는 정보 통신의 시대로서 수많은 정보의 처리를 요구하고 있다. 이와 같이 방대한 정보의 처리는 무선 통신 기술의 발달 또는 디지탈 신호 처리 기술의 발달로 가능해진다. 이 때, 디지탈 신호 처리 기술에서 중요하게 사용되는 소자들로서, 아날로그/디지탈 변환기(ADC:Analog-to-Digital Converter) 및 디지탈/아날로그 변환기(DAC:Digital-to-Analog Converter)가 있다.The modern age is the era of information and communication, which requires the processing of numerous information. In this way, the processing of vast information is made possible by the development of wireless communication technology or the development of digital signal processing technology. At this time, as an important element in the digital signal processing technology, there are analog-to-digital converter (ADC) and digital-to-analog converter (DAC).
예컨데, 우리가 흔히 접하는 음성이나 빛은 크기가 연속적으로 변하는 아날로그 신호로서, 이러한 아날로그 신호를 디지탈 신호로 변환하는데 ADC가 사용되고, 디지탈 신호 처리된 결과를 다시 음성이나 빛으로 출력하기 위해서 DAC가 사용된다. For example, the voice or light we commonly encounter is an analog signal of varying magnitudes, the ADC is used to convert this analog signal into a digital signal, and the DAC is used to output the digital signal processed results back to the voice or light. .
이러한 디지털 아날로그 변환기(이하 'DAC'라 한다.)의 출력 특성은 이상적인 경우 선형성을 보이나, 일반적으로 출력단에서 발생하는 오프셋 전압 또는 출력단에서의 노이즈에 의해 선형성을 갖지 못하게 된다.The output characteristics of such a digital-to-analog converter (hereinafter, referred to as 'DAC') are linear in an ideal case, but are generally not linear due to offset voltage or noise in the output stage.
이와 같이 DAC의 출력특성이 선형성을 갖지 못하면 DAC 입력에 대한 오차가 존재하여 정밀도가 떨어지고 분해능(resolution)이 감소하게 된다.As such, if the output characteristics of the DAC do not have linearity, there is an error in the DAC input, thereby reducing the precision and reducing the resolution.
도 1은 종래 기술에 따른 커패시터 기반의 차동 디지털 아날로그 변환기의 회로도이다.1 is a circuit diagram of a capacitor-based differential digital to analog converter according to the prior art.
도 1을 참고하면 종래의 디지털 아날로그 변환기(100)는 각 클럭의 순서에 따라 스위치에 리셋신호(R), 샘플신호(S) 및 변환신호(D1 ~ D10)가 입력된다. 이때 디지털 아날로그 변환기는 12번의 클럭을 한주기로 해서 동작한다.Referring to FIG. 1, in the conventional digital-to-
먼저, 첫 번째 클럭에서 리셋신호(R)가 입력되어 모든 커패시터가 0으로 충전(charge)된다. 두 번째 클럭에서는 샘플신호(S)가 입력되어 커패시터가 아날로그 입력을 샘플링하게 된다.First, the reset signal R is input at the first clock to charge all capacitors to zero. At the second clock, the sample signal S is input so that the capacitor samples the analog input.
이후 나머지 열 번의 클럭 동안 변환신호(D1 ~ D10)가 차례대로 입력되어 1비트씩 데이터를 변환하여 최하위비트(Least Significant Bit:LSB)의 커패시터(C)로부터 최상위비트(Most Significant Bit:MSB)의 커패시터(16C)까지 그 결과 값을 출력하게 된다.After that, the conversion signals (D1 to D10) are sequentially input for the remaining ten clocks to convert the data one bit at a time, thereby converting the data from the capacitor C of the least significant bit (LSB) to the most significant bit (MSB). The result is output to the
종래의 디지털 아날로그 변환기에서는 비트수가 증가함에 따라 커패시터 배열의 크기가 지수적으로 증가한다. 또한 커패시터 배열의 크기가 커질수록 각각의 비트를 계산할 때 수행되는 커패시터 스위칭 에너지가 증가하게 되며, 이에 따라 아날로그 노이즈도 증가하게 된다. In the conventional digital-to-analog converter, as the number of bits increases, the size of the capacitor array increases exponentially. In addition, as the size of the capacitor array increases, the capacitor switching energy performed when calculating each bit increases, thereby increasing analog noise.
따라서 종래의 디지털 아날로그 변환기의 스위치에서 발생하는 아날로그 노이즈는 최상위비트(Most Significant Bit:MSB)의 노드에서 가장 크게 발생하며, 이러한 노이즈에 의해 디지털 아날로그 변환기의 출력에 영향을 미치게 되고 이로 인해 DAC의 분해능(resolution)이 감소된다.Therefore, the analog noise generated in the switch of the conventional digital analog converter is the largest at the node of the Most Significant Bit (MSB), and this noise affects the output of the digital analog converter, which causes the resolution of the DAC. (resolution) is reduced.
아날로그 노이즈는 클락 피드-쓰루(clock feed-through) 또는 차아지 인젝션(charge injection)에 의한 것으로 이를 최소화하여 DAC의 분해능(resolution)을 향상시키기 위한 방안이 요구되어 왔다. Analog noise is caused by clock feed-through or charge injection, and there has been a need for a method of improving the resolution of the DAC by minimizing it.
본 발명이 해결하려는 기술적 과제는, 신호의 라우팅을 통해 라우팅 더미 커패시터를 구현하여 디지털 아날로그 변환기에 사용함으로써 디지털 아날로그 변환기 출력단의 스위치에서 발생하는 아날로그 노이즈를 감소시켜 디지털 아날로그 변환기의 분해능을 향상시킬 수 있는 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기를 제공하는데 있다.The technical problem to be solved by the present invention is to implement a routing dummy capacitor through the routing of the signal to use in the digital analog converter to reduce the analog noise generated at the switch of the digital analog converter output stage to improve the resolution of the digital analog converter A digital-to-analog converter having a routing dummy capacitor is provided.
상기 기술적 과제를 이루기 위한 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기는 리셋신호, 샘플신호 및 변환신호에 응답하여 전원전압 및 접지전압의 범위에서 동작하는 디지털 아날로그 변환기에 있어서, 제1단자가 전원전압(VDD), 접지전압(VSS) 및 정극성 입력전압(Vin+) 중에서 어느 하나와 연결되는 다수의 제1 정극성 스위치 및 제1단자가 상기 다수의 제1 정극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터를 구비하는 제1 정극성 DAC부; 제1단자가 전원전압(VDD), 접지전압(VSS) 및 정극성 입력전압(Vin+) 중에서 어느 하나와 연결되는 다수의 제2 정극성 스위치 및 제1단자가 상기 다수의 제2 정극성 스위치의 제2 단자에 연결된 다수의 유닛 커패시터를 구비하고, 정극성 출력전압(VDAC+)을 출력하는 제2 정극성 DAC부; 제1단자가 전원전압(VDD), 접지전압(VSS) 및 부극성 입력전압(Vin-) 중에서 어느 하나와 연결되는 다수의 제1 부극성 스위치 및 제1단자가 상기 다수의 제1 부극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터를 구비하는 제1 부극성 DAC부; 제1단자가 전원전압(VDD), 접지전압(VSS) 및 부극성 입력전압(Vin-) 중에서 어느 하나와 연결되는 다수의 제2 부극성 스위치 및 제1단자가 상기 다수의 제2 부극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터를 구비하고, 부극성 출력전압(VDAC-)을 출력하는 제2 부극성 DAC부; 상기 제1 정극성 DAC부와 상기 제2 정극성 DAC부 사이에 접속된 정극성 커패시터; 및 상기 제1 부극성 DAC부와 상기 제2 부극성 DAC부 사이에 접속된 부극성 커패시터;를 구비하되, 상기 다수의 제1 정극성 스위치, 제2 정극성 스위치, 제1 부극성 스위치 및 제2 부극성 스위치의 제2 단자와 접지전압 사이에 각각 라우팅 더미 커패시터가 형성된 것을 특징으로 한다.A digital analog converter having a routing dummy capacitor according to the present invention for achieving the above technical problem is a first terminal in a digital analog converter operating in a range of power supply voltage and ground voltage in response to a reset signal, a sample signal and a conversion signal. A plurality of first positive switches and first terminals connected to any one of a power supply voltage VDD, a ground voltage VSS, and a positive input voltage V in + , and a second terminal of the plurality of first positive switches A first positive DAC unit having a plurality of unit capacitors connected to the terminals; A plurality of second positive polarity switches and a first terminal of which a first terminal is connected to any one of a power supply voltage VDD, a ground voltage VSS, and a positive input voltage V in + , and a plurality of second positive polarity switches A second positive DAC unit having a plurality of unit capacitors connected to a second terminal of the second output unit, and outputting a positive output voltage V DAC + ; A plurality of first negative switch and the first terminal is connected to any one of the power supply voltage (VDD), the ground voltage (VSS) and the negative input voltage (V in- ) and the first terminal of the plurality of first negative polarity A first negative polarity DAC unit having a plurality of unit capacitors connected to a second terminal of the switch; A plurality of second negative switch and the first terminal is connected to any one of the power supply voltage (VDD), ground voltage (VSS) and the negative input voltage (V in- ) and the first terminal is the plurality of second negative polarity A second negative DAC unit having a plurality of unit capacitors connected to the second terminal of the switch and outputting a negative output voltage V DAC− ; A positive capacitor connected between the first positive DAC part and the second positive DAC part; And a negative capacitor connected between the first negative DAC part and the second negative DAC part, wherein the plurality of first positive switch, second positive switch, first negative switch and first The routing dummy capacitor may be formed between the second terminal of the second negative switch and the ground voltage, respectively.
이때, 상기 다수의 유닛 커패시터는 제1 내지 제N 유닛 커패시터를 구비하고, 상기 제1 내지 제N 유닛 커패시터는 그 크기가 2N씩 증가한다.In this case, the plurality of unit capacitors include first to Nth unit capacitors, and the first to Nth unit capacitors increase in size by 2N .
한편, 상기 라우팅 더미 커패시터는 제1 내지 제N 라우팅 더미 커패시터를 구비하고, 상기 제1 내지 제N 라우팅 더미 커패시터는 그 크기가 2N씩 증가한다.Meanwhile, the routing dummy capacitor includes first to N-th routing dummy capacitors, and the first to N-th routing dummy capacitors increase in size by 2N .
또한, 상기 라우팅 더미 커패시터는 라우트 경로에 따른 신호(signal)의 라우팅을 통해 커패시터를 구현된다.In addition, the routing dummy capacitor implements a capacitor through routing of a signal along a route path.
한편, 제1 단자가 상기 제2 정극성 DAC부의 출력단자에 연결되고 제2 단자가 상기 제2 부극성 DAC부의 출력단자에 연결되며 게이트에 샘플링신호가 인가되는 모스트랜지스터를 더 구비하는 것이 바람직하다.On the other hand, it is preferable that the first terminal is further connected to the output terminal of the second positive DAC portion, the second terminal is further provided with a morph transistor for applying a sampling signal to the gate of the second negative DAC portion. .
본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기에 의하면 신호의 라우팅을 통해 라우팅 더미 커패시터를 구현하여 디지털 아날로그 변환기에 사용함으로써 디지털 아날로그 변환기 출력단의 스위치에서 발생하는 아날로그 노이즈를 감소시켜 디지털 아날로그 변환기의 면적을 증가시키지 않으면서도 분해능을 향상시킬 수 있는 장점이 있다.According to the digital analog converter having a routing dummy capacitor according to the present invention, a routing dummy capacitor is implemented through the routing of signals to be used in a digital analog converter to reduce analog noise generated from a switch at the output of the digital analog converter. There is an advantage in that the resolution can be improved without increasing the area.
도 1은 종래 기술에 따른 커패시터 기반의 차동 디지털 아날로그 변환기의 회로도이다.
도 2는 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기의 회로도이다.
도 3은 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기에서 라우팅 더미 커패시터의 레이아웃을 나타내는 도면이다.
도 4a 내지 도 4c는 종래 기술과 대비한 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기의 분해능을 나타내는 도면이다.1 is a circuit diagram of a capacitor-based differential digital to analog converter according to the prior art.
2 is a circuit diagram of a digital-to-analog converter having a routing dummy capacitor according to the present invention.
3 is a diagram illustrating a layout of a routing dummy capacitor in a digital-to-analog converter having a routing dummy capacitor according to the present invention.
4A to 4C are diagrams showing the resolution of a digital-to-analog converter having a routing dummy capacitor according to the present invention as compared with the prior art.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다. Hereinafter, with reference to the accompanying drawings to describe the present invention in more detail.
도 2는 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기의 회로도이다.2 is a circuit diagram of a digital-to-analog converter having a routing dummy capacitor according to the present invention.
도 2를 참고하면 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기(200)는 제1 정극성 DAC부(210), 제2 정극성 DAC부(220), 제1 부극성 DAC부(230), 제2 부극성 DAC부(240), 정극성 커패시터(250) 및 부극성 커패시터(260)를 포함하여 이루어진다.Referring to FIG. 2, the digital-to-
상기 제1 정극성 DAC부(210)는 제1단자가 전원전압(VDD), 접지전압(VSS) 및 정극성 입력전압(Vin+) 중에서 어느 하나와 연결되는 다수의 제1 정극성 스위치(211a ~ 211e) 및 제1단자가 상기 다수의 제1 정극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터(212a ~ 212e)를 구비한다.The first
상기 제2 정극성 DAC부(220)는 제1단자가 전원전압(VDD), 접지전압(VSS) 및 정극성 입력전압(Vin+) 중에서 어느 하나와 연결되는 다수의 제2 정극성 스위치(221a ~ 212e) 및 제1단자가 상기 다수의 제2 정극성 스위치의 제2 단자에 연결된 다수의 유닛 커패시터(222a ~ 222e)를 구비하고, 정극성 출력전압(VDAC+)을 출력한다.The second positive
상기 제1 부극성 DAC부(230)는 제1단자가 전원전압(VDD), 접지전압(VSS) 및 부극성 입력전압(Vin-) 중에서 어느 하나와 연결되는 다수의 제1 부극성 스위치(231a ~ 231e) 및 제1단자가 상기 다수의 제1 부극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터(232a ~ 232e)를 구비한다.The first negative
상기 제2 부극성 DAC부(240)는 제1단자가 전원전압(VDD), 접지전압(VSS) 및 부극성 입력전압(Vin-) 중에서 어느 하나와 연결되는 다수의 제2 부극성 스위치(241a ~ 241e) 및 제1단자가 상기 다수의 제2 부극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터(242a ~ 242e)를 구비하고, 부극성 출력전압(VDAC-)을 출력한다.The second negative
상기 정극성 커패시터(250)는 상기 제1 정극성 DAC부(210)와 상기 제2 정극성 DAC부(220) 사이에 접속된다.The
상기 부극성 커패시터(260)는 상기 제1 부극성 DAC부(230)와 상기 제2 부극성 DAC(240)부 사이에 접속된다.The
한편, 상기 다수의 제1 정극성 스위치(211a ~ 211e), 제2 정극성 스위치(221a ~ 221e), 제1 부극성 스위치(231a ~ 231e) 및 제2 부극성 스위치(241a ~ 241e)의 제2 단자와 접지전압(VSS) 사이에 각각 라우팅 더미 커패시터(Cp1 ~ Cp5, 213a~213e, 223a~223e, 233a~233e 및 243a~243e)가 형성된다.Meanwhile, a plurality of first
한편, 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기는 제1 단자가 상기 제2 정극성 DAC부의 출력단자에 연결되고 제2 단자가 상기 제2 부극성 DAC부의 출력단자에 연결되며 게이트에 샘플링신호(S)가 인가되는 모스트랜지스터(280)를 더 구비하는 것이 바람직하다.Meanwhile, in the digital analog converter having a routing dummy capacitor according to the present invention, a first terminal is connected to an output terminal of the second positive DAC unit, and a second terminal is connected to an output terminal of the second negative DAC unit. Preferably, the
도 2에 도시된 바와 같이 라우팅 더미 커패시터(CP1 ~ CP5)는 각 DAC부(210 ~ 240)의 스위치 트랜지스터의 드레인(drain) 노드에 발생한다. 그리고 전하공유(charge sharing)에 따라 노이즈 소스는 16CU인 MSB 노드에 가장 크게 발생하여 DAC 출력에 가장 큰 영향을 미친다. As shown in FIG. 2, the routing dummy capacitor C P 1. ˜ C P 5) occurs at the drain node of the switch transistor of each
이로 인해 각 단의 라우팅 더미 커패시터(CP1 ~ CP5)는 DAC의 각 단의 유닛 커패시터(212a ~ 242e)의 값에 따라 비례적인 값을 가지게 된다. 이와 같이 라우팅 더미 커패시터(CP1 ~ CP5)가 유닛 커패시터(212a ~ 242e)의 값에 따라 비례적인 값을 갖는 경우에도 라우팅 더미 커패시터(CP1 ~ CP5)가 동일한 값을 가지는 경우와 비교할 때 분해능(resolution) 측면에서는 동일한 값을 갖는다.This causes routing dummy capacitors (C P 1) at each stage. ˜ C P 5) is proportional to the values of the
그러나 라우팅 더미 커패시터(CP1 ~ CP5)가 유닛 커패시터(212a ~ 242e)의 값과 같이 1Cp, 2Cp, 4Cp, 8Cp, 16Cp의 비례적인 값을 갖는 경우에는 그 면적의 약 50%를 감소시킬 수 있다.However, routing dummy capacitors (C P 1 When ˜ C P 5) has a proportional value of 1 Cp, 2 Cp, 4 Cp, 8 Cp, and 16 Cp, such as the values of the
라우팅 더미 커패시터가 각 스위치 트랜지스터의 드레인 노드에 발생하게 되면 DAC의 분해능(resolution)이 향상된다. 이때 각 스위치 트랜지스터의 드레인 노드에 37fF 크기의 더미 커패시터가 발생하는 경우 DAC의 분해능(resolution)이 1bit 향상된다. 그러나 이러한 경우에는 DAC의 면적이 증가하게 된다.When a routing dummy capacitor is generated at the drain node of each switch transistor, the resolution of the DAC is improved. In this case, when a 37fF dummy capacitor is generated at the drain node of each switch transistor, the resolution of the DAC is increased by 1 bit. In this case, however, the area of the DAC increases.
한편, 아날로그 노이즈는 MSB인 최상위 비트에 가장 큰 영향을 미치므로 전하공유에 의해 MSB에서 LSB까지 커패시터에 비례하여 라우팅 더미 커패시터가 발생하는 경우에도 DAC의 성능을 1bit 향상 시킬 수 있다. 이때의 라우팅 더미 커패시터는 48fF, 24fF, 12fF, 6fF, 3fF이다. On the other hand, since analog noise has the greatest effect on the most significant bit of the MSB, even if a routing dummy capacitor occurs in proportion to the capacitor from the MSB to the LSB due to charge sharing, the performance of the DAC can be improved by 1 bit. The routing dummy capacitors at this time are 48fF, 24fF, 12fF, 6fF, and 3fF.
이 경우 각 드레인 노드에 37fF 크기의 더미 커패시터가 발생하는 경우와 비교하여 분해능(resolution) 측면에서는 동일한 성능을 가진다. 따라서 라우팅 더미 커패시터가 DAC의 유닛 커패시터의 값에 따라 비례적인 값을 가지는 경우에는 라우팅 더미 커패시터가 동일한 값을 가지는 경우에 비해 약 50% 정도 면적을 감소시킬 수 있게 된다.In this case, it has the same performance in terms of resolution as compared to the case where a 37fF dummy capacitor is generated at each drain node. Therefore, when the routing dummy capacitor has a proportional value according to the value of the unit capacitor of the DAC, the area of the routing dummy capacitor can be reduced by about 50% compared to the case where the routing dummy capacitor has the same value.
도 3은 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기에서 라우팅 더미 커패시터의 레이아웃을 나타내는 도면이다.3 is a diagram illustrating a layout of a routing dummy capacitor in a digital-to-analog converter having a routing dummy capacitor according to the present invention.
도 3을 참고하면 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기에서 라우팅 더미 커패시터는 유닛 커패시터 값과 같이 1Cp, 2Cp, 4Cp, 8Cp, 16Cp의 비례적인 값을 갖는 것을 알 수 있다. Referring to FIG. 3, in the digital analog converter having the routing dummy capacitor according to the present invention, the routing dummy capacitor has a proportional value of 1 Cp, 2 Cp, 4 Cp, 8 Cp, and 16 Cp as the unit capacitor value.
도 4a 내지 도 4c는 종래 기술과 대비한 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기의 분해능을 나타내는 도면이다.4A to 4C are diagrams showing the resolution of a digital-to-analog converter having a routing dummy capacitor according to the present invention as compared with the prior art.
도 4a는 도 1에 도시된 종래 기술에 따른 차동 디지털 아날로그 변환기의 분해능을 나타내는 것으로 종래 기술에 따른 차동 디지털 아날로그 변환기는 8-bit의 분해능(resolution)을 가짐을 알 수 있다. 이는 스위치에서 발생하는 아날로그 노이즈가 디지털 아날로그 변환기의 출력에 영향을 미치기 때문이다.FIG. 4A illustrates the resolution of the differential digital analog converter according to the prior art illustrated in FIG. 1, and it can be seen that the differential digital analog converter according to the prior art has an 8-bit resolution. This is because analog noise from the switch affects the output of the digital-to-analog converter.
도 4b는 도 3에 도시된 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기의 분해능을 나타내는 것으로, 9-bit의 분해능(resolution)을 나타내고 있다. 즉, 본 발명에 따른 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기는 종래의 디지털 아날로그 변환기에 비해 분해능(resolution)이 향상되었음을 알 수 있다.FIG. 4B shows the resolution of a digital-to-analog converter having a routing dummy capacitor according to the present invention shown in FIG. 3, and has a resolution of 9-bit. That is, it can be seen that the digital analog converter having the routing dummy capacitor according to the present invention has improved resolution compared to the conventional digital analog converter.
나아가 도 4c에 도시된 바와 같이 라우팅 더미 커패시터가 각 드레인 노드에 비례적인 값을 가지면 도 4b와 동일한 분해능(resolution)을 가지지만 라우팅 더미 커패시터의 면적을 약 50% 줄일 수 있음을 알 수 있다.Furthermore, as shown in FIG. 4C, when the routing dummy capacitor has a value proportional to each drain node, the routing dummy capacitor has the same resolution as that of FIG. 4B, but the area of the routing dummy capacitor can be reduced by about 50%.
전술한 바와 마찬가지로 도 4c는 라우팅 더미 커패시터가 각 드레인 노드에서 비례적인 값을 가질 때의 분해능(resolution)을 나타내는 도면이고, 도4b는 라우팅 더미 커패시터가 각 드레인 노드에서 동일한 값을 가질 때의 분해능(resolution)을 나타내는 도면이다. As described above, FIG. 4C is a diagram illustrating a resolution when the routing dummy capacitor has a proportional value at each drain node, and FIG. 4B is a resolution when the routing dummy capacitor has the same value at each drain node. This diagram shows the resolution.
두 가지의 경우에 있어서 라우팅 더미 커패시터는 동일한 분해능을 가지지만 라우팅 더미 커패시터가 각 드레인 노드에서 비례적인 값을 가지는 경우에는 라우팅 더미 커패시터가 동일한 값을 가지는 경우에 비해 약 50%의 면적을 감소시킬 수 있다.In both cases, the routing dummy capacitors have the same resolution, but if the routing dummy capacitors have a proportional value at each drain node, the area of the routing dummy capacitors can be reduced by about 50% compared to the case where the routing dummy capacitors have the same values. have.
본 발명은 전체적으로 라우팅 더미 커패시터(CP1 ~ CP5)를 사용하여 스위치에서 발생하는 아날로그 노이즈의 영향을 최소화시킴으로써 DAC의 분해능(resolution)을 향상시킬 수 있는 장점이 있다. The present invention as a whole routing dummy capacitor (C P 1 ~ C P 5) has the advantage that by minimizing the influence of the analog noise generated from the switch to enhance the resolution (resolution) of the DAC using.
또한 DAC의 분해능(resolution)을 향상시키기 위해 라우팅 더미 커패시터를 구현하는 과정에 있어서 위해 별도의 평판 커패시터를 사용하지 아니하고, 신호(signal)의 라우팅(routing)을 통해 더미 커패시터를 구현함으로써 DAC의 면적을 증가시키지 않는다는 것을 특징으로 한다.In addition, in order to improve the resolution of the DAC, the area of the DAC is reduced by implementing the dummy capacitor through the routing of signals instead of using a flat plate capacitor in the process of implementing the routing dummy capacitor. It is characterized in that it does not increase.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다. The technical spirit of the present invention has been described above with reference to the accompanying drawings, but the present invention has been described by way of example and is not intended to limit the present invention. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention.
Claims (5)
제1단자가 전원전압(VDD), 접지전압(VSS) 및 정극성 입력전압(Vin+) 중에서 어느 하나와 연결되는 다수의 제1 정극성 스위치 및 제1단자가 상기 다수의 제1 정극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터를 구비하는 제1 정극성 DAC부;
제1단자가 전원전압(VDD), 접지전압(VSS) 및 정극성 입력전압(Vin+) 중에서 어느 하나와 연결되는 다수의 제2 정극성 스위치 및 제1단자가 상기 다수의 제2 정극성 스위치의 제2 단자에 연결된 다수의 유닛 커패시터를 구비하고, 정극성 출력전압(VDAC+)을 출력하는 제2 정극성 DAC부;
제1단자가 전원전압(VDD), 접지전압(VSS) 및 부극성 입력전압(Vin-) 중에서 어느 하나와 연결되는 다수의 제1 부극성 스위치 및 제1단자가 상기 다수의 제1 부극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터를 구비하는 제1 부극성 DAC부;
제1단자가 전원전압(VDD), 접지전압(VSS) 및 부극성 입력전압(Vin-) 중에서 어느 하나와 연결되는 다수의 제2 부극성 스위치 및 제1단자가 상기 다수의 제2 부극성 스위치의 제2단자에 연결된 다수의 유닛 커패시터를 구비하고, 부극성 출력전압(VDAC-)을 출력하는 제2 부극성 DAC부;
상기 제1 정극성 DAC부와 상기 제2 정극성 DAC부 사이에 접속된 정극성 커패시터; 및
상기 제1 부극성 DAC부와 상기 제2 부극성 DAC부 사이에 접속된 부극성 커패시터;를 구비하되,
상기 다수의 제1 정극성 스위치, 제2 정극성 스위치, 제1 부극성 스위치 및 제2 부극성 스위치의 제2 단자와 접지전압 사이에 각각 라우팅 더미 커패시터가 형성된 것을 특징으로 하는 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기.A digital to analog converter operating in a range of power supply voltage and ground voltage in response to a reset signal, a sample signal, and a conversion signal,
A plurality of first positive switches and a first terminal of which a first terminal is connected to any one of a power supply voltage VDD, a ground voltage VSS, and a positive input voltage V in + A first positive DAC unit having a plurality of unit capacitors connected to a second terminal of the first positive DAC unit;
A plurality of second positive polarity switches and a first terminal of which a first terminal is connected to any one of a power supply voltage VDD, a ground voltage VSS, and a positive input voltage V in + , and a plurality of second positive polarity switches A second positive DAC unit having a plurality of unit capacitors connected to a second terminal of the second output unit, and outputting a positive output voltage V DAC + ;
A plurality of first negative switch and the first terminal is connected to any one of the power supply voltage (VDD), the ground voltage (VSS) and the negative input voltage (V in- ) and the first terminal of the plurality of first negative polarity A first negative polarity DAC unit having a plurality of unit capacitors connected to a second terminal of the switch;
A plurality of second negative switch and the first terminal is connected to any one of the power supply voltage (VDD), ground voltage (VSS) and the negative input voltage (V in- ) and the first terminal is the plurality of second negative polarity A second negative DAC unit having a plurality of unit capacitors connected to the second terminal of the switch and outputting a negative output voltage V DAC− ;
A positive capacitor connected between the first positive DAC part and the second positive DAC part; And
And a negative capacitor connected between the first negative DAC part and the second negative DAC part,
Routing dummy capacitors, characterized in that the routing dummy capacitor is formed between the second terminal and the ground voltage of the plurality of first positive switch, the second positive switch, the first negative switch and the second negative switch, respectively. One digital to analog converter.
제1 내지 제N 유닛 커패시터를 구비하고, 상기 제1 내지 제N 유닛 커패시터는 그 크기가 2N씩 증가하는 것을 특징으로 하는 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기.The method of claim 1, wherein the plurality of unit capacitors
And a first to Nth unit capacitors, wherein the first to Nth unit capacitors increase in size by 2 N. 3.
제1 내지 제N 라우팅 더미 커패시터를 구비하고, 상기 제1 내지 제N 라우팅 더미 커패시터는 그 크기가 2N씩 증가하는 것을 특징으로 하는 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기.The method of claim 2, wherein the routing dummy capacitor
And a first through N-th routing dummy capacitor, wherein the first through N-th routing dummy capacitors increase in size by 2 N. 3.
라우트 경로에 따른 신호(signal)의 라우팅을 통해 커패시터를 구현한 것을 특징으로 하는 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기. The method of claim 3, wherein the routing dummy capacitor
A digital-to-analog converter having a dummy dummy capacitor, characterized in that the capacitor is implemented by routing a signal along a route path.
제1 단자가 상기 제2 정극성 DAC부의 출력단자에 연결되고 제2 단자가 상기 제2 부극성 DAC부의 출력단자에 연결되며 게이트에 샘플링신호가 인가되는 모스트랜지스터를 더 구비하는 것을 특징으로 하는 라우팅 더미 커패시터를 구비한 디지털 아날로그 변환기.The method of claim 4, wherein
And a first transistor connected to an output terminal of the second positive DAC unit, a second terminal connected to an output terminal of the second negative DAC unit, and further comprising a morph transistor for applying a sampling signal to a gate. Digital-to-analog converter with dummy capacitors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100121962A KR101132216B1 (en) | 2010-12-02 | 2010-12-02 | Digital analog converter with routing dummy capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100121962A KR101132216B1 (en) | 2010-12-02 | 2010-12-02 | Digital analog converter with routing dummy capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101132216B1 true KR101132216B1 (en) | 2012-04-02 |
Family
ID=46143093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100121962A KR101132216B1 (en) | 2010-12-02 | 2010-12-02 | Digital analog converter with routing dummy capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101132216B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930015372A (en) * | 1991-12-02 | 1993-07-24 | 원다 케이. 덴슨-로우 | Digital-to-analog signal converter |
| KR20000036128A (en) * | 1996-09-16 | 2000-06-26 | 페레고스 조지, 마이크 로스 | Clock feedthrough reduction system for switched current memory cells |
| JP2003218695A (en) | 2002-01-21 | 2003-07-31 | Asahi Kasei Microsystems Kk | D/a converter |
| JP2010252247A (en) | 2009-04-20 | 2010-11-04 | Fujitsu Ltd | Charge distributed digital-to-analog converter, and successive approximation analog-to-digital converter having the same |
-
2010
- 2010-12-02 KR KR1020100121962A patent/KR101132216B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930015372A (en) * | 1991-12-02 | 1993-07-24 | 원다 케이. 덴슨-로우 | Digital-to-analog signal converter |
| KR20000036128A (en) * | 1996-09-16 | 2000-06-26 | 페레고스 조지, 마이크 로스 | Clock feedthrough reduction system for switched current memory cells |
| JP2003218695A (en) | 2002-01-21 | 2003-07-31 | Asahi Kasei Microsystems Kk | D/a converter |
| JP2010252247A (en) | 2009-04-20 | 2010-11-04 | Fujitsu Ltd | Charge distributed digital-to-analog converter, and successive approximation analog-to-digital converter having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8368577B2 (en) | A/D converter | |
| Saberi et al. | Analysis of power consumption and linearity in capacitive digital-to-analog converters used in successive approximation ADCs | |
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| JP6284916B2 (en) | Compensated current cell for standardizing switching glitches in digital / analog converters | |
| US8390502B2 (en) | Charge redistribution digital-to-analog converter | |
| Huang et al. | A 1.2-GS/s 8-bit two-step SAR ADC in 65-nm CMOS with passive residue transfer | |
| KR102001762B1 (en) | DAC capacitance array, SAR-type analog-to-digital converter and method of reducing power consumption | |
| TWI470938B (en) | Capacitive voltage divider | |
| US7847720B2 (en) | Pipelined analog-to-digital converter | |
| TW201301773A (en) | Successive approximation register analog to digital converter and conversion method thereof | |
| CN108134606B (en) | Assembly line ADC based on digital calibration | |
| Centurelli et al. | Behavioral modeling for calibration of pipeline analog-to-digital converters | |
| KR20160080650A (en) | Time interleaved pipeline SAR ADC for minimizing channel offset mismatch | |
| Tong et al. | A 10-Bit 120 kS/s SAR ADC without reset energy for biomedical electronics | |
| US9172389B2 (en) | High-speed successive approximation analog-to-digital converter | |
| EP2351225B1 (en) | Pipelined ADC calibration | |
| WO2007008044A1 (en) | Series sampling capacitor and analog-to-digital converter using the same | |
| KR101132216B1 (en) | Digital analog converter with routing dummy capacitor | |
| JP5623618B2 (en) | A / D converter | |
| Wu et al. | A digital background calibration scheme for pipelined ADCs using multiple-correlation estimation | |
| Faheem et al. | Bio-inspired circuitry of bee-bootstrap and Spider-latch comparator for ultra-low power SAR-ADC | |
| CN114244369A (en) | Successive approximation analog-to-digital conversion transpose | |
| Momeni et al. | Shifting the sampled input signal in successive approximation register analog‐to‐digital converters to reduce the digital‐to‐analog converter switching energy and area | |
| Wu et al. | A 7 bit 800MS/S SAR ADC with background offset calibration | |
| Dendouga et al. | Telescopic Op-Amp optimization for MDAC circuit design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150313 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160309 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170411 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |