KR101129772B1 - 반도체 소자의 퓨즈 및 그 형성 방법 - Google Patents
반도체 소자의 퓨즈 및 그 형성 방법 Download PDFInfo
- Publication number
- KR101129772B1 KR101129772B1 KR1020090069431A KR20090069431A KR101129772B1 KR 101129772 B1 KR101129772 B1 KR 101129772B1 KR 1020090069431 A KR1020090069431 A KR 1020090069431A KR 20090069431 A KR20090069431 A KR 20090069431A KR 101129772 B1 KR101129772 B1 KR 101129772B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- forming
- fuse metal
- metal
- metals
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
Claims (15)
- 하부 구조물 상에 일정한 간격으로 이격되어 형성된 다수의 제 1 퓨즈 금속;상기 다수의 제 1 퓨즈 금속 간의 제 1 공간을 매립하는 다수의 제 2 퓨즈 금속; 및상기 다수의 제 1 퓨즈 금속 간의 제 2 공간에 구비되는 블로잉 부를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 2 퓨즈 금속의 하부에 구비된 질화막을 더 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 2 퓨즈 금속의 측벽 및 하부에 형성된 도전층을 더 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 3에 있어서,상기 도전층은 TiN인 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 1 퓨즈 금속은 구리인 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 2 퓨즈 금속은 알루미늄인 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 2 퓨즈 금속에 블로잉이 수행되는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 블로잉 부는 상기 제 1 퓨즈 금속의 사이에 상기 일정한 간격보다 큰 간격을 갖는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 하부 구조물 상에 일정한 간격으로 이격도록 다수의 제 1 퓨즈 금속을 형성하는 단계;상기 다수의 제 1 퓨즈 금속 간의 제 1 공간을 매립하는 다수의 제 2 퓨즈 금속을 형성하는 단계; 및상기 다수의 제 1 퓨즈 금속 간의 제 2 공간에 블로잉 부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈의 형성 방법.
- 청구항 9에 있어서,상기 제 1 퓨즈 금속을 형성하는 단계는상기 하부 구조물 상에 질화막 및 트렌치 산화막을 형성하는 단계;상기 트렌치 산화막 상에 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각마스크로 상기 트렌치 산화막 및 상기 질화막을 식각하는 단계;전체 상부에 제 1 퓨즈 금속을 형성하는 단계; 및상기 트렌치 산화막이 노출되도록 상기 제 1 퓨즈 금속에 평탄화 식각공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 청구항 10 에 있어서,상기 제 2 퓨즈 금속을 형성하는 단계는상기 제 1 퓨즈 금속 사이의 상기 트렌치 산화막을 제거하는 단계;상기 제 1 퓨즈 금속을 포함하는 전체 상부에 상기 제 2 퓨즈 금속을 형성하는 단계; 및상기 제 1 퓨즈 금속이 노출되도록 상기 제 2 퓨즈 금속에 평탄화 식각 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 청구항 11에 있어서,상기 트렌치 산화막을 제거하는 단계 이후,전체 상부에 도전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 청구항 9에 있어서,상기 블로잉 부를 형성하는 단계는상기 제 2 퓨즈 금속을 노출시키는 층간절연막을 형성하는 단계; 및상기 층간절연막에 의해 노출된 상기 제 2 퓨즈 금속에 레이저를 가하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 청구항 13에 있어서,상기 레이저를 가하는 단계는상기 제 2 퓨즈 금속의 폭 보다 작은 크기를 갖는 레이저 스팟으로 수행되는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
- 청구항 13에 있어서,상기 레이저를 가하는 단계는상기 하부 구조물의 상부를 노출시키는 것을 특징으로 하는 반도체 소자의 퓨즈 형성 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090069431A KR101129772B1 (ko) | 2009-07-29 | 2009-07-29 | 반도체 소자의 퓨즈 및 그 형성 방법 |
US12/640,311 US8133766B2 (en) | 2009-07-29 | 2009-12-17 | Fuse of semiconductor device and method of forming the same |
US13/368,303 US8642399B2 (en) | 2009-07-29 | 2012-02-07 | Fuse of semiconductor device and method of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090069431A KR101129772B1 (ko) | 2009-07-29 | 2009-07-29 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110011945A KR20110011945A (ko) | 2011-02-09 |
KR101129772B1 true KR101129772B1 (ko) | 2012-04-13 |
Family
ID=43526198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090069431A KR101129772B1 (ko) | 2009-07-29 | 2009-07-29 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8133766B2 (ko) |
KR (1) | KR101129772B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130043556A1 (en) * | 2011-08-17 | 2013-02-21 | International Business Machines Corporation | Size-filtered multimetal structures |
US10134631B2 (en) * | 2011-08-17 | 2018-11-20 | International Business Machines Corporation | Size-filtered multimetal structures |
KR20140010268A (ko) * | 2012-07-16 | 2014-01-24 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US9324665B2 (en) * | 2013-12-27 | 2016-04-26 | Intel Corporation | Metal fuse by topology |
JP6618375B2 (ja) * | 2016-02-01 | 2019-12-11 | エイブリック株式会社 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070076282A (ko) * | 2006-01-18 | 2007-07-24 | 삼성전자주식회사 | 금속 퓨즈를 포함하는 반도체 소자 및 금속 퓨즈와 그제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043432A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US20040159906A1 (en) * | 2002-05-01 | 2004-08-19 | Shingo Hashimoto | Semiconductor device and blowout method of fuse |
JP2004096064A (ja) * | 2002-07-10 | 2004-03-25 | Mitsubishi Electric Corp | 半導体集積回路 |
JP4830455B2 (ja) * | 2005-11-10 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101043832B1 (ko) * | 2008-03-11 | 2011-06-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
-
2009
- 2009-07-29 KR KR1020090069431A patent/KR101129772B1/ko active IP Right Grant
- 2009-12-17 US US12/640,311 patent/US8133766B2/en not_active Expired - Fee Related
-
2012
- 2012-02-07 US US13/368,303 patent/US8642399B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070076282A (ko) * | 2006-01-18 | 2007-07-24 | 삼성전자주식회사 | 금속 퓨즈를 포함하는 반도체 소자 및 금속 퓨즈와 그제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20110024872A1 (en) | 2011-02-03 |
US8133766B2 (en) | 2012-03-13 |
US20120133019A1 (en) | 2012-05-31 |
KR20110011945A (ko) | 2011-02-09 |
US8642399B2 (en) | 2014-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100972917B1 (ko) | 반도체 소자 및 그 형성방법 | |
KR101129772B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
KR101096922B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
KR101060714B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
KR101177483B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
KR100909753B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
KR101095826B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
KR20110026756A (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
KR101110479B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
KR100909755B1 (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
KR100939160B1 (ko) | 반도체 소자 및 그 형성 방법 | |
KR20110001260A (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
KR101051179B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
KR20110065658A (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
KR101150554B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR20110003675A (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 | |
KR101102048B1 (ko) | 반도체 소자의 퓨즈 및 그 제조 방법 | |
KR20090099401A (ko) | 반도체 소자의 형성 방법 | |
KR20100002673A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
KR20110076242A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20090072674A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
KR20070079804A (ko) | 반도체 소자의 제조방법 | |
KR20100039038A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
KR20080005720A (ko) | 반도체 소자의 퓨즈박스 형성 방법 | |
KR20110013931A (ko) | 반도체 소자의 퓨즈 및 그의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170223 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180223 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 9 |