KR101128689B1 - Image sensor by selective plasma nitrization - Google Patents
Image sensor by selective plasma nitrization Download PDFInfo
- Publication number
- KR101128689B1 KR101128689B1 KR1020040059664A KR20040059664A KR101128689B1 KR 101128689 B1 KR101128689 B1 KR 101128689B1 KR 1020040059664 A KR1020040059664 A KR 1020040059664A KR 20040059664 A KR20040059664 A KR 20040059664A KR 101128689 B1 KR101128689 B1 KR 101128689B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- oxide film
- gate oxide
- gate
- image sensor
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 abstract description 15
- 239000001257 hydrogen Substances 0.000 abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 11
- 230000009977 dual effect Effects 0.000 abstract description 11
- -1 nitrogen ion Chemical class 0.000 abstract description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052796 boron Inorganic materials 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000005121 nitriding Methods 0.000 abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 8
- 230000035515 penetration Effects 0.000 abstract description 7
- 230000000873 masking effect Effects 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 듀얼 게이트 구조 형성시 PMOS 트랜지스터로의 보론 침투를 방지하면서도, PMOS 트랜지스터 이외의 영역으로 질소 이온 침투하여 고정된 트랩 전하를 형성하는 것을 방지하며, 저조도 특성의 열화와 수소 열처리의 한계를 극복할 수 있는 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 화소영역과 로직영역으로 구분되는 기판 상에 제1게이트 산화막을 형성하는 단계; 상기 로직영역에서 상기 제1게이트 산화막을 선택적으로 제거하는 단계; 상기 제1게이트 산화막이 제거된 부분에 상기 제1게이트 산화막 보다 얇은 두께의 제2게이트 산화막을 형성하는 단계; 상기 화소영역을 마스킹하는 포토레지스트 패턴을 형성하는 단계; 상기 로직영역의 제1게이트 산화막 및 상기 제2게이트 산화막을 플라즈마를 이용하여 선택적으로 질화시키는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 제1 및 제2게이트 산화막 상에 게이트전도막을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.
The present invention prevents boron penetration into the PMOS transistor when forming the dual gate structure, while preventing nitrogen ion from penetrating into the region other than the PMOS transistor to form a fixed trap charge, and overcomes the limitations of deterioration of low light characteristics and hydrogen heat treatment. In order to provide a method for manufacturing an image sensor, the present invention includes forming a first gate oxide film on a substrate divided into a pixel region and a logic region; Selectively removing the first gate oxide layer from the logic region; Forming a second gate oxide film having a thickness thinner than that of the first gate oxide film at a portion where the first gate oxide film is removed; Forming a photoresist pattern for masking the pixel region; Selectively nitriding the first gate oxide film and the second gate oxide film of the logic region using plasma; Removing the photoresist pattern; And forming a gate conductive film on the first and second gate oxide films.
이미지센서, 암신호, NBTI, 수소 열처리, 듀얼 게이트, 선택적 플라즈마 질화 처리.Image sensor, dark signal, NBTI, hydrogen heat treatment, dual gate, selective plasma nitriding.
Description
도 1a 내지 도 1d는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도.1A to 1D are cross-sectional views illustrating an image sensor manufacturing process according to the prior art.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도.
2A to 2E are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
41 : 기판 42 : 필드산화막41
43a : N웰 43b : P웰43a: N well 43b: P well
44 : 웰 45, 48, 49 : 게이트 산화막44 well 45, 48, 49 gate oxide film
50 : 폴리실리콘막
50: polysilicon film
본 발명은 이미지센서에 관한 것으로 특히, 저조도 하에서의 이미지 개선과 보론 침투를 막는 P형 소자를 구현할 수 있는 이미지센서에 관한 것이다.The present invention relates to an image sensor, and more particularly, to an image sensor that can implement a P-type device to prevent image enhancement and boron penetration under low light.
이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이며, 전하결합소자(CCD : Charge Coupled Device)와 CMOS(Complementary MOS; 이하 CMOS) 이미지센서 등이 이에 속한다.An image sensor is a semiconductor device that converts an optical image into an electrical signal, and includes a charge coupled device (CCD) and a complementary MOS (CMOS) image sensor.
CCD는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다. A CCD is a device in which charge carriers are stored and transported in a capacitor while individual metal-oxide-silicon (MOS) capacitors are in close proximity to each other.
반면, CMOS 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.CMOS image sensors, on the other hand, use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits to make MOS transistors as many as the number of pixels, and to sequentially detect the output using them. A device employing a switching system.
CMOS 이미지센서는 높은 집적도 및 낮은 구동 전압 등의 장점에 의해 현재 휴대용 촬상 장치 등에 광범위하게 사용된다.CMOS image sensors are widely used in portable imaging devices and the like due to their high integration and low driving voltage.
도 1a 내지 도 1d는 종래기술에 따른 이미지센서 제조 공정을 도시한 단면도로서, 이를 참조하여 종래의 이미지센서 제조 공정을 살펴 본다.1A to 1D are cross-sectional views illustrating an image sensor manufacturing process according to the prior art, and looks at the conventional image sensor manufacturing process with reference thereto.
여기서, 'A'는 이미지센서의 구동을 위한 코어(Core) 및 입출력(I/O)부를 포함하는 로직영역을 나타내고, 'B'는 화소영역을 나타낸다. 'A'는 다시 a와 a'으로 나뉘며, a는 게이트절연막의 두께가 얇은 소자 예컨대, P형 소자인 트랜지스터(여기서는 PMOS 트랜지스터를 그 예로 하였슴) 형성 영역을 나타내며, a'은 게이트절 연막의 두께가 두꺼운 소자 예컨대, N형 소자인 NMOS 트랜지스터(여기서는 PMOS 트랜지스터를 그 예로 하였슴) 형성 영역을 나타낸다. B는 다시 포토다이오드가 형성되는 수광영역(b)과 트랜스퍼 트랜지스터, 리셋 트랜지스터 등이 형성되는 그 이외의 영역으로 나뉜다.Here, 'A' represents a logic region including a core and an input / output (I / O) unit for driving the image sensor, and 'B' represents a pixel region. 'A' is divided into 'a' and 'a', and 'a' represents a region in which a thin gate insulating film is formed, for example, a P-type transistor (here, a PMOS transistor is used as an example), and a 'is the thickness of the gate insulating film. Represents a region in which a thicker device, such as an N-type device, is formed of an NMOS transistor (here, a PMOS transistor is taken as an example). B is further divided into a light receiving region b in which a photodiode is formed and other regions in which a transfer transistor, a reset transistor, and the like are formed.
먼저, 도 1a에 도시된 바와 같이, 아이솔레이션(Isolation) 공정을 실시하여STI(Shallow Trench Isolation; 이하 STI라 함) 구조의 필드산화막(12)을 형성한다. 필드산화막(12)은 STI 구조 이외에 LOCOS(LOCal Oxidation of Silicon) 구조를 이용할 수 있다.First, as shown in FIG. 1A, an isolation process is performed to form a
여기서, 기판(11)은 고농도의 P형(P++)영역과 P형 에피층(P-Epi)의 적층 구조를 포함한다.Here, the
로직영역(A)에 이온주입 및 열확산 공정을 실시하여 N웰(13a) 및 P웰(13b)을 형성한다. 이어서, 문턱전압 조절을 위해 기판(11)에 선택적으로 P형과 N형 불순물을 이온주입하여 N형 및 P형 영역(도시하지 않음)을 정의한 다음, b'영역에 이온주입을 실시하여 웰(14)을 형성한다.An ion implantation and a thermal diffusion process are performed in the logic region A to form the
이어서, 도 1b에 도시된 바와 같이, a'과 B영역에서 상대적으로 두꺼운 게이트 산화막(15), a영역에서는 이 보다 상대적으로 얇은 게이트 산화막(16) 구조의 듀얼 게이트 산화막을 형성한다.Subsequently, as shown in FIG. 1B, a relatively thick
듀얼 게이트 산화막 형성 공정을 보다 구체적으로 살펴 본다.The dual gate oxide film forming process will be described in more detail.
수소와 산소 분위기에서 열산화 공정을 실시하여 두꺼운 게이트 산화막(15)을 형성한 다음, a영역에서 게이트 산화막(15)을 선택적으로 제거한다. 이어서, 게 이트 산화막(15)이 제거된 a영역에 얇은 게이트 산화막(16)을 형성한다.A thermal oxidation process is performed in a hydrogen and oxygen atmosphere to form a thick
얇은 게이트 산화막(16)은 수소와 산소 또는 산소 가스를 이용한 열산화 공정을 통해 산화막의 형태로 형성하거나, 질화산소 가스를 이용하여 질화산화막의 형태로 형성할 수 있다.The thin
이어서, 듀얼 게이트 산화막(15, 16) 구조의 상부에 게이트전도막용 폴리실리콘막(17)을 증착한다.Subsequently, a
이어서, 도 1c에 도시된 바와 같이, 폴리실리콘막(17)과 게이트 산화막(15, 16)을 선택적으로 식각하여 게이트전도막(18)/게이트 산화막(15) 또는 게이트전도막(18)/게이트 산화막(16) 구조의 게이트전극 패턴을 정의한다.Subsequently, as illustrated in FIG. 1C, the
포토다이오드 형성 영역(b)에 깊은 N형 불순물 이온주입을 실시하여 포토다이오드용 N형 불순물 영역(19)을 형성한다.A deep N-type impurity ion implantation is performed in the photodiode forming region b to form the N-
이어서, a, a', b' 영역에서 형성된 트랜지스터의 P형 및 N형 LDD(Lightly Doped Drain) 구조 형성을 위한 이온주입 공정을 실시하여 LDD 구조(20)를 형성한다.Subsequently, an ion implantation process for forming P-type and N-type LDDs (Lightly Doped Drain) structures of transistors formed in regions a, a ', and b' is performed to form the
이어서, 도 1d에 도시된 바와 같이, 게이트전극 패턴이 정의된 전체 프로파일을 따라 산화막(21)과 질화막(22)을 차례로 형성한 다음, 전면식각 공정을 실시하여 게이트전극 패턴 측벽에 질화막(22)/산화막(21) 적층 구조의 스페이서를 형성한다.Subsequently, as illustrated in FIG. 1D, the
N형 및 P형 불순물 이온주입을 실시하여 스페이서에 얼라인되는 N형 및 P형 소스/드레인(23)을 형성한다. 이 때, 고농도 N형(N+)의 플로팅 확산영역(FD)이 형 성된다.N-type and P-type impurity ion implantation is performed to form N-type and P-type source /
이어서, 포토다이오드용 N형 불순물 영역(19)이 형성된 기판(11) 표면 하부에 P형 불순물 이온주입을 실시하여 포토다이오드용 P형 불순물 영역(24)을 형성한다. 따라서, N형 불순물 영역(19)과 P형 불순물 영역(24)으로 이루어진 배리드 포토다이오드(PD)가 형성된다.Subsequently, P-type impurity ion implantation is performed under the surface of the
이어서, 배선 형성 공정시 접촉 저항 개선을 위해 살리사이드(SALICIDE; Self Align siLICIDE) 공정을 실시하여 폴리실리콘막으로 이루어진 게이트전도막(18)과 소스/드레인(23)의 표면에 금속 실리사이드(25)를 형성한다.Subsequently, in order to improve contact resistance during the wiring forming process, a salicide (SALICIDE) process is performed to form the
한편, 도면에 도시되지는 않았지만, PMD(Pre-Metal Dielectric), IMD(Inter-Metal Dielectric), 금속배선(M1 ～ M3), 패시베이션(Passivation), OCL(Over Coating Layer), 칼라필터 어레이(Color Filter Array; 이하 CFA라 함), 마이크로렌즈(Micro lens) 등의 형성 공정을 차례로 실시함으로써 이미지센서가 완성된다.On the other hand, although not shown in the drawings, PMD (Pre-Metal Dielectric), IMD (Inter-Metal Dielectric), metallization (M1 to M3), passivation (Passivation), OCL (Over Coating Layer), color filter array (Color) The image sensor is completed by sequentially performing formation processes of a filter array (hereinafter referred to as a CFA), a micro lens, and the like.
상기한 구성을 갖는 종래의 이미지센서는 다음과 같은 문제가 있다.The conventional image sensor having the above configuration has the following problems.
얇은 게이트 산화막(16)은 PMOS 트랜지스터의 보론 침투 방지를 위해 산화질소를 이용하여 보통 실리콘질화산화막(SiON) 등의 질화산화막 형태로 형성한다. 질화산화막 성장시 두꺼운 게이트 산화막(15)에도 질소 이온이 침투하여 기판(11)과 게이트 산화막(15) 사이의 계면에 질화산화막을 성장시키게 된다. 이는 고정된 트랩 전하(Fixed trap charge)로 작용하여 이미지센서의 저조도 이미지 특성을 저하시키며, PMOS 트랜지스터의 NBTI(Negative Biased Temperature Instability) 신뢰성을 저하시킨다.
The thin
또한, 포토다이오드 영역에 축적된 이온들은 이미지 신호로 변환하기 위해 포토다이오드 영역의 트랜스퍼 트랜지스터가 구동하여 최대로 전송해야 하는데, 질소 이온의 트랩 영향으로 그 전송 정도가 감소하거나 지연된다. 이를 개선하기 위해 얇은 게이트 산화막(16)으로 열산화 공정을 이용한 산화막으로 대체할 경우 질소 이온에 의한 고정된 트랩 전하는 감소시킬 수 있지만, PMOS 트랜지스터의 보론 침투로 인한 문턱전압의 변화와 산화막 성장시 발생되는 실리콘 댕글링 본드(Dangling bond)로 인해 포토다이오드에 축적된 이온들의 전송 속도가 감소되는 문제가 발생한다.In addition, the ions accumulated in the photodiode region need to be transferred by the transfer transistor of the photodiode region in order to be converted into an image signal, and the transmission degree is reduced or delayed due to the trapping effect of nitrogen ions. In order to improve this problem, when the thin
또한, 후속 공정으로 수소 열처리를 진행하여 저조도 특성을 개선시킬 수 있지만, 질화된 산화막을 게이트 산화막으로 사용할 경우에는 수소 열처리의 한계가 있으며, 고온에서 수소 열처리를 실시할 경우에는 금속배선의 저항이 증가되어 소자의 특성을 열화시키는 문제가 발생한다.
In addition, it is possible to improve the low roughness by performing hydrogen heat treatment in a subsequent process, but there is a limit of hydrogen heat treatment when a nitrided oxide film is used as a gate oxide film, and the resistance of metal wiring increases when hydrogen heat treatment is performed at high temperature. This causes a problem of deteriorating the characteristics of the device.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 듀얼 게이트 구조 형성시 PMOS 트랜지스터로의 보론 침투를 방지하면서도, PMOS 트랜지스터 이외의 영역으로 질소 이온 침투하여 고정된 트랩 전하를 형성하는 것을 방지하며, 저조도 특성의 열화와 수소 열처리의 한계를 극복할 수 있는 이미지센서를 제공하는데 그 목적이 있다.The present invention proposed to solve the above problems of the prior art, while preventing the boron penetration into the PMOS transistor when forming the dual gate structure, it is to form a fixed trap charge by nitrogen ion infiltration to the region other than the PMOS transistor. It is an object of the present invention to provide an image sensor that can prevent and overcome the deterioration of low light characteristics and hydrogen heat treatment.
상기의 목적을 달성하기 위한 본 발명은 수광소자를 위한 로직영역 및 화소영역을 포함하며, 상기 로직영역은 제1 영역 및 제2 영역으로 구분되는 기판; 상기 제1 영역, 상기 제2 영역 및 상기 화소영역을 이루는 상기 기판의 상부에 형성되며, 게이트산화막 또는 질화산화막과 게이트전도막이 적층하여 형성되는 게이트전극 패턴; 및 상기 게이트전극 패턴에 전기적으로 연결되는 소스 및 드레인을 포함하되, 상기 제1 영역 및 상기 제2 영역은 상기 질화산화막이 형성되고, 상기 화소영역은 상기 게이트산화막이 형성되며, 상기 제1 영역 및 상기 제2 영역에 형성되는 상기 질화산화막의 두께는 서로 다른 것을 특징으로 하는 이미지 센서를 제공한다.
상기 목적을 달성하기 위하여 본 발명은, 화소영역과 로직영역으로 구분되는 기판 상에 제1게이트 산화막을 형성하는 단계; 상기 로직영역에서 상기 제1게이트 산화막을 선택적으로 제거하는 단계; 상기 제1게이트 산화막이 제거된 부분에 상기 제1게이트 산화막 보다 얇은 두께의 제2게이트 산화막을 형성하는 단계; 상기 화소영역을 마스킹하는 포토레지스트 패턴을 형성하는 단계; 상기 로직영역의 제1게이트 산화막 및 상기 제2게이트 산화막을 플라즈마를 이용하여 선택적으로 질화시키는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 제1 및 제2게이트 산화막 상에 게이트전도막을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.The present invention for achieving the above object includes a logic region and a pixel region for a light receiving element, the logic region is divided into a first region and a second region; A gate electrode pattern formed on the substrate forming the first region, the second region, and the pixel region, and formed by stacking a gate oxide film or a nitride oxide film and a gate conductive film; And a source and a drain electrically connected to the gate electrode pattern, wherein the first region and the second region are formed of the nitride oxide film, and the pixel region is formed of the gate oxide film. It provides an image sensor, characterized in that the thickness of the nitride oxide film formed in the second region is different from each other.
In order to achieve the above object, the present invention comprises the steps of forming a first gate oxide film on a substrate divided into a pixel region and a logic region; Selectively removing the first gate oxide layer from the logic region; Forming a second gate oxide film having a thickness thinner than that of the first gate oxide film at a portion where the first gate oxide film is removed; Forming a photoresist pattern for masking the pixel region; Selectively nitriding the first gate oxide film and the second gate oxide film of the logic region using plasma; Removing the photoresist pattern; And forming a gate conductive film on the first and second gate oxide films.
또한, 상기 목적을 달성하기 위하여 본 발명은, 제1두께의 게이트 산화막을 갖는 제1영역 및 상기 제1두께 보다 두꺼운 제2두께의 게이트 산화막을 갖는 제2영역을 구비하는 로직영역과, 화소영역으로 구분되는 기판 상에 제1게이트 산화막을 형성하는 단계; 상기 제1영역에서 상기 제1게이트 산화막을 선택적으로 제거하는 단계; 상기 제1게이트 산화막이 제거된 부분에 상기 제1게이트 산화막 보다 얇은 두께의 제2게이트 산화막을 형성하는 단계; 상기 화소영역을 마스킹하는 포토레지스트 패턴을 형성하는 단계; 상기 로직영역의 제1게이트 산화막 및 상기 제2게이트 산화막을 플라즈마를 이용하여 선택적으로 질화시키는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 제1 및 제2게이트 산화막 상에 게이트전도막을 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다. Further, in order to achieve the above object, the present invention provides a pixel region comprising a logic region including a first region having a gate oxide film having a first thickness and a second region having a gate oxide film having a second thickness thicker than the first thickness, and a pixel region. Forming a first gate oxide film on the substrate separated by; Selectively removing the first gate oxide layer in the first region; Forming a second gate oxide film having a thickness thinner than that of the first gate oxide film at a portion where the first gate oxide film is removed; Forming a photoresist pattern for masking the pixel region; Selectively nitriding the first gate oxide film and the second gate oxide film of the logic region using plasma; Removing the photoresist pattern; And forming a gate conductive film on the first and second gate oxide films.
본 발명은 듀얼 게이트 산화막을 열산화막으로 성장시킨 다음, 포토다이오드 형성 영역을 제외한 나머지의 두꺼운 게이트 산화막 및 얇은 게이트 산화막 모두를 플라즈마 방식으로 선택적으로 질화 처리한 후 열처리한다. 이를 통해, 실리콘 댕글링 본드를 열처리를 통해 개선시키고, 열산화막을 포토다이오드 영역의 트랜지스터 예컨대, 트랜스퍼 트랜지스터의 게이트에 적용하여 축적된 이온들의 높은 전송 속도를 구현하여 저조도 특성을 개선한다. 아울러, 플라즈마로 질화된 산화막을 로직영역에 적용하여 보론의 침투 방지 및 NBTI 신뢰성 확보를 할 수 있다.
In the present invention, the dual gate oxide film is grown into a thermal oxide film, and then both the thick gate oxide film and the thin gate oxide film except for the photodiode formation region are selectively nitrided in a plasma manner and then heat treated. Through this, the silicon dangling bond is improved through heat treatment, and a thermal oxide film is applied to a transistor of a photodiode region, for example, a gate of a transfer transistor, to realize a high transfer rate of accumulated ions, thereby improving low light characteristics. In addition, plasma nitrided oxide may be applied to the logic region to prevent boron from penetrating and securing NBTI reliability.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 이미지센서 제조 공정을 살펴 본다.2A to 2E are cross-sectional views illustrating an image sensor manufacturing process according to an embodiment of the present invention, and with reference to this, the image sensor manufacturing process of the present invention will be described.
여기서, 'A'는 다시 a와 a'으로 나뉘며, a는 게이트절연막의 두께가 얇은 소자 예컨대, P형 소자인 트랜지스터(여기서는 PMOS 트랜지스터를 그 예로 하였슴) 형성 영역을 나타내며, a'은 게이트절연막의 두께가 두꺼운 소자 예컨대, N형 소자인 NMOS 트랜지스터(여기서는 PMOS 트랜지스터를 그 예로 하였슴) 형성 영역을 나타낸다. B는 다시 포토다이오드가 형성되는 수광영역(b)과 트랜스퍼 트랜지스터, 리셋 트랜지스터 등이 형성되는 그 이외의 영역으로 나뉜다.Here, 'A' is divided into 'a' and 'a', and 'a' represents a region in which a thin gate insulating film is formed, for example, a transistor (a PMOS transistor in this case), which is a P-type device, and a 'is a portion of the gate insulating film. A region in which a thick device, for example, an N-type device, an NMOS transistor (here, a PMOS transistor is used as an example) is formed. B is further divided into a light receiving region b in which a photodiode is formed and other regions in which a transfer transistor, a reset transistor, and the like are formed.
먼저, 도 2a에 도시된 바와 같이, 아이솔레이션 공정을 실시하여 STI 구조의 필드산화막(42)을 형성한다. 필드산화막(42)은 STI 구조 이외에 LOCOS 구조를 이용할 수 있다.First, as shown in FIG. 2A, an isolation process is performed to form a
여기서, 기판(41)은 고농도의 P형(P++)영역과 P형 에피층(P-Epi)의 적층 구조를 포함한다.Here, the
로직영역(A)에 이온주입 및 열확산 공정을 실시하여 N웰(43a) 및 P웰(43b)을 형성한다. 이어서, 문턱전압 조절을 위해 기판(41)에 선택적으로 P형과 N형 불순물을 이온주입하여 N형 및 P형 영역(도시하지 않음)을 정의한 다음, b'영역에 이온주입을 실시하여 웰(44)을 형성한다.An ion implantation and a thermal diffusion process are performed in the logic region A to form the
이어서, 도 2b에 도시된 바와 같이, a'과 B영역에서 상대적으로 두꺼운 게이트 산화막(45), a영역에서는 이 보다 상대적으로 얇은 게이트 산화막(46) 구조의 듀얼 게이트 산화막을 형성한다.Subsequently, as shown in FIG. 2B, a relatively thick
듀얼 게이트 산화막 형성 공정을 보다 구체적으로 살펴 본다.The dual gate oxide film forming process will be described in more detail.
HF 등을 이용하여 기판을 세정하여 계면산화막 등을 제거한다. 이어서, 수소와 산소 분위기에서 열산화 공정을 실시하여 두꺼운 게이트 산화막(45)을 형성한 다음, a영역에서 게이트 산화막(45)을 선택적으로 제거한다. 이어서, 게이트 산화막(45)이 제거된 a영역에 얇은 게이트 산화막(46)을 형성한다.The substrate is cleaned using HF or the like to remove the interfacial oxide film or the like. Subsequently, a thermal oxidation process is performed in a hydrogen and oxygen atmosphere to form a thick
얇은 게이트 산화막(46)은 수소와 산소 또는 산소 가스를 이용한 열산화 공정을 통해 산화막의 형태로 형성한다.The thin
화소영역(B)을 마스킹하는 포토레지스트 패턴(47)을 형성한다. 이어서, 저온의 플라즈마 방식을 이용하여 노출된 a 및 a'영역의 게이트 산화막 46 및 45를 선 택적으로 질화시킨다. 따라서, 게이트 산화막 46 및 45는 질화처리되어 질화산화막이 된다.A
이어서, 포토레지스트 스트립(Photo resist strip) 공정을 실시하여 포토레지스트 패턴(47)을 제거한다. 황산(H2SO4)을 이용한 세정 공정을 실시하여 식각 부산물을 제거한다.Subsequently, a photoresist strip process is performed to remove the
플라즈마 질화 처리 시의 공정 조건을 살펴 본다.The process conditions at the time of plasma nitriding process are examined.
온도는 130℃ ～ 190℃이고, N2는 50SCCM ～ 150SCCM, 압력은 50mTorr ～ 150mTorr, 파워는 100W ～ 150W를 각각 사용한다.Temperature is 130 ℃ ~ 190 ℃, N2 uses 50SCCM ~ 150SCCM, pressure is 50mTorr ~ 150mTorr, and power is 100W ~ 150W.
이어서, 플라즈마 처리시 발생된 데미지를 개선하고 열산화 공정시 생성된 댕글링 본드와 계면 전하(Interface charge)를 개선시키기 위해 산소 분위기의 열처리를 실시한다.Subsequently, heat treatment of an oxygen atmosphere is performed to improve the damage generated during the plasma treatment and to improve the dangling bond and the interface charge generated during the thermal oxidation process.
열처리시 온도는 900℃ ～ 1050℃로 O2 분위기에서 실시하며, 20분 ～ 30분 동안 실시한다. 확산로 열처리 뿐만 아니라 급속열처리 방식을 이용할 수도 있다.The temperature during the heat treatment is 900 ℃ ~ 1050 ℃ in O 2 atmosphere, it is carried out for 20 to 30 minutes. In addition to the heat treatment of the diffusion furnace, rapid heat treatment may be used.
따라서, 도 2c에 도시된 바와 같이, a와 a'영역은 각각 도면부호 49와 48의 질화산화막 형태가 된다.Thus, as shown in FIG. 2C, the a and a 'regions are in the form of
이어서, 듀얼 게이트 산화막(45, 48, 49) 구조의 상부에 게이트전도막용 폴리실리콘막(50)을 증착한다.Next, a
이어서, 도 2d에 도시된 바와 같이, 폴리실리콘막(50)과 게이트 산화막(45, 48, 49)을 선택적으로 식각하여 게이트전도막(51)/게이트 산화막(49), 게이트전도 막(51)/게이트 산화막(48) 또는 게이트전도막(51)/게이트 산화막(45) 구조의 게이트전극 패턴을 정의한다.Subsequently, as shown in FIG. 2D, the
포토다이오드 형성 영역(b)에 깊은 N형 불순물 이온주입을 실시하여 포토다이오드용 N형 불순물 영역(52)을 형성한다.Deep N-type impurity ion implantation is performed in the photodiode formation region b to form an N-
이어서, a, a', b' 영역에서 형성된 트랜지스터의 P형 및 N형 LDD 구조 형성을 위한 이온주입 공정을 실시하여 LDD 구조(53)를 형성한다.Subsequently, an ion implantation process for forming P-type and N-type LDD structures of the transistors formed in the a, a ', and b' regions is performed to form the
이어서, 도 2e에 도시된 바와 같이, 게이트전극 패턴이 정의된 전체 프로파일을 따라 산화막(54)과 질화막(55)을 차례로 형성한 다음, 전면식각 공정을 실시하여 게이트전극 패턴 측벽에 질화막(55)/산화막(54) 적층 구조의 스페이서를 형성한다.Subsequently, as illustrated in FIG. 2E, the
N형 및 P형 불순물 이온주입을 실시하여 스페이서에 얼라인되는 N형 및 P형 소스/드레인(56)을 형성한다. 이 때, 고농도 N형(N+)의 플로팅 확산영역(FD)이 형성된다.N-type and P-type impurity ion implantation is performed to form the N-type and P-type source /
이어서, 포토다이오드용 N형 불순물 영역(52)이 형성된 기판(41) 표면 하부에 P형 불순물 이온주입을 실시하여 포토다이오드용 P형 불순물 영역(57)을 형성한다. 따라서, N형 불순물 영역(52)과 P형 불순물 영역(57)으로 이루어진 배리드 포토다이오드(PD)가 형성된다.Subsequently, a P-type impurity ion implantation is performed under the surface of the
이어서, 배선 형성 공정시 접촉 저항 개선을 위해 살리사이드 공정을 실시하여 폴리실리콘막으로 이루어진 게이트전도막(51)과 소스/드레인(56)의 표면에 금속 실리사이드(58)를 형성한다.
Subsequently, a salicide process is performed to improve contact resistance during the wiring forming process to form the
한편, 도면에 도시되지는 않았지만, PMD, IMD, 금속배선, 패시베이션, OCL, 칼라필터 어레이, 마이크로렌즈 등의 형성 공정을 차례로 실시함으로써 이미지센서가 완성된다.On the other hand, although not shown in the figure, the image sensor is completed by sequentially performing the forming process of PMD, IMD, metallization, passivation, OCL, color filter array, microlens and the like.
한편, 전술한 실시예에서는 게이트전도막(51)으로 폴리실리콘막을 사용하는 것을 그 예로 하였으나, 이외에 폴리실리콘과 텅스텐의 적층 구조, 텅스텐의 단독 구조, TiN의 단독 구조, TiN과 폴리실리콘의 적층 구조 등 다양한 경우에도 적용이 가능하다.Meanwhile, in the above-described embodiment, a polysilicon film is used as the gate
전술한 바와 같이 이루어지는 본 발명은, 다음과 같은 장점이 있다.The present invention made as described above has the following advantages.
종래의 이미지센서 제조 공정에서 암신호(Dark signal) 등의 저조도 특성을 개선하기 위하여 후속 공정으로 수소 열처리를 진행할 경우 온도를 올리거나 열처리 시간을 길게 하여야 하지만, 그로 인해 금속배선 및 금속 실리사이드의 저항이 급격히 증가하므로 소자의 구동 능력이 저하된다. In the conventional image sensor manufacturing process, in order to improve low light characteristics such as dark signals, when the hydrogen heat treatment is performed in a subsequent process, the temperature must be increased or the heat treatment time is increased, but the resistance of the metal wiring and the metal silicide is increased. As it rapidly increases, the driving capability of the device is lowered.
그러나, 본 발명은 포토다이오드 영역의 트랜지스터에는 열산화막을 사용하고 그외의 영역의 게이트 산화막은 선택적으로 플라즈마 방식으로 질화처리한다. 따라서, 저온 및 단시간의 수소 열처리에도 저조도 특성을 개선할 수 있다.However, in the present invention, a thermal oxide film is used for the transistor in the photodiode region, and the gate oxide film in the other region is selectively nitrided in a plasma manner. Therefore, low roughness characteristics can be improved even at low temperature and a short time of hydrogen heat treatment.
또한, 종래의 질화산소에 의한 열 질화 방식은 PMOS 트랜지스터의 보론 침투를 개선시키는 것은 기판과 게이트 산화막 사이에 질소 이온이 축적되어 PMOS 트랜지스터의 NBTI 신뢰성이 저하되는 문제가 발생하지만, 본 발명은 산화막의 표면을 질화시킴으로써 보론 침투 방지 및 NBTI 신뢰성을 높일 수 있다. In addition, in the conventional thermal nitriding by oxygen nitride, improving boron penetration of the PMOS transistor causes a problem that nitrogen ions are accumulated between the substrate and the gate oxide film, thereby degrading the NBTI reliability of the PMOS transistor. By nitriding the surface, boron penetration can be prevented and NBTI reliability increased.
또한, 종래의 열질화 산화막은 질소 이온에 의한 트랩의 증가로 포토다이오드 영역에 축적된 이온들을 플로팅 확산영역으로 최대로 전송하기 어렵지만, 본 발명은 산화막의 표면을 질화시킴으로 인해 질소 이온에 의한 트랩을 감소시켜 축적 이온들의 전송도를 향상시킬 수 있다.In addition, in the conventional thermal nitriding oxide film, it is difficult to transfer the ions accumulated in the photodiode region to the floating diffusion region to the maximum due to the increase of the trap due to nitrogen ions. It can be reduced to improve the transfer of accumulated ions.
또한, 종래의 열산화막은 산화막 성장시 발생하는 양의 고정 전하(Positive fixed charge)로 인해 포토다이오드 영역에 축적된 이온들을 플로팅 확산영역으로 최대로 전송하게 되는데 어려움이 있지만, 본 발명의 선택적 질화 및 고온 열처리 공정으로 트랩을 개선시킬 수 있다.
In addition, the conventional thermal oxide film has a difficulty in transferring ions accumulated in the photodiode region to the floating diffusion region to the maximum due to the positive fixed charge generated during the oxide film growth. The high temperature heat treatment process may improve the trap.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은, 듀얼 게이트 구조 형성시 PMOS 트랜지스터로의 보론 침투를 방지하면서도, PMOS 트랜지스터 이외의 영역으로 질소 이온 침투하여 고정된 트랩 전하를 형성하는 것을 방지하며, 저조도 특성의 열화와 수소 열처리의 한계를 극복할 수 있어, 이미지센서의 수율을 높이는 효과가 있다.The present invention described above prevents boron penetration into the PMOS transistor when forming the dual gate structure, while preventing nitrogen ion from penetrating into regions other than the PMOS transistor to form a fixed trap charge. It is possible to overcome the limitation, thereby increasing the yield of the image sensor.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040059664A KR101128689B1 (en) | 2004-07-29 | 2004-07-29 | Image sensor by selective plasma nitrization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040059664A KR101128689B1 (en) | 2004-07-29 | 2004-07-29 | Image sensor by selective plasma nitrization |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060011020A KR20060011020A (en) | 2006-02-03 |
| KR101128689B1 true KR101128689B1 (en) | 2012-03-26 |
Family
ID=37121129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040059664A KR101128689B1 (en) | 2004-07-29 | 2004-07-29 | Image sensor by selective plasma nitrization |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101128689B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026487A (en) * | 1998-10-20 | 2000-05-15 | 김영환 | Method for forming dual gate oxide layer |
| KR20030037347A (en) * | 2001-11-01 | 2003-05-14 | 주식회사 하이닉스반도체 | CMOS of semiconductor device and method for manufacturing the same |
| KR20040041784A (en) * | 2002-11-11 | 2004-05-20 | 삼성전자주식회사 | Method for fabricating gate oxide with increased device reliability |
-
2004
- 2004-07-29 KR KR1020040059664A patent/KR101128689B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026487A (en) * | 1998-10-20 | 2000-05-15 | 김영환 | Method for forming dual gate oxide layer |
| KR20030037347A (en) * | 2001-11-01 | 2003-05-14 | 주식회사 하이닉스반도체 | CMOS of semiconductor device and method for manufacturing the same |
| KR20040041784A (en) * | 2002-11-11 | 2004-05-20 | 삼성전자주식회사 | Method for fabricating gate oxide with increased device reliability |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060011020A (en) | 2006-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673251B2 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus | |
| US6838298B2 (en) | Method of manufacturing image sensor for reducing dark current | |
| US6835590B2 (en) | Method of manufacturing image sensor for reducing dark current | |
| JP7076971B2 (en) | Imaging equipment and its manufacturing method and equipment | |
| US20060284223A1 (en) | CMOS image sensor and manufacturing method thereof | |
| KR20070059234A (en) | Apparatus for manufacturing a image sensor for reducing a dark current | |
| KR101128689B1 (en) | Image sensor by selective plasma nitrization | |
| KR20070029369A (en) | Method for fabrication of image sensor for preventing generation of dark current | |
| KR20040031119A (en) | Image Sensor Having Isolator | |
| KR100748315B1 (en) | Fabricating method of image sensor | |
| KR20060077138A (en) | Method for fabrication of image sensor capable of increasing characteristic of low illumination | |
| KR100872288B1 (en) | Method for forming gate electrode of imase sensor | |
| KR100776151B1 (en) | A fabricating method of image sensor with improved high intergation | |
| KR100776126B1 (en) | Method for fabricating semiconductor device | |
| KR20070064856A (en) | Method for manufacturing image sensor | |
| KR100670537B1 (en) | Image sensor capable of increasing optical sensitivity and method for fabrication thereof | |
| KR100562669B1 (en) | Fabricating method of image sensor using salicide process | |
| KR100718776B1 (en) | Method for manufacturing cmos image sensor | |
| KR100806786B1 (en) | Image Sensor and Manufacturing Method Thereof | |
| KR20060000322A (en) | Cmos image sensor and method for manufacturing thereof | |
| KR20060011453A (en) | Method for enhancement in low illumination characteristics and reliabilty of cmos image sensor | |
| KR100664850B1 (en) | Method for fabrication of cmos image sensor for improving charge transfer efficiency | |
| KR20060000900A (en) | Fabricating method of image sensor with deuterium annealing | |
| KR20060077091A (en) | Method for fabrication of cmos image sensor capable of increasing characteristic of dark current | |
| KR20060077092A (en) | Method for fabrication of cmos image sensor capable of increasing characteristic of dark current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |