KR101127712B1 - 자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법 - Google Patents

자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법 Download PDF

Info

Publication number
KR101127712B1
KR101127712B1 KR1020067009201A KR20067009201A KR101127712B1 KR 101127712 B1 KR101127712 B1 KR 101127712B1 KR 1020067009201 A KR1020067009201 A KR 1020067009201A KR 20067009201 A KR20067009201 A KR 20067009201A KR 101127712 B1 KR101127712 B1 KR 101127712B1
Authority
KR
South Korea
Prior art keywords
type epitaxial
epitaxial layer
mesa
light emitting
substrate
Prior art date
Application number
KR1020067009201A
Other languages
English (en)
Other versions
KR20060115743A (ko
Inventor
데이비드 비. 주니어 슬레이터
존 에드몬드
이안 해밀턴
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20060115743A publication Critical patent/KR20060115743A/ko
Application granted granted Critical
Publication of KR101127712B1 publication Critical patent/KR101127712B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

기판, 상기 기판 상의 n-타입 에피택셜 영역, 상기 n-타입 에피택셜 영역 상에 p-타입 에피택셜 영역을 포함하는 발광 다이오드들 및 발광 소자들을 제조하는 방법들이 제공된다. 적어도 상기 p-타입 에피택셜 영역의 일부분은 상기 기판에 대한 메사를 포함하여 구성된다. 상기 p-타입 에피택셜 층의 노출된 부분 상에 오믹 콘택이 제공된다. 상기 오믹 콘택은 상기 메사의 측벽 및 상기 p-타입 에피택셜 층까지 자기 정렬되어 상기 오믹 콘택의 측벽이 실제적으로 상기 p-타입 에피택셜 층까지 상기 메사의 측벽과 정렬된다.
발광 소자, 메사, 에피택셜, 오믹 콘택, 자기 정렬

Description

자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법{Light emitting devices with self aligned ohmic contact and methods of fabricating same}
본 발명은 반도체 소자들과 관련이 있으며, 더욱 상세하게는 에피택셜 층(epitaxial layer) 상에 형성된 오믹 콘택(ohmic contact)을 가지는 발광 소자들과 관련이 있다.
발광 다이오드들(즉, LED 들)은 충분한 전압을 가하는 경우에 빛을 발생할 수 있는 고상(solid state) 전자 소자들로 잘 알려져 있다. 발광 다이오드들은 일반적으로 사파이어, 실리콘, 실리콘 카바이드(silicon carbide), 갈륨비소(gallium arsenide) 등과 같은 기판 상에 증착된 에피택셜 층에 형성된 p-n 접합(junction)을 포함하여 구성된다. 발광 다이오드에 의해 발생하는 빛의 파장 분포는, 이것으로부터 p-n 접합이 만들어지는 물질 및 소자의 액티브(active) 영역을 포함하여 구성되는 얇은 에피택셜 층들의 구조에 의존한다.
보통, 발광 다이오드는 n-타입 기판, 상기 기판 상에 형성되는 n-타입 에피택셜 영역 및 상기 n-타입 에피택셜 영역 상에 형성되는 p-타입 에피택셜 영역을 포함한다. 소자에 전압을 적용하는 것을 용이하게 하도록, 애노드(anode) 오믹 콘택이 소자의 p-타입 영역(전형적으로, 노출된 p-타입 에피택셜 층) 상에 형성되고, 캐소드(cathode) 오믹 콘택이 소자의 n-타입 영역(기판 또는 노출된 n-타입 에피택셜 층과 같은) 상에 형성되어야 한다.
도전성이 높은 p-타입 3족-질화물 물질들(GaN, AlGaN, InGaN, AlInGaN 및 AlInN)을 만드는 것이 어렵기 때문에, p-타입 층에서 전류 퍼짐(current spreading)의 부족은 상기 물질들로부터 형성되는 발광 다이오드들의 성능에 제한 인자(limiting factor)가 될 수 있다. 따라서, 전류가 가능한 많은 소자의 액티브 영역을 흐르는 것을 유도하기 위해서, 상기 노출된 p-타입 층의 가능한 많은 표면 면적에 걸쳐 오믹 콘택을 형성하는 것이 바람직하다. 또한, 통상적으로 오믹 콘택을 패터닝(patterning)하는 것은 적어도 하나의 포토리소그래피(photolithography) 공정을 필요로 한다. 포토리소그래피는 반도체 소자 제조 공정에서 고비용 및 시간을 소비하는 공정일 수 있다. 소자 제조에 필요한 포토리소그래피 스텝(step)들의 수를 줄이는 것이 바람직하다.
본 출원은 "자기 정렬된 오믹 콘택을 가지는 발광다이오드(LED WITH SELF ALIGNED OHMIC CONTACT)" 이라는 명칭으로 2004년 11월 12일에 출원된, 미국 임시(Provisional) 특허출원 일련 번호 60/519,425 에 대해서 관련이 있으며, 상기 미국 임시 특허출원으로부터 우선권을 주장하며, 상기 미국 임시 특허출원의 명세서의 내용은 여기에서 전부 설명된 것처럼 여기에 통합된다.
본 발명은 발명의 실시예들을 도시한 첨부된 도면들을 참조해서 지금부터 더욱 상세히 기술된다. 본 발명은 여기에서 기술되는 실시예들에 한정하여 해석되어 서는 안되고, 오히려, 이러한 실시예들은 본 개시가 충분하고 완전하고 당업자들에게 발명의 범위를 충분히 전달하도록 하기 위해 제공된다. 전체에 걸쳐 동일한 번호들은 동일한 요소들을 참조한다. 더욱이, 도면에서 도해되는 다양한 층들과 영역들은 개요적으로 도해되는 것이다. 또한 당업자들에게 이해되는 것처럼, 본 발명이 반도체 웨이퍼들 및 다이스(dice)된 칩들에 대해서 기술되는 한, 그러한 칩들은 임의의 크기들로 다이스 될 수 있다. 따라서, 본 발명은 첨부된 도면들에서 도해되는 상대적인 크기 및 간격에 제한되지 않는다. 또한, 도면들에서 어떤 특징들은 도면의 명확성과 설명의 수월성을 위해 과장된 치수들로 도해될 수 있다.
여기에서 사용되는 용어들은 단지 특별한 실시예들을 기술하기 위한 목적으로 사용되는 것이며 본 발명를 제한하고자 함은 아니다. 여기에서 사용되는 것처럼, 문맥의 전후관계상 명확하게 다른 것을 지칭하지 않는다면, 단수의 형태들은 또한 복수의 형태들을 포함하는 것을 의도한다. 본 명세서에서 "포함하여 구성된다" 및/또는 "포함하여 구성되는"이라는 용어들이 사용될 때, 이 용어들은 기술된 특징(feature)들, 정수(integer)들, 스텝들, 동작(operation)들, 요소(element)들 및/또는 구성부분(component)들의 존재를 명확히 말하는 것이지만, 하나 또는 그 이상의 다른 특징들, 정수들, 스텝들, 동작들, 요소들, 구성부분들 및/또는 이것들의 그룹들의 존재 또는 부가를 배제하는 것이 아닌 것이 한층 나아가서 이해될 수 있다.
층, 영역 또는 기판과 같은 어떤 요소가 다른 요소 "상(on)"에 존재하거나 또는 다른 요소를 "향하여(onto)" 신장한다고 할 때, 상기 어떤 요소는 또 다른 요소 상에 바로 존재하거나 또는 또 다른 요소를 향하여 바로 신장할 수도 있고 또는 중간에 개재하는 요소들이 존재할 수도 있다고 이해될 수 있다. 이와는 대조적으로, 어떤 요소가 다른 요소 "상에 바로(directly on)" 존재하거나 또는 다른 요소를 "향하여 바로(directly onto)" 신장한다고 할 때는, 중간에 개재하는 요소들이 존재하지 않는다. 또한, 어떤 요소가 다른 요소에 "연결된다(connected)"거나 "결합된다(coupled)"고 할 때, 상기 어떤 요소는 또 다른 요소에 바로 연결되거나 결합될 수 있고 또는 중간에 개재하는 요소들이 존재할 수 있다고 이해될 수 있다. 이와는 대조적으로, 어떤 요소가 다른 요소에 "바로 연결된다(directly connected)"거나 "바로 결합된다(directly coupled)"고 할 때는, 중간에 개재하는 요소들이 존재하지 않는다. 명세서 전체에 걸쳐 동일한 번호들은 동일한 요소들을 참조한다.
여기에서 제1, 제2 등등의 용어들이 다양한 요소들, 구성부분들, 영역들, 층들 및/또는 섹션들을 기술하기 위해 사용되더라도, 이러한 요소들, 구성부분들, 영역들, 층들 및/또는 섹션들은 이러한 용어들에 의해 제한되어서는 안된다는 것이 이해될 수 있다. 이러한 용어들은 단지 어떤 요소, 구성부분, 영역, 층 또는 섹션을 다른 영역, 층 또는 섹션과 구별하기 위해 사용된다. 그러므로, 아래에서 언급되는 제1 요소, 구성부분, 영역, 층 또는 섹션은, 본 발명의 취지(teaching)들에서 벗어나지 않고서, 제2 요소, 구성부분, 영역, 층 또는 섹션으로 명명될 수 있다.
또한, "하부의(lower)" 또는 "바닥(bottom)" 및 "상부의(upper)" 또는 "정상(top)"과 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 하부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 상부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "하부의"라는 용어는, 도면의 특정한 방향에 의존하여, "하부의" 및 "상부의" 방향 모두를 포함할 수 있다. 유사하게, 도면들의 하나에서 소자가 뒤집어 진다면, 다른 요소들의 "아래의(below or beneath)"라고 묘사되어 있는 요소들은 상기 다른 요소들의 "위의(above)" 방향을 가지게 된다. 그러므로, 예로써 든 "아래의"라는 용어는, 위 및 아래의 방향 모두를 포함할 수 있다.
본 발명의 실시예들은 여기에서 본 발명의 이상적인 실시예들의 개념적인 도해들인 단면도에 관해서 기술된다. 이러한 것들에서, 예를 들어 제조 기술들 및/또는 허용범위의 결과로서 도해들의 형상들로부터의 변화들이 예상된다. 따라서, 본 발명의 실시예들은 여기에서 도해되는 특정한 영역들의 형상들에 제한하여 해석되어 져서는 안되고, 예를 들어 제조에서 기인하는 형상들의 변위들을 포함하여야 한다. 예를 들어, 직사각형으로 도해되거나 기술되는 식각된 영역은 전형적으로 라운드 또는 굴곡된 형상들을 가질 수 있다. 따라서, 도면들에서 도해되는 영역들은 사실상 개요적이고, 그들의 형상들은 소자 영역의 정확한 형상을 도해하고자 함이 아니며 본 발명의 범위를 제한하고자 함이 아니다.
만약 다르게 정의하지 않는다면, 여기에서 사용되는 모든 용어들(기술적 및 과학적 용어들을 포함하여)은 당업자에 의해 통상적으로 이해되는 동일한 의미를 가진다. 통상적으로 사용되는 사전들에서 정의되는 것과 같은 용어들은 관련 기술분야에서의 의미와 일치하는 의미를 가지도록 해석되어야 하고, 여기에서 명확히 정의되지 않는다면 이상적 또는 지나치게 틀에 박힌 의미로 해석되어 져서는 안된다는 것이 한 층 더 나아가서 이해될 수 있다.
또한, 다른 형상들에 "인접하여(adjacent)" 배치되는 구조 또는 형상은 인접하는 형상에 오버랩되거나 밑에서 기초가 되는 부분들을 가질 수 있다는 것이 당업자들에게 의해 이해될 수 있다.
여기에서 개시되는 발광 다이오드들의 다양한 실시예들이 기판(substrate)을 포함하더라도, 발광 다이오들를 포함하여 구성되는 에피택셜 층들이 이것 상에서 성장하는 결정성 에피택셜 성장기판(crystalline epitaxial growth substrate)이 제거될 수 있고, 자립성(freestanding) 에피택셜 층들이 원래 기판(original substrate)보다 더 나은 열적, 전기적, 구조적 및/또는 광학적 특성들을 가질 수 있는 대체 캐리어 기판(substitute carrier substrate) 또는 서브마운트(submount) 상에 장착될 수 있다는 것이 당업자들에게 이해될 수 있다. 여기에서 기술되는 발명은 결정성 에피택셜 성장 기판들을 가지는 구조들에 한정되지 않고, 에피택셜 층들이 원래 성장 기판들에서 제거되고 대체 캐리어 기판들에 접착(bond)되는 구조들과 연결되어 사용되어 질 수 있다.
본 발명의 실시예들은 일반적으로 실리콘 카바이드계 기판들 상의 질화갈륨계 발광 다이오드들에 관련하여 이제 기술되어 질 것이다. 그러나, 본 발명의 많은 실시예들은 기판 및 에피택셜 층들의 많은 다른 조합들과 같이 사용될 수 있다는 것이 당업자들에 의해 이해될 수 있다. 예를 들어, 조합들은 GaP 기판들 상의 AlGaInP 다이오드들; GaAs 기판들 상의 InGaAs 다이오드들; GaAs 기판들 상의 AlGaAs 다이오드들; SiC 또는 사파이어(Al2O3) 기판 상의 SiC 다이오드; 및/또는 질화갈륨, 실리콘 카바이드, 질화 알루미늄, 사파이어, 산화아연 및/또는 다른 기판들 상의 질화물계 다이오드들을 포함할 수 있다.
GaN계 발광 다이오드들은 통상적으로, 복수의 GaN계 에피택셜 층들이 SiC 또는 사파이어 상에 증착되는, 상기 SiC 또는 사파이어와 같은 절연체 또는 반도체 기판을 포함하여 구성된다. 에피택셜 층들은 에너지를 받을때 발광하는 p-n 접합을 가지는 액티브 영역을 포함하여 구성된다.
도 1a는 n-타입 SiC 기판(10), 상기 기판상에 성장된 n-GaN계 층(14) 및 p-GaN계 층(16)을 포함하여 구성되는 액티브 영역을 가지는 발광 다이오드 소자에 대한 선구 구조(precursor structure)를 개요적으로 도해하고 있다. 오믹 콘택(18)이 p-GaN 층(16) 상에 형성된다. 오믹 콘택 층(18)은 증발(evaporation)에 의해 증착된 백금의 박막(<100Å)을 포함하여 구성될 수 있다. 질화 갈륨 층들 상에 오믹 콘택들의 형성은, 예를 들어, "표준 패키징 응용들에서 고신뢰성을 위한 강한 3족 발광 다이오드"라는 제목으로, 본 발명의 출원인에게 양도되고, 명세서의 내용이 여기에서 전부 설명된 것처럼 여기에 인용하여 통합된, 미국 특허 출원 공개번호 2003/0025121에 기술된다.
도 1b에 도해된 것처럼, 상기 오믹 콘택을 패터닝하기 위해, 식각 마스크(15)가 오믹 콘택 층(18)상에 형성될 수 있다. 식각 마스크(15)는 포토레지스트 또는 염소(Cl)계 건식각에 의한 식각에 저항하는 어떤 적절한 물질을 포함하여 구성될 수 있다. 그러한 하나의 공정으로, 오믹 콘택(18)을 형성한 후에, 포토레지스트 층이 소자의 상부 표면에 적용된다. 포토레지스트는 마스크를 사용하여 선택적으로 노출되고, 포토레지스트의 노출된 부분들은 현상되어(제거되어) 오믹 콘택 층(18)의 상부의 표면 상에 식각 마스크로서 작용하는 포토레지스트의 부분을 남긴다.
다음, 도 1c에서 도해된 것처럼, 노출된 오믹 콘택 층의 부분들은 염소계 건식각을 사용하여 제거된다. 염소계 식각제(etchant)를 사용한 건식각은, 본 발명의 출원인에게 양도되고 여기에서 인용하여 통합된, 미국 특허 번호 5,631,190에 기술된다.
오믹 콘택의 노출된 부분들을 제거하기 위한 충분한 시간동안 식각한 후에, 식각 마스크(15)는 선택적으로 제거되고, 제2 식각 마스크(17)는 오믹 콘택(18) 상부 및 p-타입 층(16)의 노출된 부분들 상부에 형성된다. 포토리소그래피 공정의 선폭 오차에 기인하여, 식각 마스크(17)는 오믹 콘택과 약 1-2㎛ 또는 그 이상만큼 오버랩될 수 있다. 도 1e에 도해된 것처럼, p-타입 층(16) 및 n-타입 층(14)은 그 다음으로 식각되어(어떤 실시예들에서 염소계 건식각을 사용하여) 기판(10)의 표면의 일부분을 드러나게 한다. 그 다음에 식각 마스크(17)는 도 1f에서 도해된 것처럼 제거된다. 만약, 식각 마스크가 포토레지스트이면, 포토레지스트는 아세톤과 같은 용매 또는 N-메틸파이롤리디논(N-methylpyrolidinone)과 같은 스트리퍼(stripper)속에 담구어 제거될 수 있다. 본드 패드(bond pad, 미도시)가 오믹 콘택(18)상에 형성될 수 있고, 패시베이션(passivation, 미도시)층이 소자의 상부 표면 위에 형성될 수 있다. 상기 패시베이션 층은 질화규소(silicon nitride) 또는 이산화규소(silicon dioxide)와 같은 유전체를 포함하여 구성될 수 있고, PECVD 증착 또는 스퍼터링과 같은 통상적인 방법을 사용하여 증착될 수 있다. 패시베이션 층들을 형성하는 방법들은 앞서 언급한 미국 특허 출원 공개번호 2003/0025121에 상세히 기술된다.
앞에서 기술된 스텝들과 같은 포토리소그래피 스텝들은, 다수의 스텝들 및 마스크를 웨이퍼에 정확하게 얼라인하는 것이 필요하기 때문에, 고비용 및 시간을 소비하는 공정이다.
포토리소그래피 스텝들의 감소된 수를 사용하는 본 발명의 실시예들이 도 2a-2c에 도해된다. 이러한 실시예들에서, 식각 마스크(19)는 도 2a에서 도해된 것처럼 오믹 콘택 층(18)의 표면 부분들 상에 형성된다. 다음, 도 2b에서 보이는 것처럼, 오믹 콘택 층(18)은 p-타입 에피택셜 층(16)과 함께 식각되고, 어떤 실시예들에서는, n-타입 에피택셜 층(14)도 함께 식각되어, 기판(10)의 표면의 일부들을 노출시키고 메사(mesa)(27)를 형성한다. 따라서, 메사는 p-타입 에피택셜 층(16)을 향하여 신장하는 측벽을 가지면서 형성된다. 어떤 실시예들에서는, 상기 식각이 상기 메사의 상기 측벽이 p-타입 에피택셜 층(16)을 지나서 신장될 때까지 수행되고, 어떤 실시예들에서는 n-타입 에피택셜 층(14)을 향하여 신장될 때까지 수행된다. 다른 실시예들에서는, 상기 식각이 상기 메사의 상기 측벽이 p-타입 에피택셜 층(16)을 지나고 n-타입 에피택셜 층(14)을 지나서 신장될 때까지 수행된다. 어떤 실시예들에서는, 상기 식각이 상기 측벽이 기판(10)까지 및/또는 기판(10)을 향하여 신장할 때까지 수행된다. 어떤 실시예들에서는, 상기 식각이 상기 기판을 향하지만 상기 기판을 지나지 않고 신장되어, 상기 기판에 대하여 메사를 유지한다.
어떤 실시예들에서는, 식각이 3족-질화물계 에피택셜 층들 뿐만 아니라 노출된 오믹 콘택 메탈(18)을 제거하기 위해 충분한 시간동안 앞에서 기술한 것처럼 염소계 건식각을 사용하여 수행된다.
도 2c에서 도시된 것처럼, 그 다음에 상기 식각 마스크는 제거된다.
도해된 실시예에서는 기판(10)이 SiC 이지만, 기판(10)은 사파이어, 실리콘, 갈륨비소 등과 같은 다른 어떤 적합한 기판 물질을 포함하여 구성될 수 있다.
전면을 덮는(blanket) 패시베이션 층(미도시)이 상기 소자의 노출된 상부의 표면들 위에 형성될 수 있다. 상기 페시베이션 층은 질화 규소 또는 이산화규소와 같은 유전체 물질을 포함하여 구성될 수 있고, PECVD 또는 스퍼터 증착과 같은 알려진 방법들에 의해 적용될 수 있다.
p-n 접합을 보호하기 위하여, 상기 메사 식각 마스크(19)를 제거하기 전에, 상기 메사의 노출된 표면들은 상기 표면들을 세미-절연성(semi-insulating)으로 만들기 위해 이온들로 주입(implant) 될 수 있다. 이온 주입의 방법들은 "이온 주입 분리에 의한 발광 다이오드 제조(Led Fabrication Via Ion Implant Isolation)"이라는 명칭으로 Slater 등이 발명하고, 본 발명의 출원과 동시에 출원한 미국 특허 출원 일련번호.＿(변리사 관리번호 5000.270A)에서 개시되어 있는데, 상기 명세서의 내용이 여기에서 전부 설명된 것처럼 여기에 인용하여 통합된다.
이온 주입의 바람직한 방법들에서, 웨이퍼는 틸트(tilt)되고 이온들은 상기 메사의 상기 측벽들을 향해서 주입된다. 이온 주입이 되는 동안 상기 웨이퍼는 틸트되기 때문에, 주입되는 이온들은 비교적 경사가 급한 각도로 상기 메사의 상기 측벽들을 때린다. 전체 측벽이 한번에 이온 주입되기 때문에, 다수번의 이온주입들이 필요하지 않는다. 또한, 이온 주입의 도즈(dose) 및 깊이도 감소될 수 있다. 그 결과, 이온 주입 영역의 부피가 감소되고, 이에 의하여 이온 입 영역 내에 광 흡수를 감소시킨다. 이온 주입 깊이는 0.1-0.2㎛가 될 수 있다. 웨이퍼는 이온 주입하는 동안 균일도(uniformity)를 위해 회전될 수 있다. 어떤 실시예에서, 웨이퍼는 이온 주입동안 8번 회전된다. 이온 주입 도즈는 60도 각도에서 60keV으로 2x1013 ㎝-2 N+ 이다. 웨이퍼는 회전하는 것은 사각형 메사들에 대해 이온 주입 도즈를 팩터(factor)를 4만큼이나 감소하게 한다. 따라서, 2x1013 ㎝-2 의 이온 주입 도즈는 실제로는 네 면을 가진 메사 구조에서 한 면당 5x1012 ㎝- 2 의 도즈이다.
도3을 참조하면, 기판 상에 에피택셜 층들의 성장 및 메사 형성 후에(간단하게, 도3에서 오직 하나의 메사(27)만 도해된다), 기판(10)은 틸트가 가능하고 회전이 가능한 웨이퍼 캐리어(미도시)상에 장착되고, 이온 주입기 내에 위치된다. 상기 웨이퍼 캐리어는 메사들(27)의 측벽들(27A)을 가능한 수평에 가깝게 만들기 위해(즉, 이온 주입 방향에 가능한 수직으로 가깝게 하기 위해) 틸트된다. 어떤 실시예에서는, 웨이퍼 캐리어는 적어도 45°만큼 틸트되고, 바람직하게는 60°만큼 틸트되어 이온주입 방향이 메사 측벽(27A)에 수직인 방향에서 약 25°보다 작게 된다. 도해된 실시예에서는, 상기 메사는 기판과 약 105°의 각도를 만들고, 그 결과 이온 법선(normal)과 약 15°의 이온주입 각을 형성한다. 그 다음에 이온들(112)은 메사 측벽을 향해 이온 주입되어 상기 메사 측벽(27A)을 향해 약 0.1-0.2㎛ 신장하는 이온 주입된 영역(114)을 형성한다. 상기 언급한 내용처럼, 상기 웨이퍼 캐리어는 균일도를 위해 이온주입동안 한 번 또는 복수 번 회전될 수 있다. 메사들(27)의 측벽들(27A)을 이온주입함으로써, 측벽들(27A)의 영역들을 세미-절연성으로 효과적으로 만들기 위해 한번의 이온주입만이 필요할 수 있다.
본 발명의 실시예들이 발광 다이오드들에 관해서 기술되고 있지만, 본 발명의 어떤 실시예들에서는 레이저 다이오드들과 같은 다른 발광 소자들과 함께 사용될 수 있다. 따라서, 발광 소자라는 용어는 여기에서 가시(visible) 또는 비가시(nonvisible) 스펙트럼의 빛을 발광하는 소자들을 언급하기 위해 사용되고, 상기 빛은 간섭성(coherent) 또는 비간섭성(incoherent)일 수 있다.
더욱이, 본 발명의 실시예들이 한번의 식각 스텝에 대해 사용되는 식각 마스크(19)에 관해 기술되지만, 본 발명의 다른 실시예들은 식각 마스크(19) 또는 마스크로서 패터닝된 오믹 콘택 층(18)을 사용하여 복수의 식각 스텝들을 사용할 수 있다. 예를 들어, 사용되는 식각제(etchant)가 상기 오믹 콘택 물질과 하부에 존재하는(underlying) 에피택셜 층들에 관해서 식각 선택비를 가지는 제2 식각 스텝이 사용된다면, 앞에서 말한 경우에 해당된다. 오믹 콘택의 측벽과 실제적으로 정렬된(즉, 실제적으로 옆으로의(lateral) 식각률 차이에 기인하는 것 이상으로는 다르지 않는) 측벽을 가지는 메사를 제공하는 자기 정렬 구조가 단지 한번의 적용과 패터닝된 식각 마스크(19)에 의해 제공될 수 있다.
도면들과 명세서에서, 발명의 실시예들이 개시되고, 비록 특정한 용어들이 사용되었지만, 이것들은 일반적이고 기술적인(descriptive) 의미로 사용되고, 제한의 목적으로 사용되지는 않으며, 발명의 범위는 다음의 특허청구범위들에서 설명된다.
도 1a-1f는 오믹 콘택을 형성하는 통상적인 방법들을 도해한다.
도 2a-c는 본 발명의 실시예들에 따른 오믹 콘택을 형성하는 방법들을 도해한다.
도3은 메사의 상기 측벽들을 향하여 이온들의 주입을 도해하는 단면도이다.
어떤 실시예들에서, 발광 다이오드는 기판 및 상기 기판 상에 형성된 에피택셜 영역을 포함한다. 상기 에피택셜 영역은 상기 기판 상에 형성된 n-타입 에피택셜 영역 및 상기 n-타입 에피택셜 영역 상에 형성된 p-타입 에피택셜 영역을 포함한다. 적어도 상기 p-타입 에피택셜 영역의 표면 부분들을 포함하는 상기 에피택셜 영역의 일부분은 메사의 형상으로 형성된다. 오믹 콘택은 상기 p-타입 에피택셜 층의 노출된 부분들 상에 형성된다. 상기 오믹 콘택은 상기 메사 및 상기 p-타입 에 피택셜 층에 자기 정렬된다. 상기 메사의 상기 측벽들은 소자의 열화 및 실패를 방지하기 위해 상기 p-n 접합을 보호하기 위한 세미-절연성일 수 있다.
본 발명의 방법 실시예들은 기판 상에 n-타입 에피택셜 영역 및 p-타입 에피택셜 영역을 포함하는 에피택셜 영역을 형성하는 단계; 상기 p-타입 에피택셜 층의 노출된 부분들 상에 오믹 콘택을 형성하는 단계; 식각 마스크를 상기 오믹 콘택의 부분들에 적용하는 단계; 상기 오믹 콘택의 노출된 부분들을 지나서 식각하는 단계; 적소에 있는 상기 마스크를 사용하여, 상기 에피택셜 영역의 노출된 부분들을 지나서 연속적인 식각을 하여 메사를 형성하는 단계;를 포함한다. 상기 메사의 상기 측벽들은 상기 측벽들의 상기 표면이 세미-절연성이 되도록 이온들로 주입된다.
본 발명의 다른 실시예들은 기판, 상기 기판 상의 n-타입 에피택셜 영역 및 상기 n-타입 에피택셜 영역 상의 p-타입 에피택셜 영역을 포함하는 발광 소자들을 제공한다. 적어도 상기 p-타입 에피택셜 영역의 일부분은 상기 기판에 대해 메사를 포함하여 구성된다. 상기 p-타입 에피택셜 층의 노출된 부분 상에 오믹 콘택이 제공된다. 상기 오믹 콘택은 상기 메사의 측벽 및 p-타입 에피택셜 층에 자기 정렬되어, 상기 오믹 콘택의 측벽이 실제적으로 상기 p-타입 에피택셜 층까지 상기 메사의 측벽과 정렬된다.
본 발명의 어떤 실시예들에서는, 상기 메사의 측벽은 상기 기판의 일부분이 상기 메사의 상기 측벽을 지나 신장되도록 형성된다. 상기 메사의 상기 측벽에 인접한 상기 메사의 상기 p-타입 에피택셜 영역 및/또는 상기 n-타입 에피택셜 영역의 일부분은 세미-절연성일 수 있다.
본 발명의 다른 실시예들에서는, 상기 메사는 상기 p-타입 에피택셜 영역을 지나 신장하는 측벽을 가진다. 상기 메사는 상기 p-타입 에피택셜 영역을 지나고 상기 n-타입 에피택셜 영역을 향하여 신장하는 측벽을 가진다. 또한 상기 메사는 상기 p-타입 에피택셜 영역 및 상기 n-타입 에피택셜 영역을 지나서 신장하는 측벽을 가질 수 있다. 상기 메사는 상기 기판을 향하여 신장하는 측벽을 가질 수 있다.
특별한 실시예들에서는, 상기 발광 소자는 발광 다이오드이다. 상기 발광 소자는 또한 레이저 다이오드일 수 있다.
본 발명의 다른 실시예들에서는, 상기 p-타입 에피택셜 영역은 3족-질화물에피택셜 층을 포함하여 구성되고, 상기 n-타입 에피택셜 영역은 3족-질화물 에피택셜 층을 포함하여 구성된다. 상기 기판은 SiC 기판일 수 있고 또는 사파이어 기판일 수 있다. 상기 오믹 콘택은 백금을 포함한다.
본 발명의 또 다른 실시예들에서는, 발광 소자 제조 방법은 기판 상에 n-타입 에피택셜 층을 형성하는 단계, 상기 n-타입 에피택셜 층 상에 p-타입 에피택셜 층을 형성하는 단계, 상기 p-타입 에피택셜 층의 노출된 부분들 상에 오믹 콘택 층을 형성하는 단계, 패터닝된 오믹 콘택을 제공하기 위해 상기 오믹 콘택 층의 노출된 부분들을 지나서 식각하고 상기 패터닝된 오믹 콘택을 마스크로서 사용하여 상기 p-타입 에피택셜 층을 향하여 식각하여 메사를 형성하는 단계를 포함한다.
본 발명의 다른 실시예들에서는 식각 마스크를 상기 오믹 콘택 층의 부분들에 적용하는 단계를 포함한다. 그러한 실시예들에서는, 상기 오믹 콘택 층의 노출된 부분들을 지나서 식각하는 단계는 상기 식각 마스크를 사용하여 상기 오믹 콘택 층을 지나서 식각하는 단계를 포함한다. 상기 식각 마스크는 또한 제거될 수 있다.
본 발명의 추가된 실시예들에서는, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는 상기 오믹 콘택 층 상에 상기 식각 마스크를 마스크로 사용하여 상기 p-타입 에피택셜 층을 향하여 식각하는 단계 및 상기 p-타입 에피택셜 층을 향하여 식각한 후 상기 식각 마스크를 제거하는 단계를 포함한다.
본 발명의 어떤 실시예들에서는, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는, 상기 식각 마스크를 사용하여 상기 p-타입 에피택셜 층을 향하여 식각하여 상기 기판의 일부분이 상기 메사의 상기 측벽을 지나 신장하도록 상기 메사의 측벽을 형성하는 단계를 포함한다.
본 발명의 추가적인 실시예들은 상기 메사의 상기 측벽을 이온 주입하여 상기 메사의 상기 측벽에 인접하는 상기 메사의 상기 p-타입 에피택셜 층의 일부분이 세미-절연성으로 되는 단계를 포함한다.
본 발명의 다른 실시예들에서는, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는 상기 p-타입 에피택셜 층을 지나서 식각하여 측벽이 상기 p-타입 에피택셜 층을 지나서 신장하는 단계를 포함한다. 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는 또한 상기 p-타입 에피택셜 층을 지나고 상기 n-타입 에피택셜 층을 향하여 식각하여상기 메사의 측벽이 상기 p-타입 에피택셜 층을 지나고 상기 n-타입 에피택셜 층을 향하여 신장하는 단계를 포함한다. 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는 또한 상기 p-타입 에피택셜 층 및 상기 n-타입 에피택셜 층을 지나서 식각하여 상기 메사의 측벽이 상기 p-타입 에피택셜 층 및 상기 n-타 입 에피택셜 층을 지나서 신장하는 단계를 포함한다. 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는 상기 p-타입 에피택셜 층 및 상기 n-타입 에피택셜 층을 지나서 식각하여 상기 메사의 측벽이 상기 기판까지 상기 p-타입 에피택셜 층 및 상기 n-타입 에피택셜 층을 지나서 신장하는 단계를 포함한다.
포토리소그래피 공정의 수를 감소하게 하여 제조단가를 줄일 수 있으며, 이온 주입동안 웨이퍼 틸트 및 회전이 가능하여 이온 주입 도즈를 줄일 수 있어 경제적이다.

Claims (30)

  1. 기판;
    상기 기판 상의 n-타입 에피택셜 영역;
    상기 n-타입 에피택셜 영역 상의 p-타입 에피택셜 영역으로서, 적어도 상기 p-타입 에피택셜 영역의 일부분은 상기 기판에 대한 메사를 포함하는 p-타입 에피택셜 영역;
    상기 p-타입 에피택셜 층의 노출된 부분 상의 오믹 콘택을 포함하여 구성되고,
    상기 메사의 측벽에 인접한 상기 메사의 상기 p-타입 에피택셜 영역의 일부분은 세미-절연성이고,
    상기 오믹 콘택의 측벽은 상기 p-타입 에피택셜 영역까지 상기 메사의 측벽과 정렬되는 것을 특징으로 하는 발광 소자.
  2. 제1항에 있어서, 상기 메사의 상기 측벽은 상기 기판의 일부분이 상기 메사의 상기 측벽을 지나서 신장하도록 형성되는 것을 특징으로 하는 발광 소자.
  3. 제1항에 있어서, 상기 메사는 상기 p-타입 에피택셜 영역을 지나서 신장하는 측벽을 가지는 것을 특징을 하는 발광 소자.
  4. 제1항에 있어서, 상기 메사는 상기 p-타입 에피택셜 영역을 지나서 상기 n-타입 에피택셜 영역을 향하여 신장하는 측벽을 가지는 것을 특징으로 하는 발광 소자.
  5. 제1항에 있어서, 상기 메사의 상기 측벽에 인접한 상기 메사의 상기 p-타입 에피택셜 영역 및 상기 n-타입 에피택셜 영역의 일부분이 세미-절연성인 것을 특징으로 하는 발광 소자.
  6. 제1항에 있어서, 상기 메사는 상기 p-타입 에피택셜 영역 및 상기 n-타입 에피택셜 영역을 지나서 신장하는 측벽을 가지는 것을 특징으로 하는 발광 소자.
  7. 제5항에 있어서, 상기 메사는 상기 기판까지 신장하는 측벽을 가지는 것을 특징으로 하는 발광 소자.
  8. 제1항에 있어서, 상기 발광 소자는 발광 다이오드를 포함하여 구성되는 것을 특징으로 하는 발광 소자.
  9. 제1항에 있어서, 상기 발광 소자는 레이저 다이오드를 포함하여 구성되는 것을 특징으로 하는 발광 소자.
  10. 제1항에 있어서, 상기 p-타입 에피택셜 영역은 3족-질화물 에피택셜 층을 포함하여 구성되고, 상기 n-타입 에피택셜 영역은 3족-질화물 에피택셜 층을 포함하여 구성되는 것을 특징으로 하는 발광 소자.
  11. 제10항에 있어서, 상기 기판은 SiC 기판을 포함하여 구성되는 것을 특징으로 하는 발광 소자.
  12. 제10항에 있어서, 상기 기판은 사파이어 기판을 포함하여 구성되는 것을 특징으로 하는 발광 소자.
  13. 제10항에 있어서, 상기 오믹 콘택은 백금을 포함하여 구성되는 것을 특징으로 하는 발광 소자.
  14. 기판 상에 n-타입 에피택셜 층을 형성하는 단계;
    상기 n-타입 에피택셜 층 상에 p-타입 에피택셜 층을 형성하는 단계;
    상기 p-타입 에피택셜 층의 노출된 부분들 상에 오믹 콘택 층을 형성하는 단계;
    패터닝된 오믹 콘택을 제공하기 위해, 상기 오믹 콘택 층의 부분들을 지나서 식각하는 단계;
    메사를 형성하기 위해, 패터닝된 오믹 콘택을 마스크로서 사용하여 상기 p-타입 에피택셜 층을 향하여 식각하는 단계; 및
    상기 메사의 측벽에 인접한 상기 메사의 상기 p-타입 에피택셜 층의 일부분이 세미-절연성이 되도록 상기 메사의 상기 측벽에 이온 주입을 하는 단계를 포함하여 구성되는 발광 소자 제조방법.
  15. 제14항에 있어서, 식각 마스크를 상기 오믹 콘택 층의 부분들에 적용하는 단계; 및 상기 식각 마스크를 제거하는 단계를 더 포함하여 구성되고, 상기 오믹 콘택 층의 부분들을 지나서 식각하는 단계는 상기 식각 마스크를 사용하여 상기 오믹 콘택 층을 지나서 식각하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  16. 제15항에 있어서, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는 상기 오믹 콘택 층 상의 상기 식각 마스크를 마스크로 사용하여 상기 p-타입 에피택셜 층을 향하여 식각하는 단계를 포함하여 구성되고, 상기 식각 마스크를 제거하는 단계는 상기 p-타입 에피택셜 층을 향하여 식각하는 단계 후에 진행하는 것을 특징으로 하는 발광 소자 제조방법.
  17. 제14항에 있어서, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는, 상기 기판의 일부분이 상기 메사의 상기 측벽을 지나서 신장되도록 상기 메사의 상기 측벽을 형성하기 위해 상기 p-타입 에피택셜 층을 향하여 식각하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  18. 제14항에 있어서, 상기 측벽에 이온 주입하는 단계는 상기 기판을 틸트 및 회전하는 동안 상기 측벽에 이온 주입하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  19. 제14항에 있어서, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는 상기 메사의 측벽이 상기 p-타입 에피택셜 층을 지나서 신장하도록 상기 p-타입 에피택셜 층을 지나서 식각하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  20. 제14항에 있어서, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는, 상기 메사의 측벽이 상기 p-타입 에피택셜 층을 지나고 상기 n-타입 에피택셜 층을 향하여 신장하도록, 상기 p-타입 에피택셜 층을 지나고 상기 n-타입 에피택셜 층을 향하여 식각하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  21. 제14항에 있어서, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는, 상기 메사의 측벽이 상기 p-타입 에피택셜 층 및 상기 n-타입 에피택셜 층을 지나서 신장하도록, 상기 p-타입 에피택셜 층 및 상기 n-타입 에피택셜 층을 지나서 식각하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  22. 제14항에 있어서, 상기 p-타입 에피택셜 층을 향하여 식각하는 단계는, 상기 메사의 측벽이 상기 p-타입 에피택셜 층 및 상기 n-타입 에피택셜 층을 지나서 상기 기판까지 신장하도록, 상기 p-타입 에피택셜 층 및 상기 n-타입 에피택셜 층을 지나서 식각하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  23. 제14항에 있어서, 상기 발광 소자는 발광 다이오드를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  24. 제14항에 있어서, 상기 발광 소자는 레이저 다이오드를 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  25. 제14항에 있어서, 상기 p-타입 에피택셜 층은 3족-질화물 에피택셜 층을 포함하여 구성되고, 상기 n-타입 에피택셜 층은 3족-질화물 에피택셜 층을 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  26. 제25항에 있어서, 상기 기판은 SiC 기판을 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  27. 제25항에 있어서, 상기 기판은 사파이어 기판을 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  28. 제25항에 있어서,상기 오믹 콘택은 백금을 포함하여 구성되는 것을 특징으로 하는 발광 소자 제조방법.
  29. 삭제
  30. 삭제
KR1020067009201A 2003-11-12 2004-11-12 자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법 KR101127712B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US51942503P 2003-11-12 2003-11-12
US60/519,425 2003-11-12
PCT/US2004/038028 WO2005048364A1 (en) 2003-11-12 2004-11-12 Light emitting devices with self aligned ohmic contact and methods of fabricating same
US10/987,136 US7402837B2 (en) 2003-11-12 2004-11-12 Light emitting devices with self aligned ohmic contacts
US10/987,136 2004-11-12

Publications (2)

Publication Number Publication Date
KR20060115743A KR20060115743A (ko) 2006-11-09
KR101127712B1 true KR101127712B1 (ko) 2012-03-23

Family

ID=34594961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009201A KR101127712B1 (ko) 2003-11-12 2004-11-12 자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법

Country Status (6)

Country Link
US (1) US7402837B2 (ko)
EP (1) EP1683206A1 (ko)
JP (1) JP2007511106A (ko)
KR (1) KR101127712B1 (ko)
CA (1) CA2545163A1 (ko)
WO (1) WO2005048364A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1974389A4 (en) 2006-01-05 2010-12-29 Illumitex Inc SEPARATE OPTICAL DEVICE FOR DIRECTING LIGHT FROM A LED
KR20090064474A (ko) 2006-10-02 2009-06-18 일루미텍스, 인크. Ｌｅｄ 시스템 및 방법
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
EP2240968A1 (en) 2008-02-08 2010-10-20 Illumitex, Inc. System and method for emitter layer shaping
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US8096671B1 (en) 2009-04-06 2012-01-17 Nmera, Llc Light emitting diode illumination system
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
CN103681995A (zh) * 2013-12-10 2014-03-26 圆融光电科技有限公司 Led芯片制备方法及led芯片
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024397A (ko) * 1996-09-06 1998-07-06 니시무로 타이조 질화물계 반도체소자 및 그 제조방법
KR20010080203A (ko) * 1998-10-21 2001-08-22 윌리암 제이. 버크 발광 다이오드를 가진 형광체를 사용하여 파장-변환을수행하는 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064620A (en) * 1976-01-27 1977-12-27 Hughes Aircraft Company Ion implantation process for fabricating high frequency avalanche devices
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
JPH0278280A (ja) * 1988-09-14 1990-03-19 Ricoh Co Ltd 半導体発光装置
ATE134061T1 (de) * 1989-02-13 1996-02-15 Omron Tateisi Electronics Co Aufnahme-/wiedergabegerät für optische karte
US4966862A (en) * 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5286997A (en) * 1992-03-31 1994-02-15 Texas Instruments Incorporated Method for forming an isolated, low resistance epitaxial subcollector for bipolar transistors
EP0952617B1 (en) * 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
JP3706452B2 (ja) * 1996-12-24 2005-10-12 ローム株式会社 半導体発光素子
US6404125B1 (en) * 1998-10-21 2002-06-11 Sarnoff Corporation Method and apparatus for performing wavelength-conversion using phosphors with light emitting diodes
JP2000307190A (ja) * 1999-04-23 2000-11-02 Furukawa Electric Co Ltd:The 面発光型半導体レーザの作製方法
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP2002368275A (ja) * 2001-06-11 2002-12-20 Toyoda Gosei Co Ltd 半導体素子及びその製造方法
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024397A (ko) * 1996-09-06 1998-07-06 니시무로 타이조 질화물계 반도체소자 및 그 제조방법
KR20010080203A (ko) * 1998-10-21 2001-08-22 윌리암 제이. 버크 발광 다이오드를 가진 형광체를 사용하여 파장-변환을수행하는 장치

Also Published As

Publication number Publication date
KR20060115743A (ko) 2006-11-09
US7402837B2 (en) 2008-07-22
WO2005048364A1 (en) 2005-05-26
JP2007511106A (ja) 2007-04-26
CA2545163A1 (en) 2005-05-26
US20050145869A1 (en) 2005-07-07
EP1683206A1 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
JP6661009B2 (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
US7442966B2 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
EP1378012B1 (en) Gallium nitride material devices including backside vias and methods of fabrication
US10727210B2 (en) Light emitting device with small size and large density
US7064356B2 (en) Flip chip light emitting diode with micromesas and a conductive mesh
US20050179045A1 (en) Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof
EP1949458A1 (en) Fabrication of semiconductor devices for light emission
KR101482526B1 (ko) 질화물 반도체 발광 소자 제조 방법
US8597962B2 (en) Vertical structure LED current spreading by implanted regions
TWI437737B (zh) 發光二極體結構及其製造方法
KR101127712B1 (ko) 자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법
RU2523777C2 (ru) Продолжение контактных площадок до края кристалла с электрической изоляцией
KR100568830B1 (ko) Ⅲ-질화물 반도체 발광소자
US11610779B2 (en) Method for producing semiconductor device
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR100622818B1 (ko) 수직형 발광소자의 제조방법
US20220320366A1 (en) Method To Remove An Isolation Layer On The Corner Between The Semiconductor Light Emitting Device To The Growth Substrate
JPH11214749A (ja) 半導体発光装置
KR100744941B1 (ko) 전극 구조체, 이를 구비하는 반도체 발광소자 및 그제조방법
KR20230110528A (ko) 전압 제어 가능한 모놀리식 네이티브 rgb 어레이
US8921204B2 (en) Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
CN1902766A (zh) 具有自对准的欧姆接触的发光器件及其制造方法
KR20230077839A (ko) 비발광 3족 질화물 반도체 적층체를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9