KR101127478B1 - Current measuring element using through silicon via, method of manufacturing the same and current measuring circuit including the same - Google Patents
Current measuring element using through silicon via, method of manufacturing the same and current measuring circuit including the same Download PDFInfo
- Publication number
- KR101127478B1 KR101127478B1 KR1020100131095A KR20100131095A KR101127478B1 KR 101127478 B1 KR101127478 B1 KR 101127478B1 KR 1020100131095 A KR1020100131095 A KR 1020100131095A KR 20100131095 A KR20100131095 A KR 20100131095A KR 101127478 B1 KR101127478 B1 KR 101127478B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon vias
- substrate
- silicon
- current measuring
- conductive path
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/06—Coil winding
- H01F41/08—Winding conductors onto closed formers or cores, e.g. threading conductors through toroidal cores
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Abstract
Description
본 발명은 전류 측정에 관한 것으로서, 보다 상세하게는 관통 실리콘 비아를 이용한 전류 측정 소자, 이의 제조 방법 및 이를 포함하는 전류 측정 회로에 관한 것이다. The present invention relates to current measurement, and more particularly, to a current measuring device using a through silicon via, a method for manufacturing the same, and a current measuring circuit including the same.
반도체 칩의 소형화 및 경량화가 요구됨에 따라, 최근에는 적층 칩 패키지(stacked chip package)와 같은 3차원 집적 회로(three dimensional integrated circuit)가 연구되고 있으며, 특히 칩 사이를 직접 관통하여 전기적 신호를 전송하는 관통 실리콘 비아(through silicon via; TSV) 기술이 사용되고 있다. 일반적으로 관통 실리콘 비아(through silicon via)를 통하여 흐르는 전류를 측정하기 위하여 전류 프로브(current probe), 근접 전자계 프로브(near-field probe) 등이 이용된다. 전류 프로브를 이용하는 방법은 일반적으로 전류를 측정해야 하는 TSV에 인쇄 회로 기판(printed circuit board; PCB) 레벨의 추가적인 외부 배선이나 구조들을 필요로 한다. 이와 같은 추가적인 배선 및 구조들은 결국 기생 저항(parasitic resistance) 및 기생 인덕턴스(parasitic inductance)를 발생시키고, 측정되는 전류의 특성을 변화시키므로, 실제 흐르는 전류를 정확히 측정할 수 없는 어려움이 있다. 근접 전자계 프로브는 간접적으로 TSV에 흐르는 전류를 측정하기 때문에, 전류 흐름에 대한 경향은 확인해 볼 수 있으나, 정확한 전류 측정을 해야 하는 경우에는 신뢰성이 떨어지는 어려움이 있다.As miniaturization and light weight of semiconductor chips are required, three-dimensional integrated circuits such as stacked chip packages have been recently studied. In particular, three-dimensional integrated circuits such as stacked chip packages are used to transmit electrical signals directly between chips. Through silicon via (TSV) technology is used. In general, a current probe, a near-field probe, or the like is used to measure a current flowing through a through silicon via. Methods using current probes generally require additional external wiring or structures at the printed circuit board (PCB) level in the TSV, which must measure current. Such additional wires and structures eventually generate parasitic resistance and parasitic inductance and change the characteristics of the measured current, which makes it difficult to accurately measure the actual current flowing. Since the proximity electromagnetic probe indirectly measures the current flowing through the TSV, the trend of the current flow can be confirmed, but when accurate current measurement is required, the reliability is inferior.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 관통 실리콘 비아를 이용한 전류 측정 소자를 제공하는 것이다. One object of the present invention for solving the above problems is to provide a current measuring device using a through silicon via.
본 발명의 다른 목적은 상기 전류 측정 소자의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the current measuring device.
본 발명의 또 다른 목적은 상기 전류 측정 소자를 포함하는 전류 측정 회로를 제공하는 것이다.Still another object of the present invention is to provide a current measuring circuit including the current measuring element.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전류 측정 소자는 제1 관통 실리콘 비아(through silicon via), 제2 관통 실리콘 비아들, 제3 관통 실리콘 비아들 및 전도성 패턴들을 포함한다. 상기 제1 관통 실리콘 비아는 기판의 일면으로부터 다른 일면으로 관통하여 형성된다. 상기 제2 관통 실리콘 비아들은 상기 기판을 관통하여 형성된다. 상기 제3 관통 실리콘 비아들은 상기 제2 관통 실리콘 비아들에 비하여 상기 제1 관통 실리콘 비아로부터 더 멀리 위치하도록 상기 기판을 관통하여 형성된다. 상기 전도성 패턴들은 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 경유하는 코일(coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결한다. 상기 전류 측정 소자는 상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압에 기초하여 상기 입력 전류의 세기를 측정할 수 있다. In order to achieve the above object of the present invention, the current measuring device according to an embodiment of the present invention is the first through silicon via (through silicon via), the second through silicon vias, the third through silicon vias and conductive Include patterns. The first through silicon via penetrates from one surface of the substrate to the other surface of the substrate. The second through silicon vias are formed through the substrate. The third through silicon vias are formed through the substrate to be located farther from the first through silicon vias than the second through silicon vias. The conductive patterns connect the second through silicon vias and the third through silicon vias to each other to form a conductive path of a coil structure via the second through silicon vias and the third through silicon vias. . The current measuring device may measure the intensity of the input current based on an induced voltage formed on the conductive path of the coil structure in response to an input current flowing through the first through silicon via.
상기 코일 구조는 토로이드 코일(toroid coil) 구조일 수 있다.The coil structure may be a toroid coil structure.
상기 제2 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제1 원주 주변에 위치하고, 상기 제3 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제2 원주 주변에 위치하며, 상기 제1 원주의 반경이 상기 제2 원주의 반경보다 작을 수 있다. The second through silicon vias are positioned around a first circumference with respect to the first through silicon via, and the third through silicon vias are located around a second circumference with respect to the first through silicon via. The radius of the circumference may be less than the radius of the second circumference.
상기 제2 관통 실리콘 비아들, 상기 제3 관통 실리콘 비아들 및 상기 전도성 패턴들은 상기 제1 관통 실리콘 비아를 중심으로 하는 토로이드 구조의 도전 경로를 형성할 수 있다. 상기 전류 측정 소자는 상기 입력 전류에 응답하여 상기 도전 경로의 단면에 수직한 방향으로 생기는 자기장에 따라 상기 도전 경로 상에 발생하는 전위를 기초로 하여 상기 입력 전류의 세기를 측정할 수 있다. The second through silicon vias, the third through silicon vias, and the conductive patterns may form a conductive path having a toroidal structure around the first through silicon via. The current measuring device may measure the intensity of the input current based on a potential generated on the conductive path according to a magnetic field generated in a direction perpendicular to the cross section of the conductive path in response to the input current.
상기 전류 측정 소자는 상기 제1 관통 실리콘 비아와 상기 코일 구조의 도전 경로 사이의 상호 임피던스 및 상기 유도 전압에 기초하여 상기 입력 전류의 세기를 측정할 수 있다.The current measuring device may measure the strength of the input current based on the mutual impedance between the first through silicon via and the conductive path of the coil structure and the induced voltage.
상기 전도성 패턴들은 제1 전도성 패턴들 및 제2 전도성 패턴들을 포함할 수 있다. 상기 제1 전도성 패턴들은 상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 상기 기판의 상기 일면에 형성될 수 있다. 상기 제2 전도성 패턴들은 상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 상기 기판의 상기 다른 일면에 형성될 수 있다. The conductive patterns may include first conductive patterns and second conductive patterns. The first conductive patterns may be formed on one surface of the substrate to form a conductive path of the coil structure by connecting the second through silicon vias and the third through silicon vias with each other. The second conductive patterns may be formed on the other surface of the substrate to form a conductive path of the coil structure by connecting the second through silicon vias and the third through silicon vias with each other.
상기 제1 전도성 패턴들은 상기 기판의 상기 일면에 형성되는 재배선층(redistribution layer)내에 포함될 수 있다. 상기 제2 전도성 패턴들은 상기 기판의 상기 다른 일면에 형성되는 제2 재배선층 내에 포함될 수 있다. 상기 제1 재배선층 및 상기 제2 재배선층은 유전체층(또는 절연층) 및 복수의 금속층들을 각각 포함할 수 있다. The first conductive patterns may be included in a redistribution layer formed on the one surface of the substrate. The second conductive patterns may be included in a second redistribution layer formed on the other surface of the substrate. The first redistribution layer and the second redistribution layer may include a dielectric layer (or an insulating layer) and a plurality of metal layers, respectively.
상기 전류 측정 소자는 상기 기판의 일면 또는 다른 일면과 만나는 상기 도전 경로의 적어도 하나의 끝단에 전극부를 더 포함할 수 있다.The current measuring device may further include an electrode part at at least one end of the conductive path that meets one surface or the other surface of the substrate.
상기 전류 측정 소자는 상기 기판의 일면 또는 다른 일면과 만나는 상기 제1 관통 실리콘 비아의 적어도 하나의 끝단에 전극부를 더 포함할 수 있다. The current measuring device may further include an electrode part at at least one end of the first through-silicon via that meets one surface or the other surface of the substrate.
본 발명의 일 실시예에 따른 전류 측정 소자는 제1 관통 실리콘 비아(through silicon via), 제2 관통 실리콘 비아들, 제3 관통 실리콘 비아들 및 전도성 패턴들을 포함한다. 상기 제1 관통 실리콘 비아는 기판의 일면으로부터 다른 일면으로 관통하여 형성된다. 상기 제2 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제1 원주 주변에 상기 기판을 관통하여 형성된다. 상기 제3 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제2 원주 주변에 상기 기판을 관통하여 형성된다. 상기 전도성 패턴들은 상기 제2 관통 실리콘 비아들 및 제3 관통 실리콘 비아들을 경유하는 토로이드 코일(toroid coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들 및 제3 관통 실리콘 비아들을 서로 연결하기 위하여, 상기 기판의 상기 일면 및 상기 다른 일면에 번갈아가면서 형성된다. 상기 전류 측정 소자는 상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압 및 상기 제1 관통 실리콘 비아 및 상기 토로이드 코일 구조의 도전 경로간의 상호 임피던스에 기초하여 상기 입력 전류의 세기를 측정한다.The current measuring device according to an embodiment of the present invention includes first through silicon vias, second through silicon vias, third through silicon vias, and conductive patterns. The first through silicon via penetrates from one surface of the substrate to the other surface of the substrate. The second through silicon vias are formed through the substrate around a first circumference of the first through silicon via. The third through silicon vias are formed through the substrate around a second circumference of the first through silicon via. The conductive patterns connect the second through silicon vias and the third through silicon vias to each other to form a conductive path of a toroid coil structure via the second through silicon vias and the third through silicon vias. In order to, it is formed alternately on the one surface and the other surface of the substrate. The current measuring element may have an induced voltage formed on a conductive path of the coil structure in response to an input current flowing through the first through silicon via and mutual impedance between the first through silicon via and the conductive path of the toroidal coil structure. The intensity of the input current is measured based on.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전류 측정 소자의 제조 방법에서는, 기판을 관통하는 제1 관통 실리콘 비아(through silicon via), 제2 관통 실리콘 비아들 및 제3 관통 실리콘 비아들을 형성하고, 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들이 서로 연결되도록 상기 기판의 일면에 제1 전도성 패턴들을 형성하고, 상기 제1 전도성 패턴들과 더불어 상기 제1 관통 실리콘 비아를 중심으로 하는 토로이드(toroid) 구조의 도전 경로를 형성하고 상기 제2 관통 실리콘 비아들 및 제3 관통 실리콘 비아들이 서로 연결되도록, 상기 기판의 다른 일면에 제2 전도성 패턴들을 형성한다.In order to achieve another object of the present invention, in the method for manufacturing a current measuring device according to an embodiment of the present invention, the first through silicon via, the second through silicon vias and the third through the substrate Forming through silicon vias, forming first conductive patterns on one surface of the substrate such that the second through silicon vias and the third through silicon vias are connected to each other, and forming the first through patterns together with the first conductive patterns Second conductive patterns are formed on the other side of the substrate to form a toroidal conductive path around the silicon via and connect the second through silicon vias and the third through silicon vias to each other.
상기 기판은 반도체 칩을 구현하기 위한 기판일 수 있다. 상기 제1 관통 실리콘 비아, 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 형성함에 있어서, 식각 공정을 통해 상기 기판에 관통 홀들을 형성하고, 상기 관통 홀들에 전도성 물질을 충전할 수 있다. The substrate may be a substrate for implementing a semiconductor chip. In forming the first through silicon vias, the second through silicon vias and the third through silicon vias, through holes may be formed in the substrate through an etching process, and the through holes may be filled with a conductive material. .
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전류 측정 회로는 제1 기판 및 전류 측정 소자를 포함한다. 상기 제1 기판에는 소자들이 형성된다. 상기 전류 측정 소자는 상기 제1 기판 상에 적층되고 상기 소자들과 전기적으로 연결된다. 상기 전류 측정 소자는 제1 관통 실리콘 비아(through silicon via), 제2 관통 실리콘 비아들, 제3 관통 실리콘 비아들 및 전도성 패턴들을 포함한다. 상기 제1 관통 실리콘 비아는 제2 기판의 일면으로부터 다른 일면으로 관통하여 형성된다. 상기 제2 관통 실리콘 비아들은 상기 제2 기판을 관통하여 형성된다. 상기 제3 관통 실리콘 비아들은 상기 제2 관통 실리콘 비아들에 비하여 상기 제1 관통 실리콘 비아로부터 더 멀리 위치하도록 상기 제2 기판을 관통하여 형성된다. 상기 전도성 패턴들은 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 경유하는 코일(coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결한다. 상기 전류 측정 소자는 상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압에 기초하여 상기 입력 전류의 세기를 측정한다.In order to achieve another object of the present invention, the current measuring circuit according to an embodiment of the present invention includes a first substrate and a current measuring element. Elements are formed on the first substrate. The current measuring device is stacked on the first substrate and electrically connected to the devices. The current measuring device includes first through silicon vias, second through silicon vias, third through silicon vias, and conductive patterns. The first through silicon via penetrates from one surface of the second substrate to the other surface. The second through silicon vias are formed through the second substrate. The third through silicon vias are formed through the second substrate to be located farther from the first through silicon vias than the second through silicon vias. The conductive patterns connect the second through silicon vias and the third through silicon vias to each other to form a conductive path of a coil structure via the second through silicon vias and the third through silicon vias. . The current measuring device measures the intensity of the input current based on an induced voltage formed on the conductive path of the coil structure in response to an input current flowing through the first through silicon via.
상기 소자들은 상기 제1 관통 실리콘 비아 및 상기 코일 구조의 도전 경로간의 상호 임피던스 및 상기 유도 전압을 측정하기 위한 반도체 회로를 구성할 수 있다.The devices may form a semiconductor circuit for measuring the mutual impedance and the induced voltage between the first through silicon via and the conductive path of the coil structure.
본 발명의 일 실시예에 따른 전류 측정 회로는 제1 기판 및 전류 측정 소자를 포함한다. 상기 제1 기판에는 소자들이 형성된다. 상기 전류 측정 소자는 상기 제1 기판 상에 적층되고 상기 소자들과 전기적으로 연결된다. 상기 전류 측정 소자는 제1 관통 실리콘 비아(through silicon via), 제2 관통 실리콘 비아들, 제3 관통 실리콘 비아들 및 전도성 패턴들을 포함한다. 상기 제1 관통 실리콘 비아는 제2 기판의 일면으로부터 다른 일면으로 관통하여 형성된다. 상기 제2 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제1 원주 주변에 상기 제2 기판을 관통하여 형성된다. 상기 제3 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제2 원주 주변에 상기 제2 기판을 관통하여 형성된다. 상기 전도성 패턴들은 상기 제2 관통 실리콘 비아들 및 제3 관통 실리콘 비아들을 경유하는 토로이드 코일(toroid coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들 및 제3 관통 실리콘 비아들을 서로 연결하기 위하여, 상기 제2 기판의 상기 일면 및 상기 다른 일면에 번갈아가면서 형성된다. 상기 전류 측정 소자는 상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압 및 상기 제1 관통 실리콘 비아 및 상기 토로이드 코일 구조의 도전 경로간의 상호 임피던스에 기초하여 상기 입력 전류의 세기를 측정한다.The current measuring circuit according to an embodiment of the present invention includes a first substrate and a current measuring device. Elements are formed on the first substrate. The current measuring device is stacked on the first substrate and electrically connected to the devices. The current measuring device includes first through silicon vias, second through silicon vias, third through silicon vias, and conductive patterns. The first through silicon via penetrates from one surface of the second substrate to the other surface. The second through silicon vias are formed through the second substrate around a first circumference of the first through silicon via. The third through silicon vias are formed through the second substrate around a second circumference around the first through silicon via. The conductive patterns connect the second through silicon vias and the third through silicon vias to each other to form a conductive path of a toroid coil structure via the second through silicon vias and the third through silicon vias. In order to do so, the second substrate is alternately formed on the one surface and the other surface of the second substrate. The current measuring element may have an induced voltage formed on a conductive path of the coil structure in response to an input current flowing through the first through silicon via and mutual impedance between the first through silicon via and the conductive path of the toroidal coil structure. The intensity of the input current is measured based on.
상기와 같은 본 발명의 실시예들에 따르면, 관통 실리콘 비아를 이용한 전류 측정 소자에 있어서, 관통 실리콘 비아들을 이용하여 측정 대상 전류가 흐르는 관통 실리콘 비아의 주변에 코일 구조를 형성함으로써, 작은 사이즈로 정밀한 전류 측정 소자를 구현할 수 있다.According to the embodiments of the present invention as described above, in the current measuring device using the through silicon vias, by forming a coil structure around the through silicon vias through which the current to be measured flows through the through silicon vias, it is precise and small in size. Current measuring devices can be implemented.
또한 본 발명의 실시예들에 따른 전류 측정 회로는 복수의 기판 또는 단일의 기판에 형성된 전류 측정 소자를 포함함으로써 정확하게 관통 실리콘 비아에 흐르는 전류를 측정할 수 있다.In addition, the current measuring circuit according to the embodiments of the present invention can include a current measuring element formed on a plurality of substrates or a single substrate can accurately measure the current flowing through the through silicon via.
다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned above may be clearly understood by those skilled in the art without departing from the spirit and scope of the present invention.
도 1은 본 발명의 일 실시예에 따른 전류 측정 소자의 일 예를 나타내는 사시도이다.
도 2는 도 1의 전류 측정 소자를 나타내는 평면도이다.
도 3a, 도 3b 및 도 3c는 본 발명의 일 실시예에 따른 전류 측정 장치의 다른 예들을 나타내는 평면도들이다.
도 4a 및 도 4b는 도 1의 전류 측정 장치를 나타내는 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 전류 측정 장치의 또 다른 예를 나타내는 사시도이다.
도 6은 도 5의 전류 측정 장치를 나타내는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 전류 측정 회로의 일 예를 나타내는 단면도이다.1 is a perspective view showing an example of a current measuring device according to an embodiment of the present invention.
FIG. 2 is a plan view illustrating the current measuring device of FIG. 1.
3A, 3B, and 3C are plan views illustrating other examples of a current measuring device according to an embodiment of the present invention.
4A and 4B are cross-sectional views illustrating the current measuring device of FIG. 1.
5 is a perspective view showing still another example of the current measuring device according to an embodiment of the present invention.
6 is a cross-sectional view illustrating the current measuring device of FIG. 5.
7 is a cross-sectional view illustrating an example of a current measuring circuit according to an embodiment of the present invention.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to a specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for the components.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is said to be "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that another component may exist in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof that has been described, and that one or more of them is present. It is to be understood that it does not exclude in advance the possibility of the presence or addition of other features or numbers, steps, actions, components, parts or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명의 일 실시예에 따른 전류 측정 소자의 일 예를 나타내는 사시도이다.1 is a perspective view showing an example of a current measuring device according to an embodiment of the present invention.
도 1을 참조하면, 전류 측정 소자(100)는 제1 관통 실리콘 비아(through silicon via, 110), 제2 관통 실리콘 비아들(131, 132, ..., 13n), 제3 관통 실리콘 비아들(151, 152, ..., 15n) 및 전도성 패턴들(140, 160)을 포함한다. Referring to FIG. 1, the
제1 관통 실리콘 비아(110)는 기판(170)의 일면으로부터 다른 일면으로 관통하여 형성된다. 제2 관통 실리콘 비아들(131, 132, ..., 13n)은 기판(170)을 관통하여 형성된다. 제3 관통 실리콘 비아들(151, 152, ..., 15n)은 제2 관통 실리콘 비아들(131, 132, ..., 13n)에 비하여 상기 제1 관통 실리콘 비아로부터 더 멀리 위치하도록 기판(170)을 관통하여 형성된다. 전도성 패턴들(140, 160)은 제2 관통 실리콘 비아들(131, 132, ..., 13n) 및 제3 관통 실리콘 비아들(151, 152, ..., 15n)을 경유하는 코일(coil) 구조의 도전 경로를 형성하도록 제2 관통 실리콘 비아들(131, 132, ..., 13n)과 제3 관통 실리콘 비아들(151, 152, ..., 15n)을 서로 연결한다. 전류 측정 소자(100)는 제1 관통 실리콘 비아(110)를 통하여 흐르는 입력 전류(I)에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압에 기초하여 입력 전류(I)의 세기를 측정한다. 실시예에 따라, 전류 측정 소자(100)는 전극들(120, 121)을 더 포함할 수 있다. 전극들(120, 121)은 기판(170)의 상면과 하면에 각각 형성되며, 제1 관통 실리콘 비아(110)와 전기적으로 연결된다. 전극(120)은 제1 포트(P1)를 형성할 수 있다. 한편, 상기 코일 구조의 도전 경로는 양 끝에 두 개의 단자들(P2, P3)을 가진다. The first through silicon via 110 penetrates from one surface of the
제1 관통 실리콘 비아(131)는 제2 관통 실리콘 비아(151)와 제1 전도성 패턴(140)을 통하여 전기적으로 연결된다. 제1 관통 실리콘 비아(132)는 제2 관통 실리콘 비아(151)와 제2 전도성 패턴(160)을 통하여 전기적으로 연결된다. 제1 관통 실리콘 비아(132)는 제2 관통 실리콘 비아(152)와 제1 전도성 패턴(140)을 통하여 전기적으로 연결된다. 이와 같은 방식으로 순차적으로 연결되어, 제1 관통 실리콘 비아(13n)는 제2 관통 실리콘 비아(15n)와 제1 전도성 패턴(140)을 통하여 전기적으로 연결된다. 따라서, 제1 전도성 패턴들(140), 제2 전도성 패턴들(160), 제2 관통 실리콘 비아들(130) 및 제3 관통 실리콘 비아들(150)은 토로이드 코일(toroid coil) 구조의 도전 경로를 형성할 수 있다.The first through silicon via 131 is electrically connected to the second through silicon via 151 through the first
도 1의 전류 측정 소자(100)를 이용하여 입력 전류(I)의 제1 관통 실리콘 비아(110)에 흐르는 입력 전류(I)의 세기를 구하는 과정을 설명한다. 입력 전류(I)의 세기를 직접적으로 측정하는 것이 아니라, 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압, 즉 상기 도전 경로의 두 단자들(P2, P3) 사이의 전위차 및 제1 관통 실리콘 비아(110)와 상기 도전 경로 사이의 상호 임피던스를 측정함으로써, 입력 전류(I)의 세기를 계산할 수 있다. 상기 도전 경로 상의 내부 임피던스가 무시할 수 있을 정도로 작은 경우에는, 입력 전류(I)의 세기는 상기 도전 경로의 양 끝단(P2, P3) 사이의 전위차를 제1 관통 실리콘 비아(110)와 상기 도전 경로 사이의 상호 임피던스로 나누어서 계산될 수 있다. 즉, 하기의 [수학식 1]을 이용하여 입력 전류(I)의 세기가 계산될 수 있다. A process of obtaining the intensity of the input current I flowing through the first through silicon via 110 of the input current I using the
[수학식 1][Equation 1]
I=V/ZI = V / Z
상기 [수학식 1]에 있어서, I는 입력 전류(I)의 세기, V는 입력 전류(I)의 세기는 상기 도전 경로의 단자들(P2, P3) 사이의 전위차, Z는 제1 관통 실리콘 비아(110)와 상기 도전 경로 사이의 상호 임피던스를 나타낸다.In
상기 도전 경로의 한쪽 끝 단자(P2)에는 기준 전압, 예를 들면, 접지 전압(ground)이 인가될 수 있다. 이 경우에, 상기 도전 경로의 다른 쪽 끝 단자(P3)를 제2 포트(P3)라고 명명한다. 제1 관통 실리콘 비아(110)와 상기 도전 경로 사이의 상호 임피던스(Z)는 상기 도전 경로의 제2 포트(P3)와 제1 관통 실리콘 비아(110)의 제1 포트(P1) 사이의 임피던스를 측정함으로써 얻어질 수 있다. 상기 도전 경로의 단자들(P2, P3) 사이의 전위차는 상기 도전 경로의 제2 포트(P3)의 전압을 측정함으로써 얻어질 수 있다. A reference voltage, for example, a ground voltage may be applied to one terminal P2 of the conductive path. In this case, the other end terminal P3 of the conductive path is referred to as a second port P3. The mutual impedance Z between the first through silicon via 110 and the conductive path is equal to the impedance between the second port P3 of the conductive path and the first port P1 of the first through silicon via 110. Can be obtained by measuring. The potential difference between the terminals P2 and P3 of the conductive path can be obtained by measuring the voltage of the second port P3 of the conductive path.
도 1의 전류 측정 소자(100)를 이용하여 입력 전류(I)의 제1 관통 실리콘 비아(110)에 흐르는 입력 전류(I)의 실시간 세기를 구하는 과정을 설명한다. 상기 유도 전압(V)은 상기 도전 경로의 제2 포트(P3)의 전압의 스펙트럼(spectrum)을 측정함으로써 얻을 수 있다. 제1 관통 실리콘 비아(110)와 상기 도전 경로 사이의 상호 임피던스(Z)를 상기 도전 경로의 제2 포트(P3)와 제1 관통 실리콘 비아(110)의 제1 포트(P1) 사이의 임피던스 스펙트럼을 측정함으로써 얻을 수 있다. 상기 [수학식 1]을 이용하여 입력 전류(I)의 스펙트럼을 얻고, 계산된 입력 전류(I)의 스펙트럼에 대하여 푸리에 역변환(inverse Fourier transform)을 수행하여 시간 영역에서의 입력 전류(I) 값들을 얻어낼 수 있다A process of obtaining the real-time intensity of the input current I flowing through the first through silicon via 110 of the input current I using the
실시예에 있어서, 도 1에 도시된 바와 같이, 상기 코일 구조는 토로이드 코일(toroid coil) 구조일 수 있다. 즉, 상기 토로이드 코일 구조는 측정 대상인 입력 전류(I)가 흐르는 제1 관통 실리콘 비아(110)와 기판(170)의 양 면에 형성된 전도성 패턴들(140, 160)을 이용하여 구현될 수 있다. 제1 관통 실리콘 비아(110)에 흐르는 입력 전류(I)에 의하여 상기 토로이드 코일 구조에 유도되는 자기 커플링(magnetic coupling) 현상을 통하여 입력 전류(I)의 세기를 측정할 수 있다. 상기 토로이드 코일 구조는 입력 전류(I)로부터 발생하는 상기 자기 커플링의 효과를 증대시킬 수 있어 입력 전류(I)의 세기를 다른 코일 구조 보다 정확하게 측정할 수 있다. 또한 작은 크기로 구현되므로 3차원 집적 회로에 집적이 가능할 뿐만 아니라 동시에 여러 지점의 전류를 측정할 수 있다. In an embodiment, as shown in FIG. 1, the coil structure may be a toroid coil structure. That is, the toroidal coil structure may be implemented using the first through silicon via 110 through which the input current I to be measured and the
다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 전류 측정 소자(100)는 제1 관통 실리콘 비아(through silicon via, 110), 제2 관통 실리콘 비아들(131, 132, ..., 13n), 제3 관통 실리콘 비아들(151, 152, ..., 15n) 및 전도성 패턴들(140, 160)을 포함한다. Referring back to FIG. 1, the
제1 관통 실리콘 비아(110)는 기판(170)의 일면으로부터 다른 일면으로 관통하여 형성된다. 제2 관통 실리콘 비아들(131, 132, ..., 13n)은 제1 관통 실리콘 비아(110)를 중심으로 제1 원주 주변에 기판(170)을 관통하여 형성된다. 제3 관통 실리콘 비아들(151, 152, ..., 15n)은 제1 관통 실리콘 비아(110)를 중심으로 제2 원주 주변에 기판(170)을 관통하여 형성된다. 전도성 패턴들(140, 160)은 제2 관통 실리콘 비아들(131, 132, ..., 13n) 및 제3 관통 실리콘 비아들(151, 152, ..., 15n)을 경유하는 토로이드 코일(toroid coil) 구조의 도전 경로를 형성하도록 제2 관통 실리콘 비아들(131, 132, ..., 13n) 및 3 관통 실리콘 비아들(151, 152, ..., 15n) 서로 연결하기 위하여, 기판(170)의 상기 일면 및 상기 다른 일면에 번갈아가면서 형성된다. 전류 측정 소자(100)는 제1 관통 실리콘 비아(110)를 통하여 흐르는 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압 및 제1 관통 실리콘 비아(110) 및 상기 토로이드 코일 구조의 도전 경로간의 상호 임피던스에 기초하여 입력 전류(I)의 세기를 측정할 수 있다.The first through silicon via 110 penetrates from one surface of the
도 2는 도 1의 전류 측정 소자를 나타내는 평면도이다.FIG. 2 is a plan view illustrating the current measuring device of FIG. 1.
도 2를 참조하면, 전류 측정 소자(100)는 제1 관통 실리콘 비아(110), 제2 관통 실리콘 비아들(131, 132, ..., 13n), 제3 관통 실리콘 비아들(151, 152, ..., 15n) 및 전도성 패턴들(140, 160)을 포함한다. Referring to FIG. 2, the
관통 실리콘 비아들(130, 150)은 기판(170)을 관통하여 형성된다. 제2 관통 실리콘 비아들(131, 132, ..., 13n)은 제1 관통 실리콘 비아(110)를 중심으로 제1 원주 주변에 위치하고 제3 관통 실리콘 비아들(151, 152, ..., 15n)은 제1 관통 실리콘 비아(110)를 중심으로 제2 원주 주변에 위치하며, 상기 제1 원주의 반경이 상기 제2 원주의 반경보다 작을 수 있다. 관통 실리콘 비아들(130, 150)은 기판(170) 제1 관통 실리콘 비아(110)를 기준축으로 하여 일정 거리만큼 이격되어 형성될 수 있다. 예를 들어, 제2 관통 실리콘 비아들(130)은 상기 기준축으로부터 제1 거리의 상기 제1 원주 주변에 형성될 수 있다. 제3 관통 실리콘 비아들(150)은 상기 기준축으로부터 제2 거리의 상기 제2 원주 주변에 형성될 수 있다. 상기 제2 거리는 상기 제1 거리보다 길 수 있다. 즉, 제2 관통 실리콘 비아들(130) 및 제3 관통 실리콘 비아들(150)은 각각 원형으로 배치될 수 있으며, 상기 원형들은 상기 기준축으로부터 상기 제1 거리 및 상기 제2 거리의 반경을 가지는 동심원 형태일 수 있다. The through
제2 관통 실리콘 비아들(131, 132, ..., 13n), 제3 관통 실리콘 비아들(151, 152, ..., 15n) 및 전도성 패턴들(140, 160)은 제1 관통 실리콘 비아(110)를 중심으로 하는 토로이드 구조의 도전 경로를 형성할 수 있다. 전류 측정 소자(100)는 입력 전류(I)에 응답하여 상기 도전 경로의 단면에 수직한 방향으로 생기는 자기장에 따라 상기 도전 경로 상에 발생하는 전위를 기초로 하여 입력 전류의 세기(I)를 측정할 수 있다.The second through
전류 측정 소자(100)는 제1 관통 실리콘 비아(110)와 상기 코일 구조의 도전 경로 사이의 상호 임피던스 및 상기 유도 전압에 기초하여 입력 전류(I)의 세기를 측정할 수 있다.The
도 3a, 도 3b 및 도 3c는 본 발명의 일 실시예에 따른 전류 측정 장치의 다른 예들을 나타내는 평면도들이다. 3A, 3B, and 3C are plan views illustrating other examples of a current measuring device according to an embodiment of the present invention.
도 3a를 참조하면, 전류 측정 소자(100a)의 상기 토로이드 구조의 상기 도전 경로의 양 끝이 기판(170)의 일면, 예를 들면 윗면에 형성된 전도성 패턴들(181, 185)에 의하여 각각 연장될 수 있다. 이 경우 전도성 패턴(181)을 기판(170)의 상면에 형성하기 위하여, 전류 측정 소자(100a)는 관통 실리콘 비아(13n+1)를 더 포함할 수 있다. Referring to FIG. 3A, both ends of the conductive path of the toroidal structure of the
도 3b를 참조하면, 전류 측정 소자(100b)의 상기 토로이드 구조의 상기 도전 경로의 양 끝이 기판(170)의 다른 일면, 예를 들면 아랫면에 형성된 전도성 패턴들(183, 187)에 의하여 각각 연장될 수 있다. Referring to FIG. 3B, both ends of the conductive path of the toroidal structure of the
도 3c를 참조하면, 전류 측정 소자(100b)의 상기 토로이드 구조의 상기 도전 경로의 양 끝이 기판(170)의 상기 일면에 형성된 전도성 패턴(185) 및 기판(170)의 상기 다른 일면에 형성된 전도성 패턴(183)에 의하여 각각 연장될 수 있다.Referring to FIG. 3C, both ends of the conductive path of the toroidal structure of the
도 3a, 도 3b 및 도 3c의 전류 측정 장치(100a, 100b, 100c)는 상기 토로이드 구조의 상기 도전 경로의 양 끝이 기판(170)의 상기 일면 또는 상기 다른 일면에 형성된 전도성 패턴들(181, 183, 185, 187)에 의하여 연장되는 것을 제외하고는 도 2의 전류 측정 장치(100)와 동일하므로 중복되는 설명은 생략한다. 3A, 3B, and 3C, the
한편, 도 1, 도2, 도 3a, 도3b 및 도 3c에서는 7개의 제2 관통 실리콘 비아들(130), 7개의 제3 관통 실리콘 비아들(150), 이를 전기적으로 연결하는 7개의 제1 전도성 패턴들(140) 및 7개의 제2 전도성 패턴들(160)을 이용하여 상기 코일 구조를 구현하였지만, 실시예에 따라서 상기 코일 구조는 임의의 개수의 관통 실리콘 비아들 및 전도성 패턴들을 이용하여 구현될 수 있다. 또한 실시예에 따라서, 관통 실리콘 비아들(130, 150)은 세 개 이상의 동심원 상에 배치되어 형성될 수도 있으며, 이 경우 상기 코일 구조(110)는 서로 다른 크기의 단면적을 가지는 토로이드 코일 구조를 가질 수 있다. Meanwhile, in FIGS. 1, 2, 3A, 3B, and 3C, seven second through
도 4a 및 도 4b는 도 1의 전류 측정 장치를 나타내는 단면도들이다.4A and 4B are cross-sectional views illustrating the current measuring device of FIG. 1.
도 4a를 참조하면, 본 발명의 일 실시예에 따른 전류 측정 소자의 제조 방법에서는, 기판(170)을 관통하는 제1 관통 실리콘 비아(through silicon via, 110), 제2 관통 실리콘 비아들(130) 및 제3 관통 실리콘 비아들(150)을 형성하고, 제2 관통 실리콘 비아들(130) 및 제3 관통 실리콘 비아들(150)이 서로 연결되도록 기판(170)의 일면에 제1 전도성 패턴들(140a)을 형성하고, 제1 전도성 패턴들(140a)과 더불어 제1 관통 실리콘 비아(110)를 중심으로 하는 토로이드 코일(toroid coil) 구조의 도전 경로를 형성하고 제2 관통 실리콘 비아들(130) 및 제3 관통 실리콘 비아들(150)이 서로 연결되도록, 기판(170)의 다른 일면에 제2 전도성 패턴들(160a)을 형성한다.Referring to FIG. 4A, in a method of manufacturing a current measuring device according to an embodiment of the present invention, first through
기판(170)은 반도체 칩을 구현하기 위한 기판일 수 있다. 기판(170)은 실리콘 재질의 기판일 수 있다. 제1 관통 실리콘 비아(110), 제2 관통 실리콘 비아들(130) 및 제3 관통 실리콘 비아들(150)을 형성함에 있어서, 식각 공정을 통해 기판(170)에 관통 홀들을 형성하고, 상기 관통 홀들에 전도성 물질을 충전할 수 있다. 상기 식각 공정은 레이저 공정, 심도 반응성 이온 식각(deep reactive ion etching; DRIE), 보쉬(Bosch) 공정 등일 수 있다. 상기 레이저 공정은 UV 레이저를 이용한 UV 레이저 공정일 수 있다. 상기와 같이 레이저 공정, 심도 반응성 이온 식각(deep reactive ion etching; DRIE), 보쉬(Bosch) 공정 등을 이용하여 관통 실리콘 비아들(110, 130, 150)을 형성하는 경우 관통 실리콘 비아들(110, 130, 150)을 습식 식각 공정을 이용하는 경우에 비해 더 깊이 형성할 수 있으며, 따라서 인덕턴스가 상대적으로 큰 상기 코일 구조를 제조할 수 있다. 관통 실리콘 비아들(110, 130, 150)의 둘레에는 기판(170)과의 직접적인 전기적 접촉을 막기 위해 이산화규소(SiO2)막이 각각 형성될 수 있다. 또한 관통 실리콘 비아들(110, 130, 150)들과 상기 이산화규소막들 사이에는 관통 실리콘 비아들(110, 130, 150)들과 상기 이산화규소막 사이의 밀착력을 증가시키기 위해 탄탈막이 각각 형성될 수 있다. The
다시 도 4a를 참조하면, 전류 측정 장치(101a)는 전도성 패턴들(140a, 160a)은 제1 전도성 패턴들(140a) 및 제2 전도성 패턴들(160a)을 포함할 수 있다. 제1 전도성 패턴들(140a)은 제2 관통 실리콘 비아들(130)과 제3 관통 실리콘 비아들(150)을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 기판(170)의 상기 일면에 형성될 수 있다. 제2 전도성 패턴들(160a)은 제2 관통 실리콘 비아들(130)과 제3 관통 실리콘 비아들(150)을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 기판(170)의 상기 다른 일면에 형성될 수 있다.Referring back to FIG. 4A, the
제1 전도성 패턴들(140a)은 기판(170)의 상기 일면에 형성되는 제1 재배선층(171) 내에 포함될 수 있다. 제2 전도성 패턴들(160a)은 기판(170)의 상기 다른 일면에 형성되는 재배선층(redistribution layer, 173)내에 포함될 수 있다. 제1 재배선층(171) 및 제2 재배선층(173) 각각은 입출력의 위치를 재배치하기 위하여 유전체층 및 서로 적층된 복수의 금속층들, 예를 들면, CMOS 공정의 금속층들을 포함할 수 있다. 상기 복수의 금속층들은 CMOS 공정상의 금속층일 수 있다. 상기 복수의 금속층들은 입출력의 위치를 재배치하기 위하여 서로 상하로 적층된 구조를 가질 수 있다. 실시예에 따라서, 제1 전도성 패턴들(140a) 및 제1 재배선층(171)은 동시에 또는 순차적으로 형성될 수 있고, 제2 전도성 패턴(160a)들 및 제2 재배선층(173)은 동시에 또는 순차적으로 형성될 수 있다. 즉, 기판(170)에 형성된 서로 다른 소자들 간에 배선을 형성함과 동시에 또는 순차적으로 제1 및 제2 전도성 패턴들(140a, 160a)을 형성하여 상기 코일 구조를 제조할 수 있다. 실시예에 따라서, 제1 재배선층(171) 및 제2 재배선층(173)은 복수의 층들을 각각 포함하여 형성되며 상기 복수의 층들 일부에 제1 및 제2 전도성 패턴들(140a, 160a)을 각각 포함할 수도 있고, 단일 층으로 형성되어 상기 단일 층에 제1 및 제2 전도성 패턴들(140a, 160a)을 각각 포함할 수도 있다. The first
상세하게 도시하지는 않았지만, 제2 재배선층(173)은 기판에 형성된 소자들의 전기적 연결을 위한 배선층으로서, 기판(170) 상의 알루미늄 패드에 일 단부가 접촉되고 타 단부 상에 솔더볼 또는 본딩 와이어(bonding wire)가 형성된 층을 나타내며, 제2 재배선층(173)의 상기 타 단부는 상기 알루미늄 패드에 비해 듬성듬성 배치되어, 상기 솔더볼 또는 상기 본딩 와이어의 얼라인 마진을 향상시킬 수 있다. 제2 재배선층(173)은 복수의 금속층들을 포함할 수 있으며, 상기 금속층들은 구리, 알루미늄, 금 등의 금속으로 형성될 수 있다. Although not shown in detail, the second redistribution layer 173 is a wiring layer for electrical connection of the elements formed on the substrate. The second redistribution layer 173 contacts one end of the aluminum pad on the
도시하지는 않았지만, 상기 코일 구조는 전극들(120, 121), 제1 재배선층(171) 및 제2 재배선층(173)에 형성된 연결부를 통해 기판(170)에 형성된 다른 소자들, 예를 들어 능동 소자들과 전기적으로 연결될 수 있다.Although not shown, the coil structure may be formed of other elements formed on the
도 4b를 참조하면, 전도성 패턴들(140b, 160b)은 제1 전도성 패턴들(140b) 및 제2 전도성 패턴들(160b)을 포함할 수 있다. 제1 전도성 패턴들(140b)은 제2 관통 실리콘 비아들(130)과 제3 관통 실리콘 비아들(150)을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 기판(170)의 상기 일면에 형성될 수 있다. 제2 전도성 패턴들(160b)은 제2 관통 실리콘 비아들(130)과 제3 관통 실리콘 비아들(150)을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 기판(170)의 상기 다른 일면에 형성될 수 있다.Referring to FIG. 4B, the
도 4b의 전류 측정 장치(101b)의 단면도는 도 4a의 전류 측정 장치(101a)의 단면도와 제1 전도성 패턴들(140b) 및 제2 전도성 패턴들(160b)이 상기 토로이드 코일 구조의 상기 도전 경로를 형성하기 위한 형성 방향이 다른 단면을 나타내는 점 외에는 동일하므로 중복되는 설명은 생략한다. The cross-sectional view of the
도 5는 본 발명의 일 실시예에 따른 전류 측정 장치의 또 다른 예를 나타내는 사시도이다. 5 is a perspective view showing still another example of the current measuring device according to an embodiment of the present invention.
도 5를 참조하면, 전류 측정 소자(200)는 제1 관통 실리콘 비아(through silicon via, 210), 제2 관통 실리콘 비아들(231, 232, ..., 23n), 제3 관통 실리콘 비아들(251, 252, ..., 25n) 및 전도성 패턴들(240, 260)을 포함한다. 전류 측정 소자(200)는 도 1의 전류 측정 소자(100)에 비하여 기판(270)의 일면 또는 다른 일면과 만나는 상기 도전 경로가 적어도 하나의 끝단에 전극부(292, 293)를 더 포함할 수 있다. 전류 측정 소자(200)는 전극들(220, 221)을 더 포함할 수 있다. 전극들(220, 221)은 기판(270)의 상면과 하면에 각각 형성되며, 제1 관통 실리콘 비아(210)와 전기적으로 연결된다. 전극(220)은 제1 포트(P1)를 형성할 수 있다. 한편, 상기 코일 구조의 도전 경로는 양 끝에 두 개의 단자들(P2, P3)을 가진다. 전류 측정 소자(200)는 도 1의 전류 측정 소자(100)에 비하여 기판(270)의 일면 또는 다른 일면과 만나는 제1 관통 실리콘 비아(210)의 적어도 하나의 끝단에 전극(221)과 전기적으로 연결된 전극부(291)를 더 포함할 수 있다. 도 5의 전류 측정 소자(200)는 전극부들(291, 292, 293)을 더 포함하는 것을 제외하고는 도 1의 전류 측정 소자(100)와 동일하므로 중복되는 설명은 생략한다. Referring to FIG. 5, the
도 6은 도 5의 전류 측정 장치를 나타내는 단면도이다. 6 is a cross-sectional view illustrating the current measuring device of FIG. 5.
도 6을 참조하면, 전류 측정 소자(200)는 제1 관통 실리콘 비아(through silicon via, 210), 제2 관통 실리콘 비아들(230), 제3 관통 실리콘 비아들(250) 및 전도성 패턴들(240, 260)을 포함한다. 전류 측정 소자(200)는 전극들(220, 221)을 더 포함할 수 있다. 전류 측정 소자(200)는 도 1의 전류 측정 소자(100)에 비하여 기판(270)의 일면 또는 다른 일면과 만나는 상기 도전 경로가 적어도 하나의 끝단에 전극부(292)를 더 포함할 수 있다. 전류 측정 소자(200)는 도 1의 전류 측정 소자(100)에 비하여 기판(270)의 일면 또는 다른 일면과 만나는 제1 관통 실리콘 비아(210)의 적어도 하나의 끝단에 전극(221)과 전기적으로 연결된 전극부(291)를 더 포함할 수 있다.Referring to FIG. 6, the
제1 전도성 패턴들(240)은 기판(270)의 상기 일면에 형성되는 제1 재배선층(271) 내에 포함될 수 있다. 제2 전도성 패턴들(260)은 기판(270)의 상기 다른 일면에 형성되는 제2 재배선층(273)내에 포함될 수 있다. 제1 재배선층(271) 및 제2 재배선층(273) 각각은 입출력의 위치를 재배치하기 위하여 유전체층 및 서로 적층된 복수의 금속층들, 예를 들면, CMOS 공정의 금속층들을 포함할 수 있다. 상기 복수의 금속층들은 CMOS 공정상의 금속층일 수 있다. 상기 복수의 금속층들은 입출력의 위치를 재배치하기 위하여 서로 상하로 적층된 구조를 가질 수 있다. 실시예에 따라서, 제1 재배선층(271) 및 제2 재배선층(273)은 복수의 층들을 각각 포함하여 형성되며 상기 복수의 층들 일부에 제1 및 제2 전도성 패턴들(240, 260)을 각각 포함할 수도 있고, 단일 층으로 형성되어 상기 단일 층에 제1 및 제2 전도성 패턴들(240, 260)을 각각 포함할 수도 있다.The first
도 6의 전류 측정 소자(201)는 전극부(291, 292)를 더 포함하는 것을 제외하고 도 4a 또는 도 4b의 전류 측정 소자(101a, 101b)와 유사한 제조 방법을 이용하여 형성될 수 있으므로, 중복되는 설명은 생략한다. Since the
도 7은 본 발명의 일 실시예에 따른 전류 측정 회로의 일 예를 나타내는 단면도이다.7 is a cross-sectional view illustrating an example of a current measuring circuit according to an embodiment of the present invention.
도 7을 참조하면, 본 발명의 일 실시예에 따른 전류 측정 회로(1000)는 제1 기판(1300) 및 전류 측정 소자(1100)를 포함한다. 제1 기판(1300)에는 소자들(1310)이 형성된다. 제1 기판(1300)은 예를 들어 실리콘 재질인 반도체 기판일 수 있고, 제1 기판(1300)의 일면에는 소자들(1310)과 전류 측정 소자(1100)의 전기적 연결을 위한 전도성 패턴들(1320, 1330)이 형성된다. 예를 들어 소자들(1310)은 능동 소자들일 수 있다. Referring to FIG. 7, the
전류 측정 소자(1100)는 제1 기판(1300) 상에 적층되고 소자들(1310)과 전기적으로 연결된다. 전류 측정 소자(1100)는 제1 관통 실리콘 비아(through silicon via, 1110), 제2 관통 실리콘 비아들(1130), 제3 관통 실리콘 비아들(1150) 및 전도성 패턴들(1140, 1160)을 포함한다. 전류 측정 소자(1100)는 전극들(1120, 1121)을 더 포함할 수 있다. 전극들(1120, 1121)은 기판(1170)의 상면과 하면에 각각 형성되며, 제1 관통 실리콘 비아(1110)와 전기적으로 연결된다. 전극(1120)은 제1 포트(P1)를 형성할 수 있다. 한편, 상기 코일 구조의 도전 경로는 양 끝에 두 개의 단자들(P2, P3)을 가진다. 실시예에 따라, 전류 측정 소자(1100)는 전극부(1191, 1192)를 더 포함 할 수 있다. 제1 관통 실리콘 비아(through silicon via, 1110), 제2 관통 실리콘 비아들(1130), 제3 관통 실리콘 비아들(1150) 및 전도성 패턴들(1140, 1160)은 서로 전기적으로 연결되어 예를 들어 토로이드 코일 구조와 같은 코일 구조를 형성할 수 있다. 전극부(1191, 1192)는 칩 범프의 형태로 구현될 수 있다. The current measuring device 1100 is stacked on the
제1 관통 실리콘 비아(1110)는 제2 기판(1170)의 일면으로부터 다른 일면으로 관통하여 형성된다. 제2 관통 실리콘 비아들(1130)은 제2 기판(1170)을 관통하여 형성된다. 제3 관통 실리콘 비아들(1150)은 제2 관통 실리콘 비아들(1130)에 비하여 상기 제1 관통 실리콘 비아로부터 더 멀리 위치하도록 제2 기판(1170)을 관통하여 형성된다. 전도성 패턴들(1140, 1160)은 제2 관통 실리콘 비아들(1130) 및 제3 관통 실리콘 비아들(1150)을 경유하는 코일(coil) 구조의 도전 경로를 형성하도록 제2 관통 실리콘 비아들(1130)과 제3 관통 실리콘 비아들(1150)을 서로 연결한다. 전류 측정 소자(1100)는 제1 관통 실리콘 비아(1110)를 통하여 흐르는 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압에 기초하여 입력 전류(I)의 세기를 측정할 수 있다.The first through silicon via 1110 penetrates from one surface of the
소자들(1310)은 제1 관통 실리콘 비아(1110) 및 상기 코일 구조의 도전 경로간의 상호 임피던스 및 상기 유도 전압을 측정하기 위한 반도체 회로를 구성할 수 있다. 상기 반도체 회로는 도 1 및 [수학식 1]을 참조하여 설명한 바와 같이, 유도 전압(V) 및 상호 임피던스(Z)를 측정할 수 있고, [수학식 1]을 이용하여 입력 전류(I)의 세기를 계산할 수 있다.The
제1 전도성 패턴들(1140)은 제2 기판(1170)의 상기 일면에 형성되는 제1 재배선층(1171) 내에 포함될 수 있다. 제2 전도성 패턴들(1160)은 기판(1170)의 상기 다른 일면에 형성되는 제2 재배선층(redistribution layer, 1173)내에 포함될 수 있다. 제1 재배선층(1171) 및 제2 재배선층(1173) 각각은 입출력의 위치를 재배치하기 위하여 유전체층 및 서로 적층된 복수의 금속층들, 예를 들면, CMOS 공정의 금속층들을 포함할 수 있다. 상기 복수의 금속층들은 CMOS 공정상의 금속층일 수 있다. 상기 복수의 금속층들은 입출력의 위치를 재배치하기 위하여 서로 상하로 적층된 구조를 가질 수 있다. 실시예에 따라서, 제1 재배선층(1171) 및 제2 재배선층(1173)은 복수의 층들을 각각 포함하여 형성되며 상기 복수의 층들 일부에 제1 및 제2 전도성 패턴들(1140, 1160)을 각각 포함할 수도 있고, 단일 층으로 형성되어 상기 단일 층에 제1 및 제2 전도성 패턴들(1140, 1160)을 각각 포함할 수도 있다.The first
전류 측정 회로(1000)는 기판(1170)의 일면 또는 다른 일면과 만나는 상기 도전 경로가 적어도 하나의 끝단에 전극부(1192)를 더 포함할 수 있다. 전류 측정 회로(1000)는 기판(1170)의 일면 또는 다른 일면과 만나는 제1 관통 실리콘 비아(1110)의 적어도 하나의 끝단에 전극부(1191)를 더 포함할 수 있다.The
솔더링(soldering) 공정 또는 본딩(bonding) 공정 등을 통해 전류 측정 소자(1100)의 전극부(1191, 1192) 및 제1 기판(1300)의 전도성 패턴들(1320, 1330)이 전기적으로 연결되고 전류 측정 소자(1100)와 제1 기판(1300)이 패키징됨으로써, 전류 측정 소자(1100)는 제1 기판(1300)과 함께 회로 또는 칩의 일부로 동작할 수 있다. Through the soldering process or the bonding process, the
이상 본 발명의 실시예들에 따른 장치에 대하여 설명의 편의를 위하여 전류 측정 소자를 구현하기 위한 관통 실리콘 비아들의 수를 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 더 많은 수의 관통 실리콘 비아들을 포함하여 전류 측정 소자를 구현하기 위한 상기 코일 구조를 형성할 수 있음을 이해하여야 할 것이다. 또한 설명의 편의를 위하여 관통 실리콘 비아들을 전기적으로 서로 연결하기 위한 전도성 패턴들이 단일 배선 경로를 통하여 형성되는 것으로 제한하여 설명하였으나, 본 발명의 기술적 사상의 범위 내에서 전도성 패턴들은 다양한 배선 경로 및 다양한 배선 형태로 형성될 수 있음을 이해하여야 할 것이다.The apparatus according to the embodiments of the present invention has been described with a limited number of through silicon vias for implementing the current measuring device for convenience of description, but a larger number of through silicon within the scope of the technical idea of the present invention. It will be appreciated that the coil structure can be formed to implement current measuring devices, including vias. In addition, for convenience of description, the conductive patterns for electrically connecting the through silicon vias to each other are limited to be formed through a single wiring path, but the conductive patterns may be formed in various wiring paths and various wirings within the scope of the inventive concept. It will be appreciated that it may be formed in the form.
본 발명의 실시예들에 따르면, 관통 실리콘 비아 및 CMOS 공정의 금속층 및 재배선층을 이용한 전도성 패턴을 형성하여 전류 측정 정밀도가 높고 집적도가 높은 전류 측정 소자 및 이를 이용한 전류 측정 회로를 제공함으로써, 3차원 집적 회로의 관통 실리콘 비아에 흐르는 전류를 측정하는 회로를 포함하는 각종 전자 회로 및 이를 포함하는 반도체 칩, 전자 시스템 등에 적용될 수 있다. According to embodiments of the present invention, by forming a conductive pattern using a metal layer and a redistribution layer in the through-silicon via and CMOS process to provide a current measuring device having a high current accuracy and high integration and a current measuring circuit using the same, Various electronic circuits including a circuit for measuring a current flowing through a through silicon via of an integrated circuit, a semiconductor chip including the same, and an electronic system may be applied.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to a preferred embodiment of the present invention, but those skilled in the art may vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be understood that modifications and changes can be made.
Claims (16)
상기 기판을 관통하여 형성되는 제2 관통 실리콘 비아들;
상기 제2 관통 실리콘 비아들에 비하여 상기 제1 관통 실리콘 비아로부터 더 멀리 위치하도록 상기 기판을 관통하여 형성되는 제3 관통 실리콘 비아들; 및
상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 경유하는 코일(coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결하는 전도성 패턴들을 포함하고,
상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압에 기초하여 상기 입력 전류의 세기를 측정하는 전류 측정 소자.A first through silicon via penetrating from one side of the substrate to the other side;
Second through silicon vias formed through the substrate;
Third through silicon vias formed through the substrate to be located further from the first through silicon vias than the second through silicon vias; And
Conductive patterns connecting the second through silicon vias and the third through silicon vias to each other to form a conductive path having a coil structure passing through the second through silicon vias and the third through silicon vias. and,
And a current measuring element measuring intensity of the input current based on an induced voltage formed on a conductive path of the coil structure in response to an input current flowing through the first through silicon via.
상기 제2 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제1 원주 주변에 위치하고, 상기 제3 관통 실리콘 비아들은 상기 제1 관통 실리콘 비아를 중심으로 제2 원주 주변에 위치하며, 상기 제1 원주의 반경이 상기 제2 원주의 반경보다 작은 것을 특징으로 하는 전류 측정 소자.The method of claim 1,
The second through silicon vias are positioned around a first circumference with respect to the first through silicon via, and the third through silicon vias are located around a second circumference with respect to the first through silicon via. And the radius of the circumference is smaller than the radius of the second circumference.
상기 제2 관통 실리콘 비아들, 상기 제3 관통 실리콘 비아들 및 상기 전도성 패턴들은 상기 제1 관통 실리콘 비아를 중심으로 하는 토로이드 구조의 도전 경로를 형성하고,
상기 입력 전류에 응답하여 상기 도전 경로의 단면에 수직한 방향으로 생기는 자기장에 따라 상기 도전 경로 상에 발생하는 전위를 기초로 하여 상기 입력 전류의 세기를 측정하는 것을 특징으로 하는 전류 측정 소자.The method of claim 1,
The second through silicon vias, the third through silicon vias, and the conductive patterns form a conductive path having a toroidal structure around the first through silicon via,
And measuring the intensity of the input current based on a potential occurring on the conductive path in accordance with a magnetic field generated in a direction perpendicular to the cross section of the conductive path in response to the input current.
상기 전류 측정 소자는 상기 제1 관통 실리콘 비아와 상기 코일 구조의 도전 경로 사이의 상호 임피던스 및 상기 유도 전압에 기초하여 상기 입력 전류의 세기를 측정하는 것을 특징으로 하는 전류 측정 소자. The method of claim 1,
And the current measuring device measures the intensity of the input current based on the mutual impedance between the first through silicon via and the conductive path of the coil structure and the induced voltage.
상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 상기 기판의 상기 일면에 형성되는 제1 전도성 패턴들; 및
상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결함으로써 상기 코일 구조의 도전 경로를 형성하기 위하여 상기 기판의 상기 다른 일면에 형성되는 제2 전도성 패턴들을 포함하는 것을 특징으로 하는 전류 측정 소자.The method of claim 1, wherein the conductive patterns
First conductive patterns formed on the surface of the substrate to form a conductive path of the coil structure by connecting the second through silicon vias and the third through silicon vias to each other; And
Current measurement, comprising second conductive patterns formed on the other side of the substrate to form a conductive path of the coil structure by connecting the second through silicon vias and the third through silicon vias to each other; device.
상기 제1 전도성 패턴들은 상기 기판의 상기 일면에 형성되는 제1 재배선층(redistribution layer) 내에 포함되며, 상기 제2 전도성 패턴들은 상기 기판의 상기 다른 일면에 형성되는 제2 재배선층 내에 포함되는 것을 특징으로 하는 전류 측정 소자.The method of claim 6,
The first conductive patterns are included in a first redistribution layer formed on the one side of the substrate, and the second conductive patterns are included in a second redistribution layer formed on the other side of the substrate. Current measuring element.
상기 기판의 일면 또는 다른 일면과 만나는 상기 도전 경로의 적어도 하나의 끝단에 전극부를 더 포함하는 것을 특징으로 하는 전류 측정 소자.The method of claim 1,
And at least one end of the conductive path that meets one side or the other side of the substrate.
상기 기판의 일면 또는 다른 일면과 만나는 상기 제1 관통 실리콘 비아의 적어도 하나의 끝단에 전극부를 더 포함하는 것을 특징으로 하는 전류 측정 소자.The method of claim 1,
And at least one end of the first through-silicon via that meets one or the other surface of the substrate.
상기 제1 관통 실리콘 비아를 중심으로 제1 원주 주변에 상기 기판을 관통하여 형성되는 제2 관통 실리콘 비아들;
상기 제1 관통 실리콘 비아를 중심으로 제2 원주 주변에 상기 기판을 관통하여 형성되는 제3 관통 실리콘 비아들; 및
상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 경유하는 토로이드 코일(toroid coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 서로 연결하기 위하여, 상기 기판의 상기 일면 및 상기 다른 일면에 번갈아가면서 형성되는 전도성 패턴들을 포함하고,
상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압 및 상기 제1 관통 실리콘 비아 및 상기 토로이드 코일 구조의 도전 경로간의 상호 임피던스에 기초하여 상기 입력 전류의 세기를 측정하는 전류 측정 소자.A first through silicon via penetrating from one side of the substrate to the other side;
Second through silicon vias formed through the substrate around a first circumference around the first through silicon via;
Third through silicon vias formed through the substrate around a second circumference around the first through silicon via; And
To connect the second through silicon vias and the third through silicon vias with each other to form a conductive path of a toroid coil structure via the second through silicon vias and the third through silicon vias. And conductive patterns alternately formed on the one side and the other side of the substrate,
The input based on an induced voltage formed on a conductive path of the coil structure in response to an input current flowing through the first through silicon via and a mutual impedance between the first through silicon via and the conductive path of the toroidal coil structure Current measuring element for measuring the strength of the current.
상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들이 서로 연결되도록 상기 기판의 일면에 제1 전도성 패턴들을 형성하는 단계; 및
상기 제1 전도성 패턴들과 더불어 상기 제1 관통 실리콘 비아를 중심으로 하는 토로이드 코일(toroid coil) 구조의 도전 경로를 형성하고, 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들이 서로 연결되도록 상기 기판의 다른 일면에 제2 전도성 패턴들을 형성하는 단계를 포함하는 전류 측정 소자의 제조 방법.Forming first through silicon vias, second through silicon vias and third through silicon vias through the substrate;
Forming first conductive patterns on one surface of the substrate such that the second through silicon vias and the third through silicon vias are connected to each other; And
Together with the first conductive patterns, a conductive path of a toroid coil structure is formed around the first through silicon via, and the second through silicon vias and the third through silicon vias are connected to each other. Forming second conductive patterns on the other surface of the substrate as much as possible.
상기 기판은 반도체 칩을 구현하기 위한 기판이고,
상기 제1 관통 실리콘 비아, 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 형성하는 단계는,
식각 공정을 통해 상기 기판에 관통 홀들을 형성하는 단계; 및
상기 관통 홀들에 전도성 물질을 충전하는 단계를 포함하는 것을 특징으로 하는 전류 측정 소자의 제조 방법.The method of claim 12,
The substrate is a substrate for implementing a semiconductor chip,
Forming the first through silicon vias, the second through silicon vias and the third through silicon vias,
Forming through holes in the substrate through an etching process; And
And filling a conductive material in the through-holes.
상기 제1 기판 상에 적층되고 상기 소자들과 전기적으로 연결되는 전류 측정 소자를 포함하고, 상기 전류 측정 소자는,
제2 기판의 일면으로부터 다른 일면으로 관통하여 형성되는 제1 관통 실리콘 비아(through silicon via);
상기 제2 기판을 관통하여 형성되는 제2 관통 실리콘 비아들;
상기 제2 관통 실리콘 비아들에 비하여 상기 제1 관통 실리콘 비아로부터 더 멀리 위치하도록 상기 제2 기판을 관통하여 형성되는 제3 관통 실리콘 비아들; 및
상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 경유하는 코일(coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들과 상기 제3 관통 실리콘 비아들을 서로 연결하는 전도성 패턴들을 포함하고,
상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압에 기초하여 상기 입력 전류의 세기를 측정하는 전류 측정 회로. A first substrate on which elements are formed; And
A current measuring device stacked on the first substrate and electrically connected to the devices, wherein the current measuring device includes:
A first through silicon via penetrating from one surface of the second substrate to the other surface;
Second through silicon vias formed through the second substrate;
Third through silicon vias formed through the second substrate to be located farther from the first through silicon via than the second through silicon vias; And
Conductive patterns connecting the second through silicon vias and the third through silicon vias to each other to form a conductive path having a coil structure passing through the second through silicon vias and the third through silicon vias. and,
And a current measuring circuit measuring intensity of the input current based on an induced voltage formed on a conductive path of the coil structure in response to an input current flowing through the first through silicon via.
상기 제1 기판 상에 적층되고 상기 소자들과 전기적으로 연결되는 전류 측정 소자를 포함하고, 상기 전류 측정 소자는,
제2 기판의 일면으로부터 다른 일면으로 관통하여 형성되는 제1 관통 실리콘 비아(through silicon via);
상기 제1 관통 실리콘 비아를 중심으로 제1 원주 주변에 상기 제2 기판을 관통하여 형성되는 제2 관통 실리콘 비아들;
상기 제1 관통 실리콘 비아를 중심으로 제2 원주 주변에 상기 제2 기판을 관통하여 형성되는 제3 관통 실리콘 비아들; 및
상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 경유하는 토로이드 코일(toroid coil) 구조의 도전 경로를 형성하도록 상기 제2 관통 실리콘 비아들 및 상기 제3 관통 실리콘 비아들을 서로 연결하기 위하여, 상기 제2 기판의 상기 일면 및 상기 다른 일면에 번갈아가면서 형성되는 전도성 패턴들을 포함하고,
상기 제1 관통 실리콘 비아를 통하여 흐르는 입력 전류에 응답하여 상기 코일 구조의 도전 경로 상에 형성되는 유도 전압 및 상기 제1 관통 실리콘 비아 및 상기 토로이드 코일 구조의 도전 경로간의 상호 임피던스에 기초하여 상기 입력 전류의 세기를 측정하는 전류 측정 회로.A first substrate on which elements are formed; And
A current measuring device stacked on the first substrate and electrically connected to the devices, wherein the current measuring device includes:
A first through silicon via penetrating from one surface of the second substrate to the other surface;
Second through silicon vias formed through the second substrate around a first circumference around the first through silicon via;
Third through silicon vias formed through the second substrate around a second circumference around the first through silicon via; And
To connect the second through silicon vias and the third through silicon vias with each other to form a conductive path of a toroid coil structure via the second through silicon vias and the third through silicon vias. And conductive patterns alternately formed on the one side and the other side of the second substrate,
The input based on an induced voltage formed on a conductive path of the coil structure in response to an input current flowing through the first through silicon via and a mutual impedance between the first through silicon via and the conductive path of the toroidal coil structure Current measuring circuit for measuring the strength of the current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100131095A KR101127478B1 (en) | 2010-12-21 | 2010-12-21 | Current measuring element using through silicon via, method of manufacturing the same and current measuring circuit including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100131095A KR101127478B1 (en) | 2010-12-21 | 2010-12-21 | Current measuring element using through silicon via, method of manufacturing the same and current measuring circuit including the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101127478B1 true KR101127478B1 (en) | 2012-03-22 |
Family
ID=46142364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100131095A KR101127478B1 (en) | 2010-12-21 | 2010-12-21 | Current measuring element using through silicon via, method of manufacturing the same and current measuring circuit including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101127478B1 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101393979B1 (en) * | 2012-08-02 | 2014-05-12 | 엘지이노텍 주식회사 | Wireless power transmitter, wireless power receiver, wireless power device and method for manufacturing thereof |
| US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| CN111448463A (en) * | 2017-11-24 | 2020-07-24 | 新电元工业株式会社 | Semiconductor device, semiconductor component, and method for manufacturing semiconductor device |
| EP3715870A4 (en) * | 2017-11-24 | 2021-06-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and semiconductor component |
| EP3715867A4 (en) * | 2017-11-24 | 2021-06-23 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor component, assembled body, and method for manufacturing semiconductor component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013231A (en) | 1999-05-12 | 2001-01-19 | Asulab Sa | Magnetic sensor formed on semiconductor substrate |
| JP2003315373A (en) | 2002-04-18 | 2003-11-06 | Toshiba Corp | Current detection device and semiconductor device |
| KR20060061825A (en) * | 2003-08-26 | 2006-06-08 | 알레그로 마이크로시스템스 인코포레이티드 | Current sensor |
| KR20110017774A (en) * | 2009-08-14 | 2011-02-22 | 주식회사 오토산업 | Current sensor and hall sensor used for the same |
-
2010
- 2010-12-21 KR KR1020100131095A patent/KR101127478B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013231A (en) | 1999-05-12 | 2001-01-19 | Asulab Sa | Magnetic sensor formed on semiconductor substrate |
| JP2003315373A (en) | 2002-04-18 | 2003-11-06 | Toshiba Corp | Current detection device and semiconductor device |
| KR20060061825A (en) * | 2003-08-26 | 2006-06-08 | 알레그로 마이크로시스템스 인코포레이티드 | Current sensor |
| KR20110017774A (en) * | 2009-08-14 | 2011-02-22 | 주식회사 오토산업 | Current sensor and hall sensor used for the same |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101393979B1 (en) * | 2012-08-02 | 2014-05-12 | 엘지이노텍 주식회사 | Wireless power transmitter, wireless power receiver, wireless power device and method for manufacturing thereof |
| US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| US10116285B2 (en) | 2013-03-14 | 2018-10-30 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| US10354795B2 (en) | 2013-08-30 | 2019-07-16 | Qualcomm Incorporated | Varying thickness inductor |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
| CN111448463A (en) * | 2017-11-24 | 2020-07-24 | 新电元工业株式会社 | Semiconductor device, semiconductor component, and method for manufacturing semiconductor device |
| EP3715869A4 (en) * | 2017-11-24 | 2021-06-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device, semiconductor component, and method for producing semiconductor device |
| EP3715870A4 (en) * | 2017-11-24 | 2021-06-16 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and semiconductor component |
| EP3715867A4 (en) * | 2017-11-24 | 2021-06-23 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor component, assembled body, and method for manufacturing semiconductor component |
| US11280812B2 (en) | 2017-11-24 | 2022-03-22 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device and semiconductor component |
| US11300593B2 (en) | 2017-11-24 | 2022-04-12 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor component, assembly and method for manufacturing semiconductor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101127478B1 (en) | Current measuring element using through silicon via, method of manufacturing the same and current measuring circuit including the same | |
| US7800916B2 (en) | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same | |
| KR101120683B1 (en) | Silicon interposer testing for three dimensional chip stack | |
| CN103222050B (en) | For the crack arrest through hole of IC device | |
| US9121891B2 (en) | Apparatus and methods for de-embedding through substrate vias | |
| US20130299221A1 (en) | Space transformer for probe card and method of manufacturing the same | |
| JP2015135971A (en) | Microelectronic assembly with impedance controlled wirebond and reference wirebond | |
| CN104779238B (en) | A kind of detection structure and detection method of wafer bond quality | |
| US8618814B2 (en) | High bandwidth passive switching current sensor | |
| JP2014112072A (en) | Probe card and manufacturing method for the same | |
| TWI638414B (en) | Wafer testing interface assembly and interposer having buried passive components thereof | |
| KR101354635B1 (en) | Embedded Toroidal Coil and Method manufacturing thereof, and Multilayer Printed Circuit Board | |
| US8354753B2 (en) | 3D integrated circuit structure and method for detecting chip mis-alignement | |
| CN110531125B (en) | Space transformer, probe card and manufacturing method thereof | |
| KR101166485B1 (en) | Current measuring element for three dimensional integrated circuit, method of manufacturing the same and current measuring circuit including the same | |
| CN111326502B (en) | Semiconductor package and method for obtaining contact resistance of semiconductor package | |
| JP2013051355A (en) | Penetration wiring inspection method and penetration wiring board manufacturing method | |
| CN102867796B (en) | 3D (three-dimensional) integrated circuit structure and method for detecting alignment of chip structures | |
| US20070090356A1 (en) | Semiconductor device | |
| US20130134421A1 (en) | Semiconductor chip having plural penetrating electrodes that penetrate therethrough | |
| TWI646652B (en) | Inductance combination and its circuit structure | |
| KR101339961B1 (en) | Embedded Toroid and Method Manufacturing thereof, and Stack Integral Circuit Device | |
| KR102276512B1 (en) | Jig for electric inspection and method of manufacturing the same | |
| US9535108B2 (en) | Inspection apparatus and inspection method | |
| CN104637905A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |