KR101125382B1 - 발광소자 패키지 및 발광장치 - Google Patents

Abstract

발광소자 패키지 및 발광장치가 개시된다. 발광소자 패키지는 제 1 관통홀이 형성되는 절연기판; 상기 절연기판 상에 배치되는 도전패턴; 상기 제 1 관통홀에 대응하여 배치되며, 상기 도전패턴과 연결되는 발광소자; 및 상기 도전패턴과 연결되며, 상기 절연기판 아래에 배치되는 도전부재를 포함한다.

LED, package, 폴리, 이미드, 테이프, substrate

Description

발광소자 패키지 및 발광장치{LIGHT EMITTING DEVICE PACKAGE AND LIGHT EMITTING APPARATUS}

실시예는 발광소자 패키지 및 발광장치에 관한 것이다.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode)를 들 수 있는데, 이는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 자외선의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.

상기 LED는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기, 전등, 지시등 등에 패키지화되어 적용될 수 있다.

실시예는 높은 생산성을 가지고, 용이하게 제조될 수 있으며, 높은 신뢰성을 가지고, 향상된 전기적인 특성을 가지고, 집적도가 높은 발광소자 패키지 및 발광장치를 제공하고자 한다.

일 실시예에 따른 발광소자 패키지는 관통홀이 형성되는 절연기판; 상기 절연기판 상에 배치되는 도전패턴; 상기 관통홀에 대응하여 배치되며, 상기 도전패턴과 연결되는 발광소자; 및 상기 도전패턴과 연결되며, 상기 절연기판 아래에 배치되는 도전부재를 포함한다.

일 실시예에 따른 발광소자 패키지는 관통홀을 포함하는 절연기판; 상기 절연기판 상에 배치되는 리드전극; 상기 관통홀에 배치되며, 상기 리드전극에 연결되는 발광 칩; 및 상기 절연기판 아래에 배치되며, 상기 리드전극과 연결되는 방열부를 포함한다.

일 실시예에 따른 발광장치는 제 1 관통홀 및 제 2 관통홀이 형성되는 절연기판; 상기 제 1 관통홀에 배치되는 제 1 발광소자; 상기 제 2 관통홀에 배치되는 제 2 발광소자; 상기 절연기판 상에 배치되며, 상기 제 1 발광소자에 연결되는 제 1 도전패턴; 상기 절연기판 상에 배치되며, 상기 제 2 발광소자에 연결되는 제 2 도전패턴; 및 상기 절연기판 아래에 배치되며, 상기 제 1 도전패턴 및 상기 제 2 도전패턴에 연결되는 도전부재를 포함한다.

실시예에 따른 발광소자 패키지는 발광소자를 관통홀에 배치시키고, 도전패턴과 연결시킨다. 절연기판 상에 배치되는 도전패턴은 일부가 발광소자와 중첩되어 발광소자와 연결된다. 따라서, 도전패턴은 도전패턴 및 발광소자 사이에 개재되는 범프에 의해서 발광소자와 연결될 수 있다. 또한, 도전패턴은 발광소자와 직접 접촉하여 연결될 수 있다.

따라서, 실시예에 따른 발광소자 패키지는 발광소자를 도전패턴에 와이어를 사용하지 않고, 연결할 수 있다.

따라서, 실시예에 따른 발광소자 패키지는 와이어에 의해서, 도전패턴과 발광소자가 연결되는 경우보다 더 높은 접촉 특성, 즉, 더 낮은 접촉 저항을 가진다. 또한, 실시예에 따른 발광소자 패키지는 범프에 의해서 또는 직접 도전패턴 및 발광소자를 연결하기 때문에, 단락을 방지할 수 있다.

따라서, 실시예에 따른 발광소자 패키지는 향상된 전기적인 특성 및 높은 신뢰성을 가진다.

도전패턴은 절연기판 아래에 배치되는 도전부재와 연결되고, 발광소자는 도전부재를 통하여 외부로부터 전기적인 신호를 입력받을 수 있다. 또한, 도전부재는 발광소자와 접촉하여 발광소자로부터 발생되는 열을 외부로 방출하는 방열부일 수 있다.

따라서, 실시예에 따른 발광소자 패키지는 방열 구조 및 배선 구조를 집적화시키고, 매우 작은 크기로 제조될 수 있다.

또한, 도전패턴 및 발광소자는 범프에 의해서 또는 직접 연결될 수 있고, 상하 방향의 압력에 의해서 결합될 수 있다. 실시예에 따른 발광소자 패키지는 도전패턴 및 발광소자에 상하 방향으로 압력을 가하여 형성될 수 있다. 즉, 실시예에 따른 발광소자 패키지는 와이어를 연결하기 위한 공정을 필요로 하지 않는다.

다시 말하면, 도전패턴 및 다수 개의 발광소자들이 한 번의 공정에 의해서 접합되어, 본 실시예에 따른 구조를 가지는 다수 개의 발광소자 패키지들이 한꺼번에 제조될 수 있다.

따라서, 실시예에 따른 발광소자 패키지는 높은 생산성을 가지며, 용이하게 제조될 수 있다.

실시 예의 설명에 있어서, 각 기판, 층, 영역, 배선, 홀, 칩 또는 전극 등이 각 기판, 층, 영역, 배선, 홀, 칩 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 하부에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.

도 1은 실시예에 따른 발광다이오드 패키지를 도시한 분해사시도이다. 도 2는 실시예에 따른 발광다이오드 패키지의 일부를 도시한 평면도이다. 도 3은 도 2에서 A-A`를 따라서 절단한 단면도이다. 도 4는 발광다이오드 칩의 일 단면을 도시 한 단면도이다.

도 1 내지 도 4를 참조하면, 실시예에 따른 발광다이오드 패키지는 절연기판(100), 도전패턴(200), 발광다이오드 칩(300), 범프(400), 방열부(500), 솔더 볼(600), 솔더 레지스트(700) 및 렌즈부(800)를 포함한다.

상기 절연기판(100)은 플레이트 형상을 가진다. 상기 절연기판(100)은 절연체이다. 상기 절연기판(100)으로 사용되는 물질의 예로서는 폴리이미드(polyimide)계 수지 등을 들 수 있다. 이때, 상기 절연기판(100)이 폴리이미드계 수지로 이루어진 경우, 상기 절연기판(100)은 높은 내열성을 가진다.

상기 절연기판(100)은 상기 도전패턴(200), 상기 발광다이오드 칩(300), 상기 방열부(500), 상기 솔더 레지스트(700) 및 상기 렌즈부(800)를 지지한다. 상기 절연기판(100)은 플렉서블(flexible)하다. 이와는 다르게, 상기 절연기판(100)은 리지드(rigid)할 수 있다.

상기 절연기판(100)에는 제 1 관통홀(110) 및 제 2 관통홀들(120, 130, 140, 150)이 형성된다. 즉, 상기 절연기판(100)은 제 1 관통홀(110) 및 제 2 관통홀들(120, 130, 140, 150)을 포함한다.

상기 제 1 관통홀(110)은 상기 절연기판(100)의 중앙 부분에 형성된다. 상기 제 2 관통홀들(120, 130, 140, 150)은 상기 제 1 관통홀(110)의 주위에 형성된다. 상기 제 1 관통홀(110) 및 상기 제 2 관통홀들(120, 130, 140, 150)은 상기 절연기판(100)을 관통한다.

도면에서, 상기 제 2 관통홀들(120, 130, 140, 150)은 4 개로 도시되어 있지 만, 이에 한정되지 않고, 한 개 이상의 다양한 개수로 형성될 수 있다.

상기 제 1 관통홀(110)은 직사각형 형상을 가질 수 있으며, 이외에도 다양한 형상을 가질 수 있다. 상기 제 1 관통홀(110)의 크기는 상기 발광다이오드 칩(300)의 크기보다 더 클 수 있다. 즉, 상기 제 1 관통홀(110)은 평면에서 보았을 때, 상기 발광다이오드 칩(300)보다 더 넓은 평면적 또는 더 큰 직경을 가질 수 있다.

상기 제 1 관통홀(110)에 대응하여 정의되는 영역, 즉, 상기 제 1 관통홀(110)이 형성되는 영역을 오픈영역(OR)이라고 정의한다. 상기 오픈영역(OR)은 상기 제 1 관통홀(110) 안의 영역, 상기 제 1 관통홀(110) 상의 영역 및 상기 제 1 관통홀(110) 아래의 영역을 포함한다.

상기 절연기판(100)의 두께는 약 0.01 ㎜ 내지 약 5 ㎜ 일 수 있다. 상기 절연기판(100)은 예를 들어, 직사각형 플레이트 형상을 가질 수 있으며, 절단된 측면을 가질 수 있다.

상기 도전패턴(200)은 상기 절연기판(100)상에 배치된다. 상기 도전패턴(200)의 일부는 상기 오픈영역(OR)에 배치된다. 예를 들어, 상기 도전패턴(200)은 다각형의 플레이트 형상을 가질 수 있다. 이때, 상기 도전패턴(200)의 일 모서리 영역(ER)이 상기 오픈 영역(OR)에 배치될 수 있다. 즉, 상기 모서리 영역(ER)은 상기 제 1 관통홀(110)에 대응하여 배치될 수 있다.

상기 도전패턴(200)은 상기 발광다이오드 칩(300)에 연결된다. 더 자세하게, 상기 도전패턴(200)은 상기 범프(400)를 통하여 상기 발광다이오드 칩(300)에 연결된다. 즉, 상기 도전패턴(200)은 상기 범프(400)에 직접 접촉하고, 상기 범프(400) 는 상기 발광다이오드 칩(300)에 직접 접촉할 수 있다. 여기서, 접촉한다는 의미는 접착, 접합 및 본딩 등을 모두 포함하는 의미로 해석될 수 있다.

상기 도전패턴(200)은 상기 범프(400) 및 상기 발광다이오드 칩(300)을 지지할 수 있다. 또한, 상기 도전패턴(200)의 일부는 절곡 또는 완곡된 형상을 가질 수 있다.

상기 도전패턴(200)은 상기 발광다이오드 칩(300)과 중첩되도록 배치된다. 즉, 평면에서 보았을 때, 상기 도전패턴(200)은 상기 발광다이오드 칩(300)과 중첩된다. 더 자세하게, 상기 도전패턴(200)의 모서리 영역(ER)이 상기 발광다이오드 칩(300)에 중첩될 수 있다.

상기 도전패턴(200)은 제 1 도전패턴(210) 및 제 2 도전패턴(220)을 포함한다.

상기 제 1 도전패턴(210) 및 상기 제 2 도전패턴(220)은 상기 절연기판(100) 상에 배치된다. 상기 제 1 도전패턴(210)은 상기 제 2 도전패턴(220)과 이격된다. 상기 제 1 도전패턴(210)은 상기 제 2 도전패턴(220)과 나란히 배치된다.

상기 제 1 도전패턴(210)은 제 1 리드전극(211), 제 3 리드전극(212) 및 제 1 연결부(213)를 포함한다. 상기 제 1 리드전극(211), 상기 제 3 리드전극(212) 및 상기 제 1 연결부(213)는 일체로 형성될 수 있다.

상기 제 1 리드전극(211)은 직사각형 플레이트 형상을 가질 수 있다. 즉, 상기 제 1 리드전극(211)은 평면에서 보았을 때, 직사각형 형상을 가질 수 있다.

상기 제 1 리드전극(211)의 일부는 상기 오픈영역(OR), 즉, 상기 제 1 관통 홀(110)에 대응되는 영역으로 연장된다. 더 자세하게, 상기 제 1 리드전극(211)의 일 모서리 영역이 상기 오픈영역(OR)으로 연장된다. 상기 제 1 리드전극(211)의 일부는 상기 발광다이오드 칩(300)과 중첩된다.

상기 제 3 리드전극(212)은 직사각형 플레이트 형상을 가질 수 있다. 즉, 상기 제 3 리드전극(212)은 평면에서 보았을 때, 직사각형 형상을 가질 수 있다.

상기 제 3 리드전극(212)의 일부는 상기 오픈영역(OR), 즉, 상기 제 1 관통홀(110)에 대응되는 영역으로 연장된다. 더 자세하게, 상기 제 3 리드전극(212)의 일 모서리 영역이 상기 오픈영역(OR)으로 연장된다. 상기 제 3 리드전극(212)의 일부는 상기 발광다이오드 칩(300)과 중첩된다.

상기 제 1 리드전극(211) 및 상기 제 3 리드전극(212)은 상기 범프(400)와 직접 접촉한다. 더 자세하게, 상기 제 1 리드전극(211) 및 상기 제 3 리드전극(212)은 상기 범프(400)와 접합될 수 있다.

상기 제 1 연결부(213)는 상기 제 1 리드전극(211) 및 상기 제 3 리드전극(212)을 연결한다. 상기 제 1 연결부(213)는 상기 제 1 리드전극(211) 및 상기 제 3 리드전극(212) 사이에 배치된다.

상기 제 2 도전패턴(220)은 제 2 리드전극(221), 제 4 리드전극(222) 및 제 2 연결부(223)를 포함한다. 상기 제 2 리드전극(221), 상기 제 4 리드전극(222) 및 상기 제 2 연결부(223)는 일체로 형성될 수 있다.

상기 제 2 리드전극(221)은 직사각형 플레이트 형상을 가질 수 있다. 즉, 상기 제 2 리드전극(221)은 평면에서 보았을 때, 직사각형 형상을 가질 수 있다.

상기 제 2 리드전극(221)의 일부는 상기 오픈영역(OR), 즉, 상기 제 1 관통홀(110)에 대응되는 영역으로 연장된다. 더 자세하게, 상기 제 2 리드전극(221)의 일 모서리 영역이 상기 오픈영역(OR)으로 연장된다. 상기 제 2 리드전극(221)의 일부는 상기 발광다이오드 칩(300)과 중첩된다.

상기 제 4 리드전극(222)은 직사각형 플레이트 형상을 가질 수 있다. 즉, 상기 제 4 리드전극(222)은 평면에서 보았을 때, 직사각형 형상을 가질 수 있다.

상기 제 4 리드전극(222)의 일부는 상기 오픈영역(OR), 즉, 상기 제 1 관통홀(110)에 대응되는 영역으로 연장된다. 더 자세하게, 상기 제 4 리드전극(222)의 일 모서리 영역(ER)이 상기 오픈영역(OR)으로 연장된다. 상기 제 4 리드전극(222)의 일부는 상기 발광다이오드 칩(300)과 중첩된다.

상기 제 2 리드전극(221) 및 상기 제 4 리드전극(222)은 상기 범프(400)와 직접 접촉한다. 더 자세하게, 상기 제 2 리드전극(221) 및 상기 제 4 리드전극(222)은 상기 범프(400)와 접합될 수 있다.

상기 제 2 연결부(223)는 상기 제 2 리드전극(221) 및 상기 제 4 리드전극(222)을 연결한다. 상기 제 2 연결부(223)는 상기 제 2 리드전극(221) 및 상기 제 4 리드전극(222) 사이에 배치된다.

상기 도전패턴(200)은 도전체로 이루어진다. 상기 도전패턴(200)으로 사용되는 물질의 예로서는 구리, 알루미늄, 텅스텐 및 이들의 합금 등을 들 수 있다.

특히, 상기 도전패턴(200)은 구리로 이루어지고, 상기 절연기판(100)은 폴리이미드계 수지로 이루어질 수 있다. 이와 같은 경우, 구리 및 폴리이미드계 수지가 유사한 열팽창 계수를 가지기 때문에, 상기 도전패턴(200) 및 상기 절연기판(100) 사이에 온도 변화에 의한 크랙이 발생되지 않는다.

상기 발광다이오드 칩(300)은 상기 제 1 관통홀(110)에 대응하여 배치된다. 즉, 상기 발광다이오드 칩(300)은 상기 오픈영역(OR)에 배치된다. 더 자세하게, 상기 발광다이오드 칩(300)은 상기 제 1 관통홀(110) 내측에 배치될 수 있다.

또한, 상기 발광다이오드 칩(300)은 상기 도전패턴(200)과 일부 중첩되어 배치된다. 상기 발광다이오드 칩(300)은 상기 도전패턴(200)에 연결된다. 더 자세하게, 상기 발광다이오드 칩(300)은 상기 범프(400)를 통하여 상기 도전패턴(200)에 연결된다.

즉, 상기 발광다이오드 칩(300)은 상기 범프(400)에 직접 접촉하고, 앞서 설명한 바와 같이, 상기 범프(400)는 상기 도전패턴(200)에 직접 접촉하여, 상기 발광다이오드 칩(300)은 상기 도전패턴(200)에 연결된다.

상기 발광다이오드 칩(300)은 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체로서, 칩 형태로 탑재될 수 있다. 또한, 상기 발광다이오드 칩(300)은 수평형 LED칩 또는 수직형 LED칩일 수 있다.

도 4에 도시된 바와 같이, 상기 발광다이오드 칩(300)은 사파이어기판(310), 버퍼층(320), 제 1 도전형 반도체층(330), 제 2 도전형 반도체층(350), 활성층(340), 제 1 전극(360) 및 제 2 전극(370)을 포함할 수 있다.

상기 버퍼층(320)은 상기 사파이어기판(310) 상에 배치된다. 상기 버퍼층(320)은 상기 사파이어기판(310) 및 상기 제 1 도전형 반도체층(330) 사이에서 버퍼기능을 수행한다. 상기 버퍼층(320)은 예를 들어, 도핑되지 않는 GaN으로 이루어질 수 있다.

상기 제 1 도전형 반도체층(330)은 상기 버퍼층(320) 상에 배치된다. 상기 제 1 도전형 반도체층(330)은 제 1 도전형을 가진다. 상기 제 1 도전형 반도체층(330)은 n형 반도체층일 수 있다. 예를 들어, 상기 제 1 도전형 반도체층(330)은 n형 GaN층 일 수 있다.

상기 제 2 도전형 반도체층(350)은 상기 제 1 도전형 반도체층(330) 상에 배치된다. 상기 제 2 도전형 반도체층(350)은 상기 제 1 도전형 반도체층(330)과 마주보며, p형 반도체층일 수 있다. 상기 제 2 도전형 반도체층(350)은 예를 들어, p형 GaN층 일 수 있다.

상기 활성층(340)은 상기 제 1 도전형 반도체층(330) 및 상기 제 2 도전형 반도체층(350) 사이에 개재된다. 상기 활성층(340)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖는다. 상기 활성층(340)은 InGaN 우물층 및 AlGaN 장벽층의 주기 또는 InGaN 우물층과 GaN 장벽층의 주기로 형성될 수 있으며, 이러한 활성층(340)의 발광 재료는 발광 파장 예컨대, 청색 파장, 레드 파장, 녹색 파장 등에 따라 달라질 수 있다.

상기 제 1 전극(360)은 상기 제 1 도전형 반도체층(330) 상에 배치된다. 상기 제 1 전극(360)은 상기 제 1 도전형 반도체층(330)에 접속된다. 상기 제 1 전극(360)은 상기 활성층(340)과 같은 평면 상에 배치될 수 있다.

상기 제 2 전극(370)은 상기 제 2 도전형 반도체층(350) 상에 배치된다. 상 기 제 2 전극(370)은 상기 제 2 도전형 반도체층(350)에 접속된다.

상기 범프(400)는 상기 발광다이오드 칩(300) 및 상기 도전패턴(200) 사이에 배치된다. 상기 범프(400)는 상기 도전패턴(200)의 모서리 영역(ER)에 배치된다. 더 자세하게, 상기 범프(400)는 상기 도전패턴(200) 및 상기 발광다이오드 칩(300)이 서로 중첩되는 영역에 배치된다.

상기 범프(400)는 상기 발광다이오드 칩(300) 및 상기 도전패턴(200)에 직접 접촉된다. 더 자세하게, 상기 범프(400)는 상기 발광다이오드 칩(300) 및 상기 도전패턴(200)에 접합된다. 더 자세하게, 상기 범프(400)는 상기 제 1 내지 제 4 리드전극(211, 212, 221, 222)에 접합되고, 상기 제 1 전극(360) 및 상기 제 2 전극(370)에 접합된다.

이때, 상기 도전패턴(200) 및 상기 발광다이오드 칩(300)은 상기 범프(400)를 사이에 두고, 상하 방향으로 가해지는 압력에 의해서 접합될 수 있다. 이에 따라서, 상기 도전패턴(200)과 상기 범프(400)가 서로 접촉하는 제 1 계면은 상기 발광다이오드 칩(300)과 상기 범프(400)가 서로 접촉하는 제 2 계면과 마주보며, 상기 제 2 계면에 평행할 수 있다.

상기 범프(400)는 볼 형상 또는 덩어리 형상을 가진다. 더 자세하게, 상기 범프(400)는 눌려진 볼 형상을 가진다. 즉, 상기 범프(400)는 평평한 상면 및 평평한 하면을 포함할 수 있다. 즉, 상기 범프(400)는 상면 및 하면을 가지는 플레이트 형상을 가질 수 있다. 이때, 상기 범프(400)의 상면은 상기 도전패턴(200)과 접촉하고, 상기 범프(400)의 하면은 상기 발광다이오드 칩(300)과 접촉할 수 있다. 또 한, 상기 범프(400)의 두께는 상기 도전패턴(200) 및 상기 발광다이오드 칩(300) 사이의 간격과 실질적으로 동일하다.

상기 범프(400)는 제 1 범프(410), 제 2 범프(420), 제 3 범프(430) 및 제 4 범프(440)를 포함한다.

상기 제 1 범프(410) 및 상기 제 3 범프(430)는 상기 제 1 도전패턴(210)에 접합되고, 동시에, 상기 발광다이오드 칩(300)에 접합된다.

특히, 상기 제 1 범프(410)는 상기 제 1 리드전극(211)에 접합되고, 동시에, 상기 제 1 전극(360)에 접합된다. 또한, 상기 제 3 범프(430)는 상기 제 3 리드전극(212)에 접합되고, 동시에 상기 제 1 전극(360)에 접합된다.

상기 제 1 범프(410) 및 상기 제 3 범프(430)에 의해서, 상기 제 1 도전패턴(210) 및 상기 제 1 전극(360)은 물리적 및 전기적으로 서로 연결된다.

상기 제 2 범프(420) 및 상기 제 4 범프(440)는 상기 제 2 도전패턴(220)에 접합되고, 상기 발광다이오드 칩(300)에 접합된다.

특히, 상기 제 2 범프(420)는 상기 제 2 전극(370)에 접합되고, 동시에, 상기 제 2 전극(370)에 접합된다. 또한, 상기 제 4 범프(440)는 상기 제 4 리드전극(222)에 접합되고, 동시에, 상기 제 2 전극(370)에 접합된다.

상기 제 2 범프(420) 및 상기 제 4 범프(440)에 의해서, 상기 제 2 도전패턴(220) 및 상기 제 2 전극(370)은 물리적 및 전기적으로 서로 연결된다.

상기 제 1 범프(410) 및 상기 제 3 범프(430)의 하면은 상기 제 1 전극(360)의 상면에 접합되고, 상기 제 2 범프(420) 및 상기 제 4 범프(440)의 하면은 상기 제 2 전극(370)의 상면에 접합된다.

상기 범프(400)는 저항이 낮은 도전체이다. 상기 범프(400)로 사용되는 물질의 예로서는 금, 은, 납, 구리, 알루미늄 및 이들의 합금 등을 들 수 있다.

상기 방열부(500)는 상기 절연기판(100) 아래에 배치된다. 상기 방열부(500)는 상기 발광다이오드 칩(300)과 직접 접촉될 수 있다.

상기 방열부(500)는 상기 발광다이오드 칩(300)으로부터 발생되는 열을 외부로 방출한다. 상기 방열부(500)는 높은 열전도율을 가지는 금속 등을 포함한다. 상기 방열부(500)로 사용되는 물질의 예로서는 알루미늄 등을 들 수 있다.

상기 방열부(500)는 상기 절연기판(100) 및 상기 발광다이오드 칩(300)에 접착될 수 있다.

상기 방열부(500)는 도전체를 포함한다. 더 자세하게, 상기 방열부(500)는 도전체로 이루어질 수 있다. 상기 방열부(500)는 도전부재이다.

상기 방열부(500)는 상기 도전패턴(200)과 전기적 및 물리적으로 연결된다. 더 자세하게, 상기 방열부(500)는 상기 솔더 볼(600)에 의해서, 상기 도전패턴(200)과 전기적 및 물리적으로 연결된다.

상기 방열부(500)는 제 1 방열부(510) 및 제 2 방열부(520)를 포함한다.

상기 제 1 방열부(510) 및 상기 제 2 방열부(520)는 서로 이격된다. 또한, 상기 제 1 방열부(510) 및 상기 제 2 방열부(520)는 서로 나란히 배치된다.

상기 제 1 방열부(510)는 상기 제 1 도전패턴(210)에 대응하여 배치된다. 상기 제 1 방열부(510)는 상기 절연기판(100)을 사이에 두고 상기 제 1 도전패 턴(210)과 마주본다. 상기 제 1 방열부(510)는 상기 제 1 도전패턴(210)과 연결된다.

상기 제 2 방열부(520)는 상기 제 2 도전패턴(220)에 대응하여 배치된다. 상기 제 2 방열부(520)는 상기 절연기판(100)을 사이에 두고 상기 제 2 도전패턴(220)과 마주본다. 상기 제 2 방열부(520)는 상기 제 2 도전패턴(220)과 연결된다.

상기 솔더 볼(600)은 상기 도전패턴(200) 및 상기 방열부(500) 사이에 배치된다. 상기 솔더 볼(600)은 상기 도전패턴(200) 및 상기 방열부(500)를 연결시킨다. 더 자세하게, 상기 솔더 볼(600)은 상기 도전패턴(200) 및 상기 방열부(500)를 전기적 및 물리적으로 연결시킨다. 상기 솔더 볼(600)은 도전체를 포함하며, 높은 열전도율을 가진다. 즉, 상기 솔더 볼(600)은 상기 도전패턴(200) 및 상기 방열부(500)을 서로 연결하는 접속부재이다.

상기 솔더 볼(600)은 상기 제 2 관통홀들(120, 130, 140, 150) 내측에 각각 배치된다. 상기 솔더 볼(600)은 상기 도전패턴(200)의 하면에 접촉하고, 상기 방열부(500)의 상면에 접촉한다.

예를 들어, 상기 솔더 볼(600)은 제 1 내지 제 4 솔더 볼(610, 620, 630, 640)을 포함한다.

상기 제 1 솔더 볼(610)은 상기 제 2 관통홀들 중 하나(120)의 내측에 배치된다. 상기 제 1 솔더 볼(610)은 상기 제 1 리드전극(211) 및 상기 제 1 방열부(510)를 연결한다. 상기 제 1 솔더 볼(610)은 상기 제 2 관통홀(120) 내측에 채 워질 수 있다. 상기 제 1 솔더 볼(610)은 상기 제 1 리드전극(211)의 하면 및 상기 제 1 방열부(510)의 상면에 직접 접합될 수 있다.

상기 제 2 솔더 볼(620)은 상기 제 2 관통홀들 중 다른 하나(130)의 내측에 배치된다. 상기 제 2 솔더 볼(620)은 상기 제 2 리드전극(221) 및 상기 제 2 방열부(520)를 연결한다. 상기 제 2 솔더 볼(620)은 상기 제 3 관통홀 중 다른 하나(130)의 내측에 채워질 수 있다. 상기 제 2 솔더 볼(620)은 상기 제 2 리드전극(221)의 하면 및 상기 제 2 방열부(520)의 상면에 직접 접합될 수 있다.

상기 제 3 솔더 볼(630)은 상기 제 2 관통홀들 중 또 다른 하나(140)의 내측에 배치된다. 상기 제 3 솔더 볼(630)은 상기 제 3 리드전극(212) 및 상기 제 1 방열부(510)를 연결한다. 상기 제 3 솔더 볼(630)은 상기 제 2 관통홀들 중 또 다른 하나(140)의 내측에 채워질 수 있다. 상기 제 3 솔더 볼(630)은 상기 제 3 리드전극(212)의 하면 및 상기 제 1 방열부(510)의 상면에 직접 접합될 수 있다.

상기 제 4 솔더 볼(640)은 상기 제 2 관통홀들 중 또 다른 하나(150)의 내측에 배치된다. 상기 제 4 솔더 볼(640)은 상기 제 4 리드전극(222) 및 상기 제 2 방열부(520)를 연결한다. 상기 제 4 솔더 볼(640)은 상기 제 2 관통홀들 중 또 다른 하나(150)의 내측에 채워질 수 있다. 상기 제 4 솔더 볼(640)은 상기 제 4 리드전극(222)의 하면 및 상기 제 2 방열부(520)의 상면에 직접 접합될 수 있다.

상기 솔더 레지스트(700)는 상기 도전패턴(200)을 덮는다. 상기 솔더 레지스트(700)는 상기 절연기판(100) 상에 배치된다. 상기 솔더 레지스트(700)는 절연층이며, 상기 도전패턴(200)을 절연한다. 또한, 상기 솔더 레지스트(700)는 이물질 또는 습기 등으로부터 상기 도전패턴(200)을 보호한다.

상기 렌즈부(800)는 상기 절연기판(100) 상에 배치된다. 상기 렌즈부(800)는 상기 발광다이오드 칩(300) 상에 배치된다. 상기 렌즈부(800)는 상기 발광다이오드 칩(300)으로부터 출사되는 광의 특성을 향상시킨다.

또한, 실시예에 따른 발광다이오드 패키지는 광 변환층(900)을 더 포함할 수 있다. 상기 광 변환층(900)은 형광체를 포함할 수 있다. 상기 광 변환층(900)은 상기 발광다이오드 칩(300)으로부터 출사되는 광의 컬러를 변환시킨다.

예를 들어, 상기 발광다이오드 칩(300)은 청색 광을 발생시키는 청색 발광다이오드 칩(300)이고, 상기 광 변환층(900)은 황색 형광체를 포함할 수 있다. 이에 따라서, 실시예에 따른 발광다이오드 패키지는 백색 광을 출사할 수 있다.

상기 광 변환층(900)은 상기 관통홀 내측에 배치된다. 상기 광 변환층(900)은 상기 관통홀 내측에 채워진다. 상기 광 변환층(900)은 상기 오픈영역(OR)에 대응하여 배치된다. 상기 광 변환층(900)은 상기 발광다이오드 칩(300)을 둘러쌀 수 있다.

실시예에 따른 발광다이오드 패키지는 상기 범프(400)에 의해서, 상기 도전패턴(200)과 상기 발광다이오드 칩(300)이 연결된다. 상기 범프(400)는 통상적인 와이어보다 더 높은 접촉 특성, 즉, 더 낮은 저항을 가진다. 또한, 상기 범프(400)는 통상적인 와이어보다 더 용이하게 단락을 방지할 수 있다.

특히, 상기 범프(400)는 눌려진 볼 형상을 가지기 때문에, 통상적인 와이어보다 매우 낮은 저항을 가진다. 즉, 상기 발광다이오드 칩(300)을 구동하기 위한 전기적인 신호는 상기 범프(400)의 두께만큼의 경로를 통하여, 상기 도전패턴(200)으로부터 상기 발광다이오드 칩(300)으로 전달된다. 이때, 상기 범프(400)의 두께는 통상적인 와이어의 길이보다 매우 작기 때문에, 상기 발광다이오드 칩(300) 및 상기 도전패턴(200) 사이의 저항은 매우 낮다.

이에 따라서, 실시예에 따른 발광다이오드 패키지는 향상된 전기적인 특성 및 높은 신뢰성을 가진다.

상기 절연기판(100)은 플렉서블하기 때문에, 실시예에 따른 발광다이오드 패키지는 플렉서블할 수 있다. 이에 따라서, 실시예에 따른 발광다이오드 패키지는 다양한 형태로 변형될 수 있다. 또한, 실시예에 따른 발광다이오드 패키지는 플렉서블하기 때문에, 인쇄회로기판과 같은 외부의 소자 등에 용이하게 설치될 수 있다.

또한, 상기 방열부(500)는 인쇄회로기판 등과 같은 외부의 장치에 연결될 수 있다. 이에 따라서, 상기 발광다이오드 칩(300)을 구동하기 위한 전기적인 신호는 상기 방열부(500), 상기 솔더 볼(600), 상기 도전패턴(200) 및 상기 범프(400)를 통하여, 상기 발광다이오드 칩(300)에 인가된다.

또한, 상기 발광다이오드 칩(300)으로부터 생성되는 열은 상기 범프(400), 상기 도전패턴(200), 상기 솔더 볼(600) 및 상기 방열부(500)를 통하여 방출된다. 이때, 상기 방열부(500)는 상기 발광다이오드 칩(300)의 하부에 직접 접촉하여, 상기 발광다이오드 칩(300)으로부터 생성되는 열을 직접 방출할 수 있다.

즉, 상기 방열부(500)는 전기적인 신호를 입력받는 동시에, 열을 외부로 방 출하는 기능을 수행한다. 다시 말하면, 실시예에 따른 발광다이오드 패키지는 두 가지 기능을 동시에 수행하는 방열부(500)를 포함한다.

따라서, 실시예에 따른 발광다이오드 패키지는 높은 집적도를 가진다.

도 5는 실시예에 따른 발광다이오드 어레이의 일부를 도시한 평면도이다. 도 6은 실시예에 따른 발광다이오드 어레이의 일 단면을 도시한 단면도이다. 본 실시예에서는 앞서 설명한 실시예를 참조하고, 절연기판 및 방열부에 대해서 추가적으로 설명한다. 변경된 부분을 제외하고, 앞서 설명한 실시예에 대한 설명은 본 실시예의 설명에 본질적으로 결합될 수 있다.

도 5 및 도 6을 참조하면, 본 실시예에 따른 발광다이오드 어레이는 앞선 실시예에서 설명한 발광다이오드 패키지 다수 개가 결합된 구조를 가진다. 본 실시예에 따른 발광다이오드 어레이는 일 방향으로 길게 연장되는 형상을 가지는 절연기판(101), 다수 개의 발광다이오드 칩들(300) 및 다수 개의 방열부들(510, 520, 530)을 포함한다.

상기 절연기판(101)은 연장되는 방향을 따라서 일렬로 배치되는 다수 개의 제 1 관통홀들(110)을 포함한다. 상기 제 1 관통홀들(110)은 서로 일정한 간격으로 이격된다. 또한, 각각의 제 1 관통홀(110) 주위에는 제 2 관통홀들이 형성된다.

즉, 상기 절연기판(101)은 앞서 설명한 실시예의 절연기판(100) 다수 개가 서로 일체로 결합된 구조를 가질 수 있다.

또한, 상기 다수 개의 발광다이오드 칩들(300)은 상기 제 1 관통홀들(110)에 각각 배치된다. 상기 발광다이오드 칩들(300)은 서로 직렬로 연결될 수 있다. 상기 발광다이오드 칩들은(300) 도전패턴(200)에 의해서, 서로 연결될 수 있다.

이때, 각각의 방열부(510, 520, 530)는 서로 인접하는 발광다이오드 칩들을 직렬로 연결할 수 있다. 또한, 상기 방열부들(510, 520, 530)은 두 개의 발광다이오드 칩들에 걸쳐서 배치될 수 있다.

도 6에 도시된 바와 같이, 제 1 발광다이오드 칩(310) 및 제 2 발광다이오드 칩(320)이 서로 인접하는 제 1 관통홀들(110)에 각각 배치될 수 있다.

이때, 제 1 방열부(510)는 상기 제 1 발광다이오드 칩(310)의 제 1 전극에 연결된다. 더 자세하게, 상기 제 1 방열부(510)는 제 1 솔더 볼(610), 제 1 도전패턴(210) 및 제 1 범프(410)를 통하여, 상기 제 1 발광다이오드 칩(310)의 제 1 전극(360)에 전기적으로 연결된다.

상기 제 2 방열부(520)는 상기 제 1 발광다이오드 칩(310)의 제 2 전극 및 상기 제 2 발광다이오드 칩(320)의 제 1 전극에 연결된다. 더 자세하게, 상기 제 2 방열부(520)는 제 4 솔더 볼(640), 제 2 도전패턴(220) 및 제 4 범프(440)를 통하여, 상기 제 1 발광다이오드 칩(310)의 제 2 전극에 연결된다. 또한, 상기 제 2 방열부(520)는 제 5 솔더 볼(650), 제 3 도전패턴(230) 및 제 5 범프(450)를 통하여, 상기 제 2 발광다이오드 칩(320)의 제 1 전극과 연결된다.

마찬가지로, 상기 제 3 방열부(530)는 상기 제 2 발광다이오드 칩(320)의 제 1 전극에 연결된다. 더 자세하게, 상기 제 3 방열부(530)는 제 7 솔더 볼(670), 제 4 도전패턴(240) 및 제 7 범프(470)를 통하여, 상기 제 2 발광다이오드 칩(320)의 제 1 전극에 전기적으로 연결된다.

도면에서는 두 개의 발광다이오드 칩들(310, 320)이 서로 연결되는 구조가 도시되어 있지만, 이에 한정되지 않고, 이와 같은 방식으로, 더 많은 수의 발광다이오드 칩들이 서로 직렬로 연결될 수 있다.

본 실시예에 따른 발광다이오드 어레이는 일 방향으로 길게 연장되는 형상을 가지기 때문에, 다수 개의 발광다이오드 칩들(300)을 용이하게 집적할 수 있다. 또한, 상기 절연기판(101)에 상기 발광다이오드 칩들(300)을 구동하기 위한 소자들이 구비될 수 있다.

따라서, 실시예에 따른 발광다이오드 어레이는 통상적인 발광다이오드 패키지가 인쇄회로기판에 설치된 구조의 장치와 동일한 기능을 가지면서도 더 높은 집적도를 가진다.

즉, 실시예에 따른 발광다이오드 어레이는 추가적인 인쇄회로기판을 사용하지 않고, 원하는 방식으로 구동될 수 있다.

본 실시예에 따른 발광다이오드 어레이는 일종의 발광다이오드 패키지 형태를 가진다고 할 수 있다. 또한, 실시예에 따른 발광다이오드 패키지 및 발광다이오드 어레이는 넓게 발광장치에 해당한다.

도 7 내지 도 9는 앞서 설명한 발광다이오드 패키지 및 발광다이오드 어레이를 제조하는 공정을 도시한 도면들이다. 앞서 설명한 발광다이오드 패키지 및 발광다이오드 어레이에 관한 설명은 본 제조방법에 관한 설명에 본질적으로 결합될 수 있다.

도 7에 도시된 바와 같이, 일방향으로 길게 연장되는 절연기판(101) 및 다수 개의 발광다이오드 칩들(300)이 지지대(10) 상에 배치된다. 또한, 상기 절연기판(100) 상에는 도전패턴(200)이 제공되고, 상기 발광다이오드 칩들(300) 및 상기 도전패턴(200) 사이에 다수 개의 범프들(400)이 제공된다.

이후, 압착 장비인 갱(gang)(20)에 의해서, 각각의 발광다이오드 칩(300) 및 상기 도전패턴(200)에 상하 방향으로 압력 및/또는 열이 가해지고, 각각의 발광다이오드 칩(300), 상기 도전패턴(200) 및 각각의 범프(400)는 서로 접합된다.

도 8을 참조하면, 상기 도전패턴(200) 상에 솔더 레지스트층(701)이 형성되고, 상기 제 2 관통홀들(120, 130, 140, 150)에 다수 개의 솔더 볼(600)들이 배치되고, 다수 개의 방열부들(510, 520, 530)이 상기 절연시트(101) 아래에 접착된다. 이때, 상기 솔더 볼(600)들은 상기 방열부들(510, 520, 530) 및 상기 도전패턴(200)을 연결한다. 또한, 다수 개의 렌즈부들(800)이 상기 절연기판(100) 상에 배치된다.

이와 같은 방식으로 앞서 설명한 실시예의 발광다이오드 어레이가 제조된다.

도 9를 참조하면, 상기 발광다이오드 어레이가 절단되어, 다수 개의 앞서 설명한 발광다이오드 패키지들(1)이 형성된다.

이때, 상기 솔더 레지스트층(701), 상기 절연기판(101) 및 상기 방열부들(510, 520, 530)가 절단될 수 있다.

이와 같은 방식으로 한 번의 압착 공정 및 절단 공정에 의해서, 상기 다수 개의 발광다이오드 패키지들(1)이 한꺼번에 제조될 수 있다.

또한, 상기 절연기판(101)이 플렉서블하기 때문에, 상기 절연기판(100)은 릴 또는 롤러 등에 감긴 상태로 제조 공정에 제공될 수 있다. 따라서, 릴 또는 롤러 등에 감긴 절연기판(101)은 풀리면서, 상기 지지대(10) 및 상기 갱(20)에 제공될 수 있다.

실시예에 따른 발광다이오드 패키지는 와이어를 연결하기 위한 공정을 필요로 하지 않는다.

이와 같이, 앞선 실시예에 따른 발광다이오드 어레이 및 발광다이오드 패키지는 용이하게 제조될 수 있으며, 대량으로 제조될 수 있다.

따라서, 앞선 실시예에 따른 발광다이오드 어레이 및 발광다이오드 패키지는 높은 생산성을 가진다.

또한, 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지 의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 실시예에 따른 발광다이오드 패키지를 도시한 분해사시도이다.

도 2는 실시예에 따른 발광다이오드 패키지의 일부를 도시한 평면도이다.

도 3은 도 2에서 A-A`를 따라서 절단한 단면도이다.

도 4는 발광다이오드 칩의 일 단면을 도시한 단면도이다.

도 5는 실시예에 따른 발광다이오드 어레이의 일부를 도시한 평면도이다.

도 6은 실시예에 따른 발광다이오드 어레이의 일 단면을 도시한 단면도이다.

도 7 내지 도 9는 앞서 설명한 발광다이오드 패키지 및 발광다이오드 어레이를 제조하는 공정을 도시한 도면들이다.

Claims (20)

1. 제 1 관통홀이 형성되는 절연기판;

   상기 절연기판 상에 배치되는 도전패턴;

   상기 제 1 관통홀에 대응하여 배치되며, 상기 도전패턴과 연결되는 발광소자; 및

   상기 도전패턴과 연결되며, 상기 절연기판 아래에 배치되는 도전부재를 포함하고,

   상기 절연기판 및 상기 도전부재는 서로 동일한 평면에 배치되는 절단면들을 각각 포함하는 발광소자 패키지.
2. 제 1 항에 있어서, 상기 절연기판은 제 2 관통홀을 포함하고,

   상기 제 2 관통홀에 배치되는 접속부재에 의해서, 상기 도전패턴 및 상기 도전부재가 서로 연결되는 발광소자 패키지.
3. 제 1 항에 있어서, 상기 절연기판은 폴리이미드계 수지를 포함하고, 상기 도전패턴은 구리를 포함하며, 상기 절연기판은 플렉서블한 발광소자 패키지.
4. 제 1 항에 있어서, 상기 도전패턴은 서로 이격되는 제 1 도전패턴 및 제 2 도전패턴을 포함하고,

   상기 도전부재는 상기 제 1 도전패턴과 연결되는 제 1 도전부재 및 상기 제 2 도전패턴과 연결되는 제 2 도전부재를 포함하는 발광소자 패키지.
5. 제 4 항에 있어서, 상기 절연기판은 제 2 관통홀 및 제 3 관통홀을 포함하고,

   상기 제 2 관통홀에 배치되는 제 1 접속부재에 의해서, 상기 제 1 도전패턴 및 상기 제 1 도전부재가 연결되고,

   상기 제 3 관통홀에 배치되는 제 2 접속부재에 의해서, 상기 제 2 도전패턴 및 상기 제 2 도전부재가 연결되는 발광소자 패키지.
6. 제 1 항에 있어서, 상기 도전패턴 및 상기 발광소자 사이에 개재되는 범프를 포함하며,

   상기 도전패턴 및 상기 발광소자는 상기 범프에 직접 접촉하는 발광소자 패키지.
7. 제 6 항에 있어서, 상기 도전패턴은 다각형 플레이트 형상을 가지고,

   상기 범프는 상기 도전패턴의 모서리 영역에 대응하여 배치되는 발광소자 패키지.
8. 제 7 항에 있어서, 상기 도전부재, 상기 도전패턴 및 상기 범프를 통하여, 상기 발광소자에 전기적인 신호가 입력되는 발광소자 패키지.
9. 제 1 관통홀을 포함하는 절연기판;

   상기 절연기판 상에 배치되는 제 1 리드전극;

   상기 절연기판 상에 배치되고, 상기 제 1 리드전극을 덮는 절연층;

   상기 제 1 관통홀에 배치되며, 상기 제 1 리드전극에 연결되는 발광 칩; 및

   상기 절연기판 아래에 배치되며, 상기 제 1 리드전극과 연결되는 제 1 방열부를 포함하고,

   상기 절연기판 및 상기 절연층은 서로 동일한 평면에 배치되는 절단면들을 각각 포함하는 발광소자 패키지.
10. 제 9 항에 있어서, 상기 절연기판 상에 배치되고, 상기 제 1 리드전극과 이격되며, 상기 발광 칩에 연결되는 제 2 리드전극; 및

    상기 절연기판 아래에 배치되며, 상기 제 2 방열부와 이격되고, 상기 제 1 리드전극과 연결되는 제 2 방열부를 포함하는 발광소자 패키지.
11. 제 10 항에 있어서, 상기 발광 칩은

    서로 대향하는 제 1 도전형 반도체층 및 제 2 도전형 반도체층;

    상기 제 1 도전형 반도체층 및 상기 제 2 도전형 반도체층 사이에 개재되는 활성층;

    상기 제 1 도전형 반도체층에 연결되는 제 1 전극; 및

    상기 제 2 도전형 반도체층에 연결되는 제 2 전극을 포함하며,

    상기 제 1 리드전극은 상기 제 1 전극에 연결되고, 상기 제 2 리드전극은 상기 제 2 전극에 연결되는 발광소자 패키지.
12. 제 11 항에 있어서, 상기 제 1 전극에 연결되고, 상기 절연기판 상에 배치되며, 상기 제 1 방열부에 연결되는 제 3 리드전극; 및

    상기 제 2 전극에 연결되고, 상기 절연기판 상에 배치되며, 상기 제 2 방열부에 연결되는 제 4 리드전극을 포함하는 발광소자 패키지.
13. 제 9 항에 있어서, 상기 제 1 리드전극은 다각형의 플레이트 형상을 가지고, 상기 제 1 리드전극의 모서리 영역은 상기 발광 칩과 중첩되는 발광소자 패키지.
14. 제 13 항에 있어서, 상기 제 1 리드전극의 모서리 영역 및 상기 발광 칩 사이에 개재되는 범프를 포함하며,

    상기 제 1 리드전극 및 상기 발광 칩은 상기 범프에 의해서 연결되는 발광소자 패키지.
15. 제 9 항에 있어서, 상기 절연기판은 상기 제 1 리드전극 아래에 형성되는 제 2 관통홀을 포함하고,

    상기 제 1 방열부 및 상기 제 1 리드전극은 상기 제 2 관통홀 내측에 배치되는 솔더 볼에 의해서 물리적 및 전기적으로 연결되는 발광소자 패키지.
16. 제 1 관통홀 및 제 2 관통홀이 형성되는 플렉서블한 절연기판;

    상기 제 1 관통홀에 배치되는 제 1 발광 칩;

    상기 제 2 관통홀에 배치되는 제 2 발광 칩;

    상기 절연기판 상에 배치되며, 상기 제 1 발광 칩에 연결되는 제 1 도전패턴;

    상기 절연기판 상에 배치되며, 상기 제 2 발광 칩에 연결되는 제 2 도전패턴; 및

    상기 절연기판 아래에 배치되며, 상기 제 1 도전패턴 및 상기 제 2 도전패턴에 연결되는 도전부재를 포함하는 발광장치.
17. 제 16 항에 있어서, 상기 절연기판은 일 방향으로 연장되는 형상을 가지는 발광장치.
18. 제 16 항에 있어서, 상기 도전부재는 상기 제 1 발광 칩 및 상기 제 2 발광 칩과 접촉하며, 상기 제 1 발광 칩 및 상기 제 2 발광 칩으로부터 발생되는 열을 방출하는 발광장치.
19. 제 1 관통홀을 포함하는 절연기판;

    상기 절연기판 상에 배치되는 제 1 리드전극;

    상기 제 1 리드전극과 이격되고, 상기 절연기판 상에 배치되는 제 2 리드전극;

    상기 제 1 관통홀 내에, 상기 제 1 리드전극 및 상기 제 2 리드전극 아래에 배치되는 발광 칩; 및

    상기 절연기판 아래에 배치되며, 상기 제 1 리드전극과 연결되는 제 1 방열부를 포함하고,

    상기 발광 칩은 상기 제 1 리드전극의 하면 및 상기 제 2 리드전극의 하면에 접속되고,

    상기 발광 칩은 상기 제 1 관통홀의 상부 입구를 통하여, 광을 출사하는 발광소자 패키지.
20. 제 19 항에 있어서, 상기 절연기판은 제 2 관통홀을 포함하고,

    상기 제 2 관통홀에 배치되는 접속부재에 의해서, 상기 제 1 리드전극 및 상기 제 1 방열부가 서로 연결되는 발광소자 패키지.

Images