KR101115526B1 - 관통 실리콘 비아 제조 방법 - Google Patents
관통 실리콘 비아 제조 방법 Download PDFInfo
- Publication number
- KR101115526B1 KR101115526B1 KR1020100006617A KR20100006617A KR101115526B1 KR 101115526 B1 KR101115526 B1 KR 101115526B1 KR 1020100006617 A KR1020100006617 A KR 1020100006617A KR 20100006617 A KR20100006617 A KR 20100006617A KR 101115526 B1 KR101115526 B1 KR 101115526B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- polymer film
- hole
- silicon
- metal
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing & Machinery (AREA)
Abstract
본 발명의 관통 실리콘 비아 제조 방법은 실리콘 기판의 전면에 구멍을 뚫는 (a) 단계; 상기 실리콘 기판의 전면에 폴리머 필름을 놓는 (b) 단계; 진공 상태에서 열과 압력을 이용하여 상기 폴리머 필름을 상기 실리콘 기판의 전면에 접합시키고 상기 구멍에 채워 넣는 (c) 단계; 상기 폴리머 필름으로 메워진 구멍을 처음 뚫을 때의 지름보다 작게 재차 뚫는 (d) 단계; 및 상기 재차 뚫린 구멍을 금속으로 메우는 (e) 단계를 포함하여 이루어진다.
Description
도 4 내지 도 7은 본 발명의 제 1 실시예에 따른 관통 실리콘 비아 제조 방법을 설명하기 위한 공정별 단면도이다.
도 8은 본 발명의 제 2 실시예에 따른 관통 실리콘 비아 제조 방법을 설명하기 위한 공정별 단면도이다.
도 9는 본 발명의 제 3, 4 실시예에 따른 관통 실리콘 비아 제조 방법을 설명하기 위한 공정별 단면도이다.
도 10은 본 발명의 제 5, 6 실시예에 따른 관통 실리콘 비아 제조 방법을 설명하기 위한 공정별 단면도이다.
102: 폴리머 필름 103: 시드층
104: 비아 형성을 위한 패턴 105: 비아
110: 실리콘 기판 111: 폴리머 층
112: 비아 113: 범프
120: 실리콘 기판 121: 전면 폴리머층
122: 비아 123: 후면 폴리머층
124: 범프
130: 실리콘 기판 131: 전면 폴리머층
132: 도금층 133: 후면 폴리머층
134: 비아
Claims (7)
- 실리콘 기판의 전면에 구멍을 뚫는 (a) 단계;
상기 실리콘 기판의 전면에 폴리머 필름을 놓는 (b) 단계;
진공 상태에서 열과 압력을 이용하여 상기 폴리머 필름을 상기 실리콘 기판의 전면에 접합시키고 상기 구멍에 채워 넣는 (c) 단계;
상기 폴리머 필름으로 메워진 구멍을 처음 뚫을 때의 지름보다 작게 재차 뚫는 (d) 단계; 및
상기 재차 뚫린 구멍을 금속으로 메우는 (e) 단계를 포함하여 이루어진 관통 실리콘 비아 제조 방법. - 제 1 항에 있어서,
상기 (a) 단계는 실리콘 기판의 전면과 후면을 관통하도록 구멍을 뚫는 단계이고,
상기 (e) 단계 후, 상기 실리콘 기판의 후면에 노출된 금속에 범프를 형성하는 (f) 단계를 더 포함하는 것을 특징으로 하는 관통 실리콘 비아 제조 방법. - 제 1 항에 있어서,
상기 (e) 단계 후, 상기 실리콘 기판의 후면을 백그라인딩하여 상기 금속을 노출시키는 (f) 단계; 및
상기 실리콘 기판의 후면에 노출된 금속에 범프를 형성하는 (g) 단계를 더 포함하는 것을 특징으로 하는 관통 실리콘 비아 제조 방법. - 제 1 항에 있어서,
상기 (e) 단계 후, 상기 실리콘 기판의 후면을 백그라인딩하여 상기 금속을 노출시키는 (f) 단계;
상기 (f) 단계 후, 상기 실리콘 기판의 후면에 폴리머 필름을 놓는 (g) 단계;
진공 상태에서 열과 압력을 이용하여 상기 실리콘 기판의 후면에 놓은 폴리머 필름을 상기 실리콘 기판의 후면에 접합시키는 (h) 단계;
상기 실리콘 기판의 후면에 접합된 폴리머 필름에 구멍을 뚫어 상기 금속을 노출시키는 (i) 단계; 및
상기 (i) 단계에서 노출된 금속에 범프를 형성하는 (j) 단계를 더 포함하여 이루어진 것을 특징으로 하는 관통 실리콘 비아 제조 방법. - 제 1 항에 있어서,
상기 (a) 단계는 실리콘 기판의 전면과 후면을 관통하도록 구멍을 뚫는 단계이고,
상기 (e) 단계 후, 상기 실리콘 기판의 후면에 폴리머 필름을 놓는 (f) 단계;
진공 상태에서 열과 압력을 이용하여 상기 실리콘 기판의 후면에 놓은 폴리머 필름을 상기 실리콘 기판의 후면에 접합시키는 (g) 단계;
상기 실리콘 기판의 후면에 접합된 폴리머 필름에 구멍을 뚫어 상기 금속을 노출시키는 (h) 단계; 및
상기 (h) 단계에서 노출된 금속에 범프를 형성하는 (i) 단계를 더 포함하여 이루어진 것을 특징으로 하는 관통 실리콘 비아 제조 방법. - 실리콘 기판의 전면에 구멍을 뚫는 (a) 단계;
상기 실리콘 기판의 전면에 폴리머 필름을 놓는 (b) 단계;
진공 상태에서 열과 압력을 이용하여 상기 폴리머 필름을 상기 실리콘 기판의 전면에 접합시키고 상기 구멍에 채워 넣는 (c) 단계;
상기 실리콘 기판의 후면을 백그라인딩하여 상기 구멍에 채워진 폴리머 필름을 노출시키는 (d) 단계;
상기 (d) 단계 후, 상기 실리콘 기판의 후면에 폴리머 필름을 놓는 (e) 단계;
진공 상태에서 열과 압력을 이용하여 상기 실리콘 기판의 후면에 놓은 폴리머 필름을 상기 실리콘 기판의 후면에 접합시키는 (f) 단계;
상기 (f) 단계 후, 상기 구멍을 처음 뚫을 때의 지름보다 작게 재차 뚫는 (g) 단계; 및
상기 재차 뚫린 구멍을 금속으로 메우는 (h) 단계를 포함하여 이루어진 관통 실리콘 비아 제조 방법. - 실리콘 기판의 전면과 후면을 관통하도록 구멍을 뚫는 (a) 단계;
상기 실리콘 기판의 전면에 폴리머 필름을 놓는 (b) 단계;
진공 상태에서 열과 압력을 이용하여 상기 폴리머 필름을 상기 실리콘 기판의 전면에 접합시키고 상기 구멍에 채워 넣는 (c) 단계;
상기 (c) 단계 후, 상기 실리콘 기판의 후면에 폴리머 필름을 놓는 (d) 단계;
진공 상태에서 열과 압력을 이용하여 상기 실리콘 기판의 후면에 놓은 폴리머 필름을 상기 실리콘 기판의 후면에 접합시키는 (e) 단계;
상기 (e) 단계 후, 상기 구멍을 처음 뚫을 때의 지름보다 작게 재차 뚫는 (f) 단계; 및
상기 재차 뚫린 구멍을 금속으로 메우는 (g) 단계를 포함하여 이루어진 관통 실리콘 비아 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100006617A KR101115526B1 (ko) | 2010-01-25 | 2010-01-25 | 관통 실리콘 비아 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100006617A KR101115526B1 (ko) | 2010-01-25 | 2010-01-25 | 관통 실리콘 비아 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110087129A KR20110087129A (ko) | 2011-08-02 |
KR101115526B1 true KR101115526B1 (ko) | 2012-02-27 |
Family
ID=44926014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100006617A KR101115526B1 (ko) | 2010-01-25 | 2010-01-25 | 관통 실리콘 비아 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101115526B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101468641B1 (ko) * | 2012-09-03 | 2014-12-03 | 전자부품연구원 | 반도체 장치 및 그 제조 방법 |
US9376541B2 (en) | 2013-10-10 | 2016-06-28 | Samsung Electronics Co., Ltd. | Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130267089A1 (en) * | 2012-04-04 | 2013-10-10 | Henkel Corpration | Film for filling through hole interconnects and post processing for interconnect substrates |
KR20240075302A (ko) * | 2022-11-22 | 2024-05-29 | 김현호 | 비아가 형성된 글라스 기판의 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950027956A (ko) * | 1994-03-21 | 1995-10-18 | 김주용 | 반도체 소자의 콘택홀 형성방법 |
KR19980025508A (ko) * | 1996-10-02 | 1998-07-15 | 김영환 | 반도체 소자의 콘택홀 형성 방법 |
KR20020085227A (ko) * | 2001-05-07 | 2002-11-16 | 삼성전자 주식회사 | 반도체 소자의 콘택홀 형성방법 |
-
2010
- 2010-01-25 KR KR1020100006617A patent/KR101115526B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950027956A (ko) * | 1994-03-21 | 1995-10-18 | 김주용 | 반도체 소자의 콘택홀 형성방법 |
KR19980025508A (ko) * | 1996-10-02 | 1998-07-15 | 김영환 | 반도체 소자의 콘택홀 형성 방법 |
KR20020085227A (ko) * | 2001-05-07 | 2002-11-16 | 삼성전자 주식회사 | 반도체 소자의 콘택홀 형성방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101468641B1 (ko) * | 2012-09-03 | 2014-12-03 | 전자부품연구원 | 반도체 장치 및 그 제조 방법 |
US9376541B2 (en) | 2013-10-10 | 2016-06-28 | Samsung Electronics Co., Ltd. | Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20110087129A (ko) | 2011-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8411459B2 (en) | Interposer-on-glass package structures | |
TWI836302B (zh) | 電子結構以及製造電子結構的方法 | |
CN112534574A (zh) | Tsv之上的大金属焊盘 | |
US9484293B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
TW202002111A (zh) | 用作襯墊的直通矽穿孔 | |
KR101049380B1 (ko) | 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법 | |
US8456017B2 (en) | Filled through-silicon via with conductive composite material | |
SE537874C2 (sv) | CTE-anpassad interposer och metod att tillverka en sådan | |
JP2011086773A (ja) | 半導体装置及び回路基板並びに電子機器 | |
US8716867B2 (en) | Forming interconnect structures using pre-ink-printed sheets | |
JP2008153326A (ja) | 半導体装置の製造方法 | |
US9893030B2 (en) | Reliable device assembly | |
US20130234325A1 (en) | Filled through-silicon via and the fabrication method thereof | |
TW201134329A (en) | Multilayered wiring substrate | |
WO2010011177A1 (en) | A substrate arrangement and a method of manufacturing a substrate arrangement | |
US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
KR101115526B1 (ko) | 관통 실리콘 비아 제조 방법 | |
Shen et al. | A clamped through silicon via (TSV) interconnection for stacked chip bonding using metal cap on pad and metal column forming in via | |
CN115831907A (zh) | 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层 | |
JP2011086850A (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
US8519524B1 (en) | Chip stacking structure and fabricating method of the chip stacking structure | |
JP2011228484A (ja) | 半導体装置及びその製造方法 | |
TWI416689B (zh) | And a method for manufacturing a laminated semiconductor device and a multilayer semiconductor device | |
Yook et al. | Low-loss and high-isolation through silicon via technology for high performance RF applications | |
Hu et al. | An innovative embedded interposer carrier for high density interconnection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161229 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171207 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190201 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200115 Year of fee payment: 9 |