KR101115231B1 - 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의전원회로 - Google Patents
박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의전원회로 Download PDFInfo
- Publication number
- KR101115231B1 KR101115231B1 KR1020060134954A KR20060134954A KR101115231B1 KR 101115231 B1 KR101115231 B1 KR 101115231B1 KR 1020060134954 A KR1020060134954 A KR 1020060134954A KR 20060134954 A KR20060134954 A KR 20060134954A KR 101115231 B1 KR101115231 B1 KR 101115231B1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- signal
- circuit
- power supply
- supply circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로는 두개의 전원 신호를 사용하여 전원회로로 하여금 정상작동 및 전원끄기 도중 항상 본 전원회로중의 제어회로가 정상적으로 작동 하게끔 신호를 준다. 따라서 전원끄기 도중 본 전원회로의 출력 신호가 고준위에서 저준위로 평온하게 떨어지므로 영상잔류문제를 해결할 수 있다.
Description
도1은 일반 TFTLCD 패널 게이트 구동회로 전원회로의 범례이다;
도2는 도1의 타임 커프이다;
도3은 본 TFTLCD 패널 게이트 구동회로 발명에서의 전원회로의 예제이다;
도4는 도3중 전원끄기 제어회로의 범례이다;
도5는 본 발명의 실행예제이다;
도6은 도5의 타임 커프이며
도7은 도5중 준위 이동 및 구동 장치 회로도이다.
<도면의 주요 부분에 관한 부호의 설명>
100 전원회로 108 콘덴서
110 지연회로 112 OR게이트
114 NAND게이트 116 AND게이트
118 스위치 120 스위치
122 저항 124 게이트 구동회로
150 제어회로 200 타임 커프
210 지연시간 220 구역
230 구역 240 삭각
300 전원회로 310 저압논리회로
320 전원 끄기회로 322 검파장치
324 검파장치 326 상태판정 장치
328 전원 끄기논리 330 제어회로
340 준위 이동회로 350 구동 장치
360 스위치 370 스위치
380 저항 510 준위 이동 및구동 장치
520 콘덴서 540 지연 장치
550 NAND게이트 560 OR게이트
570 게이트 구동회로 600 타임 커프
610 전원끄기상태 집행 620 정상 운행상태
630 전원끄기상태 집행 640 전원 끄기상태
650 지연시간 660 삭각
710 준위 이동회로 712 시프트 장치
714 완충 기억 장치 716 시프트 장치
718 완충 기억 장치 720 NOT게이트
722 NOT게이트 750 구동장치
752 NOT게이트 754 NOT게이트
762 저항 764 스위치
TFTLCD시스템에서는 전원을 켤 때 제일 이상적인 화질을 얻기 위하여 하나의 제어회로의 On/Off제어프로그램을 만들어 전원 신호가 지연된 후 게이트 구동IC에 출력하여 최고의 화질을 얻게 한다. 그림1은 TFTLCD패널 게이트 구동회로의 전원회로 100에관한 범례이며 저압논리회로 160은 전원신호VIN과 연결된다. 타임제어 IC에 서 나오는 타임펄스신호 VFLK에 의하여 제어회로 150한테 보내줄 제어신호 CRL를 생성하며 이에 의해 전원회로 100의 출력을 제어한다. VIN이 생성한 전원신호 VGH는콘덴서 108와 연결 후에 전원회로 100에 입력되며 제어회로 150와 연결후 TFTLCD의 게이트 구동회로 124에 출력신호VGHM를 생성시킨다. 저압논리회로 160은 아래 내용을 포함하였다. 지연회로 110이 VIN과 연결하여 지연신호를 생성,이 지연신호와 VIN는 OR게이트 112의 수입신호로 사용된다. 이 지연신호와 VFLK는 NAND게이트 114의 수입신호로, OR게이트 112과 NAND게이트 114의 출력신호는 AND게이트 116의 수입으로 사용되어 CRL를 생성한다. 제어회로 150은 아래 내용을 포함한다.스위치 118과 120 그리고 스위치 120과 연결된 저항 122, 따라서 CRL을 통하여 스위치 118과 120의 켜기 혹은 끄기를 제어하며,전원회로 100의 출력을 제어한다.그림 2는 그림 1의 타임 커프 200이며,전원이 켜진 후 VIN은 저준위에서 고준위으로 상승되며,VGH도 저준위에서 고준위로 상승한다. 따라서 CRL를 이용하여 스위치 118과 120의 켜기 혹은 끄기를 제어하며,VGH로 하여금 제어회로 150를 통과 후 TFTLCD 게이트 구동 IC 124에 VIN과 지연시간 210 차이가 나는 VGHM신호를 제공하게 한다. 따라서 화면이 켜지는 즉시 최상의 화질을 얻을 수 있게 된다. 지연시간 210은 패널 제조상에 따라 차이가 나며 대략 20ms에서 100ms사이에 있다,이때 만약 VFLK가 고준위일 경우,AND게이트 116의 출력신호는 저준위,스위치 118과 120은 각각 켜짐과 꺼짐상태이며 VGHM은 VGH와 동일하다. 만약 VFLK가 저준위일 경우,AND게이트 116의 출력신호는 고준위,스위치 118과 120은 각각 꺼짐과 켜짐상태이며 VGHM는 저항 122를 통하여 GND에 방전하여 삭각 240을 생성한다.저항 122의 크기를 조절하여 삭각 240의 하강 시간을 조절할 수 있다. 따라서 TFTLCD패널의 깜빡임 (flicker)을 극복하여 TFTLCD 패널의 화질을 향상시킬 수 있다. 그러나 전원을 끄는 도중에 VGHM은 구역 220이 보여주는 바와 같이 매우 짧은 시간내에 고준위에서 저준위로 떨어지므로,전원을 끄는 도중 여전히 전하가 TFT에 남아있게 되어 패널에 영상이 잔류하는 현상이 생성된다. 이 잔류영상은 구역 230이 보여주는 바와 같이 전원을 끄는 도중 VGHM로 하여금 고준위에서 저준위로 천천히 하강시켜 TFT의 전하가 모두 방전하게 함으로써 해결할 수 있다.
전원을 끄는 도중 VGHM을 천천히 고준위에서 저준위로 하강시키는 방법은 PCB에 수요되는 칩을 추가하는 방법 혹은 VGHM과 게이트 구동 IC 사이의 콘덴서를 크게하는 방법 두가지가 있다. PCB에 칩을 추가하는 방법의 장점은 이를 통해 VGHM의 삭각이 화질을 향상시킬 수 있으나 단점이라면 칩의 추가로 인해 원가가 상승하게 된다. VGHM과 게이트 구동 IC사이에 큰 콘덴서를 추가하는 방법의 장점은 원가상승이 없다는 거이며 단점은 이를 통해 VGHM의 삭각을 조절할 수 없기에 화질 향 상이 어렵다는 것이다.
따라서 원가상승이 없는 전제하에서 삭각을 조절할 수 있고 잔류영상도 제거할 수 있는 TFTLCD 패널 게이트 구동회로의 전원회로가 필요하게 되었다.
본 발명은 일종의 TFTLCD패널에 관한 것이며,특히 일종의 TFTLCD패널 게이트 구동회로의 전원회로에 관한 것이다.
본 발명의 목적은 삭각조절이 가능하고 잔류영상도 제거할 수 있는 TFTLCD패널 게이트 구동회로의 전원회로를 제공하려는데 있다.
본 발명의 TFTLCD패널 게이트 구동회로의 전원회로는 저압논리회로로 첫번째 전원신호를 연결하며 전압신호로 제어신호를 생성하고 전원 끄기 회로로 첫번째 전원신호와 두번째 전원신호를 연결한후,이를 통해 전원회로의 상태를 확인한 후 전원끄기 신호를 생성한다. 이어 제어회로는 이 제어신호와 전원끄기 신호를 통해서 본 전원회로 출력을 제어한다. 그중 두번째 전원신호는 첫번째 전원신호를 통해서 생성된다.
본 발명은 두개의 전원신호를 이용하여 TFTLCD패널 게이트 구동회로의 전원회로로 하여금 정상작동 및 전원을 끄는 도중 모두 신호가 존재하여 본 전원회로중의 제어회로가 정상적으로 작동하게 한다. 따라서 전원을 끄는 도중 전원회로의 출력신호가 고준위에서 저준위로 천천히 하강하게 되며 보편적으로 나타나는 영상잔류현상을 극복할 수 있다.
도3은 TFTLCD패널 게이트 구동회로의 전원회로 300의 설명도이다. 그중 저압논리회로 310이 주요 전원신호 VIN1을 연결하고, 전압신호 VFLK(예를 들면 시간펄스IC가 생성한 시간펄스신호)를 통해 제어신호 CRL1을 생성한다; 전원오프 회로 320은 VIN1과 VIN1을 통해 생성된 전원신호 VIN2을 연결하며, VIN1과 VIN2을 통하여 전원회로 300의 상태를 판정하여 전원오프신호 PwrOff를 생성한다; 제어회로 330은 CRL1 및 PwrOff를 통하여 전원회로 300의 출력을 제어하며,따라서 수입신호VGH(예를 들면 VIN1이 전원신호를 생성한다)가 제어회로 330을 통과 후 TFTLCD의 게이트 구동회로에 출력신호 VGHM를 생성하게 한다. 제어회로 330는 준위 이동회로 340,CRL1및 PwrOff를 통해 생성된 제어신호 CRL2 및 CRL3을 포함한다;구동 장치 350은 CRL2 및 CRL3을 통하여 스위치 360과 370의 켜기와 끄기를 제어하여 VGHM를 생성하며 스위치 360이 켜질 경우 VGHM은 VGH로 충전되며 스위치 370이 켜질 경우 VGHM은 저항 380을 통해 GND에 방전한다.
도4는 도3중 전원오프 제어회로 320의 범례이며,검파장치 322 및 324는 각각 VIN1 및 VIN2을 검파하여 준위 생성 신호 PG1 및 PG2를 상태판정 장치 326에 넘겨준다. VIN1이 고준위일 경우,PG1는 논리“1”이고,반대일 경우 논리“0”이다; 마찬가지로 VIN2이 고준위일 경우,PG2은 논리“1”,반대일 경우 논리“0”. 상태판정 장치 326은 PG1 및 PG2에 의하여 전원회로 300의 상태를 판정하며 PG1이 논리“1” 동시에 PG2이 논리“0”일 경우,전원회로 300은 전원켜기 동작을 진행한다; PG1 및 PG2이 모두 논리“1”일 경우,전원회로 300은 정상적인 작동 상태이다; PG1이 논리“0”, PG2이 논리“1”일 경우,전원회로 300은 전원오프 동작 을 집행한다; PG1 및 PG2이 모두 논리“0”일 경우 전원회로 300은 전원이 꺼진 상태이다. 전원오프 논리 328은 상태판정 장치 326가 전원회로 300이 전원오프상태 집행임을 판정한 상태에서 전원끄기신호 PwrOff를 생성한다.
도5는 TFTLCD패널 게이트 구동회로의 전원회로 300 실행 예제이다. 저압논리회로 310은 지연장치 540, OR게이트 560 및 NAND게이트 550을 포함하고 있다. 지연장치 540은 VIN1과 연결하여 지연신호를 생성하며 이 지연신호와 VIN1은 OR게이트 560의 수입신호로 사용된다,이 지연신호는 VFLK신호와 함께 NAND게이트 550의 수입 신호로 사용된다. 전원오프회로 320은 VIN1 및 VIN2를 연결하며 VIN1 및 VIN2 준위에 의거하여 PwrOff신호를 생성한다. 제어회로 330은 준위 이동구동 장치 510, 스위치 360과 370, 스위치 370과 GND 사이의 저항 380,OR게이트 560과 NAND게이트 550의 출력 및 준위이동 및 구동장치 510의 수입으로 사용되는 PwrOff로 제어 신호를 생성하여 스위치 360 및 370의 끄기 혹은 켜기를 제어한다. VGH은 콘덴서 520을 통과후 제어회로 330을 통하여 게이트 구동회로 570에 VGHM을 제공해준다. 이 예에서 스위치 360 및 370는 각각 준위 이동 및 구동 장치 510 출력단자를 연결하는 PMOS 전자결정체 및 NMOS 전자결정체이다.
도6은 도5의 타임 커프 600이며,전원이 켜질 경우 VIN1은 저준위에서 고준위로 상승하여,전원켜기신호 PG를 생성하며 전원회로 300은 전원이 켜짐상태 610로 되며 따라서 VIN2및 VGH은 PG에 의해 저준위에서 고준위로 천천히 상승하며 전원회로 300은 정상작동상태 620로 변경된다. PG는 지연장치 540를 통과 후 PG와 지연시간 650 차이가 나는 지연신호 PGD를 출력하여 VGHM이 전원이 온정된후에 생성되게 하며 따라서 전원을 금방 켠 상태에서도 최상의 화질을 얻게 한다. 지연시간 650은 대략 20ms과 100ms사이에 있으며,이 시간중 제어회로 330은 OR게이트 560및 NAND게이트 550의 출력에 의거하여 스위치 360및 370을 제어한다. VFLK가 고준위일 경우,준위 이동 및 구동 장치 510의 출력은 저준위이며 스위치 360및 370은 각각 켜기 혹은 끄기상태일 경우 VGHM은 VGH과 동일하다. VFLK이 저준위일 경우 준위 이동 및 구동 장치 510의 출력은 고준위이며,스위치 360 및 370은 각 각 끄기 및 켜기 상태이며,VGHM은 저항 380을 통하여 GND에 방전하며 삭각 660을 생성한다. 저항 380의 크기를 조절하여 삭각 660의 하강시간을 변경할 수 있으며 TFTLCD패널의 깜빡임 문제를 개선하여 TFTLCD패널의 화질을 향상할 수 있다. 전원이 꺼질 경우 VIN1은 고준위에서 저준위로 하강하여 PG를 끝내며 전원회로 300은 전원끄기집행상태 630로 변경된다. 동시에 VIN2 및 VGH는 PG의 끝남으로 고준위에서 저준위로 천천히 하강하며 이때 저압논리회로 310은 오프되고 전원끄기회로 320은 PwrOff를 생성한다. 제어회로 330은 PwrOff에 의거하여 스위치 360및 370을 켜기 및 끄기 상태에 유지하고,이때 VGHM 및 VGH가 동일한 준위를 갖게 되고 천천히 고준위에서 저준위로 하강되며,TFT중에 잔류한 전하가 방전되어 잔류 영상을 제거할 수 있다. VIN1과 VIN2이 모두 저준위일 경우,전원회로300은 전원이 꺼진 상태 640이다.
도7은 도5중 준위 이동 및 구동 장치 510의 회로도이며 준위 이동회로 710및 구동 장치 750를 포함하였다. 준위 이동회로 710은 완충 기억 장치 714, 718 및 시프트 장치 712과 716를 포함하며,구동 장치 750은 준위가 VGH과 VIN2 사이에 있는 NOT게이트 752 및 준위가 VIN2과 GND사이에 있는 NOT게이트 754를 포함하였다. 시프트 장치 712은 완충 기억 장치 714과 NOT게이트 752 사이에 연결되며, 시프트 장치 716은 완충 기억 장치 718과 NOT7게이트 754사이에 연결된다. 완충 기억 장치 714은 준위가 VIN1과 GND 사이에 있는 여러 개의 NOT게이트 720로 구성되었고,완충 기억 장치 718은 준위가 GND 사이에 있는 여러개의 NOT게이트 722로 구성되었다. 시프트 장치 712과 716은 여러 개의 PMOS및 NMOS 전자 결정체로 조성되었다. 저압논리회로의 출력 CRL1은 완충 기억 장치 714및 718을 통과 후 각각 시프트 장치 712 및 716에 입력되고,전원끄기 논리 328은 VIN2과 스위치 764를 연결하는 저항 762를 포함하고,전원끄기 논리 328은 상태판정단원 326 출력에 의거하여 PwrOff를 생성하고 PwrOff는 직접 시프트 장치 712과 716에 입력된다. 본 예 중 스위치 764은 게이트 연결 상태판정 장치 326 출력단자의 NMOS전자결정체이다. 정상작동시 VIN1및 VIN2은 모두 고준위이며 시프트 장치 712은 CRL1에 의거하여 준위가 VGH와 VIN2사이에 있는 제어신호 CRL2를 생성하여 NOT게이트 752에 제공하며 스위치 360의 켜기 혹은 끄기를 제어한다. 시프트 장치 716은 CRL1에 의거하여 준위가 VIN2과 GND사이에 있는 제어신호 CRL3를 생성하여 NOT게이트 754에 제공하며 스위치 370의 켜기 혹은 끄기를 제어한다. 전원 껴기상태 집행시 VIN1은 저준위이며 VIN2는 고준위이다,전원끄기 논리 328이 생성한 PwrOff는 고준위이고 시프트 장치 712은 PwrOff에 의거하여 CRL2를 생성하여 NOT게이트 752에 제공하며 강제로 스위치 360를 켠다.시프트 장치 716은 PwrOff에 의거하여 CRL3를 생성하여 NOT게이트 754에 제공하며 강제로 스위치 370를 끄며,VGHM과 VGH가 동일한 준위를 가지게 한다.
이상에서 설명한 바와 같이 본 발명에 따르면, 삭각 조절이 가능하고 잔류영상도 제거할 수 있는 TFTLCD패널 게이트 구동회로의 전원회로를 제공할 수 있는 효과가 있다.
Claims (15)
- 첫번째 전원신호와 연결하고 전압신호에 의거하여 하나의 제어신호를 생성하는 저압논리회로;첫번째 전원신호와 두번째 전원신호를 연결한 후 전원회로의 상태에 근거하여 전원끄기 신호를 생성하는 전원끄기회로; 및이 제어신호와 전원끄기신호에 의거하여 전원회로의 출력을 제어하는 제어회로를 포함하며,두번째 전원신호는 첫번째 전원신호에 의거하여 생성되는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 1에 있어서, 상기 저압논리회로는,첫번째 전원신호와 연결하여 하나의 지연신호를 생성하는 지연장치;첫번째 전원신호와 지연신호에 의거하여 첫번째 출력을 생성하는 OR게이트;전압신호와 지연신호에 의거하여 두번째 출력을 생성하는 NAND게이트;첫번째와 두번째 출력에 의거하여 제어신호를 생성하는 AND게이트를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 1에 있어서, 상기 전원끄기회로는,첫번째 전원신호의 준위를 검파하는 첫번째 검파장치;두번째 전원신호의 준위를 검파하는 두번째 검파장치;첫번째 및 두번째 전원신호의 준위에 의거하여 전원회로의 상태를 판정하는 상태판정장치; 및상태판정장치가 전원회로가 전원끄기 상태 집행임을 판정했을 경우 전원끄기 신호를 생성하는 전원끄기논리를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 3에 있어서, 상기 전원끄기논리는,상태판정장치의 출력에 의거하여 켜기 혹은 끄기 상태를 선택하는 스위치; 및두번째 전원신호와 스위치 사이에 연결되는 저항을 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 4에 있어서, 상기 스위치는,하나의 NMOS 전자 결정체을 포함하고,그의 게이트는 상태판정장치의 출력을 연결하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 3에 있어서, 상기 상태판정장치가,첫번째 전원신호에서의 준위는 저준위이며 두번째 전원신호의 준위가 고준위일 경우 전원회로는 전원끄기상태 집행중임으로 판정하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 1에 있어서, 상기 제어회로는,제어신호 및 전원끄기신호에 의거하여 서로 다른 준위를 가지는 두번째 제어신호와 세번째 제어신호를 생성하는 준위이동회로;두번째 및 세번째 제어신호에 의거하여 첫번째 스위치 및 두번째 스위치의 켜기 및 끄기를 제어하며 나아가서 전원회로의 출력을 제어하는 구동장치; 및두번째 스위치와 GND 사이에 연결된 저항을 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 7에 있어서, 상기 준위이동회로는,구동회로에 두번째 제어신호를 생성해주는데 사용되는 첫번째 시프트 장치;제어신호와 첫번째 시프트 장치를 연결시키는 첫번째 완충 기억 장치;구동회로에 세번째 제어신호를 생성해주는데 사용되는 두번째 시프트 장치; 및제어신호와 두번째 시프트 장치를 연결시키는 두번째 완충 기억 장치를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 8에 있어서, 상기 첫번째 및 두번째 완충 기억 장치는 여러 개의 NOT 게이트를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 8에 있어서, 상기 첫번째 및 두번째 시프트 장치는 여러개의 PMOS 및 NMOS 전자 결정체를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 7에 있어서, 상기 구동 장치는 두개의 서로 다른 준위를 가지는 NOT게이트를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 7에 있어서, 상기 첫번째 스위치는 하나의 PMOS 전자 결정체를 포함하고 게이트는 두번째 제어신호와 연결되는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 7에 있어서, 상기 두번째 스위치는 하나의 NMOS 전자 결정체를 포함하고 게이트는 세번째 제어신호와 연결되는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 1에 있어서, 상기 전압신호는 타임펄스제어 IC에서 출력한 펄스신호를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
- 청구항 1에 있어서, 상기 첫번째 전원신호는 주요전원신호를 포함하는, 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의 전원회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094147670A TWI269264B (en) | 2005-12-30 | 2005-12-30 | Power circuit of panel gate driving circuit of TFT LCD |
TW094147670 | 2005-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070072382A KR20070072382A (ko) | 2007-07-04 |
KR101115231B1 true KR101115231B1 (ko) | 2012-03-09 |
Family
ID=38291501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060134954A KR101115231B1 (ko) | 2005-12-30 | 2006-12-27 | 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의전원회로 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101115231B1 (ko) |
TW (1) | TWI269264B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100773746B1 (ko) | 2006-01-31 | 2007-11-09 | 삼성전자주식회사 | 채널부하에 따라 송신신호레벨을 조절하는 장치 |
TWI406250B (zh) * | 2009-06-29 | 2013-08-21 | Chunghwa Picture Tubes Ltd | 啟動時序保護電路與方法 |
CN102005187B (zh) * | 2009-09-03 | 2012-08-29 | 奇景光电股份有限公司 | 液晶显示器及其驱动电路 |
TWI411993B (zh) * | 2010-12-29 | 2013-10-11 | Au Optronics Corp | 平面顯示裝置 |
US11463082B2 (en) * | 2020-01-22 | 2022-10-04 | Delta Electronics, Inc. | Waveform conversion circuit for gate-driving circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100405026B1 (ko) | 2000-12-22 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
-
2005
- 2005-12-30 TW TW094147670A patent/TWI269264B/zh active
-
2006
- 2006-12-27 KR KR1020060134954A patent/KR101115231B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100405026B1 (ko) | 2000-12-22 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
Also Published As
Publication number | Publication date |
---|---|
TWI269264B (en) | 2006-12-21 |
KR20070072382A (ko) | 2007-07-04 |
TW200725565A (en) | 2007-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8933919B2 (en) | Liquid crystal panel driving circuit for display stabilization | |
US7015904B2 (en) | Power sequence apparatus for device driving circuit and its method | |
US7825919B2 (en) | Source voltage removal detection circuit and display device including the same | |
KR101115231B1 (ko) | 박막 트랜지스터 액정 표시 장치 패널 게이트 구동회로의전원회로 | |
US8754838B2 (en) | Discharge circuit and display device with the same | |
US11074848B2 (en) | Control circuit, display apparatus, and control method for control circuit | |
TWI482136B (zh) | 閘極驅動電路結構及其顯示裝置 | |
US7759976B2 (en) | Level shift circuit | |
CN108231022A (zh) | 液晶显示装置的驱动电路及驱动方法、液晶显示装置 | |
KR20160003102A (ko) | 게이트 드라이버-온-어레이 구동 회로 및 구동 방법 | |
US10504478B2 (en) | Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof | |
US20120162054A1 (en) | Gate driver, driving circuit, and lcd | |
US8269757B2 (en) | LCD driving method using self-masking, and masking circuit and asymmetric latches thereof | |
JP5118939B2 (ja) | 液晶駆動装置及びこれを用いた液晶表示装置 | |
JP2006017815A (ja) | 駆動回路及びそれを用いた表示装置 | |
CN101556776B (zh) | 一种实现像素薄膜晶体管快速放电的驱动电路 | |
KR20170079057A (ko) | 게이트 드라이브 ic와 이를 포함한 표시장치 | |
KR20060090076A (ko) | 표시 장치와 이의 구동 방법 | |
US8405438B2 (en) | Semiconductor circuit and method of retrieving signal to semiconductor circuit | |
TWI688808B (zh) | 顯示裝置以及背光驅動方法 | |
US10134346B2 (en) | Display device | |
KR101816305B1 (ko) | 액정표시장치 | |
KR101430983B1 (ko) | 입력 버퍼, 상기 입력 버퍼를 갖는 게이트 드라이버 집적 회로 및 액정표시장치 구동 회로 | |
JPH06205338A (ja) | 液晶表示コントローラ・ドライバ | |
JP2007251504A (ja) | 相補型mos集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |